JP2006115460A - バリスター、ｌｃフィルター兼用複合素子 - Google Patents

Abstract

【課題】本発明は放射特性改善のためのＥＭＩフィルター機能と過電流に対する回路保護のためのバリスター機能を一つのチップ素子で具現することによって実装面積を減少することが可能なバリスター、ＬＣフィルター兼用複合素子に関する。
【解決手段】本発明は、所定の電圧以下においては絶縁体として作用し、所定電圧以上においては抵抗が急激に減少する酸化亜鉛を主成分とする本体に、ＬＣ共振回路を具現するインダクタンスパターンと、キャパシタンスパターン及び接地パターンを多層で具現することにより、上記素子が低電圧ではＬＣフィルターとして動作し、高電圧ではバリスターとして機能するようにさせる。
【選択図】図３

Description

本発明は移動通信用機器に使用される複合素子に関する。より詳しくはサージ電圧を吸収して回路を保護するバリスター機能と設定帯域外信号をフィルタリングして放射特性を改善するＥＭＩフィルター機能とを同時に満足させることの可能なバリスター、ＬＣフィルター兼用複合素子に関する。

殆どの移動通信用機器には、部品間ノイズ除去のための高周波ＥＭＩ抑制フィルターと共に、外部から流入した過電圧または静電気から回路を保護するためのバリスター（varistor）が共に具備される。

図１はこうしたバリスターとＥＭＩ抑制フィルターの回路構成例を示したものとして、バリスター（１１）は信号が伝達される信号ラインと接地間に具備され、所定電圧以上の過電圧が印加されると抵抗成分が急激に減少し当該過電圧を吸収させる。そして、ＥＭＩ抑制フィルターとしては、信号ライン（ＩＮ‐ＯＵＴ）に直列で連結されたインダクタ（Ｌ）と、上記インダクタ（Ｌ）の両端から接地間に具備されるキャパシター（Ｃ１、Ｃ２）を含んで成るＥＭＩフィルター（１２）が用いられる。上記ＥＭＩフィルター（１２）は上記ＬＣ共振周波数帯域の信号は通過させ、その他のノイズ成分をグラウンドにバイパスさせ減衰させる。

上記バリスター（１１）は印加電圧に応じて抵抗が変わり著しい非直線的電圧／電流特性を示す素子として、正常状態では絶縁体として作動し、電圧が適正値を超過して素子に印加される場合には抵抗値が急速に減少するもので、こうした特性からサージ（surge）電圧の印加時これを吸収して他半導体素子を保護するため広く利用されている。

かかるバリスター（１１）は、とりわけ電圧／電流非直線特性が優れて大きいサージ吸収能力を有するよう主成分である酸化亜鉛（ＺｎＯ）に複数個の添加物と混合してバリスター用セラミック原料粉末を準備し、このセラミック原料粉末から成る成形体を焼成する方法により製造される。こうして製造されたバリスター（１１）は、内部の酸化亜鉛粒子同士の境界に形成される不純物エネルギー準位により境界障壁層（boundary barrier layers）にエネルギー障壁が形成され、結果としてこれが優れた電圧／電流非直線性を示す。

上記ＥＭＩフィルター（１２）は上記の他にもＲＣ共振回路で具現することも可能である。

かかるＥＭＩフィルター（１２）は、通常Ｌ要素とＣ要素あるいはＲ要素とＣ要素をセラミックなどのような誘電物質から成る本体の内外部に多層構造で印刷する工程により製造される。

ところが、最近移動通信機器の多機能化及び小型化のニーズに伴い、移動通信機器に使用される素子の小型化に関する研究が多数行われており、ひいては諸機能を一つのチップ素子に複合化することが図られている。

しかし、上記ＥＭＩフィルターとバリスターの場合、全て移動通信機器のフロントエンド（ｆｒｏｎｔ‐ｅｎｄ）側に共通して使用されるが、従来には上記のように各々の素子で製作され、移動通信機器のセット上において組み立てられているので、各々実装面積が要され、単品同士の干渉効果も発生しかねないといった問題がある。

本発明は上述した従来の問題を解決すべく提案されたものとして、その目的は放射特性改善のためのＥＭＩフィルター機能と過電流に対する回路保護のためのバリスター機能とを一つのチップ素子で具現することによって実装面積を減少することが可能なバリスター、ＬＣフィルター兼用複合素子を提供することである。

上述した本発明の目的を成し遂げるための構成手段として、本発明のバリスター、ＬＣフィルター兼用複合素子は、
所定電圧以下においては絶縁体として作用し、所定電圧以上においては抵抗が急激に減少する酸化亜鉛を主成分とする本体と、
上記本体の外部表面に形成されグラウンドに連結される外部接地電極と、
上記本体の外部表面に形成され信号が入出力される入、出力電極と、
上記本体内部に所定の長さで形成され上記入力電極と出力電極にその両端が各々連結されるインダクタンスパターンと、
各々上記本体内部の所定の平面上に形成される二つ以上の内部接地パターンと、
上記内部接地パターン間の所定の平面上に上記内部接地パターンと平行に形成され、上記入力電極或は出力電極に連結される一つ以上のキャパシタンスパターンとを含んで成る。

さらに、本発明によるバリスター、ＬＣフィルター兼用複合素子において、上記インダクタンスパターンは一つ以上の相違する平面上に複数の導電性パターンを各々形成し、上記複数の導電性パターンをバイアホールにより相互電気的に連結させて成ることが可能である。

さらに、本発明によるバリスター、ＬＣフィルター兼用複合素子において、上記インダクタンスパターンは螺旋形或はメアンダーライン形状から成る。

さらに、本発明によるバリスター、ＬＣフィルター兼用複合素子において、上記素子は入出力電極に所定レベル以上の過電圧が印加されると、上記本体の抵抗値が減少して印加された過電圧をグラウンドに吸収するバリスターとして機能し、上記素子は入出力電極に所定レベル 以下の電圧信号が印加されると、上記インダクタンスパターンにより形成されたＬ成分と上記キャパシタンスパターンと内部接地パターン間に形成されたＣ成分とによる共振周波数で共振し、所定周波数帯域のみを通過させるフィルターとして機能することを特徴とする。

本発明は一つのチップ上に過電圧から回路を保護するバリスター機能と、放射特性を改善させるフィルター機能とを共に具現可能で、その結果バリスターとフィルターとが同時に要される移動通信機器の実装部品数を減少させ、実装面積の減少によりセットの小型化が図れる優れた効果を奏する。

さらにセットの組立部品数を減少させ、部品同士の干渉の問題及びＳＭＴ点数の減少効果を奏する。

以下、本発明の好ましき実施例について添付の図を参照に詳しく説明する。下記説明及び添付の図から本発明の旨と関連性の低い周知機能及び構成に対する詳しい説明は省略し、同一機能を果たす構成要素には同一符号を使用する。

図２は本発明によるバリスター、ＬＣフィルター兼用複合素子の外部構造を示した斜視図である。さらに、図３は本発明によるバリスター、ＬＣフィルター兼用複合素子の内部構造を示した分解斜視図である（例えば、本体（２１）を形成するよう上下順次に積層される複数のシート（３１〜３７）を含む）。

上記図２によると、本発明のバリスター、ＬＣフィルター兼用複合素子（２０）は、所定の電圧以下においては絶縁体として作用し、所定の電圧以上においては抵抗が急激に減少する酸化亜鉛を主成分とする本体（２１）と、上記本体（２１）の外部表面に形成されグラウンドに連結される外部接地電極（２４）と、上記本体（２１）の外部表面に形成され信号が入出力される入、出力電極（２２、２３）とを具備する。

さらに、上記図２及び図３によると、本発明のバリスター、ＬＣフィルター兼用複合素子（２０）は上記本体（２１）内部に所定の長さで形成され上記入力電極と出力電極にその両端が各々連結されるインダクタンスパターン（２５）と、各々上記本体（２１）内部の所定の平面上に形成され上記外部接地電極（２４、２５）に連結される二つ以上の内部接地パターン（２６）と、上記内部接地パターン（２６）の間に位置した所定の平面上に上記内部接地パターン（２６）と平行に形成され上記入力電極（２２）あるいは出力電極（２３）に連結される一つ以上のキャパシタンスパターン（２７）とを含んで成る。

上記においてインダクタンスパターン（２５）は基本的に、所定の長さを有するよう直線あるいはメアンダーライン形状あるいは螺旋形から成ることが可能である。ここで、直線よりは螺旋形あるいはメアンダーラインで形成すると、より少ない面積で必要なインダクタンス成分の具現が可能で、こうして素子の寸法をより減少させることが可能になる。

さらに、上記インダクタンスパターン（２５）は直線あるいはメアンダーラインあるいは螺旋形状の導電性パターンを上記本体（２１）内部の相違する平面上に形成した後、バイアホール（２８）により電気的に連結して具現することが可能である。この場合、必要なインダクタンス成分をより小さい面積で具現可能になるので、素子の寸法の縮小が図れる。上記において生成されたインダクタンス成分は上記インダクタンスパターン（２５）の長さ、本体（２１）の誘電率などから算出可能である。

次いで、上記キャパシタンスパターン（２７）は互いに略平行に隣接した接地電極（２６）との間において所定のキャパシタンス成分を生成する。この際、生成されるキャパシタンスは上記接地電極（２６）と向き合うキャパシタンスパターン（２７）の面積と、上記接地電極（２６）とキャパシタンスパターン（２７）との間隔及び上記本体（２１）を具現する物質の誘電率などから分かる。

したがって、上記本発明のバリスター、ＬＣフィルター兼用複合素子（２０）の場合、阻止しようとする周波数帯域が設定されると、上記周波数帯域を基準に共振周波数とキャパシタンス及びインダクタンスが決定され、これに応じて上記インダクタンスパターン（２５）の長さ、キャパシタンスパターン（２７）の面積及び接地電極（２６）との間隔などを設計することにより、要されるＥＭＩ ＬＣフィルターを具現することが可能になる。

さらに、上記本発明のバリスター、ＬＣフィルター兼用複合素子（２０）の本体（２１）はセラミック素材の代わりに、電圧／電流非直線特性が優れ高いサージ吸収能力を有する酸化亜鉛（ＺｎＯ）が主成分となる。ここに、素子の特性向上のために複数個の添加物が混合され得る。

以上の上記本体（２１）は内部の酸化亜鉛粒子間の境界に形成される不純物エネルギー準位により境界障壁層（boundary barrier layers）にエネルギー障壁が形成され、このことから電圧／電流非直線性を有する。

以上のように具現された本発明によるバリスター、ＬＣフィルター兼用複合素子（２０）の等価回路は図４（ａ）のように表現されることができる。

即ち、所定周波数及び電圧の電気信号が入出する入力端（ＩＮ）と出力端（ＯＵＴ）に対し、インダクタ（Ｌ）が直列で連結され、上記インダクタ（Ｌ）の両端と接地との間にキャパシター（Ｃ１）、（Ｃ２）が形成され、ＬＣ共振回路を具現し、さらに上記入力端（ＩＮ）と出力端（ＯＵＴ）と接地間にバリスター（Ｖ１、Ｖ２）が具現される。

上記バリスター、ＬＣフィルター兼用複合素子（２０）の動作は所定レベル以上の電圧が印加される場合と、所定レベル以下の電圧が印加される場合との二種に分けられる。

先ず、上記入、出力端子（２２、２３）を通して上記本体（２１）に酸化亜鉛間の不純物のエネルギー準位により形成された境界障壁以上の電圧が印加されると、上記本体（２１）の抵抗値が急激に減少し、こうして印加された過電圧は上記本体（２１）に吸収される。即ち、本体（２１）の抵抗値が急速に減少しながら、素子（２０）は図４（ｃ）に示したようにバリスターとして動作する。

逆に、上記入力電極（２２）と出力電極（２３）に上記境界障壁以下の電圧信号が印加される場合、上記酸化亜鉛物質から成る本体（２１）はセラミック素材のような絶縁体として作用する。

したがって、上記本体（２１）の内部に形成されたインダクタンスパターン（２５）と内部接地パターン（２６）及びキャパシタンスパターン（２７）は相互電気的に連結され、図４（ｂ）のようなＬＣ共振回路を具現し、その結果上記インダクタンスパターン（２５）により形成されたＬ成分と、上記キャパシタンスパターン（２７）と内部接地パターン（２７）間に形成されたＣ成分とによる共振周波数で共振し、所定周波数帯域の信号は通過させ、その他の帯域の信号は減衰させるフィルターとして動作する。

次に、図５の（ａ）及び（ｂ）は本発明によるバリスター、ＬＣフィルター兼用複合素子（２０）の動作特性を示すグラフとして、（ａ）は所定電圧以下の電気信号が印加される場合の周波数別減衰比を測定したものとして、上記複合素子（２０）が所定周波数、例えば、０．５ＭＨｚ以下の周波数信号は通過させ、それ以上の高周波信号は減少させる低域通過フィルターとして機能することが分かる。次に、（ｂ）は８ｋＶのＥＳＤ（Electrostatic discharge）を印加した場合の経時出力電圧を測定して図示したものとして、過電圧印加に対し出力電圧は０Ｖで維持されることが分かり、結果として過電圧を吸収し出力端に連結される回路を保護することが分かる。

本発明によるバリスター、ＬＣフィルター兼用複合素子は一つのチップに二つ以上のバリスター兼用ＬＣフィルターが並列で形成される多端子アレー構造にも具現可能である。

図６及び図７は多端子アレー構造のバリスター、ＬＣフィルター兼用複合素子の一例を示した外形図及び分解斜視図である。

上記図６及び図７によると、本発明によるバリスター、ＬＣフィルター兼用複合素子（６０）は所定電圧以下においては絶縁体として作用し、所定電圧以上においては抵抗が急激に減少する酸化亜鉛を主成分とし、直方体形状を有する本体（６１）の長さの短い方の対向する両側面上に各々外部接地電極（６４）を形成し、長さの長い方の対向する両側面上に各々二つ以上の入力電極（６２）及び出力電極（６３）を形成する。上記複数の入力電極（６２）は相互電気的に絶縁され、同じく複数の出力電極（６３）も相互連結されない。

さらに、その内部には図７に示したように、本体（６１）を形成するよう上下順次に積層される酸化亜鉛を含んで成る複数のシート（７１〜７７）上には、上記複数の入力電極（６２）及び出力電極（６３）に各々連結される複数のインダクタンスパターン（６５）と、複数の入力電極（６２）あるいは複数の出力電極（６３）に連結される複数のキャパシタンスパターン（６７）とを並列で形成し、上記複数キャパシタンスパターン（６７）の上下に位置したシート（７３、７５、７７）上には一つの接地パターン（６６）を形成するが、この際接地パターン（６６）は上記上下部に位置した複数のキャパシタンスパターン（６７）全体に対応するよう大きく形成される。

上記インダクタンスパターン（６５）、接地パターン（６６）及びキャパシタンスパターン（６７）は各々上記図３に示したインダクタンスパターン（２５）、接地パターン（２６）及びキャパシタンスパターン（６７）と同一な機能を果たす。

この際、複数のインダクタンスパターン（６５）は互いに連結されず、同じく複数のキャパシタンスパターン（６７）も互いに連結されない。

したがって、一つのチップ内に各々動作する複数のバリスター兼用ＬＣフィルターが形成され、しかも複数のバリスター兼用ＬＣフィルターが要されるセット内における実装面積を減少させることが可能になる。

以上の説明においては本発明の具体的な実施例を挙げ説明したが、本発明は上記実施例に限定されず、特許請求範囲に記載された技術的要旨を変更しない範囲内において様々な変形が可能である。

移動通信機器のフロントエンド端の一部構成を示した回路図である。 本発明によるバリスター、ＬＣフィルター兼用複合素子の外部構造を示した斜視図である。 本発明によるバリスター、ＬＣフィルター兼用複合素子の内部構造を示した分解斜視図である。 （ａ）は本発明によるバリスター、ＬＣフィルター兼用複合素子の等価回路図で、（ｂ）は正常電圧印加時の等価回路図で、（ｃ）は過電圧印加時の等価回路図である。 （ａ）は本発明によるバリスター、ＬＣフィルター兼用複合素子におけるフィルター特性を測定したグラフで、（ｂ）はＥＳＤ特性を測定したグラフである。 本発明の異なる実施例として、多端子アレー構造のバリスター、ＬＣフィルター兼用複合素子を示した外部斜視図である。 図６に示した多端子アレー構造の内部構造を示した分解斜視図である。

符号の説明

２０ バリスター、ＬＣフィルター複合素子
２１ ＺｎＯ本体
２２ 入力電極
２３ 出力電極
２４ 接地電極

Claims (6)

1. 所定電圧以下においては絶縁体として作用し、所定電圧以上においては抵抗が急激に減少する酸化亜鉛を主成分とする本体と、
   上記本体の外部表面に形成されグラウンドに連結される外部接地電極と、
   上記本体の外部表面に形成され信号が入出力される入、出力電極と、
   上記本体内部に所定の長さで形成され、上記入力電極と出力電極にその両端が各々連結されるインダクタンスパターンと、
   各々上記本体内部の所定の平面上に上記外部接地電極に連結されるよう形成される二つ以上の内部接地パターンと、
   上記内部接地パターン間の所定の平面上に上記内部接地パターンと平行に形成され、上記入力電極あるいは出力電極に連結される一つ以上のキャパシタンスパターンとを含むバリスター、ＬＣフィルター兼用複合素子。
2. 上記インダクタンスパターンは一つ以上の相違する平面上に複数の導電性パターンを各々形成し、上記複数の導電性パターンをバイアホールを通して相互電気的に連結させる請求項１に記載のバリスター、ＬＣフィルター兼用複合素子。
3. 上記インダクタンスパターンは螺旋形あるいはメアンダーライン形状から成る請求項１に記載のバリスター、ＬＣフィルター兼用複合素子。
4. 上記素子は、入出力電極に所定レベル以上の過電圧が印加されると、上記本体の抵抗値が減少して印加された過電圧をグラウンドに吸収するバリスターとして機能する請求項１に記載のバリスター、ＬＣフィルター兼用複合素子。
5. 上記素子は、入出力電極に所定レベル以下の電圧信号が印加されると、上記インダクタンスパターンにより形成されたＬ成分と、上記キャパシタンスパターンと内部接地パターン間に形成されたＣ成分とによる共振周波数で共振して所定周波数帯域のみを通過させるフィルターとして機能する請求項１に記載のバリスター、ＬＣフィルター兼用複合素子。
6. 所定電圧以下においては絶縁体として作用し、所定電圧以上においては抵抗が急激に減少する酸化亜鉛を主成分とする直方体形状の本体と、
   上記本体の外部表面中長さが短い方の対向する両側面上に各々形成されグラウンドに連結される外部接地電極と、
   上記本体外部表面中長さが長い方の対向する両側面上に各々形成され信号が入出力される複数の入、出力電極と、
   上記本体内部の所定の平面上に各々所定の長さを有するよう並列で配置され、その両端が上記複数の入、出力電極に各々連結される複数のインダクタンスパターンと、
   上記複数のインダクタンスパターンの下部の所定平面上に上下で並行するよう形成され、上記外部接地電極に連結される二つ以上の内部接地パターンと、
   上記両内部接地パターン間に位置した所定の平面上に相互並列で位置するよう形成され、上記入力電極或は出力電極に連結される複数のキャパシタンスパターンとを含み、多端子アレー構造で設けられるバリスター、ＬＣフィルター兼用複合素子。

Images