JP3922135B2 - 高周波デバイス - Google Patents
高周波デバイス Download PDFInfo
- Publication number
- JP3922135B2 JP3922135B2 JP2002231399A JP2002231399A JP3922135B2 JP 3922135 B2 JP3922135 B2 JP 3922135B2 JP 2002231399 A JP2002231399 A JP 2002231399A JP 2002231399 A JP2002231399 A JP 2002231399A JP 3922135 B2 JP3922135 B2 JP 3922135B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- varistor
- frequency device
- antenna terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば携帯電話などの移動体通信機器に用いるものであり、特にアンテナ端子から侵入する静電気からフィルタなどの高周波部品を保護することのできる高周波デバイスに関するものである。
【０００２】
【従来の技術】
最近、携帯電話などの移動体通信機器においては、アンテナ端子から侵入する静電気によって、内部の電気回路を破壊する危険があることが認識されている。静電気は、１ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧がかかるからである。
【０００３】
そこで、特開２００１−１２７６６３号公報においては、図７に示されるように、アンテナ端子１とスイッチ回路２との間にコンデンサとインダクタとからなるハイパスフィルタ３を接続し、回路２の保護を図っている。
【０００４】
【発明が解決しようとする課題】
携帯電話などの移動体通信機器においては、年々小型化が進み、中に収納される高周波デバイスも小型化が求められている。
【０００５】
上記ハイパスフィルタ３において、通過帯域外減衰量を大きくしようとすると、コンデンサとインダクタとを多段に接続しなければならない。また、多段に接続すると、挿入損失が大きくなるだけでなく高周波デバイスも大きくなってしまう。従って、限られた大きさの中では、ある程度の特性しか得られない。
【０００６】
しかしながら、静電気のような信号通過帯域近傍の周波数の高電圧雑音が侵入すると、このハイパスフィルタ３を通過し、アンテナ端子１に接続した回路２に侵入して破壊してしまう恐れがある。
【０００７】
そこで本発明は、たとえ静電気のような信号通過帯域に近い周波数の高電圧雑音が侵入したとしても、アンテナ端子の後に接続された回路を保護することのできる高周波デバイスを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、以下の構成を有するものである。
【０００９】
本発明の請求項１に記載の発明は、アンテナ端子と、前記アンテナ端子に信号ラインにより接続したダイプレクサと、前記ダイプレクサに接続したスイッチと、前記スイッチに接続した複数のフィルタと、一端が前記信号ラインに接続し他端がグランドに接続する並列に配置したバリスタとインダクタとを備え、前記バリスタの静電容量は１０ｐＦ以下であり、前記インダクタのインダクタンスは５０ｎＨ以下である高周波デバイスであり、アンテナから侵入した静電気をインダクタにより、グランドにバイパスさせると同時に、インダクタで除去しきれない立ち上がりの高周波成分をバリスタによって吸収することにより、フィルタを含む回路を保護することができる。また、特に、バリスタの静電容量を１０ｐＦ以下とし、インダクタのインダクタンスを５０ｎＨ以下とすることにより、信号通過帯域の挿入損失を大きくすることなく、より確実に回路を保護することができる。
【００１１】
本発明の請求項２に記載の発明は、特に、バリスタとインダクタの両方の機能を有する一つの素子を用いるものであり、部品点数の削減、実装面積の低減および実装コストの低減ができ、各種移動体通信機器への使用範囲を広げることができる。
【００１２】
本発明の請求項３に記載の発明は、特に、高周波デバイスの各種機能を設けた積層セラミック回路基板の内部にインダクタ機能およびバリスタ機能を設けたものであり、小型化、低背化することができ、各種移動体通信機器への使用範囲を広げることができる。
【００１５】
【発明の実施の形態】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１に記載の発明について説明する。
【００１６】
図１は、実施の形態１における高周波デバイスのブロック回路図であり、例えば欧州携帯電話規格のＧＳＭ／ＤＣＳデュアルバンド携帯電話におけるアンテナ共用器として用いることができる。図１において、１０はアンテナ端子、１１はアンテナ端子１０に接続したダイプレクサであり、ＧＳＭ帯とＤＣＳ帯の周波数成分を分波・合成する。図１において点線で囲んだ部分の上側は、ＧＳＭ帯の周波数成分を取り扱う回路（図１中Ａ）、下側はＤＣＳ帯の周波数成分を取り扱う回路（図１中Ｂ）である。それぞれの回路において、ダイプレクサ１１に送、受信を切り分けるスイッチ１２，１３を接続し、このスイッチ１２，１３には送信信号の高調波成分を除去するローパスフィルタ（以下ＬＰＦとする）１６，１７及び、それぞれの帯域を通過帯域とするバンドパスフィルタとしてＳＡＷフィルタ１４，１５が接続されている。そして各フィルタ１４，１５，１６，１７には端子３１，３２，３３，３４が接続されている。またスイッチ１２，１３は半導体素子であるダイオードを用いて形成したものである。
【００１７】
さらに、アンテナ端子１０とダイプレクサ１１の信号ラインと並列に３ｐＦの静電容量を有するバリスタ２１と１８ｎＨのインダクタンスを有するインダクタ２２が配置されている。このバリスタ２１とインダクタ２２の他端側はグランド端子２３に接続されている。
【００１８】
バリスタ２１は静電容量が１０ｐＦ以下でできるだけ小さい方が静電気除去効果を小さくせずに、通過帯域の挿入損失の増大を防ぐことができる。１０ｐＦより大きいと通過帯域の挿入損失を小さくすることが困難であるので好ましくない。またできるだけ小さい方が良いのであるが、１ｐＦ以下であるとバリスタ２１自身の静電気耐量が小さくなり回路保護効果の持続性が落ちるので好ましくない。従って、２〜５ｐＦのものを用いることが好ましい。
【００１９】
また、インダクタ２２のインダクタンスは５０ｎＨ以下とすることにより、静電気除去効果は大きくなる。５０ｎＨを越えると、インダクタを通過する高周波成分が増えるので好ましくない。また、信号通過帯域の挿入損失を小さくできるので３ｎＨ以上とすることが好ましい。
【００２０】
このような構成の高周波デバイスにより、信号通過帯域の挿入損失を大きくすることなく、ＳＡＷフィルタ１４，１５を保護することができる。
【００２１】
本実施の形態の高周波デバイスの比較のために、図４に示すようにハイパスフィルタ５０を使用した高周波デバイスを準備する。他の構成は図１と同様である。図４において、ハイパスフィルタ５０は、信号通過帯域の挿入損失を考慮すると、インダクタ５１のインダクタンスを１００ｎＨ程度に、コンデンサ５２の静電容量を３３ｐＦ程度にする必要がある。しかし、静電気がアンテナ端子１０から侵入した場合、通過帯域に近い高周波の高電圧成分を十分に除去できない。また、これより小さなインダクタンスのインダクタを用いると通過帯域の挿入損失が大きくなる。さらに、コンデンサの静電容量が３３ｐＦと大きいため、通過帯域に近い高周波成分を除去することができない。
【００２２】
図５、図６に本実施の形態の高周波デバイスと比較例の高周波デバイスに対し、８ｋＶの静電気をアンテナ端子１０に接触放電した時、ダイプレクサ１１以降の回路にかかる電圧を示す。
【００２３】
本実施の形態の高周波デバイスにおいては、図５に示すように、数ナノ秒の間に２４０Ｖ程度の電圧しかかからないが、比較例の高周波デバイスにおいては、図６に示すように数ナノ秒の間に９５０Ｖ程度の電圧がかかっている。
【００２４】
本実施の形態の高周波デバイスは、比較例の高周波デバイスと比較すると、加わる電圧は１／４程度となり、十分な電圧降下が行われていることがわかる。
【００２５】
つまり、アンテナ端子１０とダイプレクサ１１の信号ラインと並列にバリスタ２１とインダクタ２２を接続することで、通過帯域の挿入損失を大きくすることなしに、静電気などの高電圧雑音をインダクタ２２によってグランド端子２３にバイパスさせると同時に、インダクタ２２で除去しきれない立ち上がりの高周波成分をバリスタ２１によって吸収することでダイプレクサ１１以降の回路に高電圧がかからず、必要な信号のみを送信することができる。
【００２６】
従って、高電圧雑音により悪影響を受ける可能性の高いスイッチ１２，１３とＳＡＷフィルタ１４，１５を確実に保護し、優れた信頼性を有する高周波デバイスを得ることができるのである。
【００２７】
（実施の形態２）
以下、本実施の形態２を用いて、本発明の特に請求項１，２について説明する。
【００２８】
図２に本実施の形態２における高周波デバイスの断面図を示す。その構成回路は実施の形態１で示したものと同様であるので説明を省略する。
【００２９】
図２において、４０は積層セラミック基板であり、セラミック層４１と導体パターン４２を交互に積層することにより、内部及び外周面にアンテナ端子１０、ダイプレクサ１１、スイッチ１２，１３（ダイオード除く）、ＬＰＦ１６，１７、端子３１，３２，３３，３４を形成している（図示せず）。そしてこの積層セラミック基板４０の表面はダイオード３６、ＳＡＷフィルタ３７、バリスタ２１およびインダクタ２２を実装し、図１に示す回路を実現している。なお、ＳＡＷフィルタ３７は、一つのパッケージ内にＳＡＷフィルタ１４，１５を設けたものである。
【００３０】
従って、実施の形態１と比較すると、高周波デバイスを一体化することで小型化ができ、移動体通信機器への適用範囲が広がることとなる。
【００３１】
なお、バリスタ２１とインダクタ２２は、セラミック層と導電体層とを積層して一体形成し、一つの素子とすることで、高電圧雑音からの保護効果は同様にしたまま、部品点数の削減、実装コストの低減ができる。
【００３２】
（実施の形態３）
以下、本実施の形態３を用いて、本発明の特に請求項３に記載の発明について説明する。
【００３３】
図３は、本実施の形態３における高周波デバイスの断面図である。その構成回路は実施の形態１，２で示したものと同様であるので説明を省略する。
【００３４】
本実施の形態３と実施の形態２との相違点は、バリスタ２１およびインダクタ２２の形状である。
【００３５】
本実施の形態３においては、図３に示すように、セラミック層４１と導体パターン４２とを積層した積層セラミック基板４０の内部及び外周面にアンテナ端子１０、ダイプレクサ１１、スイッチ１２，１３（ダイオード除く）、ＬＰＦ１６，１７、端子３１，３２，３３，３４を形成している。また、積層セラミック基板４０を形成する際、インダクタ２２を形成するとともに、バリスタ材料で形成したセラミック層４４と内部電極４５も同時に積層することにより、バリスタ２１も内部に形成している。そしてこの積層セラミック基板４０の表面には、ダイオード３６、ＳＡＷフィルタ３７を実装し、図１に示す回路を実現している。
【００３６】
なお、ＳＡＷフィルタ３７は、一つのパッケージ内にＳＡＷフィルタ１４，１５を設けたものである。
【００３７】
従って、実施の形態２と比較すると、高周波デバイスを小型化することができ、移動体通信機器への適用を広げることができるのはもちろん、積層セラミック基板４０を形成した後、わざわざバリスタとインダクタを実装する必要が無いので生産性に優れたものとなる。
【００３８】
なお、上記実施の形態１〜３においては、バリスタ２１とインダクタ２２はアンテナ端子１０とダイプレクサ１１との間に設けたが、ＳＡＷフィルタ１４，１５とアンテナ端子１０との間に並列にかつ一端がグランド端子２３に接続されるように形成すれば構わない。しかしながら、上記実施の形態に示すように回路的に見てアンテナ端子１０に近い位置にバリスタ２１とインダクタ２２を接続することにより、ＳＡＷフィルタ１４，１５だけでなく、スイッチ１２，１３を構成するダイオードを含む回路の保護を確実に行うことができるので望ましい。
【００３９】
また、上記各実施の形態においては、ＧＳＭ／ＤＣＳデュアルバンドシステムへの応用を例に説明したが、本発明はこれに限定されるものではなく、シングルバンド、トリプルバンドであっても、アンテナ端子１０から侵入する高電圧雑音に対する対策の必要なものについては、アンテナ端子１０とこのアンテナ端子１０に接続する回路との間に並列にバリスタ２１およびインダクタ２２を接続し、その一端をグランド端子２３に接続することにより同様の効果が得られるものである。
【００４０】
また、上記各実施の形態においては、ＳＡＷフィルタ１４，１５を用いたものを例に説明したが、フィルタは一方もしくは両方が誘電体フィルタなど他の方式のフィルタであっても構わないし、スイッチ１２，１３に使用する半導体素子としてダイオードを用いたものを例に説明したが、ＧａＡｓフィールドエフェクトトランジスタなどでも構わない。
【００４１】
【発明の効果】
以上本発明によると、信号通過帯域に近い周波数の高電圧雑音がアンテナ端子から侵入したとしても、後に接続された回路を確実に保護することのできる高周波デバイスを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１〜３における高周波デバイスの回路ブロック図
【図２】本発明の実施の形態２における高周波デバイスの断面図
【図３】本発明の実施の形態３における高周波デバイスの断面図
【図４】比較のための高周波デバイスの回路図
【図５】本発明の実施の形態１における高周波デバイスの静電気除去特性を示すグラフ
【図６】図７に示す高周波デバイスの静電気除去特性を示すグラフ
【図７】従来の高周波デバイスの回路図
【符号の説明】
１０ アンテナ端子
１１ ダイプレクサ
１２ スイッチ
１３ スイッチ
１４ ＳＡＷフィルタ
１５ ＳＡＷフィルタ
１６ ＬＰＦ
１７ ＬＰＦ
２１ バリスタ
２２ インダクタ
２３ グランド端子
３１ 端子
３２ 端子
３３ 端子
３４ 端子
３６ ダイオード
３７ ＳＡＷフィルタ
４０ 積層セラミック基板
４１ セラミック層
４２ 導体パターン
４４ セラミック層
４５ 内部電極
５０ ハイパスフィルタ
５１ インダクタ
５２ コンデンサ
【発明の属する技術分野】
本発明は、例えば携帯電話などの移動体通信機器に用いるものであり、特にアンテナ端子から侵入する静電気からフィルタなどの高周波部品を保護することのできる高周波デバイスに関するものである。
【０００２】
【従来の技術】
最近、携帯電話などの移動体通信機器においては、アンテナ端子から侵入する静電気によって、内部の電気回路を破壊する危険があることが認識されている。静電気は、１ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧がかかるからである。
【０００３】
そこで、特開２００１−１２７６６３号公報においては、図７に示されるように、アンテナ端子１とスイッチ回路２との間にコンデンサとインダクタとからなるハイパスフィルタ３を接続し、回路２の保護を図っている。
【０００４】
【発明が解決しようとする課題】
携帯電話などの移動体通信機器においては、年々小型化が進み、中に収納される高周波デバイスも小型化が求められている。
【０００５】
上記ハイパスフィルタ３において、通過帯域外減衰量を大きくしようとすると、コンデンサとインダクタとを多段に接続しなければならない。また、多段に接続すると、挿入損失が大きくなるだけでなく高周波デバイスも大きくなってしまう。従って、限られた大きさの中では、ある程度の特性しか得られない。
【０００６】
しかしながら、静電気のような信号通過帯域近傍の周波数の高電圧雑音が侵入すると、このハイパスフィルタ３を通過し、アンテナ端子１に接続した回路２に侵入して破壊してしまう恐れがある。
【０００７】
そこで本発明は、たとえ静電気のような信号通過帯域に近い周波数の高電圧雑音が侵入したとしても、アンテナ端子の後に接続された回路を保護することのできる高周波デバイスを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、以下の構成を有するものである。
【０００９】
本発明の請求項１に記載の発明は、アンテナ端子と、前記アンテナ端子に信号ラインにより接続したダイプレクサと、前記ダイプレクサに接続したスイッチと、前記スイッチに接続した複数のフィルタと、一端が前記信号ラインに接続し他端がグランドに接続する並列に配置したバリスタとインダクタとを備え、前記バリスタの静電容量は１０ｐＦ以下であり、前記インダクタのインダクタンスは５０ｎＨ以下である高周波デバイスであり、アンテナから侵入した静電気をインダクタにより、グランドにバイパスさせると同時に、インダクタで除去しきれない立ち上がりの高周波成分をバリスタによって吸収することにより、フィルタを含む回路を保護することができる。また、特に、バリスタの静電容量を１０ｐＦ以下とし、インダクタのインダクタンスを５０ｎＨ以下とすることにより、信号通過帯域の挿入損失を大きくすることなく、より確実に回路を保護することができる。
【００１１】
本発明の請求項２に記載の発明は、特に、バリスタとインダクタの両方の機能を有する一つの素子を用いるものであり、部品点数の削減、実装面積の低減および実装コストの低減ができ、各種移動体通信機器への使用範囲を広げることができる。
【００１２】
本発明の請求項３に記載の発明は、特に、高周波デバイスの各種機能を設けた積層セラミック回路基板の内部にインダクタ機能およびバリスタ機能を設けたものであり、小型化、低背化することができ、各種移動体通信機器への使用範囲を広げることができる。
【００１５】
【発明の実施の形態】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１に記載の発明について説明する。
【００１６】
図１は、実施の形態１における高周波デバイスのブロック回路図であり、例えば欧州携帯電話規格のＧＳＭ／ＤＣＳデュアルバンド携帯電話におけるアンテナ共用器として用いることができる。図１において、１０はアンテナ端子、１１はアンテナ端子１０に接続したダイプレクサであり、ＧＳＭ帯とＤＣＳ帯の周波数成分を分波・合成する。図１において点線で囲んだ部分の上側は、ＧＳＭ帯の周波数成分を取り扱う回路（図１中Ａ）、下側はＤＣＳ帯の周波数成分を取り扱う回路（図１中Ｂ）である。それぞれの回路において、ダイプレクサ１１に送、受信を切り分けるスイッチ１２，１３を接続し、このスイッチ１２，１３には送信信号の高調波成分を除去するローパスフィルタ（以下ＬＰＦとする）１６，１７及び、それぞれの帯域を通過帯域とするバンドパスフィルタとしてＳＡＷフィルタ１４，１５が接続されている。そして各フィルタ１４，１５，１６，１７には端子３１，３２，３３，３４が接続されている。またスイッチ１２，１３は半導体素子であるダイオードを用いて形成したものである。
【００１７】
さらに、アンテナ端子１０とダイプレクサ１１の信号ラインと並列に３ｐＦの静電容量を有するバリスタ２１と１８ｎＨのインダクタンスを有するインダクタ２２が配置されている。このバリスタ２１とインダクタ２２の他端側はグランド端子２３に接続されている。
【００１８】
バリスタ２１は静電容量が１０ｐＦ以下でできるだけ小さい方が静電気除去効果を小さくせずに、通過帯域の挿入損失の増大を防ぐことができる。１０ｐＦより大きいと通過帯域の挿入損失を小さくすることが困難であるので好ましくない。またできるだけ小さい方が良いのであるが、１ｐＦ以下であるとバリスタ２１自身の静電気耐量が小さくなり回路保護効果の持続性が落ちるので好ましくない。従って、２〜５ｐＦのものを用いることが好ましい。
【００１９】
また、インダクタ２２のインダクタンスは５０ｎＨ以下とすることにより、静電気除去効果は大きくなる。５０ｎＨを越えると、インダクタを通過する高周波成分が増えるので好ましくない。また、信号通過帯域の挿入損失を小さくできるので３ｎＨ以上とすることが好ましい。
【００２０】
このような構成の高周波デバイスにより、信号通過帯域の挿入損失を大きくすることなく、ＳＡＷフィルタ１４，１５を保護することができる。
【００２１】
本実施の形態の高周波デバイスの比較のために、図４に示すようにハイパスフィルタ５０を使用した高周波デバイスを準備する。他の構成は図１と同様である。図４において、ハイパスフィルタ５０は、信号通過帯域の挿入損失を考慮すると、インダクタ５１のインダクタンスを１００ｎＨ程度に、コンデンサ５２の静電容量を３３ｐＦ程度にする必要がある。しかし、静電気がアンテナ端子１０から侵入した場合、通過帯域に近い高周波の高電圧成分を十分に除去できない。また、これより小さなインダクタンスのインダクタを用いると通過帯域の挿入損失が大きくなる。さらに、コンデンサの静電容量が３３ｐＦと大きいため、通過帯域に近い高周波成分を除去することができない。
【００２２】
図５、図６に本実施の形態の高周波デバイスと比較例の高周波デバイスに対し、８ｋＶの静電気をアンテナ端子１０に接触放電した時、ダイプレクサ１１以降の回路にかかる電圧を示す。
【００２３】
本実施の形態の高周波デバイスにおいては、図５に示すように、数ナノ秒の間に２４０Ｖ程度の電圧しかかからないが、比較例の高周波デバイスにおいては、図６に示すように数ナノ秒の間に９５０Ｖ程度の電圧がかかっている。
【００２４】
本実施の形態の高周波デバイスは、比較例の高周波デバイスと比較すると、加わる電圧は１／４程度となり、十分な電圧降下が行われていることがわかる。
【００２５】
つまり、アンテナ端子１０とダイプレクサ１１の信号ラインと並列にバリスタ２１とインダクタ２２を接続することで、通過帯域の挿入損失を大きくすることなしに、静電気などの高電圧雑音をインダクタ２２によってグランド端子２３にバイパスさせると同時に、インダクタ２２で除去しきれない立ち上がりの高周波成分をバリスタ２１によって吸収することでダイプレクサ１１以降の回路に高電圧がかからず、必要な信号のみを送信することができる。
【００２６】
従って、高電圧雑音により悪影響を受ける可能性の高いスイッチ１２，１３とＳＡＷフィルタ１４，１５を確実に保護し、優れた信頼性を有する高周波デバイスを得ることができるのである。
【００２７】
（実施の形態２）
以下、本実施の形態２を用いて、本発明の特に請求項１，２について説明する。
【００２８】
図２に本実施の形態２における高周波デバイスの断面図を示す。その構成回路は実施の形態１で示したものと同様であるので説明を省略する。
【００２９】
図２において、４０は積層セラミック基板であり、セラミック層４１と導体パターン４２を交互に積層することにより、内部及び外周面にアンテナ端子１０、ダイプレクサ１１、スイッチ１２，１３（ダイオード除く）、ＬＰＦ１６，１７、端子３１，３２，３３，３４を形成している（図示せず）。そしてこの積層セラミック基板４０の表面はダイオード３６、ＳＡＷフィルタ３７、バリスタ２１およびインダクタ２２を実装し、図１に示す回路を実現している。なお、ＳＡＷフィルタ３７は、一つのパッケージ内にＳＡＷフィルタ１４，１５を設けたものである。
【００３０】
従って、実施の形態１と比較すると、高周波デバイスを一体化することで小型化ができ、移動体通信機器への適用範囲が広がることとなる。
【００３１】
なお、バリスタ２１とインダクタ２２は、セラミック層と導電体層とを積層して一体形成し、一つの素子とすることで、高電圧雑音からの保護効果は同様にしたまま、部品点数の削減、実装コストの低減ができる。
【００３２】
（実施の形態３）
以下、本実施の形態３を用いて、本発明の特に請求項３に記載の発明について説明する。
【００３３】
図３は、本実施の形態３における高周波デバイスの断面図である。その構成回路は実施の形態１，２で示したものと同様であるので説明を省略する。
【００３４】
本実施の形態３と実施の形態２との相違点は、バリスタ２１およびインダクタ２２の形状である。
【００３５】
本実施の形態３においては、図３に示すように、セラミック層４１と導体パターン４２とを積層した積層セラミック基板４０の内部及び外周面にアンテナ端子１０、ダイプレクサ１１、スイッチ１２，１３（ダイオード除く）、ＬＰＦ１６，１７、端子３１，３２，３３，３４を形成している。また、積層セラミック基板４０を形成する際、インダクタ２２を形成するとともに、バリスタ材料で形成したセラミック層４４と内部電極４５も同時に積層することにより、バリスタ２１も内部に形成している。そしてこの積層セラミック基板４０の表面には、ダイオード３６、ＳＡＷフィルタ３７を実装し、図１に示す回路を実現している。
【００３６】
なお、ＳＡＷフィルタ３７は、一つのパッケージ内にＳＡＷフィルタ１４，１５を設けたものである。
【００３７】
従って、実施の形態２と比較すると、高周波デバイスを小型化することができ、移動体通信機器への適用を広げることができるのはもちろん、積層セラミック基板４０を形成した後、わざわざバリスタとインダクタを実装する必要が無いので生産性に優れたものとなる。
【００３８】
なお、上記実施の形態１〜３においては、バリスタ２１とインダクタ２２はアンテナ端子１０とダイプレクサ１１との間に設けたが、ＳＡＷフィルタ１４，１５とアンテナ端子１０との間に並列にかつ一端がグランド端子２３に接続されるように形成すれば構わない。しかしながら、上記実施の形態に示すように回路的に見てアンテナ端子１０に近い位置にバリスタ２１とインダクタ２２を接続することにより、ＳＡＷフィルタ１４，１５だけでなく、スイッチ１２，１３を構成するダイオードを含む回路の保護を確実に行うことができるので望ましい。
【００３９】
また、上記各実施の形態においては、ＧＳＭ／ＤＣＳデュアルバンドシステムへの応用を例に説明したが、本発明はこれに限定されるものではなく、シングルバンド、トリプルバンドであっても、アンテナ端子１０から侵入する高電圧雑音に対する対策の必要なものについては、アンテナ端子１０とこのアンテナ端子１０に接続する回路との間に並列にバリスタ２１およびインダクタ２２を接続し、その一端をグランド端子２３に接続することにより同様の効果が得られるものである。
【００４０】
また、上記各実施の形態においては、ＳＡＷフィルタ１４，１５を用いたものを例に説明したが、フィルタは一方もしくは両方が誘電体フィルタなど他の方式のフィルタであっても構わないし、スイッチ１２，１３に使用する半導体素子としてダイオードを用いたものを例に説明したが、ＧａＡｓフィールドエフェクトトランジスタなどでも構わない。
【００４１】
【発明の効果】
以上本発明によると、信号通過帯域に近い周波数の高電圧雑音がアンテナ端子から侵入したとしても、後に接続された回路を確実に保護することのできる高周波デバイスを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１〜３における高周波デバイスの回路ブロック図
【図２】本発明の実施の形態２における高周波デバイスの断面図
【図３】本発明の実施の形態３における高周波デバイスの断面図
【図４】比較のための高周波デバイスの回路図
【図５】本発明の実施の形態１における高周波デバイスの静電気除去特性を示すグラフ
【図６】図７に示す高周波デバイスの静電気除去特性を示すグラフ
【図７】従来の高周波デバイスの回路図
【符号の説明】
１０ アンテナ端子
１１ ダイプレクサ
１２ スイッチ
１３ スイッチ
１４ ＳＡＷフィルタ
１５ ＳＡＷフィルタ
１６ ＬＰＦ
１７ ＬＰＦ
２１ バリスタ
２２ インダクタ
２３ グランド端子
３１ 端子
３２ 端子
３３ 端子
３４ 端子
３６ ダイオード
３７ ＳＡＷフィルタ
４０ 積層セラミック基板
４１ セラミック層
４２ 導体パターン
４４ セラミック層
４５ 内部電極
５０ ハイパスフィルタ
５１ インダクタ
５２ コンデンサ
Claims (3)
- アンテナ端子と、前記アンテナ端子に信号ラインにより接続したダイプレクサと、前記ダイプレクサに接続したスイッチと、前記スイッチに接続した複数のフィルタと、一端が前記信号ラインに接続し他端がグランドに接続する並列に配置したバリスタとインダクタとを備え、前記バリスタの静電容量は１０ｐＦ以下であり、前記インダクタのインダクタンスは５０ｎＨ以下である高周波デバイス。
- バリスタとインダクタは、一体化された素子である請求項１に記載の高周波デバイス。
- アンテナ端子、バリスタ、インダクタは、導電体層とセラミック層とを積層した積層セラミック回路基板で構成する請求項１に記載の高周波デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231399A JP3922135B2 (ja) | 2002-08-08 | 2002-08-08 | 高周波デバイス |
| CNB031525520A CN1327733C (zh) | 2002-08-08 | 2003-08-05 | 高频器件 |
| US10/636,108 US7142832B2 (en) | 2002-08-08 | 2003-08-07 | High-frequency device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231399A JP3922135B2 (ja) | 2002-08-08 | 2002-08-08 | 高周波デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072586A JP2004072586A (ja) | 2004-03-04 |
| JP3922135B2 true JP3922135B2 (ja) | 2007-05-30 |
Family
ID=32017178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231399A Expired - Fee Related JP3922135B2 (ja) | 2002-08-08 | 2002-08-08 | 高周波デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3922135B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186596A (ja) | 2004-12-27 | 2006-07-13 | Hitachi Media Electoronics Co Ltd | アンテナ共用装置およびそれを用いた無線通信端末 |
| JP2006310904A (ja) * | 2005-04-26 | 2006-11-09 | Hitachi Media Electoronics Co Ltd | 信号回路及びこれを備える情報処理装置 |
| EP1850491A3 (en) | 2006-04-26 | 2012-02-22 | Hitachi Metals, Ltd. | High-frequency circuit, high-frequency device and communications apparatus |
| WO2007129716A1 (ja) * | 2006-05-08 | 2007-11-15 | Hitachi Metals, Ltd. | 高周波回路、高周波部品及び通信装置 |
-
2002
- 2002-08-08 JP JP2002231399A patent/JP3922135B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004072586A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7142832B2 (en) | High-frequency device | |
| JP2006310904A (ja) | 信号回路及びこれを備える情報処理装置 | |
| US7561005B2 (en) | High frequency front-end module and duplexer | |
| US6731184B1 (en) | High frequency switching component | |
| TWI511475B (zh) | 模組基板及通信用模組 | |
| JP4879443B2 (ja) | 送受信用受動素子、その集積モジュール及びその製造方法 | |
| JP2006115460A (ja) | バリスター、ｌｃフィルター兼用複合素子 | |
| US20130300517A1 (en) | Switch module | |
| US6870442B1 (en) | High-frequency device | |
| US9713257B2 (en) | Switch module | |
| JP3922135B2 (ja) | 高周波デバイス | |
| JP4166635B2 (ja) | 積層型高周波モジュール | |
| US20050059371A1 (en) | Circuit arrangement, switching module comprising said circuit arrangement and use of switching module | |
| JP4357184B2 (ja) | フロントエンドモジュール | |
| JP2004187129A (ja) | マルチバンドアンテナスイッチ回路 | |
| JP3922134B2 (ja) | 高周波デバイス | |
| JP2004297455A (ja) | 高周波モジュール | |
| JP3922133B2 (ja) | 高周波デバイス | |
| JP2004072582A (ja) | 高周波デバイス | |
| JP2004072585A (ja) | 高周波デバイス | |
| JP2003101436A (ja) | 高周波デバイス | |
| JP2004072587A (ja) | 高周波デバイス | |
| JP4005829B2 (ja) | 高周波モジュール部品 | |
| JP3971668B2 (ja) | 送受信制御回路 | |
| JP2003101434A (ja) | 高周波デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050713 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |