JP2003101434A - 高周波デバイス - Google Patents
高周波デバイスInfo
- Publication number
- JP2003101434A JP2003101434A JP2001288661A JP2001288661A JP2003101434A JP 2003101434 A JP2003101434 A JP 2003101434A JP 2001288661 A JP2001288661 A JP 2001288661A JP 2001288661 A JP2001288661 A JP 2001288661A JP 2003101434 A JP2003101434 A JP 2003101434A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- frequency device
- high frequency
- diplexer
- antenna terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 高電圧雑音が侵入したとしても、アンテナ端
子に接続された回路を保護することのできる高周波デバ
イスを提供することを目的とする。 【解決手段】 アンテナ端子１０にＧＳＭ帯とＤＣＳ帯
の周波数成分を分波・合波するダイプレクサ１１を接続
し、ＧＳＭ帯の周波数成分を取扱う回路及びＤＣＳ帯の
周波数成分を取扱う回路それぞれにおいて、ダイプレク
サ１１に送、受信信号を切り分けるスイッチ１３，１４
を接続し、このスイッチ１３，１４には送信信号の高調
波成分を除去するローパスフィルタ１５，１６及び、そ
れぞれの帯域を通過帯域とするＳＡＷフィルタ１７，１
８が接続し、各フィルタ１４，１６，１７，１８には端
子１９，２０，２１，２２が接続し、さらに、アンテナ
端子１０とダイプレクサ１１との間には、バリスタ２３
の一端を接続し、このバリスタ２３の他端側はグランド
端子２４に接続する。
子に接続された回路を保護することのできる高周波デバ
イスを提供することを目的とする。 【解決手段】 アンテナ端子１０にＧＳＭ帯とＤＣＳ帯
の周波数成分を分波・合波するダイプレクサ１１を接続
し、ＧＳＭ帯の周波数成分を取扱う回路及びＤＣＳ帯の
周波数成分を取扱う回路それぞれにおいて、ダイプレク
サ１１に送、受信信号を切り分けるスイッチ１３，１４
を接続し、このスイッチ１３，１４には送信信号の高調
波成分を除去するローパスフィルタ１５，１６及び、そ
れぞれの帯域を通過帯域とするＳＡＷフィルタ１７，１
８が接続し、各フィルタ１４，１６，１７，１８には端
子１９，２０，２１，２２が接続し、さらに、アンテナ
端子１０とダイプレクサ１１との間には、バリスタ２３
の一端を接続し、このバリスタ２３の他端側はグランド
端子２４に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話などの移動
体通信機器に関するものであり、特に送、受信切り替え
のアンテナ共用器に用いることのできる高周波デバイス
に関するものである。
体通信機器に関するものであり、特に送、受信切り替え
のアンテナ共用器に用いることのできる高周波デバイス
に関するものである。
【０００２】
【従来の技術】最近、携帯電話などの移動体通信機器に
おいては、アンテナ端子から静電気など瞬時に高電圧に
なるような雑音が入力し、内部の電気回路を破壊する危
険があることが認識されている。
おいては、アンテナ端子から静電気など瞬時に高電圧に
なるような雑音が入力し、内部の電気回路を破壊する危
険があることが認識されている。
【０００３】そこで、特開２００１−１２７６６３号公
報においては、図５に示されるように、アンテナ端子１
とスイッチ回路２との間にコンデンサとインダクタとか
らなるハイパスフィルタ３を接続し、スイッチ回路２の
保護を図っている。
報においては、図５に示されるように、アンテナ端子１
とスイッチ回路２との間にコンデンサとインダクタとか
らなるハイパスフィルタ３を接続し、スイッチ回路２の
保護を図っている。
【０００４】
【発明が解決しようとする課題】携帯電話などの移動体
通信機器においては、年々小型化が進み、中に収納され
るデバイスも小型化が求められている。
通信機器においては、年々小型化が進み、中に収納され
るデバイスも小型化が求められている。
【０００５】また、上記ハイパスフィルタ３において、
通過帯域外減衰量を大きくしようとすると、コンデンサ
とインダクタとを多段に接続しなければならない。また
帯域外減衰量を大きくするために多段に接続すると、挿
入損失が大きくなるだけでなくデバイスも大きくなって
しまう。従って、ある程度の特性で妥協しなければなら
ない。
通過帯域外減衰量を大きくしようとすると、コンデンサ
とインダクタとを多段に接続しなければならない。また
帯域外減衰量を大きくするために多段に接続すると、挿
入損失が大きくなるだけでなくデバイスも大きくなって
しまう。従って、ある程度の特性で妥協しなければなら
ない。
【０００６】しかしながら、信号通過帯域近傍の周波数
の高電圧雑音が侵入すると、このハイパスフィルタ３を
通過し、アンテナ端子１に接続したスイッチ回路２に侵
入して破壊してしまう恐れがある。
の高電圧雑音が侵入すると、このハイパスフィルタ３を
通過し、アンテナ端子１に接続したスイッチ回路２に侵
入して破壊してしまう恐れがある。
【０００７】そこで本発明は、たとえ信号通過帯域に近
い周波数の高電圧雑音が侵入したとしても、アンテナ端
子の後に接続された回路を保護することのできる高周波
デバイスを提供することを目的とするものである。
い周波数の高電圧雑音が侵入したとしても、アンテナ端
子の後に接続された回路を保護することのできる高周波
デバイスを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、以下の構成を有するものである。
め、以下の構成を有するものである。
【０００９】本発明の請求項１に記載の発明は、特に、
高周波デバイスにおいてアンテナ端子とダイオード間に
バリスタを並列に接続するものであり、アンテナから侵
入した高電圧雑音をバリスタで吸収することにより、ダ
イオードを含む回路を保護することができる。
高周波デバイスにおいてアンテナ端子とダイオード間に
バリスタを並列に接続するものであり、アンテナから侵
入した高電圧雑音をバリスタで吸収することにより、ダ
イオードを含む回路を保護することができる。
【００１０】本発明の請求項２に記載の発明は、特に、
アンテナ端子とダイプレクサとの間にバリスタを接続し
たものであり、より確実に回路の保護を行なうことがで
きる。
アンテナ端子とダイプレクサとの間にバリスタを接続し
たものであり、より確実に回路の保護を行なうことがで
きる。
【００１１】本発明の請求項３に記載の発明は、特に、
高周波デバイスの各種機能を設けた積層セラミック回路
基板の表面にバリスタ素子を実装するものであり、一つ
のデバイスでアンテナから侵入した高電圧雑音をバリス
タで吸収することにより、ダイオードを含む回路を保護
することができる。
高周波デバイスの各種機能を設けた積層セラミック回路
基板の表面にバリスタ素子を実装するものであり、一つ
のデバイスでアンテナから侵入した高電圧雑音をバリス
タで吸収することにより、ダイオードを含む回路を保護
することができる。
【００１２】本発明の請求項４に記載の発明は、特に、
高周波デバイスの各種機能を設けた積層したセラミック
回路基板の表面にバリスタを印刷形成したものであり、
低背化することができ、各種移動体通信機器への使用範
囲を広げることができる。
高周波デバイスの各種機能を設けた積層したセラミック
回路基板の表面にバリスタを印刷形成したものであり、
低背化することができ、各種移動体通信機器への使用範
囲を広げることができる。
【００１３】本発明の請求項５に記載の発明は、特に、
積層セラミック回路基板の内部にバリスタ機能を設けた
ものであり、低背化することができ、各種移動体通信機
器への使用範囲を広げることができる。
積層セラミック回路基板の内部にバリスタ機能を設けた
ものであり、低背化することができ、各種移動体通信機
器への使用範囲を広げることができる。
【００１４】本発明の請求項６に記載の発明は、特に、
−１０〜７５℃における容量変化率が±０．１％以下の
バリスタを用いるものであり、容量変化率が小さいの
で、挿入損失を小さくすることができ、安定した特性を
有するものとする。
−１０〜７５℃における容量変化率が±０．１％以下の
バリスタを用いるものであり、容量変化率が小さいの
で、挿入損失を小さくすることができ、安定した特性を
有するものとする。
【００１５】本発明の請求項７に記載の発明は、特に、
比誘電率が３０以下のバリスタ材料を用いるものであ
り、静電容量が３ｐＦ以下と小さいバリスタを得ること
ができ、この静電容量による特性劣化を小さくすること
ができる。
比誘電率が３０以下のバリスタ材料を用いるものであ
り、静電容量が３ｐＦ以下と小さいバリスタを得ること
ができ、この静電容量による特性劣化を小さくすること
ができる。
【００１６】本発明の請求項８に記載の発明は、特に、
酸化亜鉛を主成分とし、副成分としてＳｉ化合物を添加
して形成したバリスタを用いるものであり、静電容量が
３ｐＦ以下と小さいものとなる。
酸化亜鉛を主成分とし、副成分としてＳｉ化合物を添加
して形成したバリスタを用いるものであり、静電容量が
３ｐＦ以下と小さいものとなる。
【００１７】本発明の請求項９に記載の発明は、特に、
セラミック層と内部電極層とを交互に積層したものであ
り、セラミック層は酸化亜鉛を主成分としたものであ
り、内部電極層はＡｇを主成分とするバリスタを用いる
ものであり、内部電極として導電率の小さいＡｇを用い
ることにより、挿入損失が小さいものとなる。
セラミック層と内部電極層とを交互に積層したものであ
り、セラミック層は酸化亜鉛を主成分としたものであ
り、内部電極層はＡｇを主成分とするバリスタを用いる
ものであり、内部電極として導電率の小さいＡｇを用い
ることにより、挿入損失が小さいものとなる。
【００１８】
【発明の実施の形態】（実施の形態１）以下、実施の形
態１を用いて、本発明の特に請求項１〜３、６〜９に記
載の発明について説明する。
態１を用いて、本発明の特に請求項１〜３、６〜９に記
載の発明について説明する。
【００１９】図１は、実施の形態１における高周波デバ
イスのブロック回路図であり、欧州携帯電話規格のＧＳ
Ｍ／ＤＣＳデュアルバンド携帯電話におけるアンテナ共
用器として用いることができる。図１において、１０は
アンテナ端子、１１はアンテナ端子１０に接続したダイ
プレクサであり、ＧＳＭ帯とＤＣＳ帯の周波数成分を分
波・合波する。図１において点線で囲んだ部分の左側
は、ＧＳＭ帯の周波数成分を取扱う回路（図１中Ａ）で
あり、右側はＤＣＳ帯の周波数成分を取扱う回路（図１
中Ｂ）である。それぞれの回路においては、ダイプレク
サ１１に送、受信信号を切り分けるスイッチ１３，１４
を接続し、このスイッチ１３，１４には送信信号の高調
波成分を除去するローパスフィルタ（以下ＬＰＦとす
る）１５，１６及び、それぞれの帯域を通過帯域とする
ＳＡＷフィルタ１７，１８が接続されている。そして各
フィルタ１５，１６，１７，１８には端子１９，２０，
２１，２２が接続されている。またスイッチ１３はダイ
オードを用いて形成したものである。
イスのブロック回路図であり、欧州携帯電話規格のＧＳ
Ｍ／ＤＣＳデュアルバンド携帯電話におけるアンテナ共
用器として用いることができる。図１において、１０は
アンテナ端子、１１はアンテナ端子１０に接続したダイ
プレクサであり、ＧＳＭ帯とＤＣＳ帯の周波数成分を分
波・合波する。図１において点線で囲んだ部分の左側
は、ＧＳＭ帯の周波数成分を取扱う回路（図１中Ａ）で
あり、右側はＤＣＳ帯の周波数成分を取扱う回路（図１
中Ｂ）である。それぞれの回路においては、ダイプレク
サ１１に送、受信信号を切り分けるスイッチ１３，１４
を接続し、このスイッチ１３，１４には送信信号の高調
波成分を除去するローパスフィルタ（以下ＬＰＦとす
る）１５，１６及び、それぞれの帯域を通過帯域とする
ＳＡＷフィルタ１７，１８が接続されている。そして各
フィルタ１５，１６，１７，１８には端子１９，２０，
２１，２２が接続されている。またスイッチ１３はダイ
オードを用いて形成したものである。
【００２０】さらに、アンテナ端子１０とダイプレクサ
１１との間には、バリスタ２３の一端が並列に接続され
ている。このバリスタ２３の他端側はグランド端子２４
に接続されている。
１１との間には、バリスタ２３の一端が並列に接続され
ている。このバリスタ２３の他端側はグランド端子２４
に接続されている。
【００２１】図２に本実施の形態１における高周波デバ
イスの断面図を示す。
イスの断面図を示す。
【００２２】図２において、３０は積層セラミック回路
基板であり、セラミック層３１と導体パターン３２を交
互に積層することにより、内部及び外周面にアンテナ端
子１０、ダイプレクサ１１、スイッチ１３，１４（ダイ
オードを除く）、ＬＰＦ１５，１６を形成している（そ
れぞれ図示せず）。そしてこの積層セラミック基板３０
の表面はダイオード３３、ＳＡＷフィルタ３４及びバリ
スタ２３を実装し、図１に示す回路を実現している。
基板であり、セラミック層３１と導体パターン３２を交
互に積層することにより、内部及び外周面にアンテナ端
子１０、ダイプレクサ１１、スイッチ１３，１４（ダイ
オードを除く）、ＬＰＦ１５，１６を形成している（そ
れぞれ図示せず）。そしてこの積層セラミック基板３０
の表面はダイオード３３、ＳＡＷフィルタ３４及びバリ
スタ２３を実装し、図１に示す回路を実現している。
【００２３】このバリスタ２３は、セラミック層と内部
電極層とが交互に積層された積層体の両端面に外部電極
が形成されたものである。セラミック層は比誘電率が３
０以下と小さい酸化亜鉛を主成分とし、副成分としてＳ
ｉ化合物を添加したバリスタ材料を用いて形成されたも
のである。また、内部電極層は導電率の低いＡｇあるい
はＡｇを主成分とする金属を用いて形成されたものであ
る。そしてこのような材料を用いることにより、静電容
量が３ｐＦ以下と小さいだけでなく、−１０〜７５℃に
おける容量変化率も±０．１％以下と小さいバリスタ２
３を得ることができるのである。従って、このバリスタ
２３を用いることにより、上記高周波デバイスは挿入損
失が小さく、安定した特性を有するものとなるのであ
る。
電極層とが交互に積層された積層体の両端面に外部電極
が形成されたものである。セラミック層は比誘電率が３
０以下と小さい酸化亜鉛を主成分とし、副成分としてＳ
ｉ化合物を添加したバリスタ材料を用いて形成されたも
のである。また、内部電極層は導電率の低いＡｇあるい
はＡｇを主成分とする金属を用いて形成されたものであ
る。そしてこのような材料を用いることにより、静電容
量が３ｐＦ以下と小さいだけでなく、−１０〜７５℃に
おける容量変化率も±０．１％以下と小さいバリスタ２
３を得ることができるのである。従って、このバリスタ
２３を用いることにより、上記高周波デバイスは挿入損
失が小さく、安定した特性を有するものとなるのであ
る。
【００２４】つまり、アンテナ端子１０から静電気など
の高電圧雑音が侵入してきた場合、まずバリスタ２３に
てこの高電圧雑音を除去し、必要な信号のみをダイプレ
クサ１１に送信することができるのである。
の高電圧雑音が侵入してきた場合、まずバリスタ２３に
てこの高電圧雑音を除去し、必要な信号のみをダイプレ
クサ１１に送信することができるのである。
【００２５】従って、高電圧雑音により悪影響を受ける
可能性の高いＳＡＷフィルタ１７，１８及びスイッチ１
３を形成するダイオード３３を確実に保護し、優れた信
頼性を有する高周波デバイスを得ることができるのであ
る。
可能性の高いＳＡＷフィルタ１７，１８及びスイッチ１
３を形成するダイオード３３を確実に保護し、優れた信
頼性を有する高周波デバイスを得ることができるのであ
る。
【００２６】なお、図２においてＳＡＷフィルタ３４
は、一つのパッケージ内にＳＡＷフィルタ１７，１８を
設けたものである。
は、一つのパッケージ内にＳＡＷフィルタ１７，１８を
設けたものである。
【００２７】（実施の形態２）以下本実施の形態２を用
いて、本発明の特に請求項４について説明する。
いて、本発明の特に請求項４について説明する。
【００２８】図３は本実施の形態２における高周波デバ
イスの上面図である。その構成回路は実施の形態１で示
したものと同様であるので説明を省略する。
イスの上面図である。その構成回路は実施の形態１で示
したものと同様であるので説明を省略する。
【００２９】本実施の形態２と実施の形態１との相違点
は、バリスタ２３の形状である。
は、バリスタ２３の形状である。
【００３０】本実施の形態においては、バリスタ２３は
積層セラミック回路基板３０の表面に、実施の形態１で
示したバリスタ材料を印刷し、この上に電極を印刷した
後に、熱処理することにより形成している。
積層セラミック回路基板３０の表面に、実施の形態１で
示したバリスタ材料を印刷し、この上に電極を印刷した
後に、熱処理することにより形成している。
【００３１】従って、実施の形態１と比較すると、高周
波デバイスを低背化することができ、移動体通信機器へ
の適用範囲が広がることとなる。
波デバイスを低背化することができ、移動体通信機器へ
の適用範囲が広がることとなる。
【００３２】（実施の形態３）以下、本実施の形態３を
用いて、本発明の特に請求項５に記載の発明について説
明する。
用いて、本発明の特に請求項５に記載の発明について説
明する。
【００３３】図４は、本実施の形態３における高周波デ
バイスの断面図である。その構成回路は実施の形態１で
示したものと同様であるので説明を省略する。
バイスの断面図である。その構成回路は実施の形態１で
示したものと同様であるので説明を省略する。
【００３４】本実施の形態３と実施の形態１との相違点
は、バリスタ２３の形状である。
は、バリスタ２３の形状である。
【００３５】本実施の形態３においては、図４に示すよ
うに、セラミック層３１と導体パターン３２とを積層し
てアンテナ端子１０、ダイプレクサ１１、スイッチ１
３，１４，ＬＰＦ１５，１６を積層セラミック回路基板
３０の内部や外周面に形成する際、バリスタ材料で形成
したセラミック層３５と内部電極層３６も同様に積層
し、バリスタ２３をこの積層セラミック回路基板３０の
内部に形成しているのである。
うに、セラミック層３１と導体パターン３２とを積層し
てアンテナ端子１０、ダイプレクサ１１、スイッチ１
３，１４，ＬＰＦ１５，１６を積層セラミック回路基板
３０の内部や外周面に形成する際、バリスタ材料で形成
したセラミック層３５と内部電極層３６も同様に積層
し、バリスタ２３をこの積層セラミック回路基板３０の
内部に形成しているのである。
【００３６】従って、実施の形態１と比較すると、高周
波デバイスを低背化することができ、移動体通信機器へ
の適用を広げることができるのはもちろん、積層セラミ
ック回路基板３０を形成した後、わざわざ形成する必要
が無いので生産性に優れたものとなる。
波デバイスを低背化することができ、移動体通信機器へ
の適用を広げることができるのはもちろん、積層セラミ
ック回路基板３０を形成した後、わざわざ形成する必要
が無いので生産性に優れたものとなる。
【００３７】なお、上記実施の形態１〜３においては、
バリスタ２３はアンテナ端子１０とダイプレクサ１１と
の間に設けたが、スイッチ１３を構成するダイオードと
アンテナ端子１０との間に並列にかつ一端がグランド端
子２４に接続されるように形成すれば構わない。しかし
ながら、上記実施の形態に示すように回路的に見てアン
テ端子１０に近い位置にバリスタ２３を接続することに
より、回路の保護を確実に行うことができるので望まし
い。
バリスタ２３はアンテナ端子１０とダイプレクサ１１と
の間に設けたが、スイッチ１３を構成するダイオードと
アンテナ端子１０との間に並列にかつ一端がグランド端
子２４に接続されるように形成すれば構わない。しかし
ながら、上記実施の形態に示すように回路的に見てアン
テ端子１０に近い位置にバリスタ２３を接続することに
より、回路の保護を確実に行うことができるので望まし
い。
【００３８】また、上記各実施の形態においては、ＧＳ
Ｍ／ＤＣＳデュアルバンドシステムへの応用を例に説明
したが、本発明はこれに限定されるものではなく、たと
えばシングルバンド、トリプルバンドであっても、アン
テナ端子から侵入する高電圧雑音に対する対策の必要な
ものについては、アンテナ端子とこのアンテナ端子に接
続する回路との間に並列にバリスタを接続し、その一端
をグランドに接続することにより同様の効果が得られる
ものである。
Ｍ／ＤＣＳデュアルバンドシステムへの応用を例に説明
したが、本発明はこれに限定されるものではなく、たと
えばシングルバンド、トリプルバンドであっても、アン
テナ端子から侵入する高電圧雑音に対する対策の必要な
ものについては、アンテナ端子とこのアンテナ端子に接
続する回路との間に並列にバリスタを接続し、その一端
をグランドに接続することにより同様の効果が得られる
ものである。
【００３９】
【発明の効果】以上本発明によると、信号通過帯域に近
い周波数の高電圧雑音がアンテナ端子から侵入したとし
ても、後に接続された回路を確実に保護することのでき
る高周波デバイスを提供することができる。
い周波数の高電圧雑音がアンテナ端子から侵入したとし
ても、後に接続された回路を確実に保護することのでき
る高周波デバイスを提供することができる。
【図１】本発明の実施の形態１〜３における高周波デバ
イスの回路ブロック図
イスの回路ブロック図
【図２】本発明の実施の形態１における高周波デバイス
の断面図
の断面図
【図３】本発明の実施の形態２における高周波デバイス
の上面図
の上面図
【図４】本発明の実施の形態３における高周波デバイス
の断面図
の断面図
【図５】従来の高周波デバイスの回路図
１０ アンテナ端子
１１ ダイプレクサ
１３ スイッチ
１４ スイッチ
１５ ＬＰＦ
１６ ＬＰＦ
１７ ＳＡＷフィルタ
１８ ＳＡＷフィルタ
１９ 端子
２０ 端子
２１ 端子
２２ 端子
２３ バリスタ
２４ グランド端子
３０ 積層セラミック回路基板
３１ セラミック層
３２ 導体パターン
３３ ダイオード
３４ ＳＡＷフィルタ
３５ セラミック層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 佐々木 理穂
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5K011 DA02 JA01 KA14
5K062 AA01 AB15 AC01 AF01 BA00
Claims (9)
- 【請求項１】 アンテナ端子と、このアンテナ端子に接
続したダイプレクサと、このダイプレクサに接続した複
数のスイッチと、このスイッチに接続したＳＡＷフィル
タ及びローパスフィルタとを備え、前記スイッチはダイ
オードを用いて形成したものであり、前記アンテナ端子
と前記ダイオード間に並列にバリスタを接続した高周波
デバイス。 - 【請求項２】 バリスタは、アンテナ端子とダイプレク
サとの間に接続したものである請求項１に記載の高周波
デバイス。 - 【請求項３】 ダイプレクサ、スイッチ及びローパスフ
ィルタは、導電パターンとセラミック層とを積層した積
層セラミック回路基板で構成されるものであり、バリス
タ素子を前記積層セラミック回路基板上に実装したもの
である請求項１に記載の高周波デバイス。 - 【請求項４】 ダイプレクサ、スイッチ及びローパスフ
ィルタは、導電パターンとセラミック層とを積層した積
層セラミック回路基板で構成されるものであり、バリス
タは前記積層セラミック回路基板上に印刷形成したもの
である請求項１に記載の高周波デバイス。 - 【請求項５】 ダイプレクサ、スイッチ、ローパスフィ
ルタ及びバリスタは、導電パターンとセラミック層とを
積層した積層セラミック回路基板で構成されるものであ
る請求項１に記載の高周波デバイス。 - 【請求項６】 バリスタは、−１０〜７５℃における容
量変化率が±０．１％以下である請求項１に記載の高周
波デバイス。 - 【請求項７】 バリスタは、比誘電率が３０以下のセラ
ミック材料を用いて形成したものである請求項１に記載
の高周波デバイス。 - 【請求項８】 バリスタは、酸化亜鉛を主成分とし、副
成分としてＳｉ化合物を添加したものである請求項７に
記載の高周波デバイス。 - 【請求項９】 バリスタは、セラミック層と内部電極層
とを交互に積層したものであり、セラミック層は酸化亜
鉛を主成分としたものであり、内部電極層はＡｇを主成
分とするものである請求項１に記載の高周波デバイス。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288661A JP2003101434A (ja) | 2001-09-21 | 2001-09-21 | 高周波デバイス |
| PCT/JP2002/009677 WO2003028235A1 (fr) | 2001-09-21 | 2002-09-20 | Dispositif haute frequence |
| US10/465,996 US6870442B1 (en) | 2001-09-21 | 2002-09-20 | High-frequency device |
| CNA028034805A CN1484892A (zh) | 2001-09-21 | 2002-09-20 | 高频器件 |
| EP02767993A EP1341317A1 (en) | 2001-09-21 | 2002-09-20 | High-frequency device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288661A JP2003101434A (ja) | 2001-09-21 | 2001-09-21 | 高周波デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003101434A true JP2003101434A (ja) | 2003-04-04 |
Family
ID=19111273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001288661A Pending JP2003101434A (ja) | 2001-09-21 | 2001-09-21 | 高周波デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003101434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006118136A1 (ja) * | 2005-04-26 | 2006-11-09 | Hitachi Media Electronics Co., Ltd. | 信号回路及びこれを備える情報処理装置 |
| JP2008519475A (ja) * | 2004-11-04 | 2008-06-05 | エプコス アクチエンゲゼルシャフト | 周波数分岐回路 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125557A (ja) * | 1996-10-18 | 1998-05-15 | Tdk Corp | 積層型複合機能素子およびその製造方法 |
| JPH11265807A (ja) * | 1998-03-16 | 1999-09-28 | Tdk Corp | セラミックス複合積層部品 |
| JP2001007726A (ja) * | 1999-06-18 | 2001-01-12 | Fujitsu Ten Ltd | 複バンド受信機 |
| JP2001044884A (ja) * | 1999-07-29 | 2001-02-16 | Murata Mfg Co Ltd | 高周波スイッチ部品 |
| JP2001127663A (ja) * | 1999-10-29 | 2001-05-11 | Ngk Spark Plug Co Ltd | 静電気保護回路 |
| JP2001186047A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 高周波回路 |
| JP2001211097A (ja) * | 2000-01-28 | 2001-08-03 | Hitachi Metals Ltd | マルチバンド用高周波スイッチモジュール |
| JP2001352271A (ja) * | 2000-06-09 | 2001-12-21 | Hitachi Metals Ltd | 高周波スイッチモジュール |
| JP2003273687A (ja) * | 2002-03-18 | 2003-09-26 | Hitachi Metals Ltd | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール並びに通信装置 |
-
2001
- 2001-09-21 JP JP2001288661A patent/JP2003101434A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10125557A (ja) * | 1996-10-18 | 1998-05-15 | Tdk Corp | 積層型複合機能素子およびその製造方法 |
| JPH11265807A (ja) * | 1998-03-16 | 1999-09-28 | Tdk Corp | セラミックス複合積層部品 |
| JP2001007726A (ja) * | 1999-06-18 | 2001-01-12 | Fujitsu Ten Ltd | 複バンド受信機 |
| JP2001044884A (ja) * | 1999-07-29 | 2001-02-16 | Murata Mfg Co Ltd | 高周波スイッチ部品 |
| JP2001127663A (ja) * | 1999-10-29 | 2001-05-11 | Ngk Spark Plug Co Ltd | 静電気保護回路 |
| JP2001186047A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 高周波回路 |
| JP2001211097A (ja) * | 2000-01-28 | 2001-08-03 | Hitachi Metals Ltd | マルチバンド用高周波スイッチモジュール |
| JP2001352271A (ja) * | 2000-06-09 | 2001-12-21 | Hitachi Metals Ltd | 高周波スイッチモジュール |
| JP2003273687A (ja) * | 2002-03-18 | 2003-09-26 | Hitachi Metals Ltd | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール並びに通信装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008519475A (ja) * | 2004-11-04 | 2008-06-05 | エプコス アクチエンゲゼルシャフト | 周波数分岐回路 |
| WO2006118136A1 (ja) * | 2005-04-26 | 2006-11-09 | Hitachi Media Electronics Co., Ltd. | 信号回路及びこれを備える情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982612B2 (en) | Duplexer and communication apparatus with a matching circuit including a trap circuit for harmonic suppression | |
| US20030092397A1 (en) | Diplexer, and high-frequency switch and antenna duplexer using the same | |
| TWI511475B (zh) | 模組基板及通信用模組 | |
| JP2006310904A (ja) | 信号回路及びこれを備える情報処理装置 | |
| US6870442B1 (en) | High-frequency device | |
| US7663455B2 (en) | Band-pass filter element and high frequency module | |
| JP2005268878A (ja) | アンテナ共用器 | |
| JP3807615B2 (ja) | マルチバンドアンテナスイッチ回路 | |
| JP4166635B2 (ja) | 積層型高周波モジュール | |
| JP2005064779A (ja) | ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置 | |
| US20030220083A1 (en) | High frequency composite component | |
| JP2005101938A (ja) | 複合型分波回路、チップ部品およびｒｆモジュール | |
| JP4357184B2 (ja) | フロントエンドモジュール | |
| JP2003101436A (ja) | 高周波デバイス | |
| JP2003101434A (ja) | 高周波デバイス | |
| JP3922135B2 (ja) | 高周波デバイス | |
| JP2003101435A (ja) | 高周波デバイス | |
| JP3922133B2 (ja) | 高周波デバイス | |
| JP2000049651A (ja) | マルチバンド用高周波スイッチモジュール | |
| JPH10276117A (ja) | 複合スイッチ回路部品 | |
| JP3971668B2 (ja) | 送受信制御回路 | |
| JP3922134B2 (ja) | 高周波デバイス | |
| JP3708843B2 (ja) | 送受信端回路装置 | |
| JP2005175638A (ja) | 分波器 | |
| JP2004072582A (ja) | 高周波デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |