JP2001186047A - 高周波回路 - Google Patents

高周波回路

Info

Publication number
JP2001186047A
JP2001186047A JP36667799A JP36667799A JP2001186047A JP 2001186047 A JP2001186047 A JP 2001186047A JP 36667799 A JP36667799 A JP 36667799A JP 36667799 A JP36667799 A JP 36667799A JP 2001186047 A JP2001186047 A JP 2001186047A
Authority
JP
Japan
Prior art keywords
frequency
transmission
diplexer
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36667799A
Other languages
English (en)
Other versions
JP4351343B2 (ja
Inventor
Takeshi Hasegawa
健 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP36667799A priority Critical patent/JP4351343B2/ja
Publication of JP2001186047A publication Critical patent/JP2001186047A/ja
Application granted granted Critical
Publication of JP4351343B2 publication Critical patent/JP4351343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 静電ノイズがアンテナに発生しても、後段の
送受信制御回路などの破壊を有効的に防止し、安定した
動作が可能な高周波回路を提供する。 【解決手段】第1の周波数帯F1と第2の周波数帯F2
(F1<F2)とを分離する2つのダイプレクサ部D
1、D2を有するダイプレクサDと、前記ダイプレクサ
部と接続される送受信制御回路A、Bを具備する高周波
回路において、前記第1の周波数帯F1を分離するダイ
プレクサ部に、カットオフが300MHzと第1の周波
数帯F1との間の周波数に設定され、第1の周波数帯F
1を通過させるフィルタFを付加した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は携帯電話等の無線通
信機器の高周波回路に関するものであり、特に、アンテ
ナ回路及びその後段の回路での静電破壊を防止すること
ができる高周波回路に関する。
【0002】
【従来の技術】携帯電話機などで用いられる異なる周波
数帯の2つの通信システムに対応したデュアルモードの
高周波回路は、アンテナと、2つの通信システムの送受
信周波数帯を分離するダイプレクサと、該ダイプレクサ
と接続して第1の周波数帯(第1の通信システム)F1
の送受信制御を行う送受信制御回路、同じく該ダイプレ
クサと接続して第2の周波数帯(第2の通信システム)
F2の送受信制御を行う送受信制御回路とから構成され
ていた。その回路図を図4に示す。
【0003】第1の送受信制御回路Aは、第1の送信端
子TX1、第1の受信端子Rx1、第1の制御端子Vt
1を有している。そして、第1の送信端子Tx1は、コ
ンデンサ56を介してPINダイオード55のアノード
側に接続され、このPINダイオード55のカソード側
はコンデンサ51を介してダイプレクサDの一方のダイ
プレクサ部D1の第1の端子に接続されている。また、
同時に、コンデンサ51を介してストリップ線路52に
接続されている。
【0004】このストリップ線路52は、第1の送信端
子TX1に入力される第1の送信信号の周波数帯FT1
の中心的な周波数の波長に対して、1/4相当の線路長
となっている。
【0005】そして、ストリップ線路52は、コンデン
サ53を介して第1の受信端子RX1に接続される。ま
た、ストリップ線路52と受信端子RX1との接続点
と、グラウンド電位との間にPINダイオード54が接
続される。
【0006】尚、2つのダイオードに54、55は、バ
イアス電流を与えることにより、スイッチ素子として動
作する。具体的には、第1の制御端子Vt1より、抵抗
58、コイル57を介して供給されることになる。ここ
でコンデンサ51は、ダイオード55に流れるバイアス
電流がダイプレクサD及び高周波回路の外に流れ出すこ
とを防止するためのカップリングコンデンサであり、コ
イル57は第1の制御端子Vt1と第1の送信端子Vt
1との間をハイインピーダンス状態に保ち、第1の送信
信号号FT1が第1の制御端子Vt1に流れることを防
ぐために用いられる。
【0007】上述の第1の送受信制御回路Aにおいて、
送信動作時は、第1の制御端子Vt1に正の電圧を供す
る。これより、ダイオード55、54はON状態とな
る。これにより、ストリップ線路52の受信端子側の端
部は、グランド電位に接続され、ストリップ線路52が
ショートスタブとして動作し、送信信号FT1が受信端
子RX1に漏れることを防止している。これより、第1
の送信信号FT1は、ダイプレクサDの一方のダイプレ
クサD1を介してアンテナANTに導出される。
【0008】また、受信動作時は、第1の制御端子Vt
1に、ダイオード54、55をOFF状態となる電圧
(例えば、0又は負の電圧)を供給する。
【0009】これにより、ダイオード55はOFF状態
となるため、ダイプレクサDの一方のダイプレクサ部D
1を介して、アンテナANTから送られる受信信号FR
1は、送信端子TX1から漏れることがない。これによ
り、受信信号FR1は、受信端子RX1に供給される。
【0010】第2の送受信制御回路Bにおいては、実質
的に第1の送受信制御回路と同一の構成となっている。
尚、この第2の送受信制御回路は、ダイプレクサDを介
して、アンテナANTに接続されている。また、ストリ
ップ線路62の長さは、第2の送信端子TX2に入力さ
れる第2の送信信号の周波数帯FT2の中心的な周波数
の波長に対して、1/4相当の線路長となっている。
【0011】このような第1の送受信制御回路A及び第
2の送受信制御回路Bは、ダイプレクサDの第1の端子
及び第2の端子に各々接続されている。そして、ダイプ
レクサDは、アンテナANTに接続される。
【0012】ダイプレクサDは、第1の送受信制御回路
Aに接続する一方のダイプレクサ部D1と、第2の送受
信制御回路Bに接続する他方のダイプレクサ部D2とか
ら構成されている。
【0013】そして、一方のダイプレクサ部D1は、第
1の送受信制御回路Aで処理される送受信信号の第1の
周波数帯(FT1、FR1を総じてF1と記す)を抽出
するものであり、他方のダイプレクサ部D2は、第2の
送受信制御回路Bで処理される送受信信号の第2の周波
数帯(FT2、FR2を総じてF2と記す)を抽出する
ものである。いま、第1、第2の周波数帯F1、F2
が、F1<F2との関係である場合、一方のダイプレク
サ部D1は、少なくとも第2の周波数帯F2未満の周波
数帯を通過させるローパスフィルタ(LPF)の機能を
有する。また、他方のダイプレクサ部D2は、少なくと
も第1の周波数帯F1を越える周波数帯を通過させるハ
イパスフィルタ(HPF)の機能を有する。尚、一般
に、GSMとDCSのデュアルバンド型の高周波回路
は、GSM通信方式(F1=約900MHz)とDCS
通信システム(約1.8GHz)などの関係があり、そ
の他においても、GHz帯どうしの2つの通信システム
に使用される。
【0014】従って、ダイプレクサDにおける一方のダ
イプレクサ部D1におけるローパスフィルタのしきい値
(カットオフ周波数)は、約1.1GHz〜1.5GH
zの間の値が選択され、同時に、他方のダイプレクサ部
D2におけるハイパスフィルタとして機能するための境
界周波数(カットオフ周波数)も、約1.1GHz〜
1.5GHzの間の値になっている。また、他の組合せ
の通信システムにおいても、すくなともGHz帯のしき
い値を有するものとなってしまう。
【0015】これにより、アンテナを介して、ダイプレ
クサDに供給される第2の周波数帯F2未満の信号、即
ち、第1の周波数帯F1の信号は、第1の送受信制御回
路A側に分離されることになる。また、第1の周波数帯
F1を越える周波数帯の信号、即ち、第2の周波数帯F
2の信号は、第2の送受信制御回路Bに分離されること
になる。尚、送信時においても、第1の送受信制御回路
Aで処理された第1の送信信号FT1は、支障なく一方
のダイプレクサ部D1を通過してアンテナANTに導出
されれる。また、第2の送受信制御回路Bで処理された
第2の送信信号FT2は、支障なく、他方のダイプレク
サ部D21を通過して、アンテナANTに導出されるこ
とになる。
【0016】
【発明が解決しようとする課題】しかし、このような高
周波回路においては、安定した周波数選別及び送受信制
御が要求されるものの、実用的には、アンテナANTか
ら侵入する静電気パルス対策が重要である。
【0017】このような静電気パルスは、通信機器、取
り分け携帯用通信機器では非常に発生しやすい。即ち、
人体や静電気の発生しやすい布などと接触・摩擦しやす
い環境で使用されるためである。
【0018】一般的に、静電気パルスは、図3に示すよ
うに、高い周波数成分を有し、取り分け、250MHz
以下の周波数成分において、高い電圧を示す。
【0019】ここで、重要なことは、この静電気パルス
(静電ノイズ)の周波数成分は、一方のダイプレクサ部
D1で設定されるしきい値に比較して、必ず低い周波数
となり、一方のダイプレクサD1を通過してしまうもの
である。
【0020】このため、第1の送受信制御回路Aの第1
の受信端子RX1、第1の送信端子TX1、第2の送受
信制御回路Bの第1の受信端子RX2、第2の送信端子
TX2の4つの端子から現れる静電ノイズによる発生電
圧を比較すると、第1の送受信制御回路Aの第1の送信
端子TX1に最も顕著に現れる。
【0021】これは、ダイプレクサDの特性上、第1の
送受信制御回路Aのように、GHz帯の周波数をしきい
値とするローパス機能を有するダイプレクサ部D1側に
静電ノイズが流れやすい。さらに、第1の受信端子RX
1側はダイオード54を介してグランド電位に接続され
るために、高周波ノイズは、グランドに逃げ易い。これ
に対して、送信側側ラインは、直接第1の送信端子TX
1に主に発生されやすいものと考えられる。
【0022】このように、電圧の高い静電ノイズ(電圧
が非常に高い、例えば、200V以上)が、ダイプレク
サDを介して、送受信制御回路A、Bを介して、後段の
受信回路や送信回路に流れてしまう。その結果、各回路
を構成するダイオード、抵抗あるいはIC等の電子部品
を破壊する電圧が発生する。
【0023】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、静電ノイズが発生しても、後
段の送受信制御回路などの破壊を有効的に防止し、安定
した動作が可能な高周波回路を提供することにある。
【0024】
【課題を解決するための手段】本発明は、アンテナが接
続されるアンテナ端子と、第1の周波数帯F1と第2の
周波数帯F2(F1<F2)とを分離する2つのダイプ
レクサ部を有するダイプレクサと、前記ダイプレクサ部
と接続される送受信制御回路を具備する高周波回路にお
いて、前記第1の周波数帯を分離するダイプレクサ部
に、カットオフが300MHzと第1の周波数帯F1と
の間の周波数に設定され、少なくとも第1の周波数帯F
1を通過させるフィルタ部を配置したことを特徴とする
高周波回路である。
【0025】
【作用】本発明は、2つの通信システムのうち、低い送
受信周波数となる第1の周波数帯F1を通過させるダイ
プレクサ部D1に、300MHzと第1の周波数F1と
の間の周波数をカットオフ周波数とするハイパスフィル
タF(HPF)機能を付加している。
【0026】このため、静電ノイズ(静電パルス)がア
ンテナに印加されても、ダイプレクサDよりも後段の回
路に伝わりにくく、後段の回路を構成する電子部品素子
などが破壊されることなく、安定した動作が維持できる
高周波回路となる。
【0027】アンテナより印加される静電ノイズは、複
数の周波数成分を有しており、特に、200MHz以下
の高周波成分が特に電圧値が高い。
【0028】この約200MHz以下の周波数成分の静
電ノイズは、ダイプレクサDのうち、他方のダイプレク
サ部D2においては、そのハイパスフィルタ機能により
遮断されることになる。
【0029】また、一方のダイプレクサD1において
は、300MHz以上のハイパスフィルタを具備してい
るため、300MHz未満の高周波成分は、遮断され
る。即ち、200MHz以下の静電ノイズは遮断される
ことになる。
【0030】
【発明の実施の形態】以下、本発明の高周波回路を図面
に基づいて詳説する。
【0031】図1は本発明の高周波回路の回路図であ
り、図2は、送受信端子に現れる静電ノイズの状況を説
明する特性図である。
【0032】本発明のダイプレクサD、第1の送受信制
御回路A、第2の送受信制御回路Bとから構成されてい
る。
【0033】第1の送受信制御回路Aは、従来の例で説
明したように、第1の送信端子TX1、第1の受信端子
Rx1、第1の制御端子Vt1を有している。そして、
第1の送信端子Tx1は、コンデンサ16を介してPI
Nダイオード15のアノード側に接続されている。この
PINダイオード15のカソード側はコンデンサ11を
介してダイプレクサDの一方のダイプレクサ部D1の第
1の端子に接続されている。また、同時に、コンデンサ
11を介してストリップ線路12に接続されている。
【0034】このストリップ線路12は、第1の送信端
子TX1に入力される第1の送信信号の中心的な周波数
FT1の波長に対して、1/4相当の線路長となってい
る。
【0035】そして、ストリップ線路12は、コンデン
サ13を介して第1の受信端子RX1に接続される。ま
た、ストリップ線路12と受信端子RX1との接続点
と、グラウンド電位との間にPINダイオード14が接
続される。
【0036】尚、2つのダイオードに14、15は、バ
イアス電流を与えることにより、ON−OFF制御する
スイッチ素子として動作する。具体的には、第1の制御
端子Vt1より、抵抗18、コイル17を介して供給さ
れることになる。
【0037】ここでコンデンサ11は、ダイオード15
に流れるバイアス電流がダイプレクサD及び高周波回路
Aの外に流れ出すことを防止するためのカップリングコ
ンデンサである。また、コイル17は第1の制御端子V
t1と第1の送信端子TX1との間をハイインピーダン
ス状態に保ち、第1の送信信号号FT1が第1の制御端
子Vt1に流れることを防ぐために用いられる。
【0038】第2の送受信制御回路Bにおいては、実質
的に第1の送受信制御回路Aと同一の構成となってい
る。尚、この第2の送受信制御回路Bは、スリップ線路
22の長さが、第2の送信端子TX2に入力される第2
の送信信号の中心的な周波数FT2の波長に対して、1
/4相当の線路長となっている。
【0039】この第1 の受信制御回路A 及び第2の送受
信制御回路Bは、夫々1つのダイプレクサDを介して、
アンテナANTに接続される。
【0040】ダイプレクサDは、2つのダイプレクサ部
D1、D2を有し、ダイプレクサD1は、第1の端子を
介して、第1の送受信制御回路と接続し、また、ダイプ
レクサD2は、第2の端子を介して、第2の送受信制御
回路Bに接続している。また、2つのダイプレクサ部D
1、D2は、1つのアンテナ端子(第3の端子)を介し
て、アンテナANTに接続される。
【0041】ここで、第1の送受信制御回路Aで処理さ
れる受信信号の中心的な周波数をFR1、送信信号の中
心的な周波数をFT1及び送受信信号を併せた時の周波
数帯の中心的な周波数をF1とし、また、第2の送受信
制御回路Bで処理される受信信号の中心的な周波数をF
R2、送信信号の中心的な周波数をFT2及び送受信信
号を併せた時の周波数帯の中心的な周波数をF2とし
て、周波数F1とF2との関係が、F1<F2とする。
【0042】この時、ダイプレクサDのダイプレクサ部
D1は、第1の送受信制御回路Aで処理される周波数F
1を通過させ、且つ第2の送受信制御回路Bで処理され
る周波数F2が通過できないローパス機能部分D11
と、300MHz未満の周波数成分を遮断するハイパス
フィルタ部F11とから構成されている。
【0043】具体的な構成としては、ローパス機能部分
D11は、図1に記載されているように、ストリップ線
路L1、該ストリップ線路L1の両端とグランド電位と
の間に配置されたコンデンサC1、C2、及びストリッ
プ線路L1に対して並列に接続されたコンデンサC3ど
から構成される。
【0044】また、300MHz以上の周波数成分を通
過させるパイパスフィルタFは、直列インダクタンス成
分L2と並列インダクタンス成分L3とのT型回路とで
構成される。
【0045】また、ダイプレクサDのダイプレクサ部D
2は、第2の送受信制御回路Bで処理される周波数F2
を通過させ、且つ第1の送受信制御回路Bで処理される
周波数F1が通過できないハイパス機能部分D21で構
成される。具体的には、結合コンデンサC4、コンデン
サC5、該コンデンサC5の両端とグランド電位との間
に接続されたインダクタンス成分L4、L5などから構
成される。
【0046】このような構成により、アンテナANTと
ダイプレクサ部D2を介して、第2の端子との間に通過
する信号は、少なくとも第1の送受信制御回路Aで処理
される周波数F1を越える、即ち、第2の送受信制御回
路Bで処理される周波数F2となる。
【0047】また、アンテナANTとダイプレクサ部D
1を介して、第1の端子との間に通過する信号は、少な
くとも第2の送受信制御回路Bで処理される周波数F2
未満の周波数成分の信号であり、且つ、300MHz以
上の高周波信号となる。即ち、300MHz未満の高周
波静電ノイズ成分は、このダイプレクサ部D1で遮断す
るとともに、同時に、第1の送受信制御回路Aで処理さ
れる周波数F1の信号を通過させることができる。尚、
この300MHz未満の高周波成分を遮断するために、
例えば直列インダクタ成分L2を5.6nH、並列イン
ダクタンス成分L3を3.9nHとしている。
【0048】上述の第1の送受信制御回路Aにおいて、
送信動作時は、第1の制御端子Vt1に正の電圧を供す
る。これより、ダイオード15、14には、バイアス電
流が流れ、ON状態となる。
【0049】これにより、第1の送信信号の周波数帯F
T1を遮断するショートスタブとして動作して、第1の
送信信号FT1が受信端子RX1に漏れることを防止し
ている。これより、第1の送信信号FT1は、ダイプレ
クサDの一方のダイプレクサD1を介してアンテナAN
Tに導出される。
【0050】また、受信動作時は、第1の制御端子Vt
1に、ダイオード14、15をOFF状態とする。
【0051】これにより、ダイオード15は、OFF状
態となるため、ダイプレクサDの一方のダイプレクサ部
D1を介して、アンテナANTから送られる受信信号F
R1は、送信端子TX1に漏れることがない。これによ
り、受信信号FR1は、受信端子RX1に供給される。
【0052】また、第2の送受信制御回路Bにおいて
も、同様の送受信制御が行われる。
【0053】ここで、本発明は上述のようにダイプレク
サD内、特に、ローパス機能(カットオフ周波数が、第
1の送受信制御回路Aで処理される周波数F1と第2の
送受信制御回路Bで処理される周波数F2との間の周波
数)に、さらに、300MHz未満の高周波成分を遮断
するハイパスフィルタFが付加されている。
【0054】これにより、アンテナANTに供給される
高周波の静電ノイズのうち、図3に示すように、影響度
の高い200MHz以下の高周波成分を、第1の送受信
制御回路A側に導出されないことになる。
【0055】これにより、第1の送受信制御回路A及び
それに接続された受信回路、送信回路での静電破壊を有
効に抑えることができる。
【0056】尚、アンテナANTから、第2の送受信制
御回路Bに対しては、その間に介在されたダイプレクサ
部D2は、カットオフ周波数が第1の送受信制御回路A
で処理される周波数F1と第2の送受信制御回路Bで処
理される周波数F2との間の周波数とするハイパスフィ
ルタFとなるため、300MHz未満の高周波成分は到
底通過することがない。
【0057】本発明者は、デュアルバンド型の高周波回
路として、第1の送受信制御回路Aの対応して、GSM
通信方式(F1=約900MHz)と、第2の送受信制
御回路Bのの対応として、DCS通信システム(F2=
約1.8GHz)とした場合を例に説明する。
【0058】そして、アンテナANTに、0〜300M
Hzの高周波成分を含む、±8KVの静電気パルスを加
えた時、第1及び第2の送受信端子TX1、RX1、T
X2、RX2に発生する電圧を調べた。
【0059】尚、図2の特性図において、左側の棒グラ
ムは、従来の回路、即ち、対策前の回路での送受信端子
から現れる電圧値であり、右側の棒グラフは、本発明の
回路、即ち、300MHz以上の周波数をカットオフ周
波数とするハイパスフィルタを付加したダイプレクサD
を有するものである。
【0060】図においては、従来の回路構成の場合は第
1の受信端子RX1、第1の送信端子TX1からは、2
00V以上の電圧が発生していた。これが、本発明の回
路では、その発生電圧が200V以下に抑えられる。
【0061】第2の受信端子RX2、第2の送信端子T
X2については、従来と同様の50V程度であった。こ
の第2の受信端子RX2、第2の送信端子TX2につい
ては、ダイプレクサDの第2のダイプレクサ部D2は、
ダイプレクサ部D2は、カットオフ周波数が第1の送受
信制御回路Aで処理される周波数F1と第2の送受信制
御回路Bで処理される周波数F2との間の周波数とする
ハイパス機能であるため、高周波成分の静電ノイズに関
しては、本発明の回路と従来の回路とは、同一条件であ
るため、変化はない。たたし、この50V程度の電圧で
は、回路や電子部品素子の定格電圧の関係上、特に支障
がない値である。
【0062】以上のように、本発明の回路では、従来、
高周波成分の静電ノイズを有効に除去であるため、アン
テナより静電ノイズが侵入しても、後段の送受信制御回
路などの破壊を有効的に防止し、安定した動作が可能な
高周波回路となる。
【0063】尚、上述の実施例では、ダイプレクサ部D
1に付加した300MHzと第1の周波数帯F1との間
の周波数をカットオフ周波数としたハイパスフィルタF
を付加している。このハイパスフィルタは、図1では、
直列インダクタンス成分L2、並列インダクタンス成分
L3とで構成しているが、他の電子部品素子の構成であ
ってもよいし、また、ダイプレクサ部D1に直列接続す
るように、ハイパスフィルタ素子を接続しても構わな
い。
【0064】
【発明の効果】以上の説明から明らかなように本発明で
は、アンテナ端子に静電ノイズが印加されても、ダイプ
レクサで、実質的には、後段の回路に悪影響を与えるこ
とない程度に遮断することができるため、後段の回路を
構成する電子部品を破壊することがない。
【0065】また、高周波回路の段々に、静電対策用の
部品を省くことができ、小型化な高周波回路となる。
【図面の簡単な説明】
【図1】本発明の高周波回路の回路を説明する回路図で
ある。
【図2】本発明の高周波回路と従来の高周波回路におけ
る静電ノイズ印加時の各端子の発生電圧を示す特性図で
ある。
【図3】アンテナから侵入する高周波ノイズの周波数と
電圧との関係を示す特性図である。
【図4】従来の高周波回路の回路図である。
【符号の説明】
11、21、51、61:コンデンサ 12、22、52、62:ストリップ線路 13、23、53、63:コンデンサ 14、24、54、64、15、25、55、65:ダ
イオード D:ダイプレクサ D1、D2:ダイプレクサ部 A:第1の送受信制御回路 B:第2の送受信制御回路 ANT:アンテナ端子 RX1:第1の受信端子 RX2:第2の受信端子 TX1:第1の送信端子 TX2:第2の送信端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 アンテナが接続されるアンテナ端子と、
    第1の周波数帯F1と第2の周波数帯F2(300MH
    z<F1<F2)とを分離する2つのダイプレクサ部を
    有するダイプレクサと、前記ダイプレクサ部と接続され
    る送受信制御回路を具備する高周波回路において、 前記第1の周波数帯を分離するダイプレクサ部に、カッ
    トオフが300MHzと第1の周波数帯F1との間の周
    波数に設定され、少なくとも第1の周波数帯F1を通過
    させるフィルタ部を配置したことを特徴とする高周波回
    路。
JP36667799A 1999-12-24 1999-12-24 高周波回路 Expired - Fee Related JP4351343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36667799A JP4351343B2 (ja) 1999-12-24 1999-12-24 高周波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36667799A JP4351343B2 (ja) 1999-12-24 1999-12-24 高周波回路

Publications (2)

Publication Number Publication Date
JP2001186047A true JP2001186047A (ja) 2001-07-06
JP4351343B2 JP4351343B2 (ja) 2009-10-28

Family

ID=18487379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36667799A Expired - Fee Related JP4351343B2 (ja) 1999-12-24 1999-12-24 高周波回路

Country Status (1)

Country Link
JP (1) JP4351343B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352271A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
JP2003101436A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101435A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101434A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003347962A (ja) * 2002-05-29 2003-12-05 Kyocera Corp 高周波分波回路、高周波スイッチ回路、低域通過フィルタおよびそれらを具備する高周波部品
JP2005064780A (ja) * 2003-08-11 2005-03-10 Fdk Corp 高周波スイッチ回路
JP2005117000A (ja) * 2003-09-19 2005-04-28 Sharp Corp 静電気保護回路及びそれを備えた高周波回路装置
US7057472B2 (en) 2001-08-10 2006-06-06 Hitachi Metals, Ltd. Bypass filter, multi-band antenna switch circuit, and layered module composite part and communication device using them
US7239853B2 (en) 2002-12-06 2007-07-03 Tdk Corporation Antenna switching circuit
US7499678B2 (en) 2004-12-27 2009-03-03 Hitachi Media Electronics Co., Ltd. Antenna sharing device and wireless communication terminal using the same
US7526263B2 (en) 2004-03-22 2009-04-28 Filtronic Comtek Oy Input arrangement for a low-noise amplifier pair
JP2011097590A (ja) * 2009-10-30 2011-05-12 Infineon Technologies Ag 単極多投スイッチ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352271A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
US7057472B2 (en) 2001-08-10 2006-06-06 Hitachi Metals, Ltd. Bypass filter, multi-band antenna switch circuit, and layered module composite part and communication device using them
JP2003101436A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101435A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003101434A (ja) * 2001-09-21 2003-04-04 Matsushita Electric Ind Co Ltd 高周波デバイス
JP2003347962A (ja) * 2002-05-29 2003-12-05 Kyocera Corp 高周波分波回路、高周波スイッチ回路、低域通過フィルタおよびそれらを具備する高周波部品
US7239853B2 (en) 2002-12-06 2007-07-03 Tdk Corporation Antenna switching circuit
JP2005064780A (ja) * 2003-08-11 2005-03-10 Fdk Corp 高周波スイッチ回路
JP2005117000A (ja) * 2003-09-19 2005-04-28 Sharp Corp 静電気保護回路及びそれを備えた高周波回路装置
JP4484564B2 (ja) * 2003-09-19 2010-06-16 シャープ株式会社 静電気保護回路及びそれを備えた高周波回路装置
US7526263B2 (en) 2004-03-22 2009-04-28 Filtronic Comtek Oy Input arrangement for a low-noise amplifier pair
US7499678B2 (en) 2004-12-27 2009-03-03 Hitachi Media Electronics Co., Ltd. Antenna sharing device and wireless communication terminal using the same
JP2011097590A (ja) * 2009-10-30 2011-05-12 Infineon Technologies Ag 単極多投スイッチ

Also Published As

Publication number Publication date
JP4351343B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
US6970718B2 (en) Switch apparatus and mobile communications terminal apparatus
US5789995A (en) Low loss electronic radio frequency switch
US7885614B2 (en) Antenna switch with adaptive filter
US7142832B2 (en) High-frequency device
US10270485B2 (en) Switch module and radio-frequency module
US20030008693A1 (en) Multiband high-frequency switch
EP0964477B1 (en) Antenna sharing device for dual frequency band
JP2001186047A (ja) 高周波回路
US20230370105A1 (en) Frontend circuit, frontend module, communication apparatus, and multiplexer
EP2144377A1 (en) Composite high-frequency component
JP3581607B2 (ja) 送受切替スイッチ
US5742215A (en) Transmission line filter having a switching function
JPH11243304A (ja) アンテナ共用器
CN108233912B (zh) 双刀双掷射频开关
JP2004146916A (ja) 高周波スイッチ回路および高周波スイッチモジュール
US10200031B2 (en) Electronically switchable diplexer
JP3971668B2 (ja) 送受信制御回路
JPH11340872A (ja) デュアルバンド対応アンテナ切り替え回路
JP2010154114A (ja) Rf信号切替回路
JP2005064780A (ja) 高周波スイッチ回路
JP2001016131A (ja) 送受信制御回路
JP2002016401A (ja) 高周波スイッチ回路
JP2002198856A (ja) 送受信制御回路
JP2001016130A (ja) 高周波スイッチ
JP2003198418A (ja) 高周波スイッチ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees