JP2010154114A - Rf信号切替回路 - Google Patents

Rf信号切替回路 Download PDF

Info

Publication number
JP2010154114A
JP2010154114A JP2008328626A JP2008328626A JP2010154114A JP 2010154114 A JP2010154114 A JP 2010154114A JP 2008328626 A JP2008328626 A JP 2008328626A JP 2008328626 A JP2008328626 A JP 2008328626A JP 2010154114 A JP2010154114 A JP 2010154114A
Authority
JP
Japan
Prior art keywords
control terminal
switch
signal switching
switching circuit
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008328626A
Other languages
English (en)
Other versions
JP5341501B2 (ja
Inventor
Norihisa Kotani
典久 小谷
Eiichiro Otobe
英一郎 乙部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to JP2008328626A priority Critical patent/JP5341501B2/ja
Priority to KR1020090129285A priority patent/KR101079526B1/ko
Publication of JP2010154114A publication Critical patent/JP2010154114A/ja
Application granted granted Critical
Publication of JP5341501B2 publication Critical patent/JP5341501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/50Circuits using different frequencies for the two directions of communication
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002Switching arrangements with several input- or output terminals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Abstract

【課題】RFリーク電圧によるスイッチドライバ回路の動作不良を回避する。
【解決手段】RF信号切替回路は、複数のRF信号ポートを選択的に切替えてアンテナポートに接続するRFスイッチ300a,300bと、RFスイッチの制御端子700に制御信号を供給し、RFスイッチのオン・オフを制御するスイッチドライバ200と、制御端子700と接地端子との間に設けられ、制御端子のESD電圧が所定値を超えた時、制御端子を接地するESD保護回路600と、制御端子と接地端子との間に設けられ、制御端子のRFリーク電圧が所定値を超えた時、制御端子から接地へRFリーク電圧をショートするRFリーク電圧抑圧回路と、を備える。
【選択図】 図1

Description

本発明はRF信号切替回路に係り、より詳細には、チップサイズを拡大することなくRF信号のリーク電力によるスイッチドライバ回路の動作不良を回避することの可能なRFスイッチ用ESD保護回路を具備したRF信号切替回路に関する。
携帯端末等の無線通信機器においては、例えば送信信号と受信信号との切り替えや複数のアンテナの切替えを行うために、RF(Radio Frequency)スイッチが用いられている。RFスイッチは一般に、GaAs(ガリウム砒素)プロセス技術により製造されたFETで構成され、ハイレベルの電圧(7〜8V)をゲートに印加することでオンし、ローレベルの電圧(0V)でオフする。携帯端末のように、バッテリから供給される電圧が低い(3V程度)機器においては、CMOSのスイッチドライバを使用してRFスイッチを駆動する構成とするのが一般的である。
図8は、こうしたRFスイッチとスイッチドライバとを概略的に示す図である。図8において、スイッチドライバ210の出力端子V_Tx1,V_Tx2はRFスイッチ110の制御信号入力端子に接続される。矢印Aで示されるRF信号は、メインパスからオン状態にあるFETスイッチ310aのゲート−ドレイン間/ゲート−ソース間に存在する寄生容量を介してRFスイッチの制御信号入力端子へリークし、矢印Bで示すようにスイッチドライバ210の出力端子に入力される。図中、RgはFETスイッチ310a,310bのゲート部に挿入された抵抗を、C0はアンテナポートの容量を示す。また、FETスイッチ301aはオンし、FETスイッチ310bはオフしていることを示している。
1900MHzの周波数帯に対応したGSM方式の携帯端末を用いる場合、RF信号の電力(Pin)がRFスイッチに対して大電力(33〜35dBm)が入力されるので、リークする電力も大きくなる。そして、このようなRFリーク電力がオンしているFETスイッチ310aの制御信号線を介してスイッチドライバ210の出力端子V_Tx2に入力されると、スイッチドライバ210の出力段の回路に影響を与えてしまう。すなわち、図9のシミュレーション結果に示すように、RF電力Pinが大きくなるとRFリーク電力も大きくなり、結果的にRF電力Pinの大きさが所定の値を超えるとスイッチドライバの出力電圧Voutが減少し、RFスイッチをオン/オフさせるに足るDC電圧が得られないので、RFスイッチの性能が劣化することになる。
この問題を回避するためには、RFリーク電力をスイッチドライバ210の出力とRFスイッチ110の入力との間で抑圧することが必要である。そこで、従来、例えば次のような手法が採られてきた。
第一の手法は、図10に符号S1およびS2で示すように、スイッチドライバ210の終段回路において複数のpMOSトランジスタおよびnMOSトランジスタをスタックさせるというものである。スイッチドライバ210の終段回路が単一のpMOSトランジスタおよびnMOSトランジスタから構成されている場合、一方のトランジスタがオンであっても、RFリーク電力の入力により、オフである他方のトランジスタまでもがオンになろうとする。そこで、複数のトランジスタをスタックさせることにより、高耐圧化を図っている。
また、第二の手法は、図11に示すようにPCB500の上に各素子を実装するチップオンボードの場合に、RFスイッチ110とスイッチドライバ210との間にLCまたはRCのローパスフィルタ400を挿入するというものである。
これらの手法によると、RFリーク電力の抑圧に一定の効果が得られる。しかしながら、第一の手法ではpMOSトランジスタのオン抵抗が無視できず、電圧降下が発生し、結果としてRFスイッチ100を駆動するための電圧が低下してしまうという問題があった。一方、第二の手法によれば、PCB500の実装が必要となるためモジュールサイズが大きくなってしまうという問題があった。
そこで、本発明はこれらの問題を解決し、チップサイズを拡大することなく、RF信号のリークによるスイッチドライバ回路の動作不良の回避を実現することを目的とする。
この目的を達成するため、本発明が提供するRF信号切替回路は、複数のRFポートを選択的に切替えてアンテナポートに接続するRFスイッチと、RFスイッチの制御端子に制御信号を供給し、RFスイッチのオン・オフを制御するスイッチドライバと、制御端子と接地端子との間に設けられ、制御端子のESD電圧が所定値を超えた時、制御端子を接地するESD保護回路と、制御端子と接地端子との間に設けられ、制御端子のRFリーク電圧が所定値を超えた時、制御端子から接地へRFリーク電圧をショートするRFリーク電圧抑圧回路と、を備える。
このような構成とすることにより、本発明のRF信号切替回路は、RFリーク電力によるスイッチドライバへの影響を防止することができる。
このRF信号切替回路において、ESD保護回路はアノード側が制御端子に、カソード側が接地端子に向かうよう接続されたn(nは2以上の整数)個の直列接続されたダイオードで構成され、RFリーク電圧抑圧回路は、制御端子から数えてm(mはm<nの整数)個のダイオードと、m個目とm+1個目のダイオードの接続点に一端が接続され他端が接地されたキャパシタとから構成される。
これにより、ESDおよびRFリーク電力の各々について選択的に適切な電流パスが形成され、ESDによる破壊やRFリーク電力による誤作動等を効果的に防止できる。
ダイオードはDモードpHEMTであり、キャパシタはMIMキャパシタであってもよい。
これにより、製造コストの低減およびESD保護回路の小型化・ワンチップ化を実現できる。
また、本発明のRF信号切替回路において、ESD保護回路は、ドレインが制御端子に接続された第1のトランジスタと、ソースが接地端子に接続された第2のトランジスタとで構成され、第1のトランジスタのソースと第2のトランジスタのドレインとは共通接続点で接続され、RFリーク電圧抑圧回路は、第1のトランジスタと、共通接続点に一端が接続され他端が接地されたキャパシタとから構成される。
これにより、ESDおよびRFリーク電力の各々について選択的に適切な電流パスが形成され、ESDによる破壊やRFリーク電力による誤作動等を効果的に防止できる。
第1および第2のトランジスタはEモードpHEMTであり、キャパシタはMIMキャパシタであってもよい。
これにより、ESD保護回路の小型化・ワンチップ化を実現できる。
本発明によれば、チップサイズを拡大することなく、スイッチドライバに電圧低下の影響を与えない程度にまでRFリーク電力を抑圧することができる。
以下、図面を参照して本発明の実施例を説明する。
図1に示すのは本発明によるRF信号切替回路10である。RF信号切替回路10は、RFスイッチ用ESD保護回路を搭載したRFスイッチ部100およびこのRFスイッチ部100と接続されたスイッチドライバ200を含む。図示するRFスイッチ部100およびスイッチドライバ200は携帯端末に搭載されるもので、RFスイッチ部100がゲート制御端子700によってRFスイッチの2つのポートを構成するFETスイッチ300aと300bとの間でオン・オフの切り替えを行うことにより、アンテナポート800を例えば異なる周波数帯に対応した2種のアンテナポートとして機能させることができる。
ESD保護回路600は、ESD(Electrostatic Discharge:静電気放電)による誤作動や破壊から回路を保護するために用いられるものである。本発明においては、構成上の便宜のため、このESD保護回路にRFリーク電力を抑圧する回路を搭載した。以下の説明において、ESD電圧とは静電気誘導により発生した電圧を指す。
図2には、このようなRF信号切替回路10の一実施例におけるRFスイッチ用ESD保護回路の構成を示す。この保護回路600Dは、ESD保護回路部610Dと、RFリーク電圧抑圧回路部620Dとを有している。ESD保護回路部610Dは、順方向に直列接続されたn個のダイオード901〜90nと、逆方向に接続された1個のダイオード900とを並列接続して構成される。ここで、nは2以上の整数とする。また、前述したようにRFスイッチが7Vでオンになる場合には、7V印加されてもダイオード901〜90nがオンにならないような個数のダイオードをスタックする。
一方、リーク電圧抑圧回路部620Dは、ESD保護回路部610Dのn個のダイオードのうち、制御端子700から数えてm(mはm<nの整数)個のダイオードと、m個目とm+1個目のダイオードの接続点に一端が接続され、他端は接地されたキャパシタC1とから構成される。図示する例においては、制御端子700から1個目のダイオード901と2個目のダイオード902との接続点にキャパシタC1の一端が接続されている。
図3に示すのは、ESD保護回路600Dの具体的な回路図である。このESD保護回路600Dにおいて、ダイオード900〜90nはDモード(デプレッション・モード)pHEMT(pseudomorphic high electron mobility transistor)のドレイン/ソースを短絡して実現している。また、キャパシタC1はMIM(Metal Insulator Metal)キャパシタとして実現している。RFスイッチを構成するFETがDモードであることから、これらのコンポーネントが同じDモードであることにより、製造コストを低減し、小型化することが可能である。また、RFスイッチと1チップで搭載可能である。
次に、図4および図5を参照してESD保護回路600Dの動作を説明する。図4はRFスイッチの通常動作時を示すものである。例えば、制御線CLの電圧レベルが7Vの場合、ESD保護回路600Dのすべてのダイオード900〜90nはオフとなる。すると、矢印Lで示したキャパシタC1につながるパスのインピーダンスが最も低くなるため、RFリーク電力はこのパスを流れることになる。これにより、スイッチドライバ出力端子側へのRFリーク電力は抑圧される。
これに対し、図5はESD発生時を示しており、正電圧のESDが制御線に掛かった場合、ESD保護回路600Dのダイオード901〜90nがオンとなる。すなわち、矢印E2で示した方向に電流が流れ、ESDによるRFスイッチ側へのダメージはない。また、キャパシタC1のキャパシタ間電圧はダイオードにより抑圧され、キャパシタC1の静電破壊耐性が向上する。一方、負電圧のESDが制御線に掛かった場合、ESD保護回路600Dのダイオード900がオンとなる。すなわち、矢印E1で示した方向に電流が流れ、ESDによるRFスイッチ側へのダメージはない。
図6に示すのは、本発明のRF信号切替回路10の他の実施例におけるRFスイッチ用ESD保護回路600Eである。図示するように、ESD保護回路600Eは、複数のキャパシタCと、複数の抵抗Rと、2つのトランジスタTr1およびTr2からなるESD保護回路部610Eと、トランジスタTr1およびTr2のドレイン・ソース間に接続されたキャパシタC2からなるRFリーク電圧抑圧部620Eとから構成される。
トランジスタTr1およびTr2はEモードpHEMTで構成され、図6中の表に示すように、VCがハイであるとき、2つのトランジスタTr1およびT2のうちトランジスタTr1のみがオンになる。すると、矢印Lで示すRFリーク電力はRFリーク電圧抑圧部620EのMIMキャパシタC2に流れるので、RFリーク電力を抑圧することができる。一方、ESDが印加されたときには、トランジスタTr1およびTr2のいずれもがオンとなり、ESD保護回路部610Eに電流が流れることにより、RFスイッチはESDから保護される。
図7には、図2に示した構成を有するESD保護回路600を用いた場合のスイッチドライバの出力電圧の減少のシミュレーション結果を示す。先に参照した図9と対比すると、Pinの大きさにかかわらずスイッチドライバの出力電圧Voutはほぼ一定である。すなわち、RFスイッチに高電力が入力されてもRFリーク電力が抑圧されることがわかる。
以上、本発明の2つの実施例を説明したが、本発明はこれに限定されることなく、特許請求の範囲において他にも様々に実施することが可能である。
本発明のRF信号切替回路の構成を示す図。 本発明の一実施例によるRF信号切替回路におけるRFスイッチ用ESD保護回路を示す図。 本発明の一実施例によるRF信号切替回路におけるRFスイッチ用ESD保護回路を示す図。 本発明の一実施例によるRF信号切替回路におけるRFスイッチ用ESD保護回路を示す図。 本発明の一実施例によるRF信号切替回路におけるRFスイッチ用ESD保護回路を示す図。 本発明の他の実施例によるRF信号切替回路におけるRFスイッチ用ESD保護回路を示す図。 本発明の一実施例によるRFスイッチ用ESD保護回路を使用した場合のスイッチドライバの出力電圧の減少のシミュレーション結果を示す図。 一般的なRFスイッチおよびスイッチドライバを示す図。 スイッチドライバの出力電圧の減少のシミュレーション結果を示す図。 従来技術によるRFリーク電力の抑圧手法を示す図。 従来技術によるRFリーク電力の抑圧手法を示す図。
符号の説明
100 RFスイッチ部
200 スイッチドライバ
300a,300b RFスイッチポート
600 ESD保護回路
700 ゲート制御端子
800 アンテナポート
C0 容量

Claims (5)

  1. 複数のRF信号ポートを選択的に切替えてアンテナポートに接続するRFスイッチと、
    前記RFスイッチの制御端子に制御信号を供給し、前記RFスイッチのオン・オフを制御するスイッチドライバと、
    前記制御端子と接地端子との間に設けられ、前記制御端子のESD電圧が所定値を超えた時、前記制御端子を接地するESD保護回路と、
    前記制御端子と接地端子との間に設けられ、前記制御端子のRFリーク電圧が所定値を超えた時、前記制御端子から接地へ前記RFリーク電圧をショートするRFリーク電圧抑圧回路と、
    を備えたことを特徴とするRF信号切替回路。
  2. 請求項1に記載のRF信号切替回路において、
    前記ESD保護回路は、アノード側が前記制御端子に、カソード側が前記接地端子に向かうよう接続されたn(nは2以上の整数)個の直列接続されたダイオードで構成され、
    前記RFリーク電圧抑圧回路は、前記制御端子から数えてm(mはm<nの整数)個の前記ダイオードと、m個目とm+1個目のダイオードの接続点に一端が接続され他端が接地されたキャパシタとから構成されることを特徴とするRF信号切替回路。
  3. 請求項2に記載のRF信号切替回路において、
    前記ダイオードはDモードpHEMTであり、前記キャパシタはMIMキャパシタであることを特徴とするRF信号切替回路。
  4. 請求項1に記載のRF信号切替回路において、
    前記ESD保護回路は、ドレインが前記制御端子に接続された第1のトランジスタと、ソースが前記接地端子に接続された第2のトランジスタとで構成され、
    前記第1のトランジスタのソースと前記第2のトランジスタのドレインとは共通接続点で接続され、
    前記RFリーク電圧抑圧回路は、前記第1のトランジスタと、前記共通接続点に一端が接続され他端が接地されたキャパシタとから構成されることを特徴とするRF信号切替回路。
  5. 請求項4に記載のRF信号切替回路において、
    前記第1および第2のトランジスタはEモードpHEMTであり、前記キャパシタはMIMキャパシタであることを特徴とするRF信号切替回路。
JP2008328626A 2008-12-24 2008-12-24 Rf信号切替回路 Active JP5341501B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008328626A JP5341501B2 (ja) 2008-12-24 2008-12-24 Rf信号切替回路
KR1020090129285A KR101079526B1 (ko) 2008-12-24 2009-12-22 Rf 신호 전환 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328626A JP5341501B2 (ja) 2008-12-24 2008-12-24 Rf信号切替回路

Publications (2)

Publication Number Publication Date
JP2010154114A true JP2010154114A (ja) 2010-07-08
JP5341501B2 JP5341501B2 (ja) 2013-11-13

Family

ID=42572699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328626A Active JP5341501B2 (ja) 2008-12-24 2008-12-24 Rf信号切替回路

Country Status (2)

Country Link
JP (1) JP5341501B2 (ja)
KR (1) KR101079526B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109930A (ko) * 2015-03-13 2016-09-21 삼성전기주식회사 고주파 스위치
CN110611499A (zh) * 2018-06-15 2019-12-24 锐迪科微电子(上海)有限公司 一种基于D-pHEMT器件的射频开关的ESD保护电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100893A (ja) * 2001-05-25 2003-04-04 Toshiba Corp 高周波スイッチ装置
JP2003203985A (ja) * 2001-03-19 2003-07-18 Nec Electronics Corp 半導体集積回路の静電保護回路
WO2008004035A1 (en) * 2006-07-03 2008-01-10 Freescale Semiconductor, Inc. Electrostatic discharge protection apparatus and method therefor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2870990B1 (fr) 2004-05-26 2006-08-11 St Microelectronics Sa Protection d'un circuit integre contre des decharges electrostatiques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203985A (ja) * 2001-03-19 2003-07-18 Nec Electronics Corp 半導体集積回路の静電保護回路
JP2003100893A (ja) * 2001-05-25 2003-04-04 Toshiba Corp 高周波スイッチ装置
WO2008004035A1 (en) * 2006-07-03 2008-01-10 Freescale Semiconductor, Inc. Electrostatic discharge protection apparatus and method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109930A (ko) * 2015-03-13 2016-09-21 삼성전기주식회사 고주파 스위치
KR102117478B1 (ko) 2015-03-13 2020-06-01 삼성전기주식회사 고주파 스위치
CN110611499A (zh) * 2018-06-15 2019-12-24 锐迪科微电子(上海)有限公司 一种基于D-pHEMT器件的射频开关的ESD保护电路
CN110611499B (zh) * 2018-06-15 2024-01-12 锐迪科微电子(上海)有限公司 一种基于D-pHEMT器件的射频开关的ESD保护电路

Also Published As

Publication number Publication date
KR20100075399A (ko) 2010-07-02
JP5341501B2 (ja) 2013-11-13
KR101079526B1 (ko) 2011-11-03

Similar Documents

Publication Publication Date Title
KR101712269B1 (ko) 무선 주파수 스위치에 대한 시스템 및 방법
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
US6970718B2 (en) Switch apparatus and mobile communications terminal apparatus
EP2372906B1 (en) Power amplifier
EP0911985B1 (en) Dual band transmitter with switchable matching circuit
US10122356B2 (en) Semiconductor switch
US7795966B2 (en) Balanced amplifier with protection circuit
KR20080031133A (ko) 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치
JPWO2007018037A1 (ja) 高周波スイッチ回路
US20140125402A1 (en) Switching circuit, radio switching circuit, and switching method thereof
JP2006025062A (ja) 高周波スイッチ回路
US20100002345A1 (en) Radio frequency switch electrostatic discharge protection circuit
US10141927B2 (en) Optimized RF switching device architecture for impedance control applications
US9413415B2 (en) High frequency module
KR102348686B1 (ko) 션트 및 바이어스 복합형의 고주파 스위치 장치
JP5341501B2 (ja) Rf信号切替回路
US20230246639A1 (en) Switching time reduction of an rf switch
US11050245B2 (en) Switch apparatus
JP2006501728A (ja) 過電圧の制限のための回路装置
US6542021B2 (en) High frequency switch and communication apparatus with a high frequency voltage divider
EP3930203A1 (en) Switch device, system and corresponding methods
JP5106205B2 (ja) 半導体スイッチ回路
US11381268B1 (en) Switchable clamps across attenuators
JP5052215B2 (ja) 半導体スイッチ回路
US20240137059A1 (en) Switchable clamps across attenuators

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5341501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250