KR20080031133A

KR20080031133A - 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치

Info

Publication number: KR20080031133A
Application number: KR1020070099372A
Authority: KR
Inventors: 안민식; 이창호; 조장혁; 장재준; 우왕명; 김학선; 조이 라스카
Original assignee: 삼성전기주식회사
Priority date: 2006-10-03
Filing date: 2007-10-02
Publication date: 2008-04-08
Also published as: KR100946001B1; US20080079653A1; GB2442848B; GB0719303D0; GB2442848A; FR2906655B1; CN101159440A; FR2906655A1; DE102007046883A1; CN101159440B; FI20075675L; US7890063B2; DE102007046883B4; FI20075675A0

Abstract

본 발명은 CMOS SP4T 스위치라 불리는 CMOS 안테나 스위치를 제공한다. 본 발명의 일실시형태에 따르면, 상기 CMOS 안테나 스위치는 약 900 MHz 및 1.9 GHz의 복수의 주파수에서 동작할 수 있다. 상기 CMOS 안테나 스위치는 수신 스위치 및 송신 스위치를 모두 포함할 수 있다. 상기 수신 스위치는, 수신 경로에서 낮은 삽입 손실을 유지하고 송신 경로로부터 높은 파워의 신호를 차단하도록 조정하는 바디 기판(body substrate)을 갖는 다중 스택(multi-stack) 트랜지스터를 사용할 수 있다. 한편, 송신 스위치에서, 바디 기판에 의한 조정 기술은 안테나로의 높은 파워 전달을 유지하도록 적용될 수 있다. 본 발명의 일실시형태에 따른 CMOS 안테나 스위치는 두 주파수 대역(예를 들어, 900 MHz 및 1.8 GHz)에서 31 dBm P1dB를 제공한다. 또한, 본 발명의 일실시형태에 따르면, 900 MHz 및 1.9 GHz에서 각각 0.9 dB 및 -1.1 dB의 삽입 손실을 얻을 수 있다.

상보형 금속 산화막 반도체(CMOS), 스위치, 안테나, 송신(Tx), 수신(Rx), 누설전류, 삽입손실, 아이솔레이션, 파워

Description

다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속 산화막 반도체 안테나 스위치 시스템, 방법 및 장치{SYSTEMS, METHODS, AND APPARATUSES FOR COMPLEMENTARY METAL OXIDE SEMICONDUCTOR(CMOS) ANTENNA SWITCHES USING BODY SWITCHTING IN MULTISTACKING STRUCTURE}

본 발명은 일반적으로 안테나 스위치에 관한 것으로, 더욱 상세하게는 상보형 금속 산화막 반도체(Complementary Metal Oxide Semiconductor: CMOS) 안테나 스위치에 관한 것이다.

지난 10여년 간, 무선 통신 산업은 비약적인 발전을 이루었으며, 이러한 발전은 집적회로(IC) 산업의 발전을 가속화시켜 왔다. 특히, IC 산업에서, 저잡음 증폭기(LNA), 믹서 및 전압제어 발진기(VCO)와 같은 많은 무선 애플리케이션 시스템이 CMOS 기술에 접목되었다. 두 가지 중요한 무선 애플리캐이션 부품인 파워 증폭기(PA)와 무선 주파수(RF) 스위치는 아직까지 CMOS 기술에 상업적으로 접목되지 못하고 있다.

그러나, IC 산업 연구는 CMOS 기술에 파워 증폭기를 접목시키는데 빠른 행보를 보이고 있다. 예를 들어, 최근의 연구는 CMOS 파워 증폭기가 무선 통신용으로 적합함을 보이고 있으며 약 2 W까지의 큰 파워를 제공할 수 있음을 보이고 있다. 따라서, 파워 증폭기가 CMOS 기술에 접목됨에 따라 CMOS 기술이 적용된 RF 스위치에 대한 요구가 증가하고 있다.

그러나, 현재 CMOS 기술은 RF 스위치에 대한 애플리케이션에 많은 어려움을 나타내고 있다. 특히, p-n 접합, 핫캐리어 효과(hot carrier effect)로 인한 전자의 낮은 이동도 및 낮은 브레이크다운(breakdown) 전압이 원인이 되는 손실성 기판을 갖는 CMOS 물성은, 다중 대역 동작, 높은 파워 레벨 및/또는 다른 소자 및 회로와의 집적화를 필요로 하는 RF 스위치에 CMOS 기술이 사용되는 것을 제약하고 있다.

본 발명은, 다중 대역 동작, 높은 파워 레벨, 낮은 삽입 손실 및 충분한 아이솔레이션을 제공할 수 있는 CMOS RF 안테나 스위치 시스템, 방법 및 장치를 제공하는 것을 기술적 과제로 한다.

본 발명의 일실시형태는 CMOS SP4T 스위치라 불리는 CMOS RF 스위치를 제공한다. 본 발명의 일실시형태에 따른 CMOS RF 스위치는, 0.18 ㎛ 공정을 이용하여 제조될 수 있으나, 본 발명의 범위 내에서 다른 공정이 사용될 수도 있다. CMOS RF 스위치의 다중 대역 동작(예를 들어 약 900 MHz 및 1.9 GHz)에서, 높은 파워 처리 성능을 제공하기 위해, 기판 바디 스위칭(substrate body switching)을 갖는 다중 스택된(multi-stacked) 트랜지스터가 수신 스위치에 적용될 수 있다. 본 발명의 일실시형태에 따른 CMOS RF 스위치는 다중 대역(예를 들어 약 900 MHz 및 1.9 GHz)의 수신(Rx) 모드에서 낮은 합입 손실 뿐만 아니라 송신(Tx) 모드에서 더 높은 차단 성능을 제공할 수 있다.

본 발명의 일실시형태에 따르면 CMOS 안테나 스위치가 제공된다. 상기 CMOS 안테나 스위치는 복수의 무선 주파수 대역에서 동작하는 안테나와, 상기 안테나와 통신하는 송신 스위치, 및 상기 안테나와 통신하는 수신 스위치를 포함할 수 있다. 상기 수신 스위치는 바디 기판(body substrate)을 갖는 제1 트랜지스터를 포함하는 복수의 트랜지스터를 포함할 수 있으며, 상기 바디 기판(body substrate)은 저항(resistance)와 접지 중 하나에 선택적으로 연결될 수 있다.

본 발명의 다른 실시형태에 따르면 CMOS 안테나 스위치 제공 방법을 제공한다. 상기 방법은, 복수의 무선 주파수 대역에서 동작하는 안테나를 제공하는 단계와, 상기 안테나에 송신 스위치를 전기적으로 연결하는 단계, 및 상기 안테나에 수신 스위치를 전기적으로 연결하는 단계를 포함할 수 있다. 상기 수신 스위치는 바디 기판을 갖는 제1 트랜지스터를 포함하는 복수의 트랜지스터를 포함할 수 있으며, 상기 바디 기판은 저항과 접지 중 하나에 선택적으로 연결될 수 있다.

본 발명에 따르면, CMOS RF 안테나 스위치의 파워 처리 성능을 높게 유지할 수 있고, 수신단과 안테나 또는 송신단과 안테나 사이에 높은 수준의 아이솔레이션을 구현할 수 있으며, 누설전류 및 삽입손실을 현저하게 감소시킬 수 있는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 기술할 것이다. 이하의 설명에서 본 발명의 모든 실시형태가 개시되는 것은 아니다. 본 발명은 매우 다양한 형태로 구현될 수 있으며, 여기에 개시되는 실시형태에 한정되는 것으로 해석되어서는 안된다. 본 실시형태들은 출원을 위한 법적 요구사항들을 충족시키기 위해 제공되는 것이다. 동일한 구성요소에는 전체적으로 동일한 참조부호가 사용된다.

본 발명의 일실시형태는 CMOS SP4T 스위치라 불리는 CMOS RF 안테나 스위치를 제공한다. 본 발명의 일실시형태에 따른 CMOS RF 안테나 스위치는 하나 또는 그이상의 다중 대역 동작, 높은 파워 레벨의 처리 및 다른 소자 및 회로와의 집적화를 제공할 수 있다. 일반적으로, CMOS RF 안테나 스위치는 이하에 더욱 상세하게 설명되는 것과 같이 하나 또는 그 이상의 스위칭 기판 바디(switching substrate body)를 사용할 수 있다. 더하여, 송신 스위치는, 이하에 더욱 상세하게 설명되는 것과 같이 기판 바디 조정 기술(substrate body tuning technique)을 사용할 수 있다.

Ⅰ. CMOS RF 안테나 스위치의 실시형태

도 1a 내지 1c를 참조하여, 본 발명의 일실시형태에 따른 CMOS RF 안테나 스위치를 설명한다. 도 1a 내지 1c에는 CMOS RF 안테나 스위치의 특정 실시형태가 도시되는 것이며, 도시된 CMOS RF 안테나 스위치의 다른 변형이 본 발명의 범위 내에서 이용될 수 있다.

도 1a는 본 발명의 일실시형태에 따른 간략한 CMOS RF 안테나 스위치 및 그 동작을 도시한다. 본 발명의 일실시형태에 따른 CMOS RF 안테나 스위치는 송신 스위치(102) 및 수신 스위치(104)를 포함할 수 있다. 더하여, 상기 CMOS RF 안테나 스위치는, 상기 송신 스위치(102) 및 수신 스위치(104) 중 적어도 하나와 통신하는 안테나(100)를 포함할 수 있다. 본 발명의 일실시형태에 따르면, 안테나(100)는 하나의 다중모드(예를 들어, Rx 및 Tx), 다중대역 안테나일 수 있으나, 본 발명의 다른 실시형태에서는 복수의 구분된 안테나들이 사용될 수도 있다. 본 발명의 일실시형태에 따르면, 상기 수신 스위치(104)는 캐스케이드된(cascaded) 또는 스택된(stacked) 트랜지스터(108, 110, 112 및 106)를 포함할 수 있으며, 상기 트랜지스터들은 상보형 금속 산화막 반도체(CMOS) 트랜지스터일 수 있다. 트랜지스터(108)은 소스(108a), 게이트(108b), 드레인(108c) 및 바디 기판(108d)를 포함할 수 있다. 트랜지스터(110)은 소스(110a), 게이트(110b), 드레인(110c) 및 바디 기판(110d)를 포함할 수 있다. 트랜지스터(112)은 소스(112a), 게이트(112b), 드레인(112c) 및 바디 기판(112d)를 포함할 수 있다. 트랜지스터(106)은 소스(106a), 게이트(106b), 드레인(106c) 및 바디 기판(미도시)를 포함할 수 있다.

트랜지스터(108)은 트랜지스터(110)의 소스(110a)에 연결된 드레인(108c)을 갖는다. 더하여, 트랜지스터(110)은 트랜지스터(112)의 소스(112a)에 연결된 드레인(110c)을 갖는다. 트랜지스터(112)의 드레인(112c)은 안테나(100)로부터 수신된 신호를 처리하기 위한 수신(Rx) 블록에 연결될 수 있다. 더하여, 트랜지스터(112)의 바디 기판(112a)은 트랜지스터(106)의 소스(106a)에 연결될 수 있다. 트랜지스터(106)의 드레인(106c)은 접지에 연결될 수 있다. 이하에서 더욱 상세하게 설명되는 것과 같이, 바디 스위칭 기술의 일례에 따르면, 트랜지스터(112)에 대해 기판 바디 스위치로서 동작할 수 있는 적어도 하나의 트랜지스터(106)가 기판 바디(112d)에 제공될 수 있다. 특히, 송신(Tx) 모드 또는 수신(Rx) 모드가 동작함에 따라 적어도 하나의 트랜지스터(106)가 각각 온(ON) 상태 또는 오프(OFF) 상태로 스위칭될 수 있다. 이하에서 더욱 상세하게 설명되는 바와 같이, 본 발명의 일실시형태에 따르면, 도 1a의 수신 스위치(104)는, 오프 상태일 경우 도 1b에 도시된 것과 같은 등가회로 및 온 상태일 경우 도 1c에 도시된 것과 같은 등가회로를 나타낼 수 있다.

A. 송신(Tx) 모드

도 1b는, 본 발명의 일실시형태에 따른, 오프(예를 들어, 비활성(disable), 차단(block)) 상태인 경수 수신 스위치의 등가회로를 도시한다. 도 1b에서, 송신 스위치(102)로부터 아이솔레이션(isolation)을 제공하기 위해, 수신 스위치(104)는 오프 상태가 될 수 있다. 수신 스위치(104)가 오프 상태와 됨과 함께, 송신 신호가 송슨(Tx) 블록으로부터 안테나(100)로 제공될 수 있다. 도 1b에 도시된 바와 같이, 수신 스위치(104)가 오프 상태일 때, 스택된(stacked) 트랜지스터(108, 110, 112)는 오프 상태(예를 들어, 개방(opened))가 되고, 이로 인해 높은 임피던스를 제공한다. 스택된 트랜지스터(106)는 온 상태(예를 들어, 단락(closed))(114)가 될 수 있으며, 이로 인해 트랜지스터(112)의 기판 바디(112d)가 접지에 접속되고 소스(112a)에서 드레인(112c)로 흐르는 누설 전류를 위한 신호 경로를 감소시킨다.

도 1b에 도시된 구조에서, 송신(Tx) 신호의 파워는 최대화 될 수 있다(그리고 송신 블록의 파워 처리 성능을 최대화 할 수 있다). 송신 스위치(102)의 파워 처리 성능(power handling capability)은, 수신 스위치(104)의 캐스케이드된 스위치(108, 110 및 112)의 소스-드레인 브레이크다운 전압뿐만 아니라 오프 상태의 수 신 스위치(104)로 흐르는 누설 전류를 제어함으로써 결정될 수 있다. 따라서, 송신 스위치(102)의 최대 송신 파워는 수신 스위치(104)의 특성에 의존할 수 있다.

송신(Tx) 스위치(102)의 파워 처리 성능을 증가시키기 위해, 다중 스택된 트랜지스터(108, 110, 112)의 수를 증가시켜 각 트랜지스터(108, 110, 112)의 브레이크다운 부담(breakdown burden)을 감소시키는 것이 바람직하다. 예를 들어, 본 발명의 다른 실시형태에 따르면, 셋 이상의 트랜지스터가 캐스케이드될 수 있다. 더하여, 안테나(100)로부터의 최종 트랜지스터(112)가 수신 스위치(104)에서의 누설전류를 제어하는 것이 바람직하다. 수신(Rx) 경로에서 오프 상태의 스위치(108, 110, 112)로의 누설전류가 최소화되면, 송신(Tx) 블럭으로부터 안테나(100)로 최대 파워가 전달될 수 있다. 전술한 바와 같이, 접지와 트랜지스터(112)의 바디 기판(112d) 사이에 연결된 바디 스위칭 트랜지스터(106)는 수신 스위치(104)에서 누설전류를 제어하는데 사용될 수 있다. 더욱 상세하게, 바디 스위칭 트랜지스터(106)가 온 상태(114)가 됨으로써, 안테나(110)으로부터 Rx 블록으로의 최종 트랜지스터(112)의 기판 바디(112d)가 접지될 수 있으며, 이로 인해 소스(112a)로부터 드레인(112c)으로 흐르는 누설전류를 위한 신호경로가 감소하게 된다.

B. 수신(Rx) 모드

도 1c는 본 발명의 일실시형태에 따른, 온(활성(enable), 수신(receive)) 상태에서의 수신 스위치(104)의 등가회로를 도시한다. 도 1c에서, 수신(Rx) 블록이 안테나(100)로부터 신호를 수신하기 위해 수신 스위치(104)는 온 상태가 될 수 있다. 수신 스위치(104)가 온 상태일 때, 송신 스위치(102)는 수신 스위치(104)로부 터 송신스위치(102)를 아이솔레이션 하기 위해 오프(비활성, 차단) 상태가 될 수 있다. 도 1c에 도시된 바와 같이, 수신 스위치(104)가 온 상태일 때, 스택된 트랜지스터(106)은 오프 상태일 수 있으며, 이로 인해 트랜지스터(112)의 바디 기판(112d)과 접지 사이에 등가저항을 제공하게 된다(바디 플로팅). 이러한 방법으로, 안테나(100)으로부터 수신(Rx) 블록으로의 수신(Rx) 경로에서 삽입손실을 최소화할 수 있다.

Ⅱ. 다중 대역 RF CMOS 스위치의 실시형태

도 2 내지 도 5를 참조하여 본 발명의 일실시형태에 따른 다중 대역 RF CMOS 스위치를 설명한다. 도 2a는 본 발명의 일실시형태에 따른, 송신(Tx) 모드에서 CMOS RF 안테나 스위치의 다중 대역 동작을 도시한 일례이다. 특히, 도 2a의 CMOS RF 안테나 스위치는 송신 스위치(201) 및 수신 스위치(200)와 통신하는 안테나(100)를 포함한다. 본 발명의 일실시형태에 따르면, 송신 스위치(201)는 다중 스택된(multi-stacked) 트랜지스터 스위치(202)에 의해 제어되는 제1 송신 신호 경로(Tx1)(220) 및 다중 스택 트랜지스터(204)에 의해 제어되는 제2 송신 신호 경로(Tx2)(222)를 포함할 수 있다. 트랜지스터 스위치(202 및 204)는 안테나(100)에 병렬로 연결된다. 스위치(202)는 소스로부터 드레인으로 캐스케이드된(cascaded) 또는 스택된(stacked) CMOS 트랜지스터 스위치(230, 231 및 232)를 포함할 수 있다. 예를 들어, 트랜지스터 스위치(230)의 소스는 트랜지스터 스위치(231)의 드레인에 연결될 수 있다. 유사하게, 트랜지스터 스위치(231)의 소스는 트랜지스터 스 위치(232)의 드레인에 연결될 수 있다. 유사하게, 스위치(204)는 소스로부터 드레인으로 캐스케이드 또는 스택된 CMOS 트랜지스터 스위치(235, 236 및 237)을 포함할 수 있다. 예를 들어, 트랜지스터 스위치(235)의 소스는 트랜지스터 스위치(236)의 드레인에 연결될 수 있다. 유사하게, 트랜지스터 스위치(236)의 소스는 트랜지스터 스위치(237)의 드레인에 연결될 수 있다.

계속 도 2a를 참조하면, 본 발명의 일실시형태에 따르면, 수신 스위치(200)는, 하나 또는 그 이상의 트랜지스터 스위치(208, 210, 212, 205, 206, 214, 209, 210)를 포함하는 복수의 트랜지스터 스위치에 의해 제어되는 제1 수신 신호 경로(Rx1)(224) 및 제2 수신 신호 경로(Rx2)(226)를 포함할 수 있다. 본 발명의 일실시형태에 따르면, 하나 또는 그 이상의 트랜지스터 스위치(208, 210, 212, 205, 206, 214, 209, 210)는 CMOS 트랜지스터 스위치를 포함할 수 있다. 본 발명의 일실시형태에 따르면, 스위치(205)는 트랜지스터 스위치(212)의 바디 기판을 접지와 저항 중 하나에 선택적으로 연결하도록 동작할 수 있으며, 이를 통해 트랜지스터 스위치(212)는 바디-접지(body-grounded) 또는 바디-플로팅(body-floating)이 될 수 있다. 유사하게, 본 발명의 일실시형태에 따르면, 스위치(209)는 트랜지스터 스위치(214)의 바디 기판을 접지와 저항 중 하나에 선택적으로 연결하도록 동작할 수 있으며, 이를 통해 트랜지스터 스위치(214)는 바디-접지(body-grounded) 또는 바디-플로팅(body-floating)이 될 수 있다.

A. 송신(Tx) 모드

도 2b는, 본 발명의 일실시형태에 따라 송신(Tx) 모드로 동작하는 도 2a에 도시된 CMOS RF 안테나 스위치를 도시한다. 더욱 상세하게, 도 2b에서, CMOS RF 안테나 스위치는 송신(Tx) 모드에서 제1 송신(Tx) 신호 경로(Tx1)(220)에 대해 동작할 수 있따. Tx 모드 설정을 통해, Tx 신호 경로(Tx1)가 안테나(100)에 제공되도록, 스택된 스위치(204)가 개방인 상태에서 스택된 스위치(202)는 단락될 수 있다. 본 발명의 일실시형태에 따르면, 스택된 스위치(202)는, 트랜지스터 스위치(230, 231 및 232) 각각을 온 상태로 둠으로써 단락될 수 있다. 반대로, 스택된 스위치(204)는, 트랜지스터 스위치(235, 236 및 237) 각각을 오프 상태에 둠으로써 개방될 수 있다.

더하여, 송신 모드 설정에서, 본 발명의 일실시형태에 따르면, 수신 스위치(200)는 오프 상태에 둘 수 있다. 특히, 본 발명의 일실시형태에 따르면, 수신 스위치를 오프 상태에 두기 위해, 적어도 하나의 트랜지스터 스위치(212, 214)는 바디-접지(body-grounded)될 수 있다. 더욱 상세하게, 트랜지스터 스위치(205 및 209)는, 트랜지스터(212, 214)의 바디 기판을 접지에 단락시키기 위해 단락될 수 있으며(온 상태(216)로 제공될 수 있으며), 이를 통해 바디-접지된 스위치(212, 214)를 제공한다. 더하여, 트랜지스터 스위치(208, 210, 212 및 214)는, 수신 경로(Rx1, Rx2)(224, 226)를 포함하는 수신 경로로 향하는 누설전류를 감소시키기 위해 개방될 수 있다. 본 발명의 일실시형태에 따르면, 트랜지스터 스위치(208, 210, 212 및 214)는, 트랜지스터 스위치들을 오프 상태에 둠으로써 개방될 수 있다. 더하여, 스위치(206 및 210)는, 수신(Rx) 블록 내의 저잡음 증폭기(LNA)를 보호하기 위해 누설전류를 접지로 바이패스하도록 선택적으로 단락될 수 있다.

수신 스위치(201)의 파워 처리 성능은 오프 상태의 수신 스위치(200)으로 향하는 누설전류 및 캐스케이드된 또는 스택된 스위치(208, 210, 212 및 214)의 소스-드레인 브레이크다운 전압을 제어함으로써 결정될 수 있다. 다시 말하면, 송신 스위치(201)의 최대 송신 파워는 수신 스위치(200)의 특성에 의존할 수 있다.

도 2b에 도시된 실시형태의 변형이 본 발명의 범위 내에서 이용될 수 있다. 예를 들어, 본 발명의 범위 내에서, 송신(Tx) 모드 설정을 통해 제1 신호 경로(Tx1)(220) 대신 제2 신호 경로(Tx2)(222)가 활성화될 수 있다.

계속 도 2b를 참조하면, 본 발명의 일실시형태에 따르면, 수신 스위치(200)이 오프 상태일 때, 스택된 트랜지스터(212, 214)가 바디-접지된(body-grounded) 트랜지스터인 반면, 스택된 트랜지스터(208, 210)은 바디-플로팅(body-floating) 트랜지스터일 수 있다. 도 4a는, 본 발명의 일실시형태에 따른, 도 2b의 트랜지스터(208, 210)와 같이 오프 상태에서 바디 플로팅된 트랜지스터의 등가 럼프 모델을 도시한다. 도 4b는, 본 발명의 일실시형태에 따른, 도 2b의 트랜지스터(212, 214)와 같이 오프 상태에서 바디 접지된 트랜지스터의 등가 럼프 모델을 도시한다. 본 발명의 일실시형태에 따르면, 도 4a 및 4b의 등가 모델들은 p-n 접합 다이오드(404, 406) 뿐만 아니라 캐패시터(412, 414, 416, 418)를 포함할 수 있다.

안테나(100)에서 전압 스윙(voltage swing)이 수신 스위치(200)에 의해 수신될 때, 이 전압 스윙은 스택된 트랜지스터(208, 210, 212 및 214) 사이에 분할될 수 있다. 따라서, 최종 트랜지스터(212, 214)는 안테나(100)에서의 전체 전압 스윙의 단지 1/3의 영향을 받으며, 이를 통해 트랜지스터(212, 214)에 발생하는 소스- 드레인 브레이크 다운 전압의 확률을 감소시킨다. 그러나, 본 발명의 다른 실시형태에 따라 스택된 트랜지스터(208, 210, 212, 214)의 부담을 감소시키기 위해 추가적인 선행 트랜지스터가 제공된다면, 최종 트랜지스터(212, 214)에서의 전압 스윙은 변경될 수 있으며 더 작을 수 있다.

도 4a에 도시된 바와 같이, 트랜지스터(208, 210)은 바디 플로팅 트랜지스터일 수 있다. 그러나, 수신(Rx) 블록으로 향하는 누설전류를 감소시키고 안테나(100)로 송신(Tx) 블록의 파워 처리를 최대화하기 위해, 트랜지스터(212, 214)의 기판 바디를 접지에 연결하도록 바디 스위칭 트랜지스터(205, 209) 중 하나 또는 모두가 온 상태(216)가 될 수 있다. 따라서, 도 4b에 도시된 것과 같이 트랜지스터(212, 214) 중 하나 또는 모두가 바디-접지된 트랜지스터일 수 있으며, 이를 통해 각각의 트랜지스터(212, 214)의 소스로부터 드레인으로 흐르는 누설전류의 경로를 감소시킬 수 있다.

음의(negative) 전압 스윙이 수신 스위치(200)에 인가될 때, 각 트랜지스터(212, 214)의 p-n 접합 다이오드(404, 406)는, 누설전류가 p-n 접합 다이오드(404, 406)을 통과하는 전류에 의해 발생할 수 있도록 턴온될 수 있다. 턴온된 p-n 접한 다이오드(404, 406)는, 안테나(100)로의 송신 블록의 파워 처리 성능이 제한될 수 있도록 음의 전압 스윙을 클리핑(clipping)할 수 있다. 그러나, 트랜지스터(212, 214)의 소스에서 전압 레벨이 p-n 접합 다이오드(404)의 턴온 전압에 의해 고정되므로, 오프 상태의 트랜지스터(212, 214)의 채널 형태에 의해 생성된 이 누설전류는 예방될 수 있다. 즉, 최종 오프 상태인 트랜지스터(212, 214), 즉 p-n 접합 다이오드(404, 406)가 안테나(100)에서의 전압 스윙의 단지 1/3의 영향을 받을 수 있도록, 오프 상태에서 다중-스택된 트랜지스터(208, 210, 212 및 214)는 안테나(100) 단에서의 전압 스윙을 분할할 수 있다. 따라서, 안테나(100) 단에서의 전체 전압 스윙은 최종 트랜지스터(212, 214)의 p-n 접합 다이오드(404, 406)을 턴온시키기에 충분하지 못할 수 있다.

B. 수신(Rx) 모드

도 3은, 수신(Rx) 모드에서 본 발명의 일실시형태에 따른 RF 안테나 스위치의 동작의 일례를 도시한다. 도 3에 도시된 바와 같이, 송신 스위치(201)의 스위치(202) 및 스위치(204)는, 각각 송신 신호 경로(Tx1, Tx2)(220, 222)로부터 안테나(100)를 아이솔레이션 시키기 위해 모두 개방될 수 있다. 본 발명의 일실시형태에 따르면, 스위치(220)는 트랜지스터 스위치(230, 231, 232)를 오프 상태에 둠으로써 개방될 수 있다. 유사하게, 본 발명의 일실시형태에 따르면, 스위치(204)는 트랜지스터 스위치(235, 236, 237)를 오프 상태에 둠으로써 개방될 수 있다.

본 발명의 일실시형태에 따르면, 수신 신호 경로(Rx1)(224)를 활성화 하기 위해, 스위치(206, 214)는 개방될 수 있으며(오프 상태로 제공될 수 있으며), 스위치(208, 210, 212)는 단락될 수 있다(온 상태로 제공될 수 있다). 유사하게, 본 발명의 일실시형태에 따르면, 트랜지스터 스위치(205)(및 스위치(209))가 바디-플로팅 트랜지스터가 되도록, 트랜지스터 스위치(205)(선택적으로 스위치(209))는 개방될 수 있다(오프 상태(318)로 제공될 수 있다). 더하여, 수신 신호 경로(Rx2)(226)에서 저잡음 증폭기(LNA)를 보호하도록 누설전류를 접지로 바이패스하기 위해, 스 위치(210)는 선택적으로 온상태에 둠으로써 단락될 수 있다. 당 기술분야에서 통상의 지식을 가진 자는, 본 발명의 범위 내에서 신호 경로(Rx1) 대신 도 3의 신호경로(Rx2)가 활성화 될 수 있다는 것을 인지할 수 있을 것이다.

도 5는, 본 발명의 일실시형태에 따른, 온 상태(500)에서 바디 플로팅 트랜지스터의 등가 럼프 모델을 도시한 것이다. 전술한 바와 같이, 도 5의 등가 럼프 모델에 의해 도시된 것처럼, 트랜지스터(205, 209)는 오프 상태(318)로 제고될 수 있다. 도 5에서, 트랜지스터(212, 214)의 사이즈가 증가할수록, 기생 캐패시터(504, 506, 508 및 510)은 온 상태(500)에서 다른 신호 경로를 제공할 수 있다. 더욱 상세하게, 도 5의 온 상태(500)의 트랜지스터는 신호경로로서 온-저항(ON-resistor)(502), 게이트-드레인 캐패시터(508), 게이트-소스 캐패시터(510), 드레인-바디 캐패시터(504) 및 바디-소스 캐패시터(506)를 포함할 수 있다. 바디 기판이 접지되면, 캐패시터(504, 506)을 통과하는 신호경로 중 하나는 제거될 수 있으며, 이를 통해 삽입손실을 증가시킨다. 따라서, 수신 스위치(200)이 온 상태일 때, 삽입 손실을 최소화하기 위해 최종 트랜지스터(212 및/또는 214)(사용되는 신호 경로(Rx1, Rx2)(224, 226)에 따라)는 바디 플로팅 상태(트랜지스터 스위치(205, 209)를 오프 상태(318)에 둠으로써)가 될 필요가 있다.

Ⅲ. 송신 스위치의 상세한 실시형태

도 6a 및 6b를 참조하여 송신 스위치(102, 201)과 같은 송신 스위치를 더욱 상세하게 설명한다. 본 발명의 일실시형태에 따르면, 제1 송신 경로(Tx1)(220)를 위한 스위치(202) 또는 제2 송신 경로(Tx2)(222)를 위한 스위치로 도 6a에 도시된 송신 스위치 구조가 사용될 수 있다. 도 6a에 도시된 바와 같이, 송신 스위치(600)는, 소스로부터 드레인으로 캐스케이드된(cascaded) 또는 스택된(stacked) CMOS 트랜지스터(602, 604 및 606)를 포함할 수 있다. 소스로부터 드레인으로 트랜지스터(602, 604 및 606)를 캐스케이드함으로써, 트랜지스터(602, 604 및 606) 사이에 분할됨으로 인해 누적된(cumulative) 브레이크다운 전압이 증가할 수 있으며, 이를 통해 높은 파워 차단 성능을 제공할 수 있다. 예를 들어, 이러한 높은 파워 처단 성능은, 제1 송신 경로(Tx1)(220)의 스위치(202)가 신호 송신을 위해 단락될 때(온 상태로 제공될 때), 제2 송신 경로(Tx2)의 스위치(204)에 필요할 수 있다.

그러나, 본 발명의 일실시형태에 따르면, 트랜지스터(602, 604 및 606)를 캐스케이드 또는 스택함으로써, 송신 스위치(600)의 삽입손실이 증가할 수 있다. 따라서, 본 발명의 일실시형태에 따르면, 도 6a에 도시한 바와 같이, 각각의 트랜지스터(602, 604 및 606)의 바디 기판에 큰 값의 저항(608, 610 및 612)를 연결하는 바디 플로팅 기술이 송신 스위치(102)에 적용될 수 있다. 따라서, 저항(608, 610 및 612)의 사용을 위해 위해 바디-플로팅 트랜지스터(602, 604 및 606)가 제공될 수 있다. 이러한 바디 플로팅 기술과 함께, 트랜지스터(602, 604 및 606)는 0,18 ㎛ CMOS 공정 또는 유사한 공정의 깊은 N-웰(well) 구조를 사용할 수 있다. 이를 통해 트랜지스터(602, 604 및 606)의 바디 기판에 큰 값의 저항(608, 610, 612)을 연결함으로 인한 잠재적인 래치 업(latch up)을 방지할 수 있다. 따라서, 바디 플로팅 저항이라 불리는 저항(608, 610 및 612)은 기판 바디로부터 접지로의 누설전 류를 차단함으로써 삽입 손실을 감소시킬 수 있다.

도 6b는, 도 6a에 도시된 트랜지스터(602, 604 및 606)과 같이 오프 상태에서의 단일 스테이지 스위치(single stage switch)에 대한 등가회로에서 신호의 흐름을 도시한다. 트랜지스터(608, 610, 612)의 사이즈(예를 들어, 저항값)이 증가할 수록, 기생 캐패시턴스 값은, 바디 플로팅 저항(656)과 함께 소스-바디의 기생 캐패시터(652) 및 드레인-바디 기생 캐패시터(654)가 온 상태에서 추가적인 신호 경로로 사용될 수 있을 정도로 충분히 크게된다. 그러나, 바디가 접지되면, 도 6b의 신호 경로 중 하나가 접지로 바이패시되고, 그 결과 삽입 손실이 감소된다.

Ⅳ. 시뮬레이션 결과

도 7은 본 발명의 일실시형태에 따른 다중 대역(예를 들어, 900 MHz, 1.9 GHz) 수신 스위치의 동작 시뮬레이션 결과의 일례를 도시한다. 이 시뮬레이션 결과는, 안테나(100)로부터 송신 경로(Tx1 및 Tx2)로의 삽입 손실 및 아이솔레이션을 나타낸다. 특히, 실선은 1.9 GHz의 제1 대역을 나타내며, 원이 그려진 선은 900 MHz의 제2 대역을 나타낸다.

도 8은 본 발명의 일실시형태에 따른 다중 대역 송신 스위치의 동작 시뮬레이션 결과의 일례를 도시한다. 특히, 도 8의 시뮬레이션 결과는 안테나로부터 송신 경로(Tx1 및 Tx2)로의 아이솔레이션 뿐만 아니라 저대역 및 도 대역에 대한 송신 스위치의 파워 처리 성능을 나타낸다.

아래의 표 1은 본 발명의 일실시형태에 따른 다중 스택된 트랜지스터에서 바 디 스위칭 기술을 사용한 SP4T CMOS 스위치의 추가적인 시뮬레이션 결과를 나타낸다. 표 1에 나타난 바와 같이, 시뮬레이션 결과는 두 대역(800-900 MHz 및 1800-1900 MHz)에서 모두 높은 파워 처리 성능 요구를 충족시킨다. 예를 들어, 송신 스위치(201)에 의해 제공되는 스택된 트랜지스터와 함께, 수신(Rx) 경로에서 수신 스위치(200)에 의해 제공되는 스위치된 공진기는, 송신(Tx) 모드에서 안테나(100)로부터 수신단으로의 높은 아이솔레이션을 제공하며, 이를 통해 저잡음 증폭기와 같은 수신회로 부품을 높은 파워의 송신 신호로부터 보호할 수 있다. 더하여, 제1 수신 경로(Rx1) 모드로 동작할 때, 제1 수신 경로(Rx1)과 제2 수신 경로(Rx2) 사이의 아이솔레이션도 한 경로(예를 들어, 제2 수신 경로(Rx2))의 신호가 다른 경로(예를 들어, 제1 수신 경로(Rx1))로 누설되는 것을 방지할 수 있을 만큼 충분히 높을 수 있다.

[표 1]

주파수		800-900 MHz	1800-1900 MHz
송신	삽입손실	-1.1 dB	-1.2 dB
	P1dB	31.5 dBm	31.5 dBm
	안테나에서 Rx로의 아이솔레이션	-55 dB	-45 dB
수신	삽입손실	-1 dB	-1.5 dB
	Rx1에서 Rx2로의 아이솔레이션	-32 dB	-27 dB
	안테나에서 Tx로의 아이솔레이션	-25 dB	-20 dB

전술한 설명 및 첨부 도면에 개시된 기술을 이용하여 본 발명의 속하는 기술 분야에서 통상의 기술을 가진 자는 본 발명의 많은 변형예와 다른 실시형태들을 도출해낼 수 있을 것이다. 따라서, 본 발명은 개시된 실시형태에 한정되는 것이 아니 며, 본 발명의 변형예 및 다른 실시형태들은 이하 기재되는 특허 청구 범위 내에 포함되는 것으로 간주되어야 한다. 본 명세서에서 특정 용어들이 사용되었으나, 이는 일반적이고 설명을 위한 의미로 사용되었을 뿐이며 본 발명을 한정하기 위한 것이 아니다.

도 1a, 1b 및 1c는 본 발명의 일실시형태에 따른 수신 스위치의 간략한 동작으로 도시한 도면이다.

도 2a 및 2b는 본 발명의 일실시형태에 따른, 송신(Tx) 모드에서 다중 스택 스위치를 이용한 CMOS 스위치의 일례를 도시한 도면이다.

도 3은 본 발명의 일실시형태에 따른, 수신(Rx) 모드에서 다중 스택 스위치를 이용한 CMOS 스위치의 일례를 도시한 도면이다.

도 4a는 본 발명의 일실시형태에 따른, 오프(OFF) 상태에서 바디 플로팅(body floating) 트랜지스터의 등가 럼프 모델의 일례를 도시한 도면이다.

도 4b는 본 발명의 일실시형태에 따른, 오프(OFF) 상태에서 바디 그라운eld(body grounding) 트랜지스터의 등가 럼프 모델의 일례를 도시한 도면이다.

도 5는 온(ON) 상태에서 바디 플로팅 트랜지스터의 등가 럼프 모델의 일례를 도시한 도면이다.

도 6a는 본 발명의 일실시형태에 따른, 송신(Tx) 경로에서 다중 스택 스위치를 도시한 도면이다.

도 6b는 본 발명의 일실시형태에 따른, 신호 흐름을 갖는 바디 플로팅 기술을 이용한 오프 상태 스위치의 단순 등가 모델이다.

도 7은 본 발명의 일실시형태에 따른, 수신 스위치의 시뮬레이션 결과를 도시한 도면이다.

도 8은 본 발명의 일실시형태에 따른, 송신 스위치의 시뮬레이션 결과를 도 시한 도면이다.

Claims

복수의 무선 주파수(RF) 대역에서 동작하는 안테나;

상기 안테나와 통신하는 송신 스위치; 및

상기 안테나와 통신하는 수신 스위치를 포함하며,

상기 수신 스위치는 바디 기판을 갖는 제1 트랜지스터를 포함하는 복수의 트랜지스터를 가지며, 상기 바디 기판은 저항 및 접지 중 하나에 선택적으로 연결되는 것을 특징으로 하는 CMOS 안테나 스위치.
제1항에 있어서,

상기 복수의 트랜지스터는, 상기 저항과 접지 중 하나에 상기 제1 트랜지스터의 바디 기판을 선택적으로 연결하도록 동작하는 바디 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 CMOS 안테나 스위치.
제2항에 있어서,

상기 바디 스위칭 트랜지스터는, 상기 제1 트랜지스터의 바디 기판과 전기적으로 연결된 소스와, 접지에 연결된 드레인을 갖는 것을 특징으로 하는 CMOS 안테나 스위치.
제1항에 있어서,

상기 복수의 트랜지스터는, 제2 바디 기판을 갖는 제2 트랜지스터를 포함하며, 상기 제2 바디 기판은 제2 저항과 접지 중 하나에 선택적으로 연결되며, 상기 제1 트랜지스터는 상기 수신 스위치의 제1 수신 신호 경로를 적어도 일부 제어하며, 상기 제2 트랜지스터는 상기 수신 스위치의 제2 수신 신호 경로를 적어도 일부 제어하는 것을 특징으로 하는 CMOS 안테나 스위치.
제1항에 있어서,

송신모드에서, 상기 송신 스위치가 활성화되고, 상기 수신 스위치는 비활성화되며, 상기 제1 트랜지스터의 바디 기판은 접지에 연결되고,

수신 모드에서, 상기 송신 스위치가 비활성화되고, 상기 수신 스위치는 활성화되며, 상기 바디 기판 스위치는 상기 제1 트랜지스터의 바디 기판과 접지 사이에 저항을 제공하도록 비활성화 되는 것을 특징으로 CMOS 안테나 스위치.
제5항에 있어서,

상기 송신 모드에서, 상기 수신기 스위치는 적어도 하나의 수신 신호 경로를 접지에 연결함으로써 적어도 일부 비활성화 되는 것을 특징으로 하는 CMOS 안테나 스위치.
제1항에 있어서,

상기 복수의 트랜지스터의 적어도 일부는 서로 캐스케이드되는 것을 특징으 로 하는 CMOS 안테나 스위치.
제7항에 있어서,

상기 제1 트랜지스터는 제1 소스 및 제1 드레인을 포함하며, 상기 복수의 트랜지스터는 제2 소스 및 제2 드레인을 갖는 제2 트랜지스터를 포함하며, 상기 제1 및 제2 트랜지스터는 상기 제1 소스에 상기 제2 드레인이 전기적으로 연결됨으로써 캐스케이드되는 것을 특징으로 하는 CMOS 안테나 스위치.
제1항에 있어서,

상기 복수의 트랜지스터는 제1 복수의 트랜지스터이며, 상기 송신 스위치는 제2 복수의 트랜지스터를 포함하고, 상기 제2 복수의 트랜지스터의 적어도 일부는 서로 캐스케이드되는 것을 특징으로 하는 CMOS 안테나 스위치.
제9항에 있어서,

상기 제2 복수의 트랜지스터는 바디 플로팅 트랜지스터를 포함하는 것을 특징으로 하는 CMOS 안테나 스위치.
복수의 무선 주파수(RF) 대역에서 동작하는 안테나를 제공하는 단계;

상기 안테나와 송신 스위치를 전기적으로 연결하는 단계; 및

상기 안테나와 수신 스위치를 전기적으로 연결하는 단계를 포함하며,

상기 수신 스위치는 바디 기판을 갖는 제1 트랜지스터를 포함하는 복수의 트랜지스터를 가지며, 상기 바디 기판은 저항 및 접지 중 하나에 선택적으로 연결되는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제11항에 있어서,

상기 복수의 트랜지스터는, 상기 저항과 접지 중 하나에 상기 제1 트랜지스터의 바디 기판을 선택적으로 연결하도록 동작하는 바디 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제12항에 있어서,

상기 바디 스위칭 트랜지스터는, 상기 제1 트랜지스터의 바디 기판과 전기적으로 연결된 소스와, 접지에 연결된 드레인을 갖는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제11항에 있어서,

상기 복수의 트랜지스터는, 제2 바디 기판을 갖는 제2 트랜지스터를 포함하며, 상기 제2 바디 기판은 제2 저항과 접지 중 하나에 선택적으로 연결되며, 상기 제1 트랜지스터는 상기 수신 스위치의 제1 수신 신호 경로를 적어도 일부 제어하며, 상기 제2 트랜지스터는 상기 수신 스위치의 제2 수신 신호 경로를 적어도 일부 제어하는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제11항에 있어서,

송신모드에서, 상기 송신 스위치가 활성화되고, 상기 수신 스위치는 비활성화되며, 상기 제1 트랜지스터의 바디 기판은 접지에 연결되고,

수신 모드에서, 상기 송신 스위치가 비활성화되고, 상기 수신 스위치는 활성화되며, 상기 바디 기판 스위치는 상기 제1 트랜지스터의 바디 기판과 접지 사이에 저항을 제공하도록 비활성화 되는 것을 특징으로 CMOS 안테나 스위치 제공 방법.
제15항에 있어서,

상기 송신 모드에서, 상기 수신기 스위치는 적어도 하나의 수신 신호 경로를 접지에 연결함으로써 적어도 일부 비활성화 되는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제11항에 있어서,

상기 복수의 트랜지스터의 적어도 일부는 서로 캐스케이드되는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제17항에 있어서,

상기 제1 트랜지스터는 제1 소스 및 제1 드레인을 포함하며, 상기 복수의 트랜지스터는 제2 소스 및 제2 드레인을 갖는 제2 트랜지스터를 포함하며, 상기 제1 및 제2 트랜지스터는 상기 제1 소스에 상기 제2 드레인이 전기적으로 연결됨으로써 캐스케이드되는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제11항에 있어서,

상기 복수의 트랜지스터는 제1 복수의 트랜지스터이며, 상기 송신 스위치는 제2 복수의 트랜지스터를 포함하고, 상기 제2 복수의 트랜지스터의 적어도 일부는 서로 캐스케이드되는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
제19항에 있어서,

상기 제2 복수의 트랜지스터는 바디 플로팅 트랜지스터를 포함하는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.