JP4342569B2

JP4342569B2 - 高周波スイッチ回路

Info

Publication number: JP4342569B2
Application number: JP2007108284A
Authority: JP
Inventors: 貴之寺口; 克江川久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-04-17
Filing date: 2007-04-17
Publication date: 2009-10-14
Anticipated expiration: 2027-04-17
Also published as: US7659770B2; JP2008270964A; US20080258799A1

Description

本発明は、高周波スイッチ回路に関する。

スイッチとしての高周波スイッチ回路は、移動体通信やＬＡＮ分野などの無線通信システムの重要な構成部品であり、携帯電話、無線インフラ設備、衛星通信設備、或いはケーブルＴＶ設備などに数多く使用されている（例えば、特許文献１参照。）。

特許文献１などに記載されている高周波スイッチ回路では、スルーＦＥＴやシャントＦＥＴのゲート側やバックゲート側に抵抗を設け、スルーＦＥＴやシャントＦＥＴのオン時での高周波信号の漏れを抑制している。

ところが、スルーＦＥＴやシャントＦＥＴがオフ時では、ゲート及びバックゲートにそれぞれ設けられる抵抗により、ドレイン側から入力された高周波信号はゲートとドレイン間の容量、バックゲートとドレイン間の容量、ゲートとソース間の容量、及びバックゲートとソース間の容量を介して、ドレイン側からソース側に漏れるという問題点がある。ドレイン側からソース側に漏れることにより、オフ時のアイソレーション特性が低下し、高周波スイッチ特性が低下するという問題点がある。
米国特許第６０９４０８８号明細書

本発明は、トランジスタのオフ状態でのアイソレーション特性を向上できる高周波スイッチ回路を提供することにある。

本発明の一態様の高周波スイッチ回路は、スルートランジスタと、前記スルートランジスタのゲート側に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段とを具備することを特徴とする。

本発明によれば、トランジスタのオフ状態でのアイソレーション特性を向上できる高周波スイッチ回路を提供することができる。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係る高周波スイッチ回路について、図面を参照して説明する。図１は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴ及びシャントＦＥＴのゲート側とバックゲート側とに、それぞれ可変抵抗手段としての並列接続される抵抗及びトランジスタを設けている。

図１に示すように、高周波スイッチ回路３０には、ＮｃｈＭＯＳトランジスタＭＴ１乃至１２、抵抗Ｒ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。絶縁ゲート電界効果トランジスタとしてのＭＯＳトランジスタは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とも呼称される。

ここで、高周波スイッチ回路３０を構成するＮｃｈＭＯＳトランジスタＭＴ１乃至１２はエンハンスメント型（Ｅ型）ＭＯＳトランジスタである。ＮｃｈＭＯＳトランジスタＭＴ１乃至４には、オフ時のリーク電流を抑制するために、例えば高速ロジック回路などに適用されるＭＯＳトランジスタよりも閾値電圧が大きなＭＯＳトランジスタを使用するのが好ましい。

高周波スイッチ回路３０は、ＳＰＤＴ（Single Pole Double Throw）スイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。

ＮｃｈＭＯＳトランジスタＭＴ１は、ソース及びドレインの一方がＲＦ端子ＰＲＦ１に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。ＮｃｈＭＯＳトランジスタＭＴ１は、“Ｈｉｇｈ”レベルの第１の制御信号にもとづいて、共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号を入力し、その信号をＲＦ端子ＰＲＦ１に出力するスルーＦＥＴである。

ＮｃｈＭＯＳトランジスタＭＴ２は、ソース及びドレインの一方がＲＦ端子ＰＲＦ２に接続され、ソース及びドレインの他方が共通ＲＦ端子ＰＲＦＣＯＭに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。ＮｃｈＭＯＳトランジスタＭＴ１は、“Ｈｉｇｈ”レベルの第２の制御信号にもとづいて、共通ＲＦ端子ＰＲＦＣＯＭから出力される高周波信号を入力し、その信号をＲＦ端子ＰＲＦ２に出力するスルーＦＥＴである。

ＮｃｈＭＯＳトランジスタＭＴ３は、ドレインがＲＦ端子ＰＲＦ１に接続され、ソースが低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。ＮｃｈＭＯＳトランジスタＭＴ３は、“Ｈｉｇｈ”レベルの第２の制御信号にもとづいて、オンしてＲＦ端子ＰＲＦ１を低電位側電源（接地電位）Ｖｓｓに設定するシャントＦＥＴである。

ＮｃｈＭＯＳトランジスタＭＴ４は、ドレインがＲＦ端子ＰＲＦ２に接続され、ソースが低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。ＮｃｈＭＯＳトランジスタＭＴ４は、“Ｈｉｇｈ”レベルの第１の制御信号にもとづいて、オンしてＲＦ端子ＰＲＦ２を低電位側電源（接地電位）Ｖｓｓに設定するシャントＦＥＴである。

抵抗Ｒ１は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈＭＯＳトランジスタＭＴ１のゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ５は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ１のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

ここで、並列接続される抵抗Ｒ１及びＮｃｈＭＯＳトランジスタＭＴ５は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ１の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ５のオン抵抗値を有する。抵抗Ｒ１の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ５のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

抵抗Ｒ２は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈＭＯＳトランジスタＭＴ１のバックゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ６は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈＭＯＳトランジスタＭＴ１のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

ここで、並列接続される抵抗Ｒ２及びＮｃｈＭＯＳトランジスタＭＴ６は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ２の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ６のオン抵抗値を有する。抵抗Ｒ２の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ６のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

抵抗Ｒ３は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈＭＯＳトランジスタＭＴ２のゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ７は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ２のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

ここで、並列接続される抵抗Ｒ３及びＮｃｈＭＯＳトランジスタＭＴ７は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ３の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ７のオン抵抗値を有する。抵抗Ｒ３の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ７のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

抵抗Ｒ４は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈＭＯＳトランジスタＭＴ２のバックゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ８は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈＭＯＳトランジスタＭＴ２のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

ここで、並列接続される抵抗Ｒ４及びＮｃｈＭＯＳトランジスタＭＴ８は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ４の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ８のオン抵抗値を有する。抵抗Ｒ４の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ８のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

抵抗Ｒ５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈＭＯＳトランジスタＭＴ３のゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ９は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ３のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

ここで、並列接続される抵抗Ｒ５及びＮｃｈＭＯＳトランジスタＭＴ９は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ５の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ９のオン抵抗値を有する。抵抗Ｒ５の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ９のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

抵抗Ｒ６は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈＭＯＳトランジスタＭＴ３のバックゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ１０は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈＭＯＳトランジスタＭＴ３のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

ここで、並列接続される抵抗Ｒ６及びＮｃｈＭＯＳトランジスタＭＴ１０は可変抵抗手段としての機能を有する。この可変抵抗手段は、第１の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ６の抵抗値を有し、第１の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ１０のオン抵抗値を有する。抵抗Ｒ６の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ１０のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

抵抗Ｒ７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈＭＯＳトランジスタＭＴ４のゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ１１は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ４のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

ここで、並列接続される抵抗Ｒ７及びＮｃｈＭＯＳトランジスタＭＴ１１は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ７の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ１１のオン抵抗値を有する。抵抗Ｒ７の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ１１のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

抵抗Ｒ８は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈＭＯＳトランジスタＭＴ４のバックゲートに接続される。ＮｃｈＭＯＳトランジスタＭＴ１２は、ソース及びドレインの一方が低電位側電源（接地電位）Ｖｓｓに接続され、ソース及びドレインの他方がＮｃｈＭＯＳトランジスタＭＴ４のバックゲートに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

ここで、並列接続される抵抗Ｒ８及びＮｃｈＭＯＳトランジスタＭＴ１２は可変抵抗手段としての機能を有する。この可変抵抗手段は、第２の制御信号が“Ｌｏｗ”レベルのとき、略抵抗Ｒ８の抵抗値を有し、第２の制御信号が“Ｈｉｇｈ”レベルのとき、略ＮｃｈＭＯＳトランジスタＭＴ１２のオン抵抗値を有する。抵抗Ｒ８の抵抗値は、ＮｃｈＭＯＳトランジスタＭＴ１２のオン抵抗値よりも大きく、例えば１０^３倍程度大きく設定するのが好ましい。

高周波スイッチ回路３０の動作は、制御端子ＰＶＣＯＮ１から出力される第１の制御信号がアクティブな“Ｈｉｇｈ”レベル、制御端子ＰＶＣＯＮ２から出力される第２の制御信号がノンアクティブな“Ｌｏｗ”レベルのときに、スルーＦＥＴであるＮｃｈＭＯＳトランジスタＭＴ１及びシャントＦＥＴであるＮｃｈＭＯＳトランジスタＭＴ４がオンして、共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１に出力する。制御端子ＰＶＣＯＮ１から出力される第１の制御信号がノンアクティブな“Ｌｏｗ”レベル、制御端子ＰＶＣＯＮ２から出力される第２の制御信号がアクティブな“Ｈｉｇｈ”レベルのときに、スルーＦＥＴであるＮｃｈＭＯＳトランジスタＭＴ２及びシャントＦＥＴであるＮｃｈＭＯＳトランジスタＭＴ３がオンして、共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ２に出力する。

次に、高周波スイッチ回路３０のオン時、オフ時での信号の流れについて図２乃至４を参照して説明する。図２はスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図、図３はスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図、図４はスルーＦＥＴ、シャントＦＥＴがオフ時の従来での信号の流れを示す模式図である。ここで、従来とは、スルーＦＥＴ及びシャントＦＥＴのゲート側とバックゲート側とに、それぞれ抵抗が設けられる高周波スイッチ回路である。

図２に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｈｉｇｈ”レベルの制御信号が入力されてそれぞれオンしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタはオフしている。スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタのオフ時の抵抗は、例えば数ＭΩ以上の値を有するので、並列接続される抵抗及びトランジスタから構成される可変抵抗手段の抵抗値は、比較的大きな値を有する抵抗の値に設定される。

このため、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、ゲートとソース間容量Ｃｇｓ、バックゲートとドレイン間容量Ｃｂｇｄ、及びバックゲートとソース間容量Ｃｂｇｓを介して、信号はドレイン側からソース側に小さいロスで伝達される。

図３に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｌｏｗ”レベルの制御信号が入力されてそれぞれオフしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタはオンしている。スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタのオン時の抵抗は、例えば数Ω程度の値を有するので、並列接続される抵抗及びトランジスタから構成される可変抵抗手段の抵抗値は、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるトランジスタのオン時の抵抗（比較的小さな値を有する）に設定される。

このため、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、及びバックゲートとドレイン間容量Ｃｂｇｄを介して、信号はドレイン側から制御端子側及び低電位側電源（接地電位）Ｖｓｓ側に伝達され、ソース側にはほとんど伝達されない。

つまり、本実施例ではスルーＦＥＴ、シャントＦＥＴがオンしているときの可変抵抗手段の抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの可変抵抗手段の抵抗値とを、別々にそれぞれ最適な値に設定することが可能となる。このため、スルーＦＥＴ、シャントＦＥＴがオン時の信号の伝播特性を向上でき、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。

図４に示すように、従来では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｌｏｗ”レベルの制御信号が入力されてそれぞれオフしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられる抵抗が、例えば略１０ＫΩ程度の値を有するので、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、ゲートとソース間容量Ｃｇｓ、バックゲートとドレイン間容量Ｃｂｇｄ、及びバックゲートとソース間容量Ｃｂｇｓを介して、信号はドレイン側からソース側に伝達され、制御端子側及び低電位側電源（接地電位）Ｖｓｓ側にほとんど伝達されない。

つまり、従来では、抵抗のみ設けているので、スルーＦＥＴ、シャントＦＥＴがオン時の信号の伝播特性と、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性とをそれぞれ別々に向上させることができない。

次に、高周波スイッチ回路の特性について図５を参照して説明する。図５は高周波スイッチ回路の周波数に対するアイソレーション特性を示す図である。

図５に示すように、高周波スイッチ回路の周波数に対するアイソレーション特性において、本実施例ではスルーＦＥＴ、シャントＦＥＴのゲート側及びバックゲート側に可変抵抗手段を設けているので、高周波信号（ＲＦ信号）の周波数が、例えば２．５ＧＨｚの場合、従来よりもアイソレーションを１２．５ｄＢ向上でき、例えば５ＧＨｚの場合、従来よりもアイソレーションを９．５ｄＢ向上できる。

上述したように、本実施例の高周波スイッチ回路では、ＮｃｈＭＯＳトランジスタＭＴ１乃至１２、抵抗Ｒ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。並列接続される抵抗Ｒ１及びＮｃｈＭＯＳトランジスタＭＴ５と並列接続される抵抗Ｒ３及びＮｃｈＭＯＳトランジスタＭＴ７はスルーＦＥＴのゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ５及びＮｃｈＭＯＳトランジスタＭＴ９と並列接続される抵抗Ｒ７及びＮｃｈＭＯＳトランジスタＭＴ１１は、シャントＦＥＴのゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ２及びＮｃｈＭＯＳトランジスタＭＴ６と並列接続される抵抗Ｒ４及びＮｃｈＭＯＳトランジスタＭＴ８は、スルーＦＥＴのバックゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ６及びＮｃｈＭＯＳトランジスタＭＴ１０と並列接続される抵抗Ｒ８及びＮｃｈＭＯＳトランジスタＭＴ１２は、シャントＦＥＴのバックゲート側に設けられ、可変抵抗手段として機能する。可変抵抗手段は、スルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値とが別々にそれぞれ最適な値に設定され、例えばスルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値をスルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値より略１０^３倍以上に設定される。

このため、ドレイン側からソース側に高周波信号が漏れることを抑制でき、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。したがって、従来よりも高周波スイッチ特性を向上させることができる。

なお、本実施例では、高周波スイッチ回路３０にはＭＯＳトランジスタを用いているが、ゲート絶縁膜からなるＭＩＳトランジスタ（ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）とも呼称される）を用いてもよい。また、ＮｃｈＭＯＳトランジスタＭＴ５乃至１２の代わりにＰｃｈＭＯＳトランジスタを用いてもよい。その場合、ＰｃｈＭＯＳトランジスタのゲートに入力される制御信号を入れ替えるのが好ましい。

次に、本発明の実施例２に係る高周波スイッチ回路について、図面を参照して説明する。図６は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴ及びシャントＦＥＴのゲート側とバックゲート側とに、それぞれノーマリーオン型（Ｄ型）トランジスタを設けている。

以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図６に示すように、高周波スイッチ回路３０ａには、ＮｃｈＭＯＳトランジスタＭＴ１乃至４、Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。なお、Ｄ型（ディプレッション型）ＮｃｈＭＯＳトランジスタはノーマリィオン型ＮｃｈＭＯＳトランジスタとも呼称される。

高周波スイッチ回路３０ａは、ＳＰＤＴ（Single Pole Double Throw）スイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ１は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ１のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ２は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ１のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ３は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ２のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ４は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ１のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ５は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ３のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ２に接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ６は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ３のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ１から出力される第１の制御信号が入力される。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ７は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ４のゲートに接続され、ソース及びドレインの他方が制御端子ＰＶＣＯＮ１に接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ８は、ソース及びドレインの一方がＮｃｈＭＯＳトランジスタＭＴ４のバックゲートに接続され、ソース及びドレインの他方が低電位側電源（接地電位）Ｖｓｓに接続され、ゲートに制御端子ＰＶＣＯＮ２から出力される第２の制御信号が入力される。

ここで、Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ１乃至８において、オン時の抵抗値を、例えば数Ω程度に設定し、オフ時の抵抗値を、例えば略１０ＫΩ程度に設定することにより、オン時の抵抗値とオフ時の抵抗値との比を、略１：１０^３程度に設定するのが好ましい。このように抵抗値を設定することにより、実施例１と同様にＤ型ＮｃｈＭＯＳトランジスタを可変抵抗手段として機能させることができる。

次に、高周波スイッチ回路３０ａのオン時、オフ時での信号の流れについて図８及び図９を参照して説明する。図７はスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図、図８はスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図である。

図７に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｈｉｇｈ”レベルの制御信号が入力されてそれぞれオンしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるＤ型トランジスタはオフしている。

Ｄ型トランジスタのオフ時の抵抗は略１０ＫΩと比較的大きな値を有する抵抗の値に設定されているので、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、ゲートとソース間容量Ｃｇｓ、バックゲートとドレイン間容量Ｃｂｇｄ、及びバックゲートとソース間容量Ｃｂｇｓを介して、信号はドレイン側からソース側に小さなロスで伝達される。

図８に示すように、本実施例では、スルーＦＥＴ及びシャントＦＥＴがゲートに“Ｌｏｗ”レベルの制御信号が入力されてそれぞれオフしたとき、スルーＦＥＴ及びシャントＦＥＴのゲート側及びバックゲート側にそれぞれ設けられるＤ型トランジスタはオンしている。

Ｄ型トランジスタのオン時の抵抗は数Ω程度と小さな値に設定されているので、スルーＦＥＴ、シャントＦＥＴのゲートとドレイン間容量Ｃｇｄ、及びバックゲートとドレイン間容量Ｃｂｇｄを介して、信号はドレイン側から制御端子側及び低電位側電源（接地電位）Ｖｓｓ側に伝達され、ソース側にはほとんど伝達されない。

つまり、本実施例ではスルーＦＥＴ、シャントＦＥＴがオンしているときの可変抵抗手段の抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの可変抵抗手段の抵抗値とを、別々にそれぞれ最適な値に設定できるＤ型ＮｃｈＭＯＳトランジスタを可変抵抗手段として用いている。このため、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。

上述したように、本実施例の高周波スイッチ回路では、ＮｃｈＭＯＳトランジスタＭＴ１乃至４、Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ１乃至８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ１及びＭＤＴ３はスルーＦＥＴのゲート側に設けられ、Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ５及びＭＤＴ７はシャントＦＥＴのゲート側に設けられ、Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ２及びＭＤＴ４はスルーＦＥＴのバックゲート側に設けられ、Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ６及びＭＤＴ８はシャントＦＥＴのバックゲート側に設けられ、それぞれ可変抵抗手段として機能する。可変抵抗手段としてのＤ型ＮｃｈＭＯＳトランジスタは、スルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値と、スルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値とが別々にそれぞれ最適な値に設定され、例えばスルーＦＥＴ、シャントＦＥＴがオンしているときの抵抗値をスルーＦＥＴ、シャントＦＥＴがオフしているときの抵抗値より、例えば略１０^３倍以上に設定される。

このため、ドレイン側からソース側に高周波信号が漏れることを抑制でき、スルーＦＥＴ、シャントＦＥＴがオフ時のアイソレーション特性を向上できる。また、スルーＦＥＴ、シャントＦＥＴがオン時の信号の伝播特性を向上できる。したがって、従来よりも高周波スイッチ特性を向上させることができる。

なお、本実施例では、Ｄ型ＮｃｈＭＯＳトランジスタＭＤＴ５乃至１２の代わりにＤ型ＰｃｈＭＯＳトランジスタを用いてもよい。その場合、Ｄ型ＰｃｈＭＯＳトランジスタのゲートに入力される制御信号を入れ替えるのが好ましい。

次に、本発明の実施例３に係る高周波スイッチ回路について、図面を参照して説明する。図９は高周波スイッチ回路の構成を示す回路図である。本実施例では、スルーＦＥＴのゲート側とバックゲート側とに、それぞれ可変抵抗手段としての並列接続される抵抗及びトランジスタを設けている。

図９に示すように、高周波スイッチ回路３０ｂには、ＮｃｈＭＯＳトランジスタＭＴ１乃至８、抵抗Ｒ１乃至４、抵抗Ｒ１５乃至１８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。

高周波スイッチ回路３０ｂは、ＳＰＤＴ（Single Pole Double Throw）スイッチであり、例えば携帯電話用アンテナスイッチとして用いられ、制御端子ＰＶＣＯＮ１及びＰＶＣＯＮ２にそれぞれ入力される制御信号にもとづいて、アンテナ側のポートに電気的に接続される共通ＲＦ端子ＰＲＦＣＯＭから出力されるアナログ信号の高周波信号（ＲＦ信号）をＲＦ端子ＰＲＦ１或いはＰＲＦ２に切り替えて出力するアナログスイッチである。

抵抗Ｒ１５は、一端が制御端子ＰＶＣＯＮ２に接続され、他端がＮｃｈＭＯＳトランジスタＭＴ３のゲートに接続される。抵抗Ｒ１６は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈＭＯＳトランジスタＭＴ３のバックゲートに接続される。抵抗Ｒ１７は、一端が制御端子ＰＶＣＯＮ１に接続され、他端がＮｃｈＭＯＳトランジスタＭＴ４のゲートに接続される。抵抗Ｒ１８は、一端が低電位側電源（接地電位）Ｖｓｓに接続され、他端がＮｃｈＭＯＳトランジスタＭＴ４のバックゲートに接続される。

ここで、抵抗Ｒ１５乃至１８は、シャントＦＥＴであるＮｃｈＭＯＳトランジスタＭＴ３及びＭＴ４のオン時での信号伝播特性と、シャントＦＥＴであるＮｃｈＭＯＳトランジスタＭＴ３及びＭＴ４のオフ時でのアイソレーション特性とを考慮して抵抗値をそれぞれ設定するのが好ましい。

なお、本実施例ではスルーＦＥＴのゲート側及びバックゲート側に、並列接続される抵抗及びＮｃｈＭＯＳトランジスタをそれぞれ設けているが、並列接続される抵抗及びＮｃｈＭＯＳトランジスタの代わりに、Ｄ型ＮｃｈＭＯＳトランジスタを設けてもよい。

上述したように、本実施例の高周波スイッチ回路では、ＮｃｈＭＯＳトランジスタＭＴ１乃至８、抵抗Ｒ１乃至４、抵抗Ｒ１５乃至１８、共通ＲＦ端子ＰＲＦＣＯＭ、ＲＦ端子ＰＲＦ１、ＲＦ端子ＰＲＦ２、制御端子ＰＶＣＯＮ１、及び制御端子ＰＶＣＯＮ２が設けられる。並列接続される抵抗Ｒ１及びＮｃｈＭＯＳトランジスタＭＴ５と並列接続される抵抗Ｒ３及びＮｃｈＭＯＳトランジスタＭＴ７はスルーＦＥＴのゲート側に設けられ、可変抵抗手段として機能する。並列接続される抵抗Ｒ２及びＮｃｈＭＯＳトランジスタＭＴ６と並列接続される抵抗Ｒ４及びＮｃｈＭＯＳトランジスタＭＴ８は、スルーＦＥＴのバックゲート側に設けられ、可変抵抗手段として機能する。可変抵抗手段は、スルーＦＥＴがオンしているときの抵抗値と、スルーＦＥＴがオフしているときの抵抗値とが別々にそれぞれ最適な値に設定され、例えばスルーＦＥＴがオンしているときの抵抗値をシャントＦＥＴがオフしているときの抵抗値より略１０^３倍以上に設定される。

このため、スルーＦＥＴがオフ時のアイソレーション特性を向上できる。また、スルーＦＥＴがオン時の信号の伝播特性を向上できる。したがって、従来よりも高周波スイッチ特性を向上させることができる。更に、実施例１よりも回路を構成する素子数を削減できる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

例えば、実施例では、ＳＰＤＴスイッチに適用したが、ＳＰｎＴ（poleが１個で、throwがｎ個（ｎが３以上））のスイッチ回路やｍPｎＴ（poleがｍ個（ｍが２以上）で、throwがｎ個（ｎが２以上））のスイッチ回路に適用することができる。

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１）Ｎｃｈ絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、並列接続される第１の抵抗と前記制御信号とは逆位相の信号がゲートに入力される第１のＮｃｈ絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、並列接続される第２の抵抗と前記逆位相の信号がゲートに入力される第２のＮｃｈ絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段とを具備する高周波スイッチ回路。

（付記２）Ｎｃｈ絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、並列接続される第１の抵抗と前記制御信号がゲートに入力される第１のＰｃｈ絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、並列接続される第２の抵抗と前記制御信号がゲートに入力される第２のＰｃｈ絶縁ゲート電解効果トランジスタとから構成され、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段とを具備する高周波スイッチ回路。

（付記３）Ｎｃｈ絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、ゲートに前記制御信号とは逆位相の信号が入力される第１のノーマリィオン型Ｎｃｈ絶縁ゲート電解効果トランジスタと、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、ゲートに前記逆位相の信号が入力される第２のノーマリィオン型Ｎｃｈ絶縁ゲート電解効果トランジスタとを具備する高周波スイッチ回路。

（付記４）Ｎｃｈ絶縁ゲート電解効果トランジスタから構成されるスルートランジスタと、前記スルートランジスタのゲートと制御信号を出力する制御信号端子の間に設けられ、ゲートに前記制御信号が入力される第１のノーマリィオン型Ｐｃｈ絶縁ゲート電解効果トランジスタと、前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、ゲートに前記制御信号が入力される第２のノーマリィオン型Ｐｃｈ絶縁ゲート電解効果トランジスタとを具備する高周波スイッチ回路。

（付記５）前記絶縁ゲート電解効果トランジスタは、ＭＯＳＦＥＴ或いはＭＩＳＦＥＴである付記１乃至６のいずれかに記載の高周波スイッチ回路。

本発明の実施例１に係る高周波スイッチ回路の構成を示す回路図。本発明の実施例１に係るスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図。本発明の実施例１に係るスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図。本発明の実施例１に係るスルーＦＥＴ、シャントＦＥＴがオフ時の従来での信号の流れを示す模式図。本発明の実施例１に係る高周波スイッチ回路の周波数に対するアイソレーション特性を示す図。本発明の実施例２に係る高周波スイッチ回路の構成を示す回路図。本発明の実施例２に係るスルーＦＥＴ、シャントＦＥＴがオン時の信号の流れを示す模式図。本発明の実施例２に係るスルーＦＥＴ、シャントＦＥＴがオフ時の信号の流れを示す模式図。本発明の実施例３に係る高周波スイッチ回路の構成を示す回路図。

符号の説明

３０、３０ａ、３０ｂ高周波スイッチ回路（ＳＰＤＴ）
Ｃｂｇｄバックゲートとドレイン間容量
Ｃｂｇｓバックゲートとソース間容量
Ｃｇｄゲートとドレイン間容量
Ｃｇｓゲートとソース間容量
ＭＤＴ１〜８Ｄ型ＮｃｈＭＯＳトランジスタ
ＭＴ１〜１２ＮｃｈＭＯＳトランジスタ
ＰＲＦＣＯＭ共通ＲＦ端子
ＰＲＦ１、ＰＲＦ２ＲＦ端子
ＰＶＣＯＮ１、ＰＶＣＯＮ２制御端子
Ｒ１〜８、Ｒ１５〜１８抵抗
Ｖｓｓ低電位側電源（接地電位）

Claims

スルートランジスタと、
前記スルートランジスタのゲート側に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第１の可変抵抗手段と、
前記スルートランジスタのバックゲートと低電位側電源の間に設けられ、前記スルートランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第２の可変抵抗手段と、
を具備することを特徴とする高周波スイッチ回路。
シャントトランジスタと、
前記シャントトランジスタのゲート側に設けられ、前記シャントトランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第３の可変抵抗手段と、
前記シャントトランジスタのバックゲートと前記低電位側電源の間に設けられ、前記シャントトランジスタがオン時の抵抗値よりもオフ時の抵抗値の方が低い第４の可変抵抗手段と、
を具備することを特徴とする請求項１に記載の高周波スイッチ回路。
前記可変抵抗手段は、並列接続される抵抗及び絶縁ゲート電界効果トランジスタから構成されることを特徴とする請求項１又は２に記載の高周波スイッチ回路。
前記可変抵抗手段は、ノーマリィオン型絶縁ゲート電界効果トランジスタから構成されることを特徴とする請求項１又は２に記載の高周波スイッチ回路。
前記絶縁ゲート電界効果トランジスタは、ＭＯＳＦＥＴ或いはＭＩＳＦＥＴであることを特徴とする請求項３又は４に記載の高周波スイッチ回路。