KR101208175B1 - 다중 스택 구조에서 바디 스위칭 및 외부 컴포넌트를 이용한 고출력 상보형 금속 산화막 반도체 안테나 스위치 - Google Patents

다중 스택 구조에서 바디 스위칭 및 외부 컴포넌트를 이용한 고출력 상보형 금속 산화막 반도체 안테나 스위치 Download PDF

Info

Publication number
KR101208175B1
KR101208175B1 KR1020080089808A KR20080089808A KR101208175B1 KR 101208175 B1 KR101208175 B1 KR 101208175B1 KR 1020080089808 A KR1020080089808 A KR 1020080089808A KR 20080089808 A KR20080089808 A KR 20080089808A KR 101208175 B1 KR101208175 B1 KR 101208175B1
Authority
KR
South Korea
Prior art keywords
switch
transistor
drain
body substrate
source
Prior art date
Application number
KR1020080089808A
Other languages
English (en)
Other versions
KR20090028446A (ko
Inventor
안민식
이창호
장재준
우왕명
김학선
조이 라스카
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20090028446A publication Critical patent/KR20090028446A/ko
Application granted granted Critical
Publication of KR101208175B1 publication Critical patent/KR101208175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Abstract

CMOS SPDT 스위치라 불리는 CMOS 안테나 스위치가 개시된다. 상기 CMOS 안테나 스위치는 복수의 주파수, 예를 들어 대략 약 900 ㎒, 1.9 ㎓, 2.1 ㎓에서 동작할 수 있다. 상기 CMOS 안테나 스위치는 수신 스위치 및 송신 스위치를 포함할 수 있다. 상기 수신 스위치는 비디 기판 스위칭이 적용된 다중 스택 트랜지스터를 사용할 수 있으며, 송신 경로로부터 높은 전력 신호를 차단하고 수신 경로에서 낮은 삽입손실을 유지하기 위해 드레인 및 게이트 사이에 외부 트랜지스터를 연결할 수 있다. 상기 CMOS 안테나 스위치는 다중 대역(예를 들어, 900 ㎒, 1.9 ㎓, 2.1 ㎓)에서 38 dBm P 0.1 dB의 전력 처리 용량을 제공할 수 있다. 더하여 상기 CMOS 안테나에 따르면 30 dBm 입력에 이르기까지 -60 dBc의 2차 및 3차 하모닉 성능을 획득할 수 있다.
상보형 금속 산화막 반도체(CMOS), 스위치, 안테나, 송신(Tx), 수신(Rx), 누설전류, 삽입손실, 아이솔레이션, 파워, 하모닉, 외부 컴포넌트, 캐패시터

Description

다중 스택 구조에서 바디 스위칭 및 외부 컴포넌트를 이용한 고출력 상보형 금속 산화막 반도체 안테나 스위치{HIGH POWER COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) ANTENNA SWITCHES USING BODY SWITCHTING AND EXTERNAL COMPONENT IN MULTISTACKING STRUCTURE}
본 발명은 일반적으로 안테나 스위치에 관한 것으로, 더욱 상세하게는 상보형 금속 산화막 반도체(CMOS: Complementary Metal Oxide Semiconductor) 안테나 스위치에 관한 것이다.
지난 10여 년간, 무선 통신 산업은 비약적인 발전을 이루었으며, 이러한 발전은 집적회로(IC) 산업의 발전을 가속화시켜 왔다. 특히, IC 산업에서, 저잡음 증폭기(LNA), 믹서 및 전압제어 발진기(VCO)와 같은 많은 무선 애플리케이션 시스템이 CMOS 기술에 접목되었다. 두 가지 중요한 무선 애플리케이션 부품인 전력 증폭기(PA)와 무선 주파수(RF) 스위치는 아직까지 CMOS 기술에 상업적으로 접목되지 못하고 있다.
그러나, IC 산업 연구는 CMOS 기술에 전력 증폭기를 접목시키는데 빠른 행보 를 보이고 있다. 예를 들어, 최근의 연구는 CMOS 전력 증폭기가 무선 통신용으로 적합함을 보이고 있으며 약 2 W까지의 큰 전력을 제공할 수 있음을 보이고 있다. 따라서, 전력 증폭기가 CMOS 기술에 접목됨에 따라 CMOS 기술이 적용된 RF 스위치에 대한 요구가 증가하고 있다.
그러나, 현재 CMOS 기술은 RF 스위치에 대한 애플리케이션에 많은 어려움을 나타내고 있다. 특히, p-n 접합, 핫캐리어 효과(hot carrier effect)로 인한 전자의 낮은 이동도 및 낮은 브레이크다운(breakdown) 전압이 원인이 되는 손실성 기판을 갖는 CMOS 물성은, 다중 대역 동작, 높은 전력 레벨 및/또는 다른 디바이스 및 회로와의 집적화를 필요로 하는 RF 스위치에 CMOS 기술이 사용되는 것을 제약하고 있다.
본 발명은, 다중 대역 동작, 높은 전력 레벨, 낮은 삽입 손실 및 충분한 아이솔레이션을 제공할 수 있는 CMOS RF 안테나 스위치 시스템, 방법 및 장치를 제공하는 것을 기술적 과제로 한다.
본 발명의 일실시형태는 CMOS SPDT 스위치라 불리는 CMOS 무선주파수(RF: Radio Frequency) 스위치를 제공한다. 본 발명의 일실시형태에 따른 CMOS RF 스위치는, 0.18 ㎛ 공정을 이용하여 제조될 수 있으나, 본 발명의 범위 내에서 다른 공정이 사용될 수도 있다. CMOS RF 스위치의 다중 대역 동작(예를 들어, 약 900 ㎒, 1.9 ㎓, 2.1 ㎓)에서 높은 전력 처리 용량을 제공하기 위해, 기판 바디 스위칭(substrate body switching)을 갖는 다중 스택된(multi-stacked) 트랜지스터가 수신 스위치에 적용될 수 있다. 본 발명의 일실시형태에 따른 CMOS RF 스위치는 다중 대역(예를 들어, 약 900 ㎒, 1.9 ㎓, 2.1 ㎓)의 수신(Rx) 모드에서 낮은 삽입 손실뿐만 아니라 송신(Tx) 모드에서 더 높은 전력 차단 성능 및 수신 스위치(receiver switch)로의 더 적은 누설전류를 제공할 수 있다.
본 발명의 일실시형태에 따르면 CMOS 안테나 스위치가 제공된다. 상기 CMOS 안테나 스위치는 복수의 무선 주파수 대역에서 동작하는 안테나와, 상기 안테나와 통신하는 송신 스위치, 및 상기 안테나와 통신하는 수신 스위치를 포함할 수 있다. 상기 수신 스위치는 복수의 트랜지스터들을 포함할 수 있다. 또한, 상기 CMOS 안테나 스위치는 상기 복수의 트랜지스터들 중 제1 소스 및 제1 게이트를 갖는 제1 트랜지스터 및 제2 게이트, 제2 드레인 및 제2 바디 기판(body substrate)을 갖는 제2 트랜지스터에 각각 제공되는 제1 외부 컴포넌트 및 제2 외부 컴포넌트를 포함할 수 있다. 상기 제1 외부 컴포넌트는 상기 제1 소스 및 제1 게이트를 연결하고, 상기 제2 외부 컴포넌트는 제2 게이트 및 제2 드레인을 연결하며, 상기 제2 바디 기판은 저항(resistance) 및 접지 중 하나에 선택적으로 연결될 수 있다.
본 발명의 다른 실시형태에 따르면, CMOS 안테나 스위치 제공 방법이 개시된다. 상기 방법은, 복수의 RF 대역에서 동작하는 안테나를 제공하는 단계와, 상기 안테나에 송신 스위치 및 복수의 트랜지스터를 갖는 수신 스위치를 전기적으로 연결하는 단계, 및 상기 복수의 트랜지스터들 중 제1 소스 및 제1 게이트를 갖는 제1 트랜지스터에 제1 외부 컴포넌트를 제공하는 단계를 포함한다. 상기 제1 외부 컴포넌트는 상기 제1 소스와 제1 게이트를 연결한다. 또한, 상기 방법은, 상기 복수의 트랜지스터들 중 제2 게이트, 제2 드레인 및 제2 바디 기판을 갖는 제2 트랜지스터에 제2 외부 컴포넌트를 제공하는 단계를 더 포함한다. 상기 제2 외부 컴포넌트는 상기 제2 게이트와 상기 제2 드레인을 연결하고, 상기 제2 바디 기판은 저항 및 접지 중 하나에 선택적으로 연결될 수 있다.
본 발명의 또 다른 실시형태에 따르면, CMOS 안테나 스위치가 제공된다. 상기 CMOS 안테나 스위치는 복수의 무선 주파수 대역에서 동작하는 안테나와, 상기 안테나와 통신하는 송신 스위치, 및 상기 안테나와 통신하는 수신 스위치를 포함할 수 있다. 상기 수신 스위치는, 제1 소스 및 제1 게이트를 갖는 제1 트랜지스터와, 제2 게이트, 제2 드레인 및 제2 바디 기판을 갖는 제2 트랜지스터를 포함하는 복수의 트랜지스터들을 포함한다. 또한, 상기 CMOS 안테나 스위치는 상기 제1 소스와 상기 제1 게이트를 전기적으로 연결하는 수단, 상기 제2 게이트와 상기 제2 드레인을 전기적으로 연결하는 수단 및 상기 제2 바디 기체를 저항 및 접지 중 하나에 선택적으로 연결하는 수단을 포함할 수 있다.
본 발명에 따르면, CMOS 안테나 스위치의 수신 스위치가 스택된 복수의 트랜지스터를 포함함으로써 안테나 포트에서의 큰 전압 스윙에 대해 각 트랜지스터로 전압 부담을 분산할 수 있다. 또한, 본 발명에 따르면, 바디 스위칭 기법을 적용함으로써 오프 상태인 수신 스위치의 오프 상태 임피던스를 최대화하고 누설전류를 감소시킬 수 있다. 또한, 본 발명에 따르면, 외부 캐패시터와 같은 외부 컴포넌트들이 수신 스위치의 스택된 트랜지스터의 소스와 게이트 사이 또는 드레인과 게이트 사이에 부가됨으로써 오프 상태의 수신 스위치가 안테나 포트에서의 음의 또는 양의 전압 스윙이 발생하는 동안 턴온되는 것을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 기술할 것이다. 이하의 설명에서 본 발명의 모든 실시형태가 개시되는 것은 아니다. 본 발명은 매우 다양한 형태로 구현될 수 있으며, 여기에 개시되는 실시형태에 한정되는 것으로 해석되어서는 안 된다. 본 실시형태들은 출원을 위한 법적 요구사항들을 충족시키기 위해 제공되는 것이다. 동일한 구성요소에는 전체적으로 동일한 참조부호가 사용된다.
본 발명의 일실시형태는 CMOS SPDT 스위치라 불리는 상보형 금속 산화막 반도체(CMOS) 무선 주파수(RF) 안테나 스위치를 제공한다. 본 발명의 일실시형태에 따른 CMOS RF 안테나 스위치는 하나 또는 그 이상의 다중 대역 동작, 높은 전력 레벨의 처리 및 다른 디바이스 및 회로와의 집적화를 제공할 수 있다. 상기 수신 스위치는 다중 스택 구조로 하나 또는 그 이상의 스위칭 기판 바디 및 드레인-게이트 및 소스-게이트 사이에 배치되는 캐패시터와 같은 외부 컴포넌트를 사용할 수 있다. 더하여, 송신 스위치는, 이하에 더욱 상세하게 설명되는 것과 같이 기판 바디 조정 기술(substrate body tuning technique)을 사용할 수 있다.
Ⅰ. CMOS RF 안테나 스위치의 제1 실시형태
도 1a 내지 1c를 참조하여, 본 발명의 일실시형태에 따른 CMOS RF 안테나 스위치를 설명한다. 도 1a 내지 1c에는 CMOS RF 안테나 스위치의 특정 실시형태가 도시되는 것이며, 도시된 CMOS RF 안테나 스위치의 다른 변형이 본 발명의 범위 내에서 이용될 수 있다.
도 1a는 본 발명의 일실시형태에 따른 간략한 CMOS RF 안테나 스위치 및 그 동작을 도시한다. 본 발명의 일실시형태에 따른 CMOS RF 안테나 스위치는 송신 스위치(102) 및 수신 스위치(104)를 포함할 수 있다. 더하여, 상기 CMOS RF 안테나 스위치는, 상기 송신 스위치(102) 및 수신 스위치(104) 중 적어도 하나와 통신하는 안테나(100)를 포함할 수 있다. 본 발명의 일실시형태에 따르면, 안테나(100)는 하나의 다중모드(예를 들어, Rx 및 Tx), 다중대역 안테나일 수 있으나, 본 발명의 다른 실시형태에서는 복수의 구분된 안테나들이 사용될 수도 있다. 본 발명의 일실시형태에 따르면, 상기 수신 스위치(104)는 캐스케이드된(cascaded) 또는 스택된(stacked) 트랜지스터(108, 110, 112 및 106)를 포함할 수 있으며, 상기 트랜지스터들은 상보형 금속 산화막 반도체(CMOS) 트랜지스터일 수 있다. 트랜지스터(108)는 소스(108a), 게이트(108b), 드레인(108c) 및 바디 기판(108d)을 포함할 수 있다. 트랜지스터(110)은 소스(110a), 게이트(110b), 드레인(110c) 및 바디 기판(110d)을 포함할 수 있다. 트랜지스터(112)은 소스(112a), 게이트(112b), 드레인(112c) 및 바디 기판(112d)을 포함할 수 있다. 트랜지스터(106)은 소스(106a), 게이트(106b), 드레인(106c) 및 바디 기판(미도시)을 포함할 수 있다.
트랜지스터(108)은 트랜지스터(110)의 소스(110a)에 연결된 드레인(108c)을 갖는다. 더하여, 트랜지스터(110)은 트랜지스터(112)의 소스(112a)에 연결된 드레인(110c)을 갖는다. 트랜지스터(112)의 드레인(112c)은 안테나(100)로부터 수신된 신호를 처리하기 위한 수신(Rx) 블록에 연결될 수 있다. 더하여, 트랜지스터(112)의 바디 기판(112a)은 트랜지스터(106)의 소스(106a)에 연결될 수 있다. 트랜지스터(106)의 드레인(106c)은 접지에 연결될 수 있다. 이하에서 더욱 상세하게 설명되 는 것과 같이, 바디 스위칭 기술의 일례에 따르면, 트랜지스터(112)에 대해 기판 바디 스위치로서 동작할 수 있는 적어도 하나의 트랜지스터(106)가 기판 바디(112d)에 제공될 수 있다. 특히, 송신(Tx) 모드 또는 수신(Rx) 모드가 동작함에 따라 적어도 하나의 트랜지스터(106)가 각각 온(ON) 상태 또는 오프(OFF) 상태로 스위칭 될 수 있다. 이하에서 더욱 상세하게 설명되는 바와 같이, 본 발명의 일실시형태에 따르면, 도 1a의 수신 스위치(104)는, 오프 상태일 경우 도 1b에 도시된 것과 같은 등가회로 및 온 상태일 경우 도 1c에 도시된 것과 같은 등가회로를 나타낼 수 있다.
A. 송신(Tx) 모드
도 1b는, 본 발명의 일실시형태에 따른, 오프(예를 들어, 불능(disable), 차단(block)) 상태인 경수 수신 스위치의 등가회로를 도시한다. 도 1b에서, 송신 스위치(102)로부터 아이솔레이션(isolation)을 제공하기 위해, 수신 스위치(104)는 오프 상태가 될 수 있다. 수신 스위치(104)가 오프 상태와 됨과 함께, 송신 신호가 송신(Tx) 블록으로부터 안테나(100)로 제공될 수 있다. 도 1b에 도시된 바와 같이, 수신 스위치(104)가 오프 상태일 때, 스택된(stacked) 트랜지스터(108, 110, 112)는 오프 상태(예를 들어, 개방(opened))가 되고, 이로 인해 높은 임피던스를 제공한다. 스택된 트랜지스터(106)는 온 상태(예를 들어, 단락(closed))(114)가 될 수 있으며, 이로 인해 트랜지스터(112)의 기판 바디(112d)가 접지에 접속되고 소스(112a)에서 드레인(112c)으로 흐르는 누설 전류를 위한 신호 경로를 감소시킨다.
도 1b에 도시된 구조에서, 송신(Tx) 신호의 전력은 최대화될 수 있다(그리고 송신 블록의 전력 처리 용량을 최대화할 수 있다). 송신 스위치(102)의 전력 처리 용량(power handling capability)은, 수신 스위치(104)의 캐스케이드된 스위치(108, 110 및 112)의 소스-드레인 브레이크다운 전압뿐만 아니라 오프 상태의 수신 스위치(104)로 흐르는 누설 전류를 제어함으로써 결정될 수 있다. 따라서, 송신 스위치(102)의 최대 송신 전력은 수신 스위치(104)의 특성에 의존할 수 있다.
송신(Tx) 스위치(102)의 전력 처리 용량을 증가시키기 위해, 다중 스택된 트랜지스터(108, 110, 112)의 수를 증가시켜 각 트랜지스터(108, 110, 112)의 브레이크다운 부담(breakdown burden)을 감소시키는 것이 바람직하다. 예를 들어, 본 발명의 다른 실시형태에 따르면, 셋 이상의 트랜지스터가 캐스케이드될 수 있다. 더하여, 안테나(100)로부터의 최종 트랜지스터(112)가 수신 스위치(104)에서의 누설전류를 제어하는 것이 바람직하다. 수신(Rx) 경로에서 오프 상태의 스위치(108, 110, 112)로의 누설전류가 최소화되면, 송신(Tx) 블럭으로부터 안테나(100)로 최대 전력이 전달될 수 있다. 전술한 바와 같이, 접지와 트랜지스터(112)의 바디 기판(112d) 사이에 연결된 바디 스위칭 트랜지스터(106)는 수신 스위치(104)에서 누설전류를 제어하는데 사용될 수 있다. 더욱 상세하게, 바디 스위칭 트랜지스터(106)가 온 상태(114)가 됨으로써, 안테나(110)로부터 Rx 블록으로의 최종 트랜지스터(112)의 기판 바디(112d)가 접지될 수 있으며, 이로 인해 소스(112a)로부터 드레인(112c)으로 흐르는 누설전류를 위한 신호경로가 감소하게 된다.
계속, 도 1b를 참조하면, 상기 수신 스위치(104)가 오프(OFF) 위치에 있을 때, 스택된 트랜지스터(108, 110)는 바디-플로팅(body-floating) 트랜지스터가 되 는 반면 스택된 트랜지스터(112)는 바디-접지된(body-grounded) 트랜지스터가 될 수 있다. 도 2a는 본 발명의 일실시형태에 따라, 도 1b에 도시된 트랜지스터(108, 110)와 같이 오프 상태(200)에서 바디-플로팅 트랜지스터의 등가 럼프 모델을 도시한다. 도 2b는 본 발명의 일실시형태에 따라, 도 1b의 트랜지스터(112)와 같이 오프 상태에서 바디-접지된 트랜지스터의 등가 럼프 모델을 도시한다. 본 발명의 일실시형태에 따르면, 도 2a 및 2b에 도시된 등가 모델들은 캐패시터(212, 214, 216, 218) 및 p-n 접합 다이오드(204, 206)를 포함한다.
수신 스위치(104)에 의해 안테나(100)에서 전압 스윙(voltage swing)이 수신될 때, 이 전압 스윙은 스택된 트랜지스터(108, 110 및 112) 사이에 분할된다. 따라서, 최종 트랜지스터(112)는 안테나에서의 전체 전압 스윙의 단지 1/3의 영향을 받으며, 이로 인해 트랜지스터(112)의 소스-드레인 브레이크다운 전압(breakdown voltage)의 발생 확률을 감소시킨다. 그러나, 본 발명의 다른 실시형태에 따라 스택된 트랜지스터(108, 110, 112)의 부담을 감소시키기 위해 추가적인 선행 트랜지스터가 제공된다면, 최종 트랜지스터(112)에서의 전압 스윙은 변경될 수 있으며 더 작을 수 있다.
도 2a에 도시된 바와 같이, 트랜지스터(108, 110)는 바디 플로팅 트랜지스터일 수 있다. 그러나, 수신(Rx) 블록으로 향하는 누설전류를 감소시키고 안테나(100)로 송신(Tx) 블록의 전력 처리를 최대화하기 위해, 기판 바디(112d)를 접지에 연결하도록 바디 스위칭 트랜지스터(106) 중 하나 또는 모두가 온 위치(114)가 될 수 있다. 따라서, 도 2b에 도시된 것과 같이 트랜지스터(112)는 바디-접지된 트 랜지스터일 수 있으며, 이를 통해 소스(112a)로부터 드레인(112c)으로 흐르는 누설전류에 대한 신호 경로를 감소시킬 수 있다.
음의(negative) 전압 스윙이 수신 스위치(104)에 인가될 때, 트랜지스터(112)의 p-n 접합 다이오드(204, 206)는, p-n 접합 다이오드(204, 206)를 통과하는 전류에 의해 누설전류가 발생할 수 있도록 턴온될 수 있다. 턴온된 p-n 접합 다이오드(204, 206)는, 안테나(100)에 대한 송신 블록의 전력 처리 용량이 제한될 수 있도록 음의 전압 스윙을 클리핑(clipping)할 수 있다. 그러나, 트랜지스터(112)의 소스(112a)에서 전압 레벨이 p-n 접합 다이오드(204)의 턴온 전압에 의해 고정되므로, 오프 상태에서 디바이스(112)의 채널 형성에 의해 생성된 이 누설전류는 예방될 수 있다. 즉, 오프 상태인 최종 트랜지스터(112), 즉 p-n 접합 다이오드(204, 206)가 안테나(100)에서의 전압 스윙의 단지 1/3의 영향을 받을 수 있도록, 오프 상태에서 다중-스택된 트랜지스터(108, 110, 및 112)는 안테나 단에서의 전압 스윙을 분할할 수 있다. 따라서, 안테나 단에서의 전체 전압 스윙은 최종 트랜지스터(112)의 p-n 접합 다이오드(204, 206)을 턴온시키기에 충분하지 못할 수 있다.
B. 수신 모드
도 1c는 본 발명의 일실시형태에 따른, 온(작동(enable), 수신(receive)) 상태에서의 수신 스위치(104)의 등가회로를 도시한다. 도 1c에서, 수신(Rx) 블록이 안테나(100)로부터 신호를 수신하기 위해 수신 스위치(104)는 온 상태가 될 수 있다. 수신 스위치(104)가 온 상태일 때, 송신 스위치(102)는 수신 스위치(104)로부터 송신스위치(102)를 아이솔레이션 하기 위해 오프(불능, 차단) 상태가 될 수 있 다. 도 1c에 도시된 바와 같이, 수신 스위치(104)가 온 상태일 때, 스택된 트랜지스터(106)은 오프 상태일 수 있으며, 이로 인해 트랜지스터(112)의 바디 기판(112d)과 접지 사이에 등가저항을 제공하게 된다(바디 플로팅). 이러한 방법으로, 안테나(100)으로부터 수신(Rx) 블록으로의 수신(Rx) 경로에서 삽입손실을 최소화할 수 있다.
도 3는, 본 발명의 일실시형태에 따른, 온 상태(300)에서 바디 플로팅 트랜지스터의 등가 럼프 모델을 도시한 것이다. 전술한 바와 같이, 도 3의 등가 럼프 모델에 의해 도시된 것처럼, 트랜지스터(106)는 오프 상태(116)로 제공될 수 있다. 도 3에서, 트랜지스터(112)의 사이즈가 증가할수록, 기생 캐패시터(304, 306, 308 및 310)은 온 상태(300)에서 다른 신호 경로를 제공할 수 있다. 더욱 상세하게, 도 3의 온 상태의 트랜지스터는 신호경로로서 온-저항(ON-resistor)(302), 게이트-드레인 캐패시터(308), 게이트-소스 캐패시터(310), 드레인-바디 캐패시터(304) 및 바디-소스 캐패시터(306)를 포함할 수 있다. 바디 기판이 접지되면, 캐패시터(304, 306)를 통과하는 신호경로 중 하나는 제거될 수 있으며, 이를 통해 삽입손실을 증가시킬 수 있다. 따라서, 수신 스위치(104)가 온 상태일 때, 삽입 손실을 최소화하기 위해 최종 트랜지스터(112)는 바디 플로팅 상태(예를 들어, 트랜지스터(106)가 온 상태(116))가 될 필요가 있다.
Ⅱ. CMOS RF 안테나 스위치의 제2 실시형태
이하, 도 4a 내지 6을 참조하여 추가적인 전력 처리 용량을 갖는 CMOS RF 안 테나 스위치의 다른 실시형태를 설명한다. 일반적으로, 향상된 전력 처리 용량을 갖는 상기 CMOS RF 안테나 스위치는 CMOS 안테나 스위치의 전력 처리를 향상하기 위해 캐패시터와 같은 외부 컴포넌트를 포함할 수 있다.
도 4a를 참조하면, CMOS RF 안테나 스위치는 송신 스위치(402)와 수신 스위치(404)를 포함할 수 있다. 더하여, 안테나(400)는 송신 스위치(402) 및 수신 스위치(404) 중 적어도 하나와 통신하도록 제공될 수 있다. 본 발명의 일실시형태에 따르면, 수신 스위치(404)는 스택된(stacked) 트랜지스터(408, 410, 412, 406)를 포함할 수 있으며, 상기 스택된 트랜지스터(408, 410, 412, 406)는 상보형 금속 산화막 반도체(CMOS) 트랜지스터일 수 있다. 수신 스위치(404)는 캐패시터(418, 420)를 더 포함할 수 있다. 트랜지스터(408)는 소스(408a), 게이트(408b), 드레인(408c) 및 바디 기판(408d)을 포함할 수 있다. 트랜지스터(410)는 소스(410a), 게이트(410b), 드레인(410c) 및 바디 기판(410d)을 포함할 수 있다. 트랜지스터(412)는 소스(412a), 게이트(412b), 드레인(412c) 및 바디 기판(412d)을 포함할 수 있다. 트랜지스터(406)는 소스(406a), 게이트(406b), 드레인(406c) 및 바디 기판(미도시)을 포함할 수 있다.
도 4a에 도시된 바와 같이, 캐패시터(418)와 같은 외부 컴포넌트가 트랜지스터(408)의 소스(408a) 및 게이트(408d) 사이에 제공될 수 있다. 이와 유사하게, 트랜지스터(408)의 소스(408a)(또는 드레인(408c))는 그 바디 기판(408d)에 연결될 수 있다. 트랜지스터(408)의 드레인(408c)은 트랜지스터(410)의 소스(410a)에 연결될 수 있다. 더하여, 트랜지스터(410)의 소스(410a)(또는 드레인(410c))은 그 바디 기판(410d)에 연결될 수 있다. 트랜지스터(410)의 드레인(401c)은 트랜지스터(412)의 소스(412a)에 연결될 수 있다. 캐패시터(420)와 같은 다른 외부 컴포넌트가 트랜지스터(412)의 게이트(412b)와 드레인(412c) 사이에 배치될 수 있다. 더하여, 트랜지스터(412)의 바디 기판(412d)은 트랜지스터(406)의 소스(406a)에 연결될 수 있다. 트랜지스터(406)의 드레인(406c)은 접지에 연결될 수 있다. 트랜지스터(406)는 트랜지스터(412)의 기판 바디 스위치로서 동작할 수 있다.
A. 송신(Tx) 모드
도 4b는 본 발명의 일실시형태에 따른, 오프(OFF)(예를 들어, 불능(disable), 차단(block) 등) 상태의 수신 스위치(404)의 등가 회로를 도시한다. 도 4b에서, 수신 스위치(404)는 송신 스위치(402)로부터의 아이솔레이션(isolation)을 제공하기 위해 오프 상태가 될 수 있다. 수신 스위치(404)가 오프 상태일 때, 송신 신호가 송신 블록에서 안테나(400)로 제공될 수 있다. 도 4b에 도시된 바와 같이, 수신 스위치(404)가 오프 상태일 때, 스택된 트랜지스터(408, 410, 412)는 오프 상태(예를 들어, 개방(open))가 될 수 있으며, 이로 인해 높은 임피던스를 제공할 수 있다. 스택된 트랜지스터(406)은 온상태(예를 들어, 단락(close))(414)가 될 수 있으며, 이로써 트랜지스터(412)의 바디 기판(412d)을 접지에 연결하고, 소스(412a)에서 드레인(412c)으로 이동하는 누설전류의 신호 경로를 감소시킬 수 있다.
송신 스위치(402)의 전력 처리 용량은 오프 상태의 수신 스위치(404)의 성능에 의존한다. 안테나(400) 포트에서 큰 전압 스윙을 허용하는 것과, 오프 상태의 수신 스위치(404)가 높은 임피던스를 유지하는 것과, 음의 전압 스윙에 대해 수신 스위치(404) 내 기판 접합 다이오드를 비활성화시키는 것은 CMOS 안테나 스위치의 높은 전력 처리 용량을 제공할 수 있다.
본 발명의 일실시형태에 따르면, 안테나(400) 포트에서의 큰 전압 스윙은, 수신 스위치(404) 용으로 제공된 스택된 트랜지스터(408, 410, 412)를 사용함으로서 부분적으로 해소될 수 있다. 즉, 큰 전압 스윙이 스택된 트랜지스터들(408, 410, 412) 간에 분배될 수 있다. 본 발명의 범위 내에서 셋 이상 스택된 트랜지스터가 사용될 수도 있다. 이와 유사하게, 오프 상태의 스위치(404)의 임피던스는 전술한 바디 스위칭 기법을 사용함으로써 개선될 수 있다. 특히, 바디 스위칭 기법과 함께, 트랜지스터(406)는 온 상태로 제공될 수 있으며, 이로 인해 트랜지스터(412)의 바디 기판(412d)이 접지에 연결될 수 있고 소스(412a)에서 드레인(412c)으로 이동하는 누설전류의 신호 경로가 감소될 수 있다.
음의 포트에서 나타나는 음의 전압 스윙에 대해, CMOS RF 안테나 스위치는, 오프 상태에서 트랜지스터(예를 들어, 트랜지스터(408, 412)의 채널 형성을 방지함으로써 누설전류를 감소시키도록 캐패시터(418, 420)와 같은 외부 컴포넌트를 사용할 수 있다. 오프 상태의 수신 스위치(404)에서 누설전류를 감소시키기 위해 캐패시터(418, 420)와 같은 외부 컴포넌트를 사용하는 기술에 대해 도 5 및 도 6을 참조하여 더욱 상세하게 설명한다.
도 5는 본 발명의 일실시형태에 따른, 도 4b의 다중 스택 구조의 수신 스위치(404)의 등가 럼프 모델을 도시한다. 도 5에서, 등가 럼프 모델이 오프 상태인 트랜지스터(408, 410, 412)와 온 상태인 트랜지스터(406)에 대해 제공된다. 도 5에 도시된 바와 같이, 트랜지스터(408)에 대한 등가 럼프 모델은 캐패시터(502a, 504a, 506a) 및 p-n 접합 다이오드(508a)를 포함할 수 있다. 트랜지스터(410)에 대한 등가 럼프 모델은 캐패시터(502b, 504b, 506b) 및 p-n 접합 다이오드(508b)를 포함할 수 있다. 이와 유사하게, 트랜지스터(412)에 대한 등가 럼프 모델은 캐패시터(502c, 504c, 506c, 510) 및 p-n 접합 다이오드(508c, 512)를 포함할 수 있다.
본 발명의 일실시형태에 따르면, 오프 상태의트랜지스터(408, 410, 412)에 대한 캐패시터(502a-c, 504a-c, 506a-c)의 캐패시턴스는, 인가되는 전압 스윙에 따라 변동된다. 더하여, 캐패시터(418, 420)와 같은 외부 컴포넌트를 사용하지 않는 경우, 오프 상태의 트랜지스터(408, 410, 412)는 안테나(400) 포트에서의 전체 전압 스윙에 대해 실제 오프 상태를 유지할 수 없다. 즉, 고전력 신호가 송신 스위치(402)에서 안테나(400) 포트로 전달될 때, 오프 상태의 스위치 트랜지스터(408, 410, 412)는 안테나(400) 포트에서 큰 전압 스윙을 겪게 된다. 이러한 상황에서, 오프 상태 트랜지스터(408, 410, 412)는 턴온 될 수 있으며, 이로 인해 불필요한 누설전류가 수신 스위치(404)로 유입되기 시작한다. 이 불필요한 누설전류는 수신 신호의 성능을 악화시킬 뿐만 아니라 수신 블록 내의 저잡음 증폭기(LNA) 및 믹서(mixer)를 파손시킬 수 있다. 그러나, 도 6을 참조하여 후술되는 바와 같이, 캐패시터(418, 420)와 같은 외부 컴포넌트들을 사용함으로써, 오프 상태의 트랜지스터(408, 410, 412) 중 하나 또는 그 이상이 턴온 되는 것을 방지할 수 있다.
도 6은 본 발명의 일실시형태에 따른, 오프 상태 트랜지스터(408, 410)가 같 은 오프 상태 CMOS 트랜지스터(600)의 등가 회로를 도시한다. 오프 상태 트랜지스터(600)는 게이트-드레인 캐패시터(Cgd)(602), 게이트-소스 캐패시터(Cgs)(604), 바디-소스 캐패시터(Cbs)(606) 및 바디-드레인 캐패시터(Cbd)(608)와 같은 기생 캐패시터를 이용하여 나타낼 수 있다. 본 발명의 일실시형태에 따르면, 오프 상태 CMOS 트랜지스터(600)는 오프 상태를 유지하기 위해 게이트, 드레인 및 소스에 제로 바이어스(zero bias)(614)를 요구한다. 소신호(small signal)(616) 전압 스윙이 드레인에 인가될 때, 오프 상태 트랜지스터(600)가 턴온 되지 않도록 소스 및 드레인은 대략 제로 바이어스로 남아 있게 된다. 그러나, 큰 신호(large signal)(618) 전압 스윙이 드레인에 인가되면, 대신호(618) 전압 스윙의 음의 주기(620)는 드레인이 게이트보다 더 낮은 전위를 갖게 하여, 전류(624)가 소스에서 드레인으로 흐르게 된다. 대신호(618) 전압 스윙의 양의 주기(622) 동안, 게이트의 전위는 게이트-드레인 캐패시터(Cgd)(602) 및 게이트-소스 캐패시터(Cgs)의 캐패시턴스에 기반하여
Figure 112008064507824-pat00001
와 같이 결정될 수 있다. 상기 게이트에서의 전위가 결정되는 것과 함께, 전류(626)가 드레인에서 소스로 흐른다.
본 발명의 일실시형태에 따르면, 외부 캐패시터(418, 420)과 같은 외부 컴포넌트는, 전압 스윙의 음의 주기(620) 및 양의 주기(622) 동안 불필요한 전류(624, 626)의 발생을 방지하는데 사용될 수 있다. 특히, 본 발명의 일실시형태에 따르면, 외부 캐패시터(420)와 같은 외부 컴포넌트가 게이트 및 드레인 사이에 연결되어 게 이트의 전위가 드레인의 전위와 거의 동일해질 수 있으며, 이로써 오프 상태의 트랜지스터(600)는 전압 스윙의 음의 주기(620) 동안 턴온되지 않게 된다. 이와 유사하게, 외부 캐패시터(418)과 같은 외부 컴포넌트가 게이트 및 소스 사이에 연결되어 게이트의 전위가 소스의 전위와 거의 동일해질 수 있으며, 이로써 오프 상태의 트랜지스터(600)는 전압 스윙의 양의 주기 동안 턴온되지 않게 된다. 따라서, 외부 캐패시터(418, 420)과 같은 외부 컴포넌트들을 사용함으로써, 본 발명의 일실시형태에 따른 수신 스위치(404)는, 안테나(400) 포트로부터 드레인에서의 전압 스윙의 음의 주기(620) 및 양의 주기(622) 모두의 경우에 요구되는 이러한 상충되는 요구를 해소할 수 있다.
요약하면, 오프 상태에서 수신 스위치(404)는, 안테나(400) 포트에서의 큰 전압 스윙에 대해 각 트랜지스터로 전압 부담을 분산하기 위해 스택된 트랜지스터(408, 410, 412)를 포함할 수 있다. 더하여, 오프 상태 수신 스위치(404)는 오프 상태 임피던스를 최대화 하고 누설전류를 감소시키기 위해 스택된 트랜지스터(412)에 대해 바디 스위칭 기법(406)을 사용할 수 있다. 최종적으로, 외부 캐패시터(418, 420)와 같은 외부 컴포넌트들이 소스와 게이트 사이 또는 드레인과 게이트 사이에 부가됨으로써 오프 상태 수신 스위치(404)가 안테나(400) 포트에서의 음의 또는 양의 전압 스윙이 발생하는 동안 턴온되는 것을 방지할 수 있다.
B. 수신(Rx) 모드
도 4c는 본 발명의 일실시형태에 따른 온 상태에서의 수신 스위치(404)의 등가회로를 도시한다. 도 4c에 따르면, 수신 스위치(404)는, 수신(Rx) 블록이 안테 나(400)로부터 신호를 수신할 수 있도록 온 상태가 될 수 있다. 온 상태의 수신 스위치(404)와 함께, 송신 스위치(402)는 수신 스위치(404)로부터 송신 스위치(402)를 아이솔레이션하기 위해 오프(예를 들어, 불능, 차단) 상태가 될 수 있다. 도 4c에 도시된 바와 같이, 수신 스위치(404)가 온 상태일 때, 스택된 트랜지스터(406)는 오프 상태(416)이 될 수 있으며, 이로 인해 트랜지스터(412)의 바디 기판(112d)과 접지 사이에 등가 저항을 제공하게 된다(즉, 바디 플로팅). 이러한 방법을 통해, 안테나(400)로부터 수신 블록까지의 수신 경로에서의 삽입 손실이 최소화될 수 있다.
C. 캐패시턴스/임피던스의 변동
도 7은 드레인에서의 입력 전력 증가에 따른 다중 스택 구조의 전체 캐패시턴스의 변동을 도시한다. 기생 캐패시터값(예를 들어, Cgd(602), Cgs(604), Cbs(606) 및 Cbd(608))은 트랜지스터의 온/오프 상태에 따라 변동될 수 있다. 수신 스위치의 오프 상태 트랜지스터가 드레인에 공급되는 큰 전압 스윙에 의해 턴온되기 시작하면, 그에 따라 오프 상태 트랜지스터의 전체 캐패시턴스값이 증가할 수 있다. 도 7의 캐패시턴스(702)로 나타난 바와 같이, 도 4의 캐패시터(418, 420)과 같은 외부 컴포넌트를 사용하지 않고 도 1b에 도시된 것과 같이 바디 스위칭만을 적용한 수신 스위치는 높은 입력 전력에서 높은 캐패시턴스(702)를 가질 수 있다. 이 높은 캐패시턴스(702)는 수신 스위치 내의 오프 상태 트랜지스터가 의도하지 않음에도 턴온될 수 있음을 나타낸다. 대조적으로, 도 4b에 도시된 것과 같이 바디 스위칭 및 캐 패시터(418, 420)와 같은 외부 컴포넌트를 모두 사용함으로써, 높은 입력 전력에도 낮은 캐패시턴스(704)가 확보될 수 있다. 따라서, 높은 입력 전력에서 낮은 캐패시턴스(704)는 오프 상태 트랜지스터가 높은 입력 전력에서도 오프상태를 유지함을 의미한다. 결론적으로, 바디 스위칭 기법과 외부 컴포넌트를 모두 사용한 오프 상태 다중 스택 수신 스위치는 바디 스위칭 기법만을 사용한 오프 상태 다중 스택 수신 스위치보다 더 안정적일 수 있다.
도 8a 및 8b는 바디 스위칭 기법만 사용한 다중 스택 수신 스위치와 바디 스위칭 기법 및 캐패시터(418, 420)와 같은 외부 컴포넌트를 모두 사용한 수신 스위치 사이의 오프 상태 임피던스 차이를 도시한다. 오프 상태 수신 스위치의 오프 상태 임피던스 변동은 동작 주파수 및 입력 전력의 레벨에 의존한다. 특히, 동작 주파수는 오프 상태 트랜지스터의 기생 캐패시터(602, 604, 608, 610)의 임피던스를 변화시킨다. 수신 스위치의 오프 상태 임피던스의 변동은 송신 스위치에서의 전력 처리 용량 및 하모닉 성능에 영향을 미친다. 도 8a는, 고정된 입력 전력을 갖는 넓은 범위의 주파수에 의해 수행된 소신호 시뮬레이션에 기반한 오프 상태 임피던스를 도시한다. 도 8a에 도시된 바와 같이, 소신호 시뮬레이션에서 바디 스위칭 기법만 사용한 수신 스위치의 임피던스(802)는 바디 스위칭 기법 및 외부 컴포넌트를 모두 사용한 수신 스위치의 임피던스(804)와 유사하다. 그러나, 고정된 주파수에서 입력 전력을 변동시킨 대신호 시뮬레이션에서는 오프 상태 임피던스가 다르게 나타난다. 특히, 도 8b에 도시된 바와 같이, 바디 스위칭만 사용한 오프 상태 수신 스위치의 임피던스(806)는, 높은 압력 파워에서 바디 스위칭 및 외부 컴포넌트를 모 두 사용한 오프 상태 수신 스위치의 임피던스(808)보다 낮게 나타난다. 따라서, 바디 스위칭 및 외부 컴포넌트를 모두 이용한 수신 스위치가 더 높은 전력 처리 용량 및 더 우수한 하모닉 성능을 가진다.
Ⅲ. 시뮬레이션 결과
도 9는 본 발명의 일실시형태에 따른 다중 대역(예를 들어, 900 ㎒, 1.9 ㎓, 2.1㎓)에서의 누설전류에 대한 시뮬레이션 결과를 도시한다. 도 9에 도시된 바와 같이, 바디 스위칭만 사용한 다중 스택 수신 스위치의 누설전류(902)가, 바디 스위칭 및 외부 컴포넌트를 모두 사용한 다중 스택 수신 스위치의 누설전류(904)보다 현저하게 높게 나타난다.
도 10은 본 발명의 일실시형태에 따른 다중 대역 송신 스위치의 전력 처리 용량에 대한 시뮬레이션 결과를 도시한다. 도 10에 도시된 바와 같이, 바디 스위칭만 사용한 다중 스택 수신 스위치를 적용한 경우의 전력 처리 용량(1002)이, 바디 스위칭 및 외부 컴포넌트를 모두 사용한 다중 스택 수신 스위치를 적용한 경우의 전력 처리 용량(1004)보다 높은 입력 전력에서 현저하게 열악하게 나타난다.
도 11은 본 발명의 일실시형태에 따른 다중 대역 송신 스위치의 2차 하모닉 성능에 대한 시뮬레이션 결과를 도시한다. 도 11에 도시된 바와 같이, 바디 스위칭만 사용한 다중 스택 수신 스위치를 적용한 경우의 2차 하모닉 성능(1102)이, 바디 스위칭 및 외부 컴포넌트를 모두 사용한 다중 스택 수신 스위치를 적용한 경우의 2차 하모닉 성능(1104)보다 열악하게 나타난다.
도 12는 본 발명의 일실시형태에 따른 다중 대역 송신 스위치의 3차 하모닉 성능에 대한 시뮬레이션 결과를 도시한다. 도 12에 도시된 바와 같이, 바디 스위칭만 사용한 다중 스택 수신 스위치를 적용한 경우의 3차 하모닉 성능(1202)이, 바디 스위칭 및 외부 컴포넌트를 모두 사용한 다중 스택 수신 스위치를 적용한 경우의 3차 하모닉 성능(1204)보다 열악하게 나타난다.
전술한 설명 및 첨부 도면에 개시된 기술을 이용하여 본 발명의 속하는 기술 분야에서 통상의 기술을 가진 자는 본 발명의 많은 변형예와 다른 실시형태들을 도출해낼 수 있을 것이다. 따라서, 본 발명은 개시된 실시형태에 한정되는 것이 아니며, 본 발명의 변형예 및 다른 실시형태들은 이하 기재되는 특허 청구 범위 내에 포함되는 것으로 간주되어야 한다. 본 명세서에서 특정 용어들이 사용되었으나, 이는 일반적이고 설명을 위한 의미로 사용되었을 뿐이며 본 발명을 한정하기 위한 것이 아니다.
도 1a, 1b, 및 1c는 본 발명의 일실시형태에 따른 바디 스위칭 기법을 이용한 수신 스위치의 간략한 동작의 일례를 도시한 도면이다.
도 2a는 본 발명의 일실시형태에 따른, 오프(OFF) 상태에서 바디 플로팅(body floating) 트랜지스터의 등가 럼프 모델을 도시한 도면이다.
도 2b는 본 발명의 일실시형태에 따른, 오프 상태에서 바디 접지된 트랜지스터의 등가 럼프 모델을 도시한 도면이다.
도 3은 본 발명의 일실시형태에 따른, 온(ON) 상태에서 바디 플로팅 트랜지스터의 등가 럼프 모델을 도시한 도면이다.
도 4a, 4b 및 4c는 본 발명의 일실시형태에 따른 수신 스위치의 간략한 동작의 일례를 도시한 도면이다.
도 5는 본 발명의 일실시형태에 따른, 바디 스위칭 기법 및 캐패시터와 갖은 외부 컴포넌트를 이용한 수신 스위치의 다중 스택 구조에서 본 발명의 등가 럼프 모델을 도시한 도면이다.
도 6은 본 발명의 일실시형태에 따른, 고전력 신호가 인가될 때 오프 상태에서 스위치의 턴온(turn on) 메커니즘을 도시한 도면이다.
도 7은 본 발명의 일실시형태에 따른 수신 스위치의 시뮬레이션 결과로서, 입력 전력 레벨의 함수로 표현된 오프 상태의 캐패시턴스 항목을 도시한 도면이다.
도 8a는 본 발명의 일실시형태에 따른 수신 스위치의 시뮬레이션 결과로서, 오프상태의 임피던스 항목을 도시한 도면이다.
도 8b는 본 발명의 일실시형태에 따른 수신 스위치의 시뮬레이션 결과로서, 오프상태의 임피던스 항목을 도시한 도면이다.
도 9는 본 발명의 일실시형태에 따른 수신 스위치의 시뮬레이션 결과로서, 수신기로의 누설 전류 항목을 도시한 도면이다.
도 10은 본 발명의 일실시형태에 따른 송신 스위치의 시뮬레이션 결과로서, 전력 처리 용량 항목을 도시한 도면이다.
도 11은 본 발명의 일실시형태에 따른 송신 스위치의 시뮬레이션 결과로서, 2차 하모닉 성능 항목을 도시한 도면이다.
도 12는 본 발명의 일실시형태에 따른 송신 스위치의 시뮬레이션 결과로서, 3차 하모닉 성능 항목을 도시한 도면이다.

Claims (21)

  1. 복수의 무선 주파수(RF) 대역에서 동작하는 안테나;
    상기 안테나와 통신하는 송신 스위치;
    상기 안테나와 통신하며, 제1 소스와 제1 게이트를 갖는 제1 트랜지스터 및 제2 게이트와 제2 드레인과 제2 바디 기판을 갖는 제2 트랜지스터를 포함하는 복수의 트랜지스터를 포함하는 수신 스위치;
    상기 제1 트랜지스터에 제공된 제1 외부 컴포넌트- 상기 제1 외부 컴포넌트는 상기 제1 소스 및 상기 제1 게이트에 연결됨-; 및
    상기 제2 트랜지스터에 제공된 제2 외부 컴포넌트- 상기 제2 외부 컴포넌트는 상기 제2 게이트 및 상기 제2 드레인에 연결됨-를 포함하며,
    상기 제2 바디 기판은 선택적으로 저항 및 접지에 연결되는 것을 특징으로 하는 CMOS 안테나 스위치.
  2. 제1항에 있어서,
    상기 제1 외부 컴포넌트 및 상기 제2 외부 컴포넌트 중 적어도 하나는 캐패시터인 것을 특징으로 하는 CMOS 안테나 스위치.
  3. 제1항에 있어서,
    상기 제2 트랜지스터의 상기 제2 바디 기판을 저항 및 접지 중 하나에 선택 적으로 연결하는 바디 기판 스위치를 더 포함하는 것을 특징으로 하는 CMOS 안테나 스위치.
  4. 제3항에 있어서,
    송신 모드 동안, 상기 송신 스위치는 작동상태(enable)가 되고, 상기 수신 스위치는 불능상태(disable)가 되며, 상기 바디 기판 스위치는 작동상태(enable)가 되어 상기 제2 바디 기판을 그라운드에 연결함으로써, 상기 수신 스위치에 연결된 수신 블록으로 향하는 누설전류를 감소시키는 것을 특징으로 하는 CMOS 안테나 스위치.
  5. 제3항에 있어서,
    상기 바디 기판 스위치는 상기 제2 바디 기판이 접지에 전기적으로 연결되도록 제1 상태로 동작하고, 상기 바디 기판 스위치는 상기 제2 바디 기판 및 접지 사이에 저항을 제공하도록 제1 상태와는 다른 제2 상태로 동작하는 것을 특징으로 하는 CMOS 안테나 스위치.
  6. 제3항에 있어서,
    상기 바디 기판 스위치는 제3 소스 및 제3 드레인을 갖는 제3 트랜지스터를 포함하며, 상기 제3 소스는 상기 제2 트랜지스터의 상기 제2 바디 기판에 연결되고 상기 제3 드레인은 접지에 전기적으로 연결된 것을 특징으로 하는 CMOS 안테나 스 위치.
  7. 제3항에 있어서,
    수신 모드 동안, 상기 송신 스위치는 불능상태(disable)가 되고, 상기 수신 스위치는 작동상태(enable)가 되며, 상기 바디 기판 스위치는 불능상태(disable)가 되어 상기 제2 바디 기판 및 접지 사이에 저항을 제공하는 것을 특징으로 하는 CMOS 안테나 스위치.
  8. 제7항에 있어서,
    상기 제2 트랜지스터는 제2 소스를 포함하며, 상기 제2 트랜지스터의 등가 회로는 드레인-바디 캐패시터 연결 및 바디-소스 캐패시터 연결을 포함하며, 수신 스위치가 작동상태(enable)인 동안 안테나로부터의 수신 신호에 대한 신호 경로의 적어도 일부가 상기 드레인-바디 캐패시터 연결 및 바디-소스 캐패시터 연결에 의해 형성되는 것을 특징으로 하는 CMOS 안테나 스위치.
  9. 제1항에 있어서,
    상기 복수의 트랜지스터는 서로 캐스케이드된(cascaded) 상보형 금속 산화막 반도체(CMOS) 트랜지스터인 것을 특징으로 하는 CMOS 안테나 스위치.
  10. 제1항에 있어서,
    상기 제1 트랜지스터는 제1 드레인 및 제1 바디 기판을 더 포함하며, 제3 소스, 제3 드레인 및 제3 바디 기판을 갖는 제3 트랜지스터를 더 포함하며, 상기 제1 드레인은 상기 제2 트랜지스터에 포함되는 제2 소스에 연결되고, 상기 제2 드레인은 상기 제3 소스에 연결된 것을 특징으로 하는 CMOS 안테나 스위치.
  11. 복수의 무선 주파수(RF) 대역에서 동작하는 안테나를 제공하는 단계;
    상기 안테나에 송신 스위치 및 제1 소스와 제1 게이트를 갖는 제1 트랜지스터 및 제2 게이트와 제2 드레인과 제2 바디 기판을 갖는 제2 트랜지스터를 포함하는 복수의 트랜지스터를 포함하는 수신 스위치를 전기적으로 연결하는 단계;
    상기 제1 트랜지스터에 제1 외부 컴포넌트를 제공하는 단계- 상기 제1 외부 컴포넌트는 상기 제1 소스 및 상기 제1 게이트에 연결됨-; 및
    상기 제2 트랜지스터에 제2 외부 컴포넌트를 제공하는 단계- 상기 제2 외부 컴포넌트는 상기 제2 게이트 및 상기 제2 드레인에 연결됨-를 포함하며,
    상기 제2 바디 기판은 선택적으로 저항 및 접지에 연결되는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  12. 제11항에 있어서,
    상기 제1 외부 컴포넌트 및 제2 외부 컴포넌트를 제공하는 단계는 상기 제1 외부 컴포넌트 또는 제2 외부 컴포넌트로서 적어도 하나의 캐패시터를 제공하는 단계를 포함하는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  13. 제11항에 있어서,
    상기 제2 바디 기판을 상기 저항 및 접지 중 하나에 선택적으로 연결하는 바디 기판 스위치를 제공하는 단계를 더 포함하는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  14. 제13항에 있어서,
    송신 모드 동안, 상기 송신 스위치는 작동상태(enable)가 되고, 상기 수신 스위치는 불능상태(disable)가 되며, 상기 바디 기판 스위치는 작동상태(enable)가 되어 상기 제2 바디 기판을 그라운드에 연결함으로써, 상기 수신 스위치에 연결된 수신 블록으로 향하는 누설전류를 감소시키는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  15. 제13항에 있어서,
    상기 바디 기판 스위치는 상기 제2 바디 기판이 접지에 전기적으로 연결되도록 제1 상태로 동작하고, 상기 바디 기판 스위치는 상기 제2 바디 기판 및 접지 사이에 저항을 제공하도록 제1 상태와는 다른 제2 상태로 동작하는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  16. 제13항에 있어서,
    상기 바디 기판 스위치는 제3 소스 및 제3 드레인을 갖는 제3 트랜지스터를 포함하며, 상기 제3 소스는 상기 제2 트랜지스터의 상기 제2 바디 기판에 연결되고 상기 제3 드레인은 접지에 전기적으로 연결된 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  17. 제13항에 있어서,
    수신 모드 동안, 상기 송신 스위치는 불능상태(disable)가 되고, 상기 수신 스위치는 작동상태(enable)가 되며, 상기 바디 기판 스위치는 불능상태(disable)가 되어 상기 제2 바디 기판 및 접지 사이에 저항을 제공하는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  18. 제17항에 있어서,
    상기 제2 트랜지스터는 제2 소스를 포함하며, 상기 제2 트랜지스터의 등가 회로는 드레인-바디 캐패시터 연결 및 바디-소스 캐패시터 연결을 포함하며, 수신 스위치가 작동상태(enable)인 동안 안테나로부터의 수신 신호에 대한 신호 경로의 적어도 일부가 상기 드레인-바디 캐패시터 연결 및 바디-소스 캐패시터 연결에 의해 형성되는 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  19. 제11항에 있어서,
    상기 복수의 트랜지스터는 서로 캐스캐이드된(cascaded) 상보형 금속 산화막 반도체(CMOS) 트랜지스터인 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  20. 제11항에 있어서,
    상기 제1 트랜지스터는 제1 드레인 및 제1 바디 기판을 더 포함하며, 제3 소스, 제3 드레인 및 제3 바디 기판을 갖는 제3 트랜지스터를 더 포함하며, 상기 제1 드레인은 상기 제2 트랜지스터에 포함되는 제2 소스에 연결되고, 상기 제2 드레인은 상기 제3 소스에 연결된 것을 특징으로 하는 CMOS 안테나 스위치 제공 방법.
  21. 복수의 무선 주파수(RF) 대역에서 동작하는 안테나;
    상기 안테나와 통신하는 송신 스위치;
    상기 안테나와 통신하며, 제1 소스와 제1 게이트를 갖는 제1 트랜지스터 및 제2 게이트와 제2 드레인과 제2 바디 기판을 갖는 제2 트랜지스터를 포함하는 복수의 트랜지스터를 포함하는 수신 스위치;
    상기 제1 소스와 상기 제1 게이트를 전기적으로 연결하는 수단;
    상기 제2 게이트와 상기 제2 드레인을 전기적으로 연결하는 수단; 및
    상기 제2 바디 기판을 저항 및 접지 중 하나에 선택적으로 연결하는 수단
    을 포함하는 CMOS 안테나 스위치.
KR1020080089808A 2007-09-14 2008-09-11 다중 스택 구조에서 바디 스위칭 및 외부 컴포넌트를 이용한 고출력 상보형 금속 산화막 반도체 안테나 스위치 KR101208175B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/855,950 2007-09-14
US11/855,950 US7738841B2 (en) 2007-09-14 2007-09-14 Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure

Publications (2)

Publication Number Publication Date
KR20090028446A KR20090028446A (ko) 2009-03-18
KR101208175B1 true KR101208175B1 (ko) 2012-12-04

Family

ID=40446132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089808A KR101208175B1 (ko) 2007-09-14 2008-09-11 다중 스택 구조에서 바디 스위칭 및 외부 컴포넌트를 이용한 고출력 상보형 금속 산화막 반도체 안테나 스위치

Country Status (7)

Country Link
US (1) US7738841B2 (ko)
KR (1) KR101208175B1 (ko)
CN (1) CN101388682A (ko)
DE (1) DE102008046778A1 (ko)
FI (1) FI123967B (ko)
FR (1) FR2921213B1 (ko)
GB (1) GB2452849B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150072874A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
WO2020130161A1 (ko) * 2018-12-17 2020-06-25 전자부품연구원 밀리미터웨이브 고출력 스위치
KR20230134312A (ko) 2022-03-14 2023-09-21 전북대학교산학협력단 고선형 안테나 스위치 및 이를 포함하는 전자 통신 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624678B2 (en) 2010-12-05 2014-01-07 Rf Micro Devices (Cayman Islands), Ltd. Output stage of a power amplifier having a switched-bulk biasing and adaptive biasing
EP2080273B1 (en) * 2006-11-10 2018-09-05 Skyworks Solutions, Inc. Compact low loss high frequency switch with improved linearity performance
US7843280B2 (en) * 2006-12-01 2010-11-30 Samsung Electro-Mechanics Company Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US8461897B2 (en) 2010-06-07 2013-06-11 Skyworks Solutions, Inc. Apparatus and method for well buffering
US8604873B2 (en) 2010-12-05 2013-12-10 Rf Micro Devices (Cayman Islands), Ltd. Ground partitioned power amplifier for stable operation
US8766724B2 (en) 2010-12-05 2014-07-01 Rf Micro Devices (Cayman Islands), Ltd. Apparatus and method for sensing and converting radio frequency to direct current
US8629725B2 (en) 2010-12-05 2014-01-14 Rf Micro Devices (Cayman Islands), Ltd. Power amplifier having a nonlinear output capacitance equalization
US8909171B2 (en) * 2011-07-19 2014-12-09 Samsung Electro-Mechanics Co., Ltd. RF antenna switch circuit, high frequency antenna component, and mobile communication device
JP5585901B2 (ja) * 2011-12-09 2014-09-10 株式会社村田製作所 半導体装置
WO2013106484A1 (en) * 2012-01-09 2013-07-18 Skyworks Solutions, Inc. Devices and methods related to electrostatic discharge-protected cmos switches
US8843083B2 (en) 2012-07-09 2014-09-23 Rf Micro Devices (Cayman Islands), Ltd. CMOS switching circuitry of a transmitter module
US8731490B2 (en) 2012-07-27 2014-05-20 Rf Micro Devices (Cayman Islands), Ltd. Methods and circuits for detuning a filter and matching network at the output of a power amplifier
WO2014182952A1 (en) * 2013-05-08 2014-11-13 Rfaxis, Inc. Harmonic cancellation for radio frequency front-end switches
CN103795432A (zh) * 2014-03-10 2014-05-14 锐迪科创微电子（北京）有限公司 高线性度多模射频天线开关电路
US10290940B2 (en) * 2014-03-19 2019-05-14 Futurewei Technologies, Inc. Broadband switchable antenna
CN103973291B (zh) 2014-04-22 2017-02-01 华为技术有限公司 射频天线开关
KR101901694B1 (ko) 2014-05-09 2018-09-27 삼성전기 주식회사 고주파 스위치
US10032731B2 (en) * 2014-09-08 2018-07-24 Skyworks Solutions, Inc. Voltage compensated switch stack
CN107210709A (zh) 2014-12-30 2017-09-26 天工方案公司 在射频设备中的集成cmos 发送/接收开关
CN104682936B (zh) * 2015-02-04 2017-10-03 广东工业大学 一种具有体区自适应偏置功能的cmos soi射频开关结构
CN107251319B (zh) * 2015-02-26 2020-06-02 特拉维夫大学拉莫特有限公司 用于改进片上天线的效率的天线芯片和系统
CN106612113B (zh) * 2015-10-21 2020-08-21 上海新微技术研发中心有限公司 一种提高打开的支路间隔离度的射频开关电路
US10181828B2 (en) 2016-06-29 2019-01-15 Skyworks Solutions, Inc. Active cross-band isolation for a transformer-based power amplifier
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
US11437992B2 (en) 2020-07-30 2022-09-06 Mobix Labs, Inc. Low-loss mm-wave CMOS resonant switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340679A (ja) 1999-05-10 2000-12-08 Internatl Business Mach Corp <Ibm> ボディ・コンタクト式ダイナミック・メモリ
US7092677B1 (en) 2002-09-05 2006-08-15 Analog Devices, Inc. 2V SPDT switch for high power RF wireless applications

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461265A (en) 1992-05-25 1995-10-24 Matsushita Electric Industrial Co., Ltd. High-frequency variable impedance circuit having improved linearity of operating characteristics
US5430403A (en) 1993-09-20 1995-07-04 Micrel, Inc. Field effect transistor with switchable body to source connection
JPH08237166A (ja) 1995-02-24 1996-09-13 Murata Mfg Co Ltd Ｒｆスイッチ内蔵アンテナ共用器
US5818099A (en) 1996-10-03 1998-10-06 International Business Machines Corporation MOS high frequency switch circuit using a variable well bias
JP2964975B2 (ja) 1997-02-26 1999-10-18 日本電気株式会社 高周波スイッチ回路
FR2783654B1 (fr) 1998-09-23 2006-07-28 Sagem Emetteur-recepteur bibande a double dispositif de rayonnement
US6396325B2 (en) 1999-12-03 2002-05-28 Fairchild Semiconductor Corporation High frequency MOSFET switch
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6882829B2 (en) 2002-04-02 2005-04-19 Texas Instruments Incorporated Integrated circuit incorporating RF antenna switch and power amplifier
JP4262933B2 (ja) 2002-05-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 高周波回路素子
KR20050053757A (ko) 2002-10-14 2005-06-08 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 송신 및 수신용 안테나 스위치와 이를 포함하는 디바이스,디바이스 모듈 및 이를 스위칭하는 방법
US7120399B2 (en) 2003-04-25 2006-10-10 Broadcom Corporation High speed CMOS transmit-receive antenna switch
TW200620822A (en) 2004-12-08 2006-06-16 Airoha Tech Corp Switching circuits
US7619462B2 (en) 2005-02-09 2009-11-17 Peregrine Semiconductor Corporation Unpowered switch and bleeder circuit
US7877063B2 (en) * 2005-04-08 2011-01-25 Panasonic Corporation High-frequency amplifier, and transmission/reception system
JP2006304013A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Ind Co Ltd スイッチ回路
JP4724498B2 (ja) 2005-08-30 2011-07-13 ルネサスエレクトロニクス株式会社 半導体集積回路装置および高周波電力増幅モジュール
US8288829B2 (en) 2006-09-21 2012-10-16 Nanyang Technological University Triple well transmit-receive switch transistor
US7890063B2 (en) 2006-10-03 2011-02-15 Samsung Electro-Mechanics Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using body switching in multistacking structure
US7843280B2 (en) * 2006-12-01 2010-11-30 Samsung Electro-Mechanics Company Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
JP4342569B2 (ja) 2007-04-17 2009-10-14 株式会社東芝 高周波スイッチ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340679A (ja) 1999-05-10 2000-12-08 Internatl Business Mach Corp <Ibm> ボディ・コンタクト式ダイナミック・メモリ
US7092677B1 (en) 2002-09-05 2006-08-15 Analog Devices, Inc. 2V SPDT switch for high power RF wireless applications

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150072874A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
KR101952857B1 (ko) 2013-12-20 2019-02-27 삼성전기주식회사 스위칭 회로 및 이를 포함하는 고주파 스위치
WO2020130161A1 (ko) * 2018-12-17 2020-06-25 전자부품연구원 밀리미터웨이브 고출력 스위치
KR20230134312A (ko) 2022-03-14 2023-09-21 전북대학교산학협력단 고선형 안테나 스위치 및 이를 포함하는 전자 통신 장치

Also Published As

Publication number Publication date
KR20090028446A (ko) 2009-03-18
DE102008046778A1 (de) 2009-05-28
CN101388682A (zh) 2009-03-18
GB0816744D0 (en) 2008-10-22
US7738841B2 (en) 2010-06-15
GB2452849A (en) 2009-03-18
US20090073078A1 (en) 2009-03-19
FI20085844A (fi) 2009-03-15
FR2921213A1 (fr) 2009-03-20
GB2452849B (en) 2010-05-12
FI123967B (fi) 2014-01-15
FR2921213B1 (fr) 2017-03-31
FI20085844A0 (fi) 2008-09-10

Similar Documents

Publication Publication Date Title
KR101208175B1 (ko) 다중 스택 구조에서 바디 스위칭 및 외부 컴포넌트를 이용한 고출력 상보형 금속 산화막 반도체 안테나 스위치
KR100916472B1 (ko) 다중 스택 구조에서 바디 스위칭 및 기판 접합 다이오드제어를 이용한 고출력 상보형 금속 산화막 반도체 안테나스위치 시스템, 방법 및 장치
KR100946001B1 (ko) 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치
US9680463B2 (en) System and method for a radio frequency switch
EP2008362B1 (en) High-frequency switching device with reduced harmonics
US20160373106A1 (en) High performance radio frequency switch
US20070290744A1 (en) Radio frequency switching circuit, radio frequency switching device, and transmitter module device
US20180302046A1 (en) Integrated gallium nitride power amplifier and switch
US20110294443A1 (en) High isolation switch with notch filter
US20060119451A1 (en) Switching circuits
US20090029654A1 (en) Using radio frequency transmit/receive switches in radio frequency communications
US10171123B2 (en) Triple-gate PHEMT for multi-mode multi-band switch applications
CN109196783B (zh) 具有低电压开关的多模式可配置的收发器及其配置方法
CN111404577B (zh) 具有低电压开关的多模式可配置的收发器
US11522502B2 (en) Wideband radio-frequency transceiver front-end and operation method thereof
Gu et al. Low insertion loss and high linearity PHEMT SPDT and SP3T switch ICs for WLAN 802.11 a/b/g applications
US10756708B2 (en) SPDT switch with high linearity
KR101532125B1 (ko) 고주파 스위치
Kwon et al. Sub-6 GHz GaAs pHEMT SPDT switch with low insertion loss and high power handling capability using dual-gate technique
Lin et al. A 900-MHz 30-dBm bulk CMOS transmit/receive switch using stacking architecture, high substrate isolation, and RF floated body
Ahn et al. A novel multi-stack device structure and its analysis for high power CMOS switch design
US20210391834A1 (en) Power amplifier module
Rascher et al. Methods for low insertion loss RF Switches with increased power handling capability in 65nm CMOS
JP2009278461A (ja) スイッチ半導体集積回路
JP2006020288A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7