KR101153565B1 - Ｒｆ 스위치 회로 - Google Patents

Ｒｆ 스위치 회로 Download PDF

Info

Publication number
KR101153565B1
KR101153565B1 KR1020100009122A KR20100009122A KR101153565B1 KR 101153565 B1 KR101153565 B1 KR 101153565B1 KR 1020100009122 A KR1020100009122 A KR 1020100009122A KR 20100009122 A KR20100009122 A KR 20100009122A KR 101153565 B1 KR101153565 B1 KR 101153565B1
Authority
KR
South Korea
Prior art keywords
switch
type
substrate
mos
deep
Prior art date
Application number
KR1020100009122A
Other languages
English (en)
Other versions
KR20110089633A (ko
Inventor
김유신
김윤석
백동현
윤선우
Original Assignee
한국과학기술원
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 삼성전기주식회사 filed Critical 한국과학기술원
Priority to KR1020100009122A priority Critical patent/KR101153565B1/ko
Priority to US13/016,349 priority patent/US8461919B2/en
Publication of KR20110089633A publication Critical patent/KR20110089633A/ko
Application granted granted Critical
Publication of KR101153565B1 publication Critical patent/KR101153565B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명은 RF 스위치 및 스위치 컨트롤러가 하나의 CMOS 기판에 형성되어 딥 N형 웰 기판과 N형 웰 기판 및 P형 웰 기판에 플로팅 저항을 연결시켜 입력 전력에 관하여 선형성이 증가된 RF 스위치 회로에 관한 것으로, RF 신호의 전달 경로를 변경하는 적어도 하나의 N MOS(Metal Oxide Semiconductor) 스위치를 구비하는 RF 스위치는 제1 딥 N형 웰(well) 기판에 형성된 N형 단자가 플로팅(floating) 저항을 통해 구동 전원을 전달받고, 제1 P형 기판에 형성된 P형 단자는 플로팅 저항을 통해 바디 전원을 전달받으며, 제1 P형 기판에 형성된 둘의 N형 단자는 플로팅 저항을 통해 게이트 전원을 전달받고, 상기 RF 스위치의 경로 변경을 제어하는 적어도 하나의 N MOS 스위치 및 P MOS 스위치를 구비하는 스위치 컨트롤러는 제2 딥 N형 웰(well) 기판에 형성된 N형 단자와 상기 제1 N형 기판에 형성된 N형 단자가 플로팅(floating) 저항을 통해 구동 전원을 전달받는다.

Description

ＲＦ 스위치 회로{RADIO FREQUENCY SWITCH CIRCUIT}
본 발명은 RF 스위치 회로에 관한 것으로 보다 상세하게는 RF 스위치 및 스위치 컨트롤러가 하나의 CMOS 기판에 형성되어 딥 N형 웰 기판과 N형 웰 기판 및 P형 웰 기판에 플로팅 저항을 연결시켜 입력 전력에 관하여 선형성이 증가된 RF 스위치 회로에 관한 것이다.
최근 들어, 사용의 용이성으로 인해 무선 통신 단말기가 널리 사용되고 있다. 이러한 무선 통신 단말기는 고주파 신호의 전달 경로를 변경하기 위해 RF 스위치 회로가 채용할 수 있다.
상기 RF 스위치 회로는 신호 경로를 변경하는 RF 스위치와 이를 제어하는 컨트롤러로 이루어질 수 있다.
한편, 이러한 RF 스위치 회로는 SOS(Silicon on Sapphire), SOI(Silicon on Insulator)나 갈륨 비소(GaAs)와 같은 화합물 반도체로 주로 제조하나, 제조 비용의 증가 및 CMOS(Complementary Metal Oxide Semiconductor) 공정과 회로 디자인 기술 발달로 인해 CMOS 공정으로 제조되는 RF 스위치 회로가 점차적으로 증가하고 있는 추세이다.
그러나, 이러한 CMOS 공정은 높은 기생 캐패시턴스에 의해 삽입 손실이 증가하고, 브레이크 다운 전압(Break down Voltage)이 낮기 때문에 RF 스위치에 입력되는 입력 신호의 전력이 클 경우 삽입 손실이 증가하고 선형성이 떨어지는 문제점이 있다.
상술한 문제점을 해결하기 위해, 본 발명의 목적은 RF 스위치 및 스위치 컨트롤러가 하나의 CMOS 기판에 형성되어 딥 N형 웰 기판과 N형 웰 기판 및 P형 웰 기판에 플로팅 저항을 연결시켜 입력 전력에 관하여 선형성이 증가된 RF 스위치 회로를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 RF 신호의 전달 경로를 변경하는 적어도 하나의 N MOS(Metal Oxide Semiconductor) 스위치를 구비하는 RF 스위치와, 상기 RF 스위치의 경로 변경을 제어하는 적어도 하나의 N MOS 스위치 및 P MOS 스위치를 구비하는 스위치 컨트롤러를 포함하되, 상기 RF 스위치의 N MOS 스위치는 칩 기판 상에 형성된 제1 딥 N형 웰(well) 기판에 형성된 N형 단자, 상기 제1 딥 N형 웰(well) 기판 상에 형성된 제1 P형 기판에 형성된 P형 단자 및 둘의 N형 단자를 갖고, 상기 제1 딥 N형 웰(well) 기판에 형성된 N형 단자는 플로팅(floating) 저항을 통해 구동 전원을 전달받고, 제1 P형 기판에 형성된 P형 단자는 플로팅 저항을 통해 바디 전원을 전달받으며, 제1 P형 기판에 형성된 둘의 N형 단자는 플로팅 저항을 통해 게이트 전원을 전달받고, 상기 스위치 컨트롤러의 N MOS 스위치는 상기 칩 기판 상에 형성된 제2 딥 N형 웰(well) 기판에 형성된 N형 단자, 상기 제2 딥 N형 웰(well) 기판 상에 형성된 제2 P형 기판에 형성된 P형 단자 및 둘의 N형 단자를 가지며, 상기 스위치 컨트롤러의 P MOS 스위치는 상기 칩 기판 상에 형성된 제1 N형 기판에 형성된 N형 단자 및 둘의 P형 단자를 갖고, 상기 제2 딥 N형 웰(well) 기판에 형성된 N형 단자와 상기 제1 N형 기판에 형성된 N형 단자는 플로팅(floating) 저항을 통해 구동 전원을 전달받는 것을 특징으로 하는 RF 스위치 회로를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 스위치 컨트롤러는 기준 신호를 제공하는 발진기와, 상기 발진기로부터의 기준 신호의 전압 레벨을 변환하는 챠지 펌프와, 외부로부터의 제어 비트를 디코딩하는 디코더와, 상기 디코더로부터의 디코딩된 신호에 따라 챠지 펌프에 의해 변환된 전압의 레벨을 쉬프트하여 상기 RF 스위치에 제공하는 레벨 시프터를 포함하되, 상기 발진기, 챠지 펌프, 디코더 및 레벨 쉬프터는 각각 상기 적어도 하나의 N MOS 스위치 및 P MOS 스위치를 구비할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 RF 스위치의 적어도 하나의 N MOS 스위치는 표준 CMOS 공정에 의한 N 채널 MOS FET(Field-Effect Transistor)일 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 스위치 컨트롤러의 적어도 하나의 N MOS 스위치 및 P MOS 스위치는 각각 표준 CMOS 공정에 의한 N 채널 MOS FET(Field-Effect Transistor) 및 P 채널 MOS FET(Field-Effect Transistor)일 수 있다.
본 발명에 따르면, RF 스위치 및 스위치 컨트롤러가 하나의 CMOS 기판에 형성되어 딥 N형 웰 기판과 N형 웰 기판 및 P형 웰 기판에 플로팅 저항을 연결시켜 입력 전력이 높아도 삽입 손실을 저감시키고 선형성을 증가시킬 수 있는 효과가 있다.
도 1은 본 발명의 RF 스위치 회로가 하나의 기판에 형성된 구성도.
도 2는 본 발명의 RF 스위치 회로의 등가 회로도.
도 3은 본 발명의 RF 스위치 회로에 채용된 RF 스위치의 개략적인 구성도.
도 4는 본 발명의 RF 스위치 회로에 채용된 스위치 컨트롤러의 개략적인 구성도.
도 5 내지 도 7은 본 발명의 소신호 특성을 나타내는 그래프.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 RF 스위치 회로가 하나의 기판에 형성된 구성도이다.
도 1을 참조하면, 본 발명의 RF 스위치 회로(100)는 RF 스위치(110)에 구비되는 적어도 하나의 N형 MOS FET(Metal Oxide Semiconductor Field-Effect Transistor)와 스위치 컨트롤러(120)에 구비되는 적어도 하나의 N형 MOS FET(121) 및 적어도 하나의 P형 MOS FET(122)를 포함할 수 있다.
RF 스위치(110)에 구비되는 적어도 하나의 N형 MOS FET와 스위치 컨트롤러(120)에 구비되는 적어도 하나의 N형 MOS FET(121) 및 적어도 하나의 P형 MOS FET(122)는 하나의 기판에 형성될 수 있으며, 표준 CMOS 공정에 의해 형성될 수 있다.
RF 스위치(110)에 구비되는 적어도 하나의 N형 MOS FET는 칩(Chip)기판에 형성된 제1 딥(Deep) N형 웰(well) 기판에 형성되는 N형 단자와, 상기 제1 딥 N형 웰 기판에 형성된 제1 P형 기판에 형성되는 P형 단자 및 둘의 N형 단자로 구성될 수 있다.
상기 제1 딥 N형 웰 기판에 형성되는 N형 단자와 상기 제1 P형 기판에 형성되는 P형 단자 및 둘의 N형 단자는 각각 플로팅(Floating) 저항(R,Rb,Rg)에 연결되며, 상기 제1 딥 N형 웰 기판에 형성되는 N형 단자는 플로팅 저항(R)을 통해 구동 전원(Vdd)를 공급받고, 상기 제1 P형 기판에 형성되는 P형 단자는 플로팅 저항(Rb)을 통해 바디 전원(Vb)을 공급받으며, 상기 제1 P형 기판에 형성되는 둘의 N형 단자는 각각 플로팅 저항(Rg)을 통해 게이트 전원(Vg)을 공급받을 수 있다.
스위치 컨트롤러(120)에 구비되는 적어도 하나의 N형 MOS FET(121)는 상기 칩기판에 형성된 제2 딥 N형 웰 기판에 형성되는 N형 단자와, 상기 제2 딥 N형 웰(well) 기판에 형성된 제2 P형 기판에 형성되는 P형 단자 및 둘의 N형 단자로 구성될 수 있다. 상기 제1 딥 N형 웰 기판에 형성되는 N형 단자는 플로팅 저항(R)을 통해 구동 전원(Vdd)를 공급받을 수 있다.
스위치 컨트롤러(120)에 구비되는 적어도 하나의 P형 MOS FET(122)는 상기 칩기판에 형성된 제1 N형 기판에 형성되는 둘의 P형 단자와 하나의 N형 단자로 구성될 수 있다. 상기 제1 N형 기판에 형성되는 하나의 N형 단자는 플로팅 저항(R)을 통해 구동 전원(Vdd)를 공급받을 수 있다.
도 2는 본 발명의 RF 스위치 회로의 등가 회로도이다.
도 1과 함께 도 2를 참조하면, 본 발명의 RF 스위치 회로(100)의 RF 스위치(110)로는 입력 신호가 입력될 수 있으며, 이는 기판을 통해 스위치 컨트롤러(120)로 전달될 수 있다.
즉, 도 2에 도시된 바와 같이, RF 스위치(110)의 상기 제1 P형 기판에 형성된 N형 단자로 입력 신호가 입력되고, 이는 P-N 접합된 기판의 벌크(bulk) 다이오드를 통해 각 기판에 전달될 수 있으나, 각 단자에 연결된 플로팅 저항(R,Rb,Rg)이 입력 신호가 기판에 전달되는 것을 저지할 수 있다. 이에 따라, 큰 전력의 입력 신호가 입력되어도 브레이크 다운 전압이 낮은 표준 CMOS 공정으로 형성된 RF 스위치(110) 및 스위치 컨트롤러(120)가 정상 동작할 수 있다.
즉, 상술한 벌크 다이오드에 의해 RF 스위치(110)의 내압은 다음과 같은 수식 1로 표현할 수 있다.
(수식1)
VMAX=2*(VDO+Vdd)+ 1*(VDBR-Vdd)+2*Vneg(여기서, VMAX는 내압, VDO는 벌크 다이오드의 드롭 전압, Vdd는 구동 전원, VDBR은 벌크 다이오드의 브레이크 다운 전압, Vneg는 스위치 컨트롤러의 챠지 펌프 전압)
예를 들어, 일반적인 벌크 다이오드가 0.18um 공정으로 형성되는 경우 RF 스위치(110)의 내압은 대략 25.4V가 될 수 있다.
이에 따라, 선형성이 유지될 수 있는 전력은 38dBm일 수 있다.
도 3은 본 발명의 RF 스위치 회로에 채용된 RF 스위치의 개략적인 구성도이다.
도 3을 참조하면, 도시된 바와 같이 RF 스위치(100)은 병렬 연결된 복수의 N형 MOS FET로 구성될 수 있다. 복수의 N형 MOS FET의 각 바디와 게이트는 플로팅 저항(Rb,Rg)에 연결되어 바디 전원(Vd) 또는 게이트 전원(Vg)을 공급받을 수 있다.
도 4는 본 발명의 RF 스위치 회로에 채용된 스위치 컨트롤러의 개략적인 구성도이다.
도 4를 참조하면, 도시된 바와 같이, 스위치 컨트롤러(120)는 발진기(RO), 챠지 펌프(Cp), 디코더(De), 레벨 쉬프터(Ls)를 포함할 수 있다. 발진기(RO)는 기 공지된 커런트 스타브드(Current Starved) 링(ring) 발진기로 구성될 수 있으며 사전에 설정된 기준 신호를 제공할 수 있다.
챠지 펌프(Cp)는 발진기(RO)로부터의 기준 신호의 전압 레벨을 사전에 설정된 전원으로 변환할 수 있다.
디코더(De)는 외부로부터 제어 비트를 제공받아 이를 디코딩하여 레벨 쉬프터(Ls)에 전달할 수 있다.
레벨 쉬프터(Ls)는 디코더(De)로부터의 디코딩된 제어에 따라 챠지 펌프(Cp)로에 의해 변환된 전원을 RF 스위치(110)에 제공할 수 있다.
상술한 스위치 컨트롤러(120)는 발진기(RO), 챠지 펌프(Cp), 디코더(De), 레벨 쉬프터(Ls)를 포함하되, 발진기(RO), 챠지 펌프(Cp), 디코더(De), 레벨 쉬프터(Ls) 각각은 상술한 적어도 하나의 N형 MOS FET(121) 및 적어도 하나의 P형 MOS FET(122)를 포함하여 구성될 수 있다. 발진기(RO), 챠지 펌프(Cp), 디코더(De), 레벨 쉬프터(Ls)가 N형 MOS FET와 P형 MOS FET를 포함하여 구성되는 것을 이미 기공지된 기술 내용이므로 상세한 설명은 생략하도록 한다.
이에 따라, 스위치 컨트롤러(120)는 RF 스위치(110)와 함께 하나의 칩 기판에 CMOS 공정으로 형성될 수 있으며, 해당하는 단자에 플로팅 저항을 연결하여 입력 신호의 전력이 30dBm이상에서도 선형성을 유지할 수 있다.
도 5 내지 도 7은 본 발명의 소신호(small signal) 특성을 나타내는 그래프이다.
도 5에 도시된 바와 같이, 종래에 RF 스위치에만 플로팅 저항을 단 경우에 대비하여 본 발명과 같이 RF 스위치 및 스위치 컨트롤러의 P MOS FET, N MOS FET에 플로팅 저항을 연결한 경우 삽입 손실이 줄어드는 것을 볼 수 있다.
도 6은 상술한 종래의 경우 P1dB와 2차 및 3차 하모닉 성분을 나타내는 그래프이며, 도 6에 도시된 바와 같이 입력 신호의 전력이 30dBm 이상에서 선형성이 불안정하여 2차 및 3차 하모닉 성분이 급격히 상승하는 것을 볼 수 있다.
반면에, 도 7은 본 발명의 P1dB와 2차 및 3차 하모닉 성분을 나타내는 그래프이며, 도 7에 도시된 바와 같이 입력 신호의 전력이 30dBm 이상에서도 선형성이 안정적으로 유지되어 2차 및 3차 하모닉 성분의 기울기가 완만한 것을 볼 수 있다.
상술한 바와 같이, 본 발명에 따르면 표준 CMOS 공정으로 RF 스위치와 스위치 컨트롤러를 형성하는 경우 RF 스위치를 구성하는 N MOS FET의 각 단자에 플로팅 저항을 연결하여 구동전원, 바디 전원 및 게이트 전원을 제공하고 스위치 컨트롤러를 구성하는 P MOS FET와 N MOS FET의 N형 단자에 플로팅 전원을 통해 구동 전원을 제공함으로써, 표준 CMOS 공정에서의 입력 신호의 한계로 볼 수 있는 30dBm 이상에서도 선형성을 유지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100...RF 스위치 회로 110...RF 스위치
120...스위치 컨트롤러

Claims (4)

  1. RF 신호의 전달 경로를 변경하는 적어도 하나의 N MOS(Metal Oxide Semiconductor) 스위치를 구비하는 RF 스위치; 및
    상기 RF 스위치의 경로 변경을 제어하는 적어도 하나의 N MOS 스위치 및 P MOS 스위치를 구비하는 스위치 컨트롤러를 포함하되,
    상기 RF 스위치의 N MOS 스위치는 칩 기판 상에 형성된 제1 딥 N형 웰(well) 기판에 형성된 N형 단자, 상기 제1 딥 N형 웰(well) 기판 상에 형성된 제1 P형 기판에 형성된 P형 단자 및 둘의 N형 단자를 갖고, 상기 제1 딥 N형 웰(well) 기판에 형성된 N형 단자는 플로팅(floating) 저항을 통해 구동 전원을 전달받고, 제1 P형 기판에 형성된 P형 단자는 플로팅 저항을 통해 바디 전원을 전달받으며, 제1 P형 기판에 형성된 둘의 N형 단자는 플로팅 저항을 통해 게이트 전원을 전달받고,
    상기 스위치 컨트롤러의 N MOS 스위치는 상기 칩 기판 상에 형성된 제2 딥 N형 웰(well) 기판에 형성된 N형 단자, 상기 제2 딥 N형 웰(well) 기판 상에 형성된 제2 P형 기판에 형성된 P형 단자 및 둘의 N형 단자를 가지며,
    상기 스위치 컨트롤러의 P MOS 스위치는 상기 칩 기판 상에 형성된 제1 N형 기판에 형성된 N형 단자 및 둘의 P형 단자를 갖고,
    상기 제2 딥 N형 웰(well) 기판에 형성된 N형 단자와 상기 제1 N형 기판에 형성된 N형 단자는 플로팅(floating) 저항을 통해 구동 전원을 전달받는 것을 특징으로 하는 RF 스위치 회로.
  2. 제1항에 있어서, 상기 스위치 컨트롤러는
    기준 신호를 제공하는 발진기;
    상기 발진기로부터의 기준 신호의 전압 레벨을 변환하는 챠지 펌프;
    외부로부터의 제어 비트를 디코딩하는 디코더; 및
    상기 디코더로부터의 디코딩된 신호에 따라 챠지 펌프에 의해 변환된 전압의 레벨을 쉬프트하여 상기 RF 스위치에 제공하는 레벨 시프터를 포함하되,
    상기 발진기, 챠지 펌프, 디코더 및 레벨 쉬프터는 각각 상기 적어도 하나의 N MOS 스위치 및 P MOS 스위치를 구비하는 것을 특징으로 하는 RF 스위치 회로.
  3. 제1항에 있어서,
    상기 RF 스위치의 적어도 하나의 N MOS 스위치는 표준 CMOS 공정에 의한 N 채널 MOS FET(Field-Effect Transistor)인 것을 특징으로 하는 RF 스위치 회로.
  4. 제1항에 있어서,
    상기 스위치 컨트롤러의 적어도 하나의 N MOS 스위치 및 P MOS 스위치는 각각 표준 CMOS 공정에 의한 N 채널 MOS FET(Field-Effect Transistor) 및 P 채널 MOS FET(Field-Effect Transistor)인 것을 특징으로 하는 RF 스위치 회로.
KR1020100009122A 2010-02-01 2010-02-01 Ｒｆ 스위치 회로 KR101153565B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100009122A KR101153565B1 (ko) 2010-02-01 2010-02-01 Ｒｆ 스위치 회로
US13/016,349 US8461919B2 (en) 2010-02-01 2011-01-28 Radio frequency switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100009122A KR101153565B1 (ko) 2010-02-01 2010-02-01 Ｒｆ 스위치 회로

Publications (2)

Publication Number Publication Date
KR20110089633A KR20110089633A (ko) 2011-08-09
KR101153565B1 true KR101153565B1 (ko) 2012-06-12

Family

ID=44341068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100009122A KR101153565B1 (ko) 2010-02-01 2010-02-01 Ｒｆ 스위치 회로

Country Status (2)

Country Link
US (1) US8461919B2 (ko)
KR (1) KR101153565B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9092393B2 (en) 2011-03-11 2015-07-28 Skyworks Solutions, Inc. Dual mode serial/parallel interface and use thereof in improved wireless devices and switching components
FR3041814A1 (fr) 2015-09-30 2017-03-31 Stmicroelectronics Rousset Circuit integre securise
US10749512B2 (en) * 2018-10-08 2020-08-18 Skyworks Solutions, Inc. Switch control circuitry
US11967896B2 (en) * 2021-10-12 2024-04-23 Skyworks Solutions, Inc. Charging and discharging circuits for assisting charge pumps

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233459A (ja) 1996-11-19 1998-09-02 Sgs Thomson Microelectron Sa バイポーラｃｍｏｓ集積回路の製造方法
KR20010021459A (ko) * 1999-08-30 2001-03-15 가네꼬 히사시 액정디스플레이장치 및 그 제조방법
KR100318298B1 (ko) 1994-12-27 2002-04-22 사와무라 시코 반도체장치
KR20060077641A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 Ｒｆ 모스 반도체 소자의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818099A (en) * 1996-10-03 1998-10-06 International Business Machines Corporation MOS high frequency switch circuit using a variable well bias
JP2964975B2 (ja) * 1997-02-26 1999-10-18 日本電気株式会社 高周波スイッチ回路
JP3102391B2 (ja) * 1997-10-27 2000-10-23 日本電気株式会社 半導体集積回路
US7890063B2 (en) * 2006-10-03 2011-02-15 Samsung Electro-Mechanics Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using body switching in multistacking structure
US7843280B2 (en) 2006-12-01 2010-11-30 Samsung Electro-Mechanics Company Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US7848712B2 (en) * 2007-05-03 2010-12-07 Intel Corporation CMOS RF switch for high-performance radio systems
US8058922B2 (en) * 2009-07-28 2011-11-15 Qualcomm, Incorporated Switch with improved biasing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100318298B1 (ko) 1994-12-27 2002-04-22 사와무라 시코 반도체장치
JPH10233459A (ja) 1996-11-19 1998-09-02 Sgs Thomson Microelectron Sa バイポーラｃｍｏｓ集積回路の製造方法
KR20010021459A (ko) * 1999-08-30 2001-03-15 가네꼬 히사시 액정디스플레이장치 및 그 제조방법
KR20060077641A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 Ｒｆ 모스 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20110187417A1 (en) 2011-08-04
KR20110089633A (ko) 2011-08-09
US8461919B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
KR101153524B1 (ko) Ｒｆ 스위치 회로
TWI675551B (zh) 經本體偏壓的切換裝置
US7408399B2 (en) Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US8295784B2 (en) Semiconductor switching device
US8232827B2 (en) Semiconductor switch
US9525410B2 (en) Power management chips and power management devices including the same
US8655287B2 (en) Switch control circuit, semiconductor device, and radio communication device
KR101153565B1 (ko) Ｒｆ 스위치 회로
US8497726B2 (en) Level shifter
JP5366911B2 (ja) 高周波用スイッチ回路
US8970285B2 (en) Dual supply level shifter circuits
US9264045B2 (en) Buffer circuit with reduced static leakage through controlled body biasing in FDSOI technology
TW201431279A (zh) 高電壓電壓切換ｓ類放大器
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
US8476956B2 (en) Semiconductor switch
US8836027B2 (en) Switch circuit using LDMOS element
US9166047B2 (en) Switch circuit using LDMOS device
US8502570B2 (en) High efficiency driving circuit
JP2009158671A (ja) 高周波スイッチ
JP5524754B2 (ja) 正負電圧論理出力回路及びこれを用いた高周波スイッチ回路
JP5114226B2 (ja) 半導体スイッチ回路
JP2010278110A (ja) 半導体装置及び高周波スイッチ回路
CN110581637B (zh) 电压变换器器件及其操作方法
US8593178B2 (en) CMOS logic circuit
US9590575B2 (en) Amplifier stage

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8