JP2010278110A - 半導体装置及び高周波スイッチ回路 - Google Patents

Abstract

【課題】高周波入力に対して低歪みの半導体装置及び高周波スイッチ回路を提供する。
【解決手段】本発明の半導体装置は、絶縁層１２上に第２導電型の第３の半導体領域１５に接して設けられた第２導電型の第４の半導体領域１６と、第３の半導体領域１５及び第４の半導体領域１６上に設けられた絶縁膜１７と、絶縁膜１７上に設けられたゲート電極１８と、第４の半導体領域１６と電気的に接続され直流電圧が印加されるボディ電極２３と、を備え、ゲート電極１８に閾値電圧以上の電圧が印加されたオン状態で、第４の半導体領域１６が空乏化して、ボディ電極２３と第３の半導体領域１５との間の直流の通過を遮断する。
【選択図】図１

Description

本発明は、半導体装置及び高周波スイッチ回路に関する。

近年、携帯電話に代表される高周波移動体通信機の高機能化に伴い、アンテナと送信回路との間及びアンテナと受信回路との間に設けられる高周波スイッチ回路の小型化、高集積化、低消費電力化が求められている。これに伴い、ＰＩＮダイオードを用いたモジュールに代わり、電界効果トランジスタをスイッチ素子として用いたスイッチＩＣが多用されるようになってきた。そのスイッチ素子として、ＧａＡｓを使ったＨＥＭＴ（High Electron Mobility Transistor）が多く使用されている（例えば非特許文献１） 。その理由は主に、電子移動度が高いことでオン抵抗を小さくでき、かつ、半絶縁性基板の使用により寄生容量を小さくできるからである。

また、近年、低コスト化、高集積化、高機能化のために、シリコンのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を用いた高周波スイッチ回路の開発が進められている。特に、ＳＯＩ（Silicon On Insulator）構造で、なおかつ概ね１（ｋΩ・ｃｍ）以上の抵抗率を有する高抵抗シリコン基板を用いることによって、寄生容量低減が見込め、特性の向上が図られている（例えば非特許文献２）。非特許文献２ではボディ浮遊型のＭＯＳＦＥＴが用いられている。しかし、スイッチ回路への入力電力が３５（ｄＢｍ）にもなるＧＳＭ（Global System for Mobile Communications）に適用した場合、高調波歪みが大きく、実用上問題がある。

高調波歪み、相互変調歪みなどの歪み信号発生の原因のひとつとして、ＭＯＳＦＥＴのボディ・ソース間、あるいはボディ・ドレイン間の寄生ＰＮ接合の容量非線形性がある。印加された高周波信号がＭＯＳＦＥＴの寄生ＰＮ接合により変調され、歪みを生じる。入力電力が大きくなると寄生ＰＮ接合にかかる電圧が大きくなり、歪みも大きくなる。ソース・ドレイン間電圧Ｖｄｓはオン状態でほぼゼロであるのに対し、オフ状態で大きくなるため、この寄生ＰＮ接合による歪みは主にオフ状態で発生する。

ボディ・ソース間、あるいはボディ・ドレイン間の寄生ＰＮ接合の容量非線形性を抑える方法としては、たとえばボディ領域の不純物濃度を低くし、空乏容量を減らす方法が考えられる。しかし、この方法では、パンチスルーが起き易くなるため、入力電力が大きくなってソース・ドレイン間電圧Ｖｄｓが大きくなると、やはり大きな歪みを出力してしまう。また、オフ状態のＭＯＳＦＥＴが扱えるソース・ドレイン間電圧Ｖｄｓは、Ｖｄｓ＜２｜Ｖｔｈ−Ｖｇｓ｜（Ｖｔｈは閾値電圧、Ｖｇｓはゲート・ソース間ＤＣ電圧）で制限されることが知られており、ボディ領域の不純物濃度を低くすると、閾値電圧Ｖｔｈが負側にシフトし、大きな入力電力を扱うことへの障害となる。

寄生ＰＮ接合の容量非線形性を抑える他の方法として、ボディ・ソース間、およびボディ・ドレイン間の寄生ＰＮ接合に逆バイアスを与え、蓄積電荷を引き抜き、空乏領域を伸ばす方法がある。この方法によれば、ボディ・ソース間、あるいはボディ・ドレイン間の寄生ＰＮ接合の容量非線形性を抑えることができるうえ、大きな入力電力を扱ううえで課題となるパンチスルーやインパクトイオン化も起きにくくなる。しかし、ボディ領域に直流バイアスを与えるために、ボディ領域と同一導電型の引き出し導電領域が必要となり、この引き出し導電領域とソース領域、あるいは引き出し導電領域とドレイン領域との間に新たな寄生ＰＮ接合ができ、容量非線形性を生じてしまうことが懸念される。

この寄生ＰＮ接合の影響を抑えるために、ボディバイアス供給側を高インピーダンスにみせるとともに、オフ状態だけでなくオン状態でも負のボディバイアスを与える方法がある（例えば特許文献１）。しかし、負のボディバイアスを与えると、ＭＯＳＦＥＴの閾値電圧Ｖｔｈが正側にシフトするため、オン抵抗が増大し、スイッチ素子の通過損失を増大させる問題が生じる。

特表２００９−５００８６８号公報

K.Kohama,et.al.,"An Antenna Switch MMIC for GSM/UMTS Handsets Using E/D-Mode JPHEMT Technology", IEEE RFIC Symp. Dig. pp.509-512, 2005 C.Tinella,et.al.,"0.13/spl mu/m CMOS SOI SP6T antenna switch for multi-standard handsets", 2006 Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems. Dig. pp.58-61, 2006

本発明は、高周波入力に対して低歪みの半導体装置及び高周波スイッチ回路を提供する。

本発明の一態様によれば、絶縁層と、前記絶縁層上に設けられた第１導電型の第１の半導体領域と、前記絶縁層上に前記第１の半導体領域に対して離間して設けられた第１導電型の第２の半導体領域と、前記絶縁層上における前記第１の半導体領域と前記第２の半導体領域との間に設けられ、前記第１の半導体領域及び前記第２の半導体領域に接している第２導電型の第３の半導体領域と、前記絶縁層上に前記第３の半導体領域に接して設けられた第２導電型の第４の半導体領域と、前記第３の半導体領域及び前記第４の半導体領域上に設けられた絶縁膜と、前記絶縁膜上に設けられたゲート電極と、前記第４の半導体領域と電気的に接続され、直流電圧が印加されるボディ電極と、を備え、前記ゲート電極に閾値電圧以上の電圧が印加されたオン状態で、前記第４の半導体領域が空乏化して、前記ボディ電極と前記第３の半導体領域との間の直流の通過を遮断することを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、絶縁層と、前記絶縁層上に設けられた第１導電型の第１の半導体領域と、前記絶縁層上に前記第１の半導体領域に対して離間して設けられた第１導電型の第２の半導体領域と、前記絶縁層上における前記第１の半導体領域と前記第２の半導体領域との間に設けられ、前記第１の半導体領域及び前記第２の半導体領域に接している第２導電型の第３の半導体領域と、前記絶縁層上に前記第３の半導体領域に接して設けられ、前記第３の半導体領域よりも第２導電型不純物濃度が低い第２導電型の第４の半導体領域と、前記第３の半導体領域及び前記第４の半導体領域上に設けられた絶縁膜と、前記絶縁膜上に設けられたゲート電極と、前記第４の半導体領域と電気的に接続され、直流電圧が印加されるボディ電極と、を備えたことを特徴とする半導体装置が提供される。
また、本発明のさらに他の一態様によれば、複数の端子間に接続され、前記端子間の高周波信号の通過と遮断とを切り替えるスイッチ素子を備え、前記スイッチ素子は、上記半導体装置であることを特徴とする高周波スイッチ回路が提供される。

本発明によれば、高周波入力に対して低歪みの半導体装置及び高周波スイッチ回路が提供される。

本発明の実施形態に係る半導体装置の模式図。 図１におけるＣ−Ｃ断面に対応する断面図。 本発明の実施形態に係るスイッチ素子の模式図。 本発明の実施形態に係る高周波スイッチ回路の模式図。 本発明の他の実施形態に係る半導体装置の模式図。

以下、図面を参照し、本発明の実施形態について説明する。各図面中、同じ要素には同一の符号を付している。本実施形態では、半導体材料は例えばシリコンとするが、シリコンに限らず他の半導体材料を用いてもよい。また、第１導電型をＮ型、第２導電型をＰ型として説明するが、第１導電型がＰ型、第２導電型がＮ型であってもよい。

図１に本発明の実施形態に係る半導体装置を示す。本実施形態に係る半導体装置は、ＳＯＩ（Silicon On Insulator）構造に設けられた電界効果トランジスタを含む。

図１（ｂ）は平面図を示す。図１（ａ）は図１（ｂ）におけるＡ−Ａ断面を、図１（ｄ）は図１（ｂ）におけるＢ−Ｂ断面を示す。図１（ｃ）は、図１（ｂ）においてドレイン電極２１、ソース電極２２、ゲート電極１８およびサイドウォール絶縁層１９を取り除いた平面図を示す。図２（ａ）は、図１（ｂ）におけるＣ−Ｃ断面を示す。図２（ｂ）、図２（ｃ）は、図２（ａ）同じ断面部分の他の構造例を示す。

基板１１上に絶縁層１２が設けられている。例えば、基板１１はシリコン基板であり、絶縁層１２はシリコン酸化物である。なお、基板１１及び絶縁層１２の代わりに、例えばサファイアなどの絶縁性基板を用いてもよい。

絶縁層１２上に半導体層（シリコン層）が設けられている。その半導体層に、第１の半導体領域であるドレイン領域１３、第２の半導体領域であるソース領域１４、第３の半導体領域であるボディ領域１５、第４の半導体領域である引き出し導電領域１６、およびボディコンタクト領域２４が形成されている。

ドレイン領域１３とソース領域１４とは離間している。ボディ領域１５は、ドレイン領域１３とソース領域１４との間に設けられ、ドレイン領域１３及びソース領域１４に接している。ドレイン領域１３及びソース領域１４はＮ^＋型である。ボディ領域１５はＰ型である。したがって、本実施形態の電界効果トランジスタはＮチャネル型である。

引き出し導電領域１６は、図１（ｃ）に示すように、ドレイン領域１３、ソース領域１４およびボディ領域１５が形成された領域から突出するように形成されている。引き出し導電領域１６は、ボディ領域１５に接している。引き出し導電領域１６は、ボディ領域１５よりもＰ型不純物濃度が低いＰ⁻型である。ボディ領域１５のＰ型不純物濃度は、１〜３×１０^１７（ｃｍ^−３）ほどである。引き出し導電領域１６のＰ型不純物濃度は、ボディ領域１５よりもおよそ一桁低い濃度に設定されている。

また、引き出し導電領域１６は、ボディコンタクト領域２４に接している。引き出し導電領域１６は、ボディ領域１５とボディコンタクト領域２４との間に形成されている。ボディコンタクト領域２４は、ボディ領域１５及び引き出し導電領域１６よりもＰ型不純物濃度が高いＰ^＋型である。

絶縁層１２上におけるドレイン領域１３、ソース領域１４、ボディ領域１５、引き出し導電領域１６およびボディコンタクト領域２４以外の部分には、トレンチ内に絶縁層２５が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造が設けられている。なお、この部分は、他のアイソレーション構造であってもよい。

ドレイン領域１３と引き出し導電領域１６との間に絶縁層２５が設けられ、ドレイン領域１３と引き出し導電領域１６とは接していない。ソース領域１４と引き出し導電領域１６との間に絶縁層２５が設けられ、ソース領域１４と引き出し導電領域１６とは接していない。

ボディ領域１５及び引き出し導電領域１６の上にはゲート絶縁膜１７が設けられている。ゲート絶縁膜１７は、例えばシリコン酸化膜である。ゲート絶縁膜１７上に、ゲート電極１８が設けられている。図２（ａ）に示すように、ボディ領域１５及び引き出し導電領域１６は、ゲート絶縁膜１７を介してゲート電極１８に対向している。

ドレイン領域１３上に、第１の主電極としてドレイン電極２１が設けられている。ドレイン領域１３はドレイン電極２１と電気的に接続されている。ソース領域１４上に、第２の主電極としてソース電極２２が設けられている。ソース領域１４はソース電極２２と電気的に接続されている。

ボディコンタクト領域２４上にはボディ電極２３が設けられている。ボディコンタクト領域２４はボディ電極２３と電気的に接続されている。

ゲート電極１８の周囲にはサイドウォール絶縁層１９が設けられている。サイドウォール絶縁層１９は、例えばシリコン酸化物、シリコン窒化物などを含む。サイドウォール絶縁層１９は、ドレイン電極２１とゲート電極１８との間に設けられ、ドレイン電極２１とゲート電極１８とを分離している。サイドウォール絶縁層１９は、ソース電極２２とゲート電極１８との間に設けられ、ソース電極２２とゲート電極１８とを分離している。サイドウォール絶縁層１９は、ボディ電極２３とゲート電極１８との間に設けられ、ボディ電極２３とゲート電極１８とを分離している。

前述した本実施形態に係る半導体装置は、図３に示すスイッチ素子Ｔとして用いることができる。

スイッチ素子Ｔのゲート電極１８は、抵抗Ｒ１を介してゲート制御端子１０１に接続されている。ボディ電極２３は、抵抗Ｒ２を介してボディ制御端子１０２に接続されている。

図４は、本発明の実施形態に係る高周波スイッチ回路の回路例を示す。この高周波スイッチ回路は、スイッチ素子Ｔ１とスイッチ素子Ｔ２を有する。スイッチ素子Ｔ１及びスイッチ素子Ｔ２は、図３に示すスイッチ素子Ｔと同じ構成である。すなわち、スイッチ素子Ｔ１及びスイッチ素子Ｔ２は、図１、２に示す半導体装置の構造を有する。

スイッチ素子Ｔ１のソース及びドレインの一方は高周波端子ＲＦ１に接続され、他方はアンテナ端子ＡＮＴに接続されている。スイッチ素子Ｔ２のソース及びドレインの一方は高周波端子ＲＦ２に接続され、他方はアンテナ端子ＡＮＴに接続されている。

高周波端子ＲＦ１とアンテナ端子ＡＮＴとの間に、複数段のスイッチ素子Ｔ１が直列接続されていてもよく、高周波端子ＲＦ２とアンテナ端子ＡＮＴとの間に、複数段のスイッチ素子Ｔ２が直列接続されていてもよい。

スイッチ素子Ｔ１のゲートは抵抗Ｒ１を介してゲート制御回路３０に接続されている。スイッチ素子Ｔ２のゲートは抵抗Ｒ１を介してゲート制御回路３０に接続されている。抵抗Ｒ１は、高周波信号がゲート制御回路３０に漏洩しない程度の高い抵抗値を有する。

スイッチ素子Ｔ１及びスイッチ素子Ｔ２は、Ｎ型電界効果トランジスタであり、それぞれの閾値電圧Ｖｔｈは約０Ｖである。スイッチ素子Ｔ１は、高周波端子ＲＦ１とアンテナ端子ＡＮＴ間の高周波信号の通過と遮断とを切り替える。スイッチ素子Ｔ２は、高周波端子ＲＦ２とアンテナ端子ＡＮＴ間の高周波信号の通過と遮断とを切り替える。

スイッチ素子Ｔ１及びスイッチ素子Ｔ２のいずれか一方のゲートにHigh-Level電圧Ｖhighが与えられ、他方のゲートにLow-Level電圧Ｖlowが与えられる。Ｖhighは、スイッチ素子Ｔ１、Ｔ２がオン状態となり、そのオン抵抗が十分低い値になるゲート電位である。例えば、Ｖhigh＝２〜５Ｖである。Ｖlowは、スイッチ素子Ｔ１、Ｔ２がオフ状態となり、振幅の大きな高周波信号が重畳してもオフ状態を維持できるゲート電位である。そのため、Ｖlowは負電位であり、例えばＶlow＝−１Ｖ〜−５Ｖである。

スイッチ素子Ｔ１のソース及びドレインに対する直流バイアス電圧をＶｄｃとすると、スイッチ素子Ｔ１について、Ｖlow−Ｖｄｃ＜Ｖｔｈ＜Ｖhigh−Ｖｄｃが成り立っている。スイッチ素子Ｔ２についても同様である。高周波端子ＲＦ１、ＲＦ２の外部に直列にＤＣ（direct current）カット容量が接続されていない場合、通常、Ｖｄｃ＝０Ｖである。また、ボディ制御端子１０２には、負電圧Ｖｂ（例えばＶｂ＝−３Ｖ）が与えられる。

スイッチ素子Ｔ１のゲートにＶhighが与えられ、スイッチ素子Ｔ２のゲートにＶlowが与えられると、スイッチ素子Ｔ１はオン状態となり、スイッチ素子Ｔ２はオフ状態となる。高周波端子ＲＦ１とアンテナ端子ＡＮＴ間は導通し、高周波端子ＲＦ２とアンテナ端子ＡＮＴ間は遮断される。したがって、高周波端子ＲＦ１とアンテナ端子ＡＮＴとの間で高周波信号の送信または受信が行われる。

スイッチ素子Ｔ２のゲートにＶhighが与えられ、スイッチ素子Ｔ１のゲートにＶlowが与えられると、スイッチ素子Ｔ２はオン状態となり、スイッチ素子Ｔ１はオフ状態となる。高周波端子ＲＦ２とアンテナ端子ＡＮＴ間は導通し、高周波端子ＲＦ１とアンテナ端子ＡＮＴ間は遮断される。したがって、高周波端子ＲＦ２とアンテナ端子ＡＮＴとの間で高周波信号の送信または受信が行われる。

次に、本発明の実施形態に対する２つの比較例１、２について説明する。

比較例１は、図１に示した本実施形態に係る半導体装置に対して、引き出し導電領域１６、ボディコンタクト領域２４およびボディ電極２３がない構造である。比較例１の半導体装置におけるボディ領域には直流バイアス電圧は印加されず、ボディ領域はフローティングとなっている。

比較例２は、図１に示した本実施形態に係る半導体装置に対して、引き出し導電領域１６に相当する構成がない。比較例２のボディ領域は直接ボディコンタクト領域と接している。比較例２のボディ領域はボディコンタクト領域を介してボディ電極と電気的に接続され、比較例２のボディ領域にはボディ電極の電位Ｖｂが与えられる。

本実施形態と、比較例１と、比較例２とで、ゲート長Ｌｇを０．２５μｍ、Ｖhighを２．４Ｖ、Ｖｂを−３Ｖに設定したオン状態における、単位ゲート幅あたりのオン抵抗を調べた。本実施形態と比較例１では、オン抵抗の最大値が１．４Ωｍｍだった。これに対して、比較例２ではオン抵抗の最大値が１．６Ωｍｍであり、本実施形態に比べて高かった。

ゲート電極１８に負電位Ｖlowが与えられたオフ状態で、本実施形態の半導体装置におけるボディ領域１５とボディ電極２３との間には、引き出し導電領域１６及びボディコンタクト領域２４を介して直流が導通する。したがって、ボディ領域１５の電位は、オフ状態でボディ電極２３の電位Ｖｂとされる。

ゲート電極１８に閾値電圧以上の正電位Ｖhighが印加されたオン状態では、そのＶhighと、ボディ電極２３の負電位Ｖｂとの電位差によって、引き出し導電領域１６が空乏化する。引き出し導電領域１６の空乏化によって、ボディ領域１５とボディ電極２３との間の直流の通過が遮断される。この結果、ボディ領域１５の電位は、Ｖｂが与えられているオフ時よりも上昇する。このボディ領域１５の電位上昇によりドレイン電流が増加し、オン状態においてもボディ領域にＶｂが与えられている比較例２よりも、低オン抵抗となる。

引き出し導電領域１６のＰ型不純物濃度を、ボディ領域１５のＰ型不純物濃度及びボディコンタクト領域２４のＰ型不純物濃度よりも低く設定することで、上記オン動作時における引き出し導電領域１６の空乏化を促進させることができる。

また、図２（ｂ）に示すように、引き出し導電領域１６の膜厚を、ボディ領域１５の膜厚より薄くすることも、引き出し導電領域１６の空乏化促進に有効である。

また、図２（ｃ）に示す構造では、引き出し導電領域１６上のゲート絶縁膜１７の膜厚を、ボディ領域１５上のゲート絶縁膜１７の膜厚よりも厚くしている。引き出し導電領域１６上のゲート絶縁膜１７の膜厚を厚くすることで、オン時、ゲート電圧のばらつきが引き出し導電領域１６の空乏化に影響しにくくできる。したがって、より広い範囲のゲート電圧に対して引き出し導電領域１６の完全空乏化状態を維持しやすくなる。

なお、引き出し導電領域１６は完全空乏化することに限らない、すなわち、オン時、ボディ領域１５とボディ電極２３との間の直流の通過が必ずしも完全に遮断されなくてもよい。ボディ領域１５の電位がオフ状態のＶｂから上昇して、実用上有用な低オン抵抗化が図れればよい。例えば、オン時に、引き出し導電領域１６の空乏化により、ボディ領域１５とボディ電極２３との間に流れる直流電流値が、オフ時よりも一桁程度低下すれば、期待するオン抵抗低減効果が得られる。

また、本実施形態の半導体装置と比較例１の半導体装置をそれぞれスイッチ素子として用いて、図４または図４と類似構成の高周波スイッチ回路を試作した。各半導体装置のゲート幅Ｗｇは２．４ｍｍとした。また、各高周波端子とアンテナ端子との間に８段のスイッチ素子を直列接続した。各スイッチ素子のゲートとゲート制御回路３０との間に、１００ｋΩの抵抗Ｒ１を接続した。

例えば、スイッチ素子Ｔ１がオン状態、スイッチ素子Ｔ２がオフ状態で、高周波端子ＲＦ１に９００ＭＨｚ、３５ｄＢｍの高周波信号を入力した時、比較例１の半導体装置を用いた高周波スイッチ回路では、−７０ｄＢｃを上回る大きな高調波歪みが発生した。これに対し、本実施形態の半導体装置を用いた高周波スイッチ回路では、高調波歪みは−８０ｄＢｃ以下と実用上十分に低い値であった。

本実施形態の半導体装置では、ゲート電極１８に負電位Ｖlowが与えられたオフ時、引き出し導電領域１６は空乏化せず、ボディ領域１５にはボディ電極２３の負電位Ｖｂが与えられる。このため、ボディ領域１５とソース領域１４との間の寄生ＰＮ接合、およびボディ領域１５とドレイン領域１３との間の寄生ＰＮ接合に逆バイアスが与えられ、ボディ領域１５の蓄積電荷がボディ電極２３に引き抜かれる。この結果、ボディ領域１５とソース領域１４との間の寄生ＰＮ接合、およびボディ領域１５とドレイン領域１３との間の寄生ＰＮ接合の容量非線形性を抑制し、高調波歪みを低減することができる。さらに、パンチスルーやインパクトイオン化も起きにくくなり、結果として大きな高周波入力を扱える。

以上説明したように、本実施形態によれば、低オン抵抗かつ高周波入力に対して低歪みの半導体装置及び高周波スイッチ回路を提供できる。

また、図１（ｃ）に示すように、引き出し導電領域１６とソース領域１４との間には絶縁層２５が設けられ、引き出し導電領域１６とドレイン領域１３との間にも絶縁層２５が設けられている。したがって、引き出し導電領域１６は、ドレイン領域１３及びソース領域１４に対してＰＮ接合していない。これにより、そのＰＮ接合の容量非線形性に起因する歪みが生じない。

図５は、本発明の他の実施形態に係る半導体装置を示す。図５（ａ）は図１（ｂ）に対応する平面図であり、図５（ｂ）は図１（ｃ）に対応する平面図である。図５（ｃ）は図５（ａ）におけるＤ−Ｄ断面図である。

本実施形態の引き出し導電領域１６も、ボディ領域１５及びボディコンタクト領域２４に接している。さらに、引き出し導電領域１６は、ドレイン領域１３、ソース領域１４およびボディ領域１５が形成された領域と、ボディコンタクト領域２４との間で、ボディ領域１５のチャネル長方向に延在している。そのチャネル長方向に延在する引き出し導電領域１６上にもゲート絶縁膜１７を介してゲート電極１８が設けられている。

図５（ａ）に示すように、ゲート電極１８の周囲には、サイドウォール絶縁層１９が設けられている。サイドウォール絶縁層１９は、ドレイン電極２１とゲート電極１８との間に設けられ、ドレイン電極２１とゲート電極１８とを分離している。また、サイドウォール絶縁層１９は、ソース電極２２とゲート電極１８との間に設けられ、ソース電極２２とゲート電極１８とを分離している。さらに、サイドウォール絶縁層１９は、ゲート電極１８とボディ電極２３との間に設けられ、ゲート電極１８とボディ電極２３とを分離している。

引き出し導電領域１６とドレイン領域１３との間、および引き出し導電領域１６とソース領域１４との間には絶縁層が設けられず、引き出し導電領域１６とドレイン領域１３とはＰＮ接合し、引き出し導電領域１６とソース領域１４とはＰＮ接合している。引き出し導電領域１６とドレイン領域１３との間、および引き出し導電領域１６とソース領域１４との間に、トレンチを形成する工程及びそのトレンチ内に絶縁層を埋め込む工程が不要であるため、プロセスコストの低減を図れる。

以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。

１１…基板、１２…絶縁層、１３…ドレイン領域、１４…ソース領域、１５…ボディ領域、１６…引き出し導電領域、１７…ゲート絶縁膜、１８…ゲート電極、１９…サイドウォール絶縁層、２１…ドレイン電極、２２…ソース電極、２３…ボディ電極、２４…ボディコンタクト領域、２５…絶縁層、３０…ゲート制御回路

Claims (9)

1. 絶縁層と、
   前記絶縁層上に設けられた第１導電型の第１の半導体領域と、
   前記絶縁層上に前記第１の半導体領域に対して離間して設けられた第１導電型の第２の半導体領域と、
   前記絶縁層上における前記第１の半導体領域と前記第２の半導体領域との間に設けられ、前記第１の半導体領域及び前記第２の半導体領域に接している第２導電型の第３の半導体領域と、
   前記絶縁層上に前記第３の半導体領域に接して設けられた第２導電型の第４の半導体領域と、
   前記第３の半導体領域及び前記第４の半導体領域上に設けられた絶縁膜と、
   前記絶縁膜上に設けられたゲート電極と、
   前記第４の半導体領域と電気的に接続され、直流電圧が印加されるボディ電極と、
   を備え、
   前記ゲート電極に閾値電圧以上の電圧が印加されたオン状態で、前記第４の半導体領域が空乏化して、前記ボディ電極と前記第３の半導体領域との間の直流の通過を遮断することを特徴とする半導体装置。
2. 絶縁層と、
   前記絶縁層上に設けられた第１導電型の第１の半導体領域と、
   前記絶縁層上に前記第１の半導体領域に対して離間して設けられた第１導電型の第２の半導体領域と、
   前記絶縁層上における前記第１の半導体領域と前記第２の半導体領域との間に設けられ、前記第１の半導体領域及び前記第２の半導体領域に接している第２導電型の第３の半導体領域と、
   前記絶縁層上に前記第３の半導体領域に接して設けられ、前記第３の半導体領域よりも第２導電型不純物濃度が低い第２導電型の第４の半導体領域と、
   前記第３の半導体領域及び前記第４の半導体領域上に設けられた絶縁膜と、
   前記絶縁膜上に設けられたゲート電極と、
   前記第４の半導体領域と電気的に接続され、直流電圧が印加されるボディ電極と、
   を備えたことを特徴とする半導体装置。
3. 前記ゲート電極に閾値電圧以上の電圧が印加されたオン状態で、前記第４の半導体領域が空乏化して、前記ボディ電極と前記第３の半導体領域との間の直流の通過を遮断することを特徴とする請求項２記載の半導体装置。
4. 前記ゲート電極に閾値電圧より低い電圧が印加されたオフ状態で、前記第３の半導体領域には前記第４の半導体領域を介して前記ボディ電極の電位が与えられることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
5. 前記第４の半導体領域は、前記第３の半導体領域よりも薄いことを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
6. 前記第４の半導体領域上の前記絶縁膜の膜厚は、前記第３の半導体領域上の前記絶縁膜の膜厚よりも厚いことを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
7. 前記第４の半導体領域は、前記第１の半導体領域及び前記第２の半導体領域に接していないことを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
8. 前記第４の半導体領域は、前記第４の半導体領域よりも第２導電型不純物濃度が高い第２導電型のボディコンタクト領域を介して前記ボディ電極と接続されていることを特徴とする請求項１〜７のいずれか１つに記載の半導体装置。
9. 複数の端子間に接続され、前記端子間の高周波信号の通過と遮断とを切り替えるスイッチ素子を備え、
   前記スイッチ素子は、請求項１〜８のいずれか１つに記載の半導体装置であることを特徴とする高周波スイッチ回路。

Images