KR102348686B1 - 션트 및 바이어스 복합형의 고주파 스위치 장치 - Google Patents

션트 및 바이어스 복합형의 고주파 스위치 장치 Download PDF

Info

Publication number
KR102348686B1
KR102348686B1 KR1020170099144A KR20170099144A KR102348686B1 KR 102348686 B1 KR102348686 B1 KR 102348686B1 KR 1020170099144 A KR1020170099144 A KR 1020170099144A KR 20170099144 A KR20170099144 A KR 20170099144A KR 102348686 B1 KR102348686 B1 KR 102348686B1
Authority
KR
South Korea
Prior art keywords
circuit
shunt
gate signal
capacitor
switch
Prior art date
Application number
KR1020170099144A
Other languages
English (en)
Other versions
KR20190014956A (ko
Inventor
김정훈
백현
조병학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020170099144A priority Critical patent/KR102348686B1/ko
Priority to US15/877,774 priority patent/US10200027B1/en
Priority to CN201810250393.XA priority patent/CN109391254B/zh
Publication of KR20190014956A publication Critical patent/KR20190014956A/ko
Application granted granted Critical
Publication of KR102348686B1 publication Critical patent/KR102348686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 따른 고주파 스위치 장치는, 제1 단자와 제2 단자 사이에 배치되어, 제1 게이트 신호에 따라 동작하는 제1 시리즈 스위치와, 상기 제1 시리즈 스위치의 양단에 접속된 제1 커패시터 회로 및 제2 커패시터 회로를 포함하는 제1 시리즈 스위치 회로; 상기 제1 단자와 상기 제1 시리즈 스위치 간의 제1 접속노드와 접지 사이에 배치되어, 제2 게이트 신호에 따라 상기 제1 접속노드에 전원전압 또는 접지 전위를 제공하는 제1 션트-바이어스 회로; 및 상기 제1 접속노드와 상기 제1 션트-바이어스 회로 사이에 접속되어, 제3 게이트 신호에 따라 경로 임피던스를 조절하는 제1 션트-임피던스 회로; 를 포함하고, 상기 제1 커패시터 회로 및 제2 커패시터 회로 각각은 상기 제1 게이트 신호에 따라 상기 제1 시리즈 스위치가 온상태일 때 교류 신호를 통과시키고, 상기 제1 시리즈 스위치가 오프상태일 때 직류 전압을 차단한다.

Description

션트 및 바이어스 복합형의 고주파 스위치 장치{RADIO FREQUENCY SWITCH APPARATUS WITH INTEGRATED SHUNT AND BIAS}
본 발명은 션트 및 바이어스 복합형의 고주파 스위치 장치에 관한 것이다.
일반적으로, 셀룰러(cellular) FEM (Front-End Module) 등의 통신 장치는 통신 및 밴드(band) 지원에 필요한 부품들의 조합에 따라 PAM (Power Amplifier Module), MMPA (Multi-mode Multi-band Power Amplifier), PAMiD ( Power Amplifier Module including Duplexer ) 등으로 구분될 수 있다. 일 예로, PAMiD는 다수의 파워 증폭기(Power amplifier)와, 이를 제어하기 위한 제어기(Controller), 송신(Tx) 및 수신(Rx)의 선택 및 각 주파수 신호의 경로(path)를 결정하기 위한 고주파(RF) 스위치, 및 듀플렉서(Duplexer)를 포함할 수 있다.
최근, PAMiD 모듈은 LNA(Low Noise Amplifier) 등의 부품을 추가하여 L-PAMiD 형태의 모듈(Module)로 제작될 수 있다. 이러한 PAMiD 모듈의 성능 평가 항목은 다양한 기준에 의해 평가되는데, 주요 항목은 최대 출력, 효율, 선형성, 민감도(sensitivity) 등이 있다.
이러한 성능은 모듈내 각 부품간 배치 및 임피던스 매칭(impedance matching) 등의 상태 뿐 만 아니라 부품 자체의 성능에 크게 좌우된다. PA 모듈에서 최대 출력, 효율, 및 선형성은 PAIC 자체의 성능 뿐만 아니라, 고주파 스위치(RF Switch) 및 듀플렉서(Duplexer) 등 각 부품의 손실(Loss), 선형성 성능 등에 의해 영향을 받을 수 있다.
고주파 스위치(RF Switch)는 PA의 신호를 각각의 주파수 밴드(frequency band)에 맞도록 필터(Duplexer)를 이용한 필터링, 및 스위치를 이용한 신호 경로의 연결 또는 분리를 행하는 역할을 한다. 이때, 고주파 스위치에는, 파워 증폭기(PA)와 필터(Duplexer) 사이에서 신호의 흐름을 제어하는 밴드 선택 스위치(Band selection SW)와, 필터(Duplexer)와 안테나 사이에서 신호를 흐름을 제어하는 안테나 스위치(Antenna SW)가 있다.
일 예로, 밴드 선택 스위치는, 입력이 하나이고 출력이 여러 개인 SPMT (Single Pole Multi Throw) 형태로 구현될 수 있다. 이러한 고주파 스위치는 30dBm 이상의 높은 파워(high power)를 처리(handling)할 수 있어야 하고, 동시에 낮은 삽입손실(Insertion Loss: IL)을 가져햐 하며, 뿐만 아니라 높은 수준의 고조파 억제(Harmonics suppression) 성능을 가져야 한다. 위와 같은 요구 조건을 만족하면서 저가의 고주파 스위치를 구현하기 위해, SOI (Silicon On Insulator)기판에 여러 단의 단위 트랜지스터(unit transistor)를 스택(stacking)하여 고주파 스위치를 구현한다.
고주파 스위치에서 신호 경로의 분리 또는 연결을 위해, 일 예로, 트랜지스터를 온/오프 시킬 수 있는 제어 전압으로 VDD 및 -VDD 전압을 이용할 수 있다. 여기서, 스위치를 오프 시켰을 때, 큰 전압 스윙(voltage swing)으로 인해 오프되어야 할 트랜지스터가 슬라이트리 온(Slightly ON)이 되는 현상을 막기 위해서, 단위 트랜지스터(Switch unit transistor)의 게이트(gate) 및 바디(body)에, -VDD와 같은 네가티브 전압(negative voltage)을 공급할 수 있다.
네가티브 전압(negative voltage)을 공급하는 방식은, 고주파 스위치의 오동작 방지 및 P1dB 개선 및 고조파 억제(harmonics suppression) 등 선형성 개선에 효과적인 장점이 있으나, 네가티브 전압(negative voltage)을 생성하기 위해 파지티브 전원(positive source)으로부터 차지 펌프(Charge pump) 등이 필요하다는 점과, 스위치를 구동하기 위해 별도의 네가티브 전압 버퍼(negative voltage buffer) 회로가 필요하다는 점 때문에, 집적회로(IC)의 사이즈 증가가 불가피하다는 단점과, 차지 펌프(Charge pump) 등의 동작으로 인해서 고주파 스위치 내부에서 원치 않는 스퍼(spur)가 생성되는 단점, 그리고 이를 완화시키기 위한 회로 구성이 필요하다는 단점이 있다.
이와 같이, 네가티브 전압을 이용하는 기존의 고주파 스위치의 단점을 해소하기 위해, 네가티브(Negative) 전압을 이용하지 않으면서, 네가티브(negative) 전압을 사용하는 효과를 낼 수 있도록, 게이트 전압보다 높은 소스 전압(또는 드레인 전압)을 공급하는 회로 구조가 제안되어 있다.
이러한 고주파 스위치는, 소스 전압을 공급하므로, 스위치 트랜지스터 사이에 직류 전압의 출입을 차단하도록 직류 블록킹 커패시터(DC blocking capacitor)를 포함한다.
그런데, 이와 같은 기존의 고주파 스위치는, 직류 블록킹 커패시터 때문에 신호 손실이 발생되는 문제점이 있고, 정전기방전(ESD)에 취약하다는 문제점이 있다.
한국 공개특허 제2014-0023227호 공보
본 발명의 일 실시 예는, 스위치 트랜지스터 사이의 직류 전압 차단을 위한 직류 블록킹 커패시터(DC blocking capacitor)를 포함하는 구조에서, 사이즈를 줄일 수 있는 고주파 스위치 장치를 제공한다.
본 발명의 일 실시 예에 의해, 제1 단자와 제2 단자 사이에 배치되어, 제1 게이트 신호에 따라 동작하는 제1 시리즈 스위치와, 상기 제1 시리즈 스위치의 양단에 접속된 제1 커패시터 회로 및 제2 커패시터 회로를 포함하는 제1 시리즈 스위치 회로; 상기 제1 단자와 상기 제1 시리즈 스위치 간의 제1 접속노드와 접지 사이에 배치되어, 제2 게이트 신호에 따라 상기 제1 접속노드에 전원전압 또는 접지 전위를 제공하는 제1 션트-바이어스 회로; 및 상기 제1 접속노드와 상기 제1 션트-바이어스 회로 사이에 접속되어, 제3 게이트 신호에 따라 경로 임피던스를 조절하는 제1 션트-임피던스 회로; 를 포함하고, 상기 제1 커패시터 회로 및 제2 커패시터 회로 각각은 상기 제1 게이트 신호에 따라 상기 제1 시리즈 스위치가 온상태일 때 교류 신호를 통과시키고, 상기 제1 시리즈 스위치가 오프상태일 때 직류 전압을 차단하는 고주파 스위치 장치가 제안된다.
또한, 본 발명의 다른 일 실시 예에 의해, 제1 단자와 공통 단자 사이에 배치되어, 제1 게이트 신호에 따라 동작하는 제1 시리즈 스위치와, 상기 제1 시리즈 스위치의 양단에 접속된 제1 커패시터 회로 및 제2 커패시터 회로를 포함하는 제1 시리즈 스위치 회로; 상기 제1 단자와 상기 제1 시리즈 스위치 간의 제1 접속노드와 접지 사이에 배치되어, 제2 게이트 신호에 따라 상기 제1 접속노드에 전원전압 또는 접지 전위를 제공하는 제1 션트-바이어스 회로; 상기 제1 접속노드와 상기 제1 션트-바이어스 회로 사이에 접속되어, 제3 게이트 신호에 따라 경로 임피던스를 조절하는 제1 션트-임피던스 회로; 제2 단자와 공통 단자 사이에 배치되어, 제4 게이트 신호에 따라 동작하는 제2 시리즈 스위치와, 상기 제2 시리즈 스위치의 양단에 접속된 제3 커패시터 회로 및 제4 커패시터 회로를 포함하는 제2 시리즈 스위치 회로; 상기 제2 단자와 상기 제2 시리즈 스위치 간의 제2 접속노드와 접지 사이에 배치되어, 제5 게이트 신호에 따라 상기 제2 접속노드에 전원전압 또는 접지 전위를 제공하는 제2 션트-바이어스 회로; 및 상기 제2 접속노드와 상기 제2 션트-바이어스 회로 사이에 접속되어, 제6 게이트 신호에 따라 경로 임피던스를 조절하는 제2 션트-임피던스 회로; 를 포함하고, 상기 제1 커패시터 회로 및 제2 커패시터 회로 각각은 상기 제1 게이트 신호에 따라 상기 제1 시리즈 스위치가 온상태일 때 교류 신호를 통과시키고, 상기 제1 시리즈 스위치가 오프상태일 때 직류 전압을 차단하고, 상기 제3 커패시터 회로 및 제4 커패시터 회로 각각은 상기 제4 게이트 신호에 따라 상기 제2 시리즈 스위치가 온상태일 때 교류 신호를 통과시키고, 상기 제2 시리즈 스위치가 오프상태일 때 직류 전압을 차단하는 고주파 스위치 장치가 제안된다.
본 발명의 일 실시 예에 의하면, 네가티브(Negative) 전압을 이용하지 않으면서, 네가티브(negative) 전압을 사용하는 효과를 낼 수 있도록, 게이트 전압보다 높은 소스 전압(또는 드레인 전압)을 공급하는 회로 구조에서, 스위치 트랜지스터 사이의 직류 전압 차단을 위한 직류 블록킹 커패시터(DC blocking capacitor)를 포함하면서도, 사이즈를 줄일 수 있고, 신호 손실을 개선할 수 있고, 정전기방전(ESD)의 취약성도 개선할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 다른 일 예시도이다.
도 3은 도 1의 고주파 스위치 장치의 일 예시도이다.
도 4는 도 2의 고주파 스위치 장치의 일 예시도이다.
도 5는 도 2의 고주파 스위치 장치의 다른 일 예시도이다.
도 6은 도 2의 고주파 스위치 장치의 다른 일 예시도이다.
도 7은 도 4의 고주파 스위치 장치의 일 동작 예시도이다.
도 8은 도 4의 고주파 스위치 장치의 주요신호 타이밍 챠트이다.
도 9는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 소신호 성능 예시도이다.
도 10은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 대신호 성능 예시도이다.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 일 예시도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 고주파 스위치 장치는, 제1 시리즈 스위치 회로(SE1), 제1 션트-바이어스 회로(SH1-BS), 및 제1 션트-임피던스 회로(SH1-R1)를 포함할 수 있다.
상기 제1 시리즈 스위치 회로(SE1)는, 제1 시리즈 스위치(SE1-SW), 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2)를 포함할 수 있다. 상기 제1 시리즈 스위치(SE1-SW)는, 제1 단자(T11)와 제2 단자(T12) 사이에 배치되어, 제1 게이트 신호(SE1_G)에 따라 동작할 수 있다. 상기 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2)는, 상기 제1 시리즈 스위치(SE1-SW)의 양단에 접속될 수 있다.
상기 제1 션트-바이어스 회로(SH1-BS)는, 상기 제1 단자(T11)와 상기 제1 시리즈 스위치(SE1-SW) 간의 제1 접속노드(N1)와 접지 사이에 배치되어, 제2 게이트 신호(B1N_G,B1P_G)에 따라 상기 제1 접속노드(N1)에, 상기 제1 션트-임피던스 회로(SH1-R1)를 통해 전원전압(VDD) 또는 접지(GND) 전위를 제공할 수 있다.
일 예로, 상기 제1 션트-바이어스 회로(SH1-BS)는, 서로 병렬로 접속된 서로 다른 타입의 NMOS 트랜지스터(NM11) 및 PMOS 트랜지스터(PM11)을 포함하고, 상기 NMOS 트랜지스터(NM11)에 접속된 접지(GND)단과 상기 PMOS 트랜지스터(PM11)에 접속된 전원전압(VDD)단 사이에 접속된 제1 션트-커패시터(CSH1)를 포함할 수 있다.
상기 제1 션트-임피던스 회로(SH1-R1)는, 상기 제1 접속노드(N1)와 상기 제1 션트-바이어스 회로(SH1-BS) 사이에 접속되어, 제3 게이트 신호(B1_G)에 따라 경로 임피던스를 조절할 수 있다.
상기 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2) 각각은, 상기 제1 게이트 신호(SE1_G)에 따라 상기 제1 시리즈 스위치(SE1-SW)가 온상태일 때 교류 신호를 통과(pass)시킬 수 있고, 상기 제1 시리즈 스위치(SE1-SW)가 오프상태일 때 직류 전압을 차단(block)할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 다른 일 예시도이다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 고주파 스위치 장치는, 제1 시리즈 스위치 회로(SE1), 제1 션트-바이어스 회로(SH1-BS), 제1 션트-임피던스 회로(SH1-R1), 제2 시리즈 스위치 회로(SE2), 제2 션트-바이어스 회로(SH2-BS), 및 제2 션트-임피던스 회로(SH2-R1)를 포함할 수 있다.
상기 제1 시리즈 스위치 회로(SE1)는, 제1 시리즈 스위치(SE1-SW), 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2)를 포함할 수 있다.
상기 제1 시리즈 스위치(SE1-SW)는, 제1 단자(T11)와 공통 단자(Tcom) 사이에 배치되어, 제1 게이트 신호(SE1_G)에 따라 동작할 수 있다.
상기 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2)는, 상기 제1 시리즈 스위치(SE1-SW)의 양단에 접속될 수 있다.
상기 제1 션트-바이어스 회로(SH1-BS)는, 상기 제1 단자(T11)와 상기 제1 시리즈 스위치(SE1-SW) 간의 제1 접속노드(N1)와 접지 사이에 배치되어, 제2 게이트 신호(B1N_G,B1P_G)에 따라 상기 제1 접속노드(N1)에 전원전압(VDD) 또는 접지(GND) 전위를 제공할 수 있다.
상기 제1 션트-임피던스 회로(SH1-R1)는, 상기 제1 접속노드(N1)와 상기 제1 션트-바이어스 회로(SH1-BS) 사이에 접속되어, 제3 게이트 신호(B1_G)에 따라 경로 임피던스를 조절할 수 있다.
상기 제2 시리즈 스위치 회로(SE2)는,제2 시리즈 스위치(SE2-SW), 제3 커패시터 회로(SE2-C1) 및 제4 커패시터 회로(SE2-C2)를 포함할 수 있다. 상기 제2 시리즈 스위치(SE2-SW)는, 제2 단자(T12)와 공통 단자(Tcom) 사이에 배치되어, 제4 게이트 신호(SE2_G)에 따라 동작할 수 있다. 상기 제3 커패시터 회로(SE2-C1) 및 제4 커패시터 회로(SE2-C2)는, 상기 제2 시리즈 스위치(SE2-SW)의 양단에 접속될 수 있다.
상기 제2 션트-바이어스 회로(SH2-BS)는, 상기 제2 단자(T12)와 상기 제2 시리즈 스위치(SE2-SW) 간의 제2 접속노드(N2)와 접지 사이에 배치되어, 제5 게이트 신호(B2N_G,B2P_G)에 따라 상기 제2 접속노드(N2)에 전원전압(VDD) 또는 접지(GND) 전위를 제공할 수 있다.
상기 제2 션트-임피던스 회로(SH2-R1)는, 상기 제2 접속노드(N2)와 상기 제2 션트-바이어스 회로(SH2-BS) 사이에 접속되어, 제6 게이트 신호(B2_G)에 따라 경로 임피던스를 조절할 수 있다.
상기 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2) 각각은, 상기 제1 게이트 신호(SE1_G)에 따라 상기 제1 시리즈 스위치(SE1-SW)가 온상태일 때 교류 신호를 통과(pass)시킬 수 있고, 상기 제1 시리즈 스위치(SE1-SW)가 오프상태일 때 직류 전압을 차단(block)할 수 있다.
또한, 상기 제3 커패시터 회로(SE2-C1) 및 제4 커패시터 회로(SE2-C2) 각각은, 상기 제4 게이트 신호(SE2_G)에 따라 상기 제2 시리즈 스위치(SE2-SW)가 온상태일 때 교류 신호를 통과(pass)시킬 수 있고, 상기 제2 시리즈 스위치(SE2-SW)가 오프상태일 때 직류 전압을 차단(block)할 수 있다.
도 1 및 도 2를 참조하면, 일 예로, 상기 제1 시리즈 스위치(SE1-SW)는, 상기 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2) 사이에 접속된 적어도 하나의 MOS 트랜지스터(SE1-SW1)를 포함하고, 상기 제1 게이트 신호(SE1_G)에 따라 온/오프 동작할 수 있다.
일 예로, 상기 제1 커패시터 회로(SE1-C1)는, 상기 제1 단자(T11)와 상기 제1 시리즈 스위치(SE1-SW) 사이에 접속되어, 서로 병렬로 접속된 제1 커패시터(C11)와 제1 병렬 MOS 트랜지스터(M11)를 포함하고, 상기 제1 병렬 MOS 트랜지스터(M11)는 상기 제1 게이트 신호(SE1_G)에 따라 온/오프 동작할 수 있다.
일 예로, 상기 제2 커패시터 회로(SE1-C2)는, 상기 제2 단자(T12)와 상기 제1 시리즈 스위치(SE1-SW) 사이에 접속되어, 서로 병렬로 접속된 제2 커패시터(C12)와 제2 병렬 MOS 트랜지스터(M12)를 포함하고, 상기 제2 병렬 MOS 트랜지스터(M12)는 상기 제1 게이트 신호(SE1_G)에 따라 온/오프 동작할 수 있다.
일 예로, 상기 제1 션트-바이어스 회로(SH1-BS)는, 상기 제1 션트-임피던스 회로(SH1-R1)와 상기 접지(GND) 단자 사이에 접속되어, 상기 제2 게이트 신호(B1N_G,B1P_G)에 따라 온/오프 동작하는 제1 NMOS 트랜지스터(NM11)와, 상기 제1 션트-임피던스 회로(SH1-R1)와 상기 전원전압(VDD) 단자 사이에 접속되어, 상기 제2 게이트 신호(B1N_G,B1P_G)에 따라 온/오프 동작하는 제1 PMOS 트랜지스터(PM11)와, 상기 전원전압(VDD) 단자와 상기 접지(GND) 단자 사이에 접속된 제1 션트-커패시터(CSH1)를 포함할 수 있다.
일 예로, 상기 제1 션트-바이어스 회로(SH1-BS)는, 상기 제2 게이트 신호(B1N_G,B1P_G)에 따라 상기 전원전압(VDD) 및 접지(GND) 전위중 하나를 상기 제1 션트-임피던스 회로(SH1-R1)를 거쳐 상기 제1 접속노드(N1)에 공급할 수 있다.
일 예로, 상기 제1 션트-임피던스 회로(SH1-R1)는, 상기 제1 접속노드(N1)와 상기 제1 션트-바이어스 회로(SH1-BS) 사이에 접속되어, 서로 병렬로 접속된 적어도 하나의 제1 저항(R1-1)과 적어도 하나의 제1 저항 스위치(SW1-1)를 포함할 수 있다.
상기 제1 저항 스위치(SW1-1)는 상기 제3 게이트 신호(B1_G)에 따라 온/오프 동작할 수 있다.
도 2를 참조하면, 일 예로, 상기 제2 시리즈 스위치(SE2-SW)는, 상기 제3 커패시터 회로(SE2-C1) 및 제4 커패시터 회로(SE2-C2) 사이에 접속된 적어도 하나의 MOS 트랜지스터를 포함하고, 상기 제4 게이트 신호(SE2_G)에 따라 온/오프 동작할 수 있다.
일 예로, 상기 제3 커패시터 회로(SE2-C1)는, 상기 제2 단자(T12)와 상기 제2 시리즈 스위치(SE2-SW) 사이에 접속되어, 서로 병렬로 접속된 제3 커패시터(C21)와 제3 병렬 MOS 트랜지스터(M21)를 포함할 수 있다. 상기 제3 병렬 MOS 트랜지스터(M21)는 상기 제4 게이트 신호(SE2_G)에 따라 온/오프 동작할 수 있다.
일 예로, 상기 제4 커패시터 회로(SE2-C2)는, 상기 공통 단자(Tcom)와 상기 제2 시리즈 스위치(SE2-SW) 사이에 접속되어, 서로 병렬로 접속된 제4 커패시터(C22)와 제4 병렬 MOS 트랜지스터(M22)를 포함할 수 있다.
상기 제4 병렬 MOS 트랜지스터(M22)는 상기 제4 게이트 신호(SE2_G)에 따라 온/오프 동작할 수 있다.
일 예로, 상기 제2 션트-바이어스 회로(SH2-BS)는, 상기 제2 션트-임피던스 회로(SH2-R1)와 상기 접지(GND) 단자 사이에 접속되어, 상기 제5 게이트 신호(B2N_G,B2P_G)에 따라 온/오프 동작하는 제2 NMOS 트랜지스터(NM21)와, 상기 제2 션트-임피던스 회로(SH2-R1)와 상기 전원전압(VDD) 단자 사이에 접속되어, 상기 제5 게이트 신호(B2N_G,B2P_G)에 따라 온/오프 동작하는 제2 PMOS 트랜지스터(PM21)와, 상기 전원전압(VDD) 단자와 상기 접지(GND) 단자 사이에 접속된 제2 션트-커패시터(CSH2)를 포함할 수 있다.
상기 제2 션트-바이어스 회로(SH2-BS)는, 상기 제5 게이트 신호(B2N_G,B2P_G)에 따라 상기 전원전압(VDD) 및 접지(GND) 전위중 하나를 상기 제2 션트-임피던스 회로(SH2-R1)를 거쳐 상기 제2 접속노드(N2)에 공급할 수 있다.
일 예로, 상기 제2 션트-임피던스 회로(SH2-R1)는, 상기 제2 접속노드(N2)와 상기 제2 션트-바이어스 회로(SH2-BS) 사이에 접속되어, 서로 병렬로 접속된 적어도 하나의 제2 저항(R2-1)과 적어도 하나의 제2 저항 스위치(SW2-1)를 포함할 수 있다. 상기 제2 저항 스위치(SW2-1)는 상기 제6 게이트 신호(B2_G)에 따라 온/오프 동작할 수 있다.
본 발명의 각 도면에 대해, 동일한 부호 및 동일한 기능의 구성요소에 대해서는 가능한 불필요한 중복 설명은 생략될 수 있고, 각 도면에 대해 가능한 차이점에 대한 사항이 설명될 수 있다.
도 3은 도 1의 고주파 스위치 장치의 일 예시도이고, 도 4는 도 2의 고주파 스위치 장치의 일 예시도이다.
도 3 및 도 4를 참조하면, 상기 제1 시리즈 스위치(SE1-SW)는, 상기 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2) 사이에 접속된 하나의 MOS 트랜지스터(SE1-SW1)를 포함하고, 상기 제1 게이트 신호(SE1_G) 및 제1 바디 신호(B21_B)에 따라 온/오프 동작할 수 있다.
상기 제1 션트-임피던스 회로(SH1-R1)는, 상기 제1 접속노드(N1)와 상기 제1 션트-바이어스 회로(SH1-BS) 사이에 접속되어, 서로 병렬로 접속된 하나의 제1 저항(R1-1)과 하나의 제1 저항 스위치(SW1-1)를 포함할 수 있다. 상기 제1 저항 스위치(SW1-1)는 상기 제3 게이트 신호(B1_G) 및 제3 바디 신호(B1_B)에 따라 온/오프 동작할 수 있다.
여기서, 상기 제1 저항(R1-1)은 교류 신호에 대해 높은 임피던스를 갖는 임피던스 소자가 될 수 있으며, 일 예로 저항 소자가 채용될 수 있으나, 이에 한정되지는 않는다.
일 예로, 상기 제1 션트-바이어스 회로(SH1-BS)는, 제1 NMOS 트랜지스터(NM11), 제1 PMOS 트랜지스터(PM11) 및 제1 션트-커패시터(CSH1)를 포함하고, 상기 제1 NMOS 트랜지스터(NM11) 및 제1 PMOS 트랜지스터(PM11)는 상기 제2 게이트 신호(B1N_G,B1P_G) 및 제2 바디 신호(B1N_B,B1P_B)에 따라 온/오프 동작할 수 있다.
도 4를 참조하면, 상기 제2 시리즈 스위치(SE2-SW)는, 상기 제3 커패시터 회로(SE2-C1) 및 제4 커패시터 회로(SE2-C2) 사이에 접속된 하나의 MOS 트랜지스터(SE2-SW1)를 포함하고, 상기 제4 게이트 신호(SE2_G) 및 제4 바디 신호(B2_B)에 따라 온/오프 동작할 수 있다.
상기 제2 션트-임피던스 회로(SH2-R1)는, 상기 제2 접속노드(N2)와 상기 제2 션트-바이어스 회로(SH2-BS) 사이에 접속되어, 서로 병렬로 접속된 하나의 제2 저항(R2-1)과 하나의 제2 저항 스위치(SW2-1)를 포함할 수 있다. 상기 제2 저항 스위치(SW2-1)는 상기 제6 게이트 신호(B2_G) 및 제6 바디 신호(B2_B)에 따라 온/오프 동작할 수 있다.
일 예로, 상기 제2 션트-바이어스 회로(SH2-BS)는, 제2 NMOS 트랜지스터(NM21), 제2 PMOS 트랜지스터(PM21) 및 제2 션트-커패시터(CSH2)를 포함하고, 상기 제2 NMOS 트랜지스터(NM21) 및 제2 PMOS 트랜지스터(PM21)는 상기 제5 게이트 신호(B2N_G,B2P_G) 및 제5 바디 신호(B2N_B,B2P_B)에 따라 온/오프 동작할 수 있다.
도 5는 도 2의 고주파 스위치 장치의 다른 일 예시도이다.
도 5를 참조하면, 상기 제1 시리즈 스위치(SE1-SW)는, 상기 제1 커패시터 회로(SE1-C1) 및 제2 커패시터 회로(SE1-C2) 사이에 직렬로 접속된 제1, 제2 내지 제n MOS 트랜지스터(SE1-SW1,SE1-SW2~SE1-SWn)를 포함하고, 상기 제1, 제2 내지 제n MOS 트랜지스터(SE1-SW1,SE1-SW2~SE1-SWn)는 NMOS 트랜지스터일 수 있고, 이들은 상기 제1 게이트 신호(SE1_G) 및 제1 바디 신호(SE1_B)에 따라 온/오프 동작할 수 있다.
또한, 상기 제2 시리즈 스위치(SE2-SW)는, 상기 제3 커패시터 회로(SE2-C1) 및 제4 커패시터 회로(SE2-C2) 사이에 직렬로 접속된 제1, 제2 내지 제n MOS 트랜지스터(SE2-SW1,SE2-SW2~SE2-SWn)를 포함하고, 제1, 제2 내지 제n MOS 트랜지스터(SE2-SW1,SE2-SW2~SE2-SWn)는 NMOS 트랜지스터일 수 있고, 이들은 상기 제4 게이트 신호(SE2_G)에 따라 온/오프 동작할 수 있다.
여기서, R_SG는 해당 MOS 트랜지스터의 게이트와 제1 게이트 신호(SE1_G) 단자 사이에 접속되는 게이트 저항이고, R_SGG는 해당 MOS 트랜지스터의 게이트와 제1 게이트 신호(SE1_G) 단자 사이에 공통 접속되는 공통 게이트 저항이고, R_SDS는 해당 MOS 트랜지스터의 드레인-소스 저항이고, R_SB는 해당 MOS 트랜지스터의 바디와 제1 게이트 신호(SE1_G) 단자 사이에 접속되는 바디 저항이고, R_SBB는 해당 MOS 트랜지스터의 바디와 제1 게이트 신호(SE1_G) 단자 사이에 공통 접속되는 공통 바디 저항이다. 그리고, SE1_B 및 SE2_B는 바디 신호이다.
상기 제1 션트-임피던스 회로(SH1-R1)는, 상기 제1 접속노드(N1)와 상기 제1 션트-바이어스 회로(SH1-BS) 사이에 직렬로 접속된 제1, 제2 내지 제n 스위치드 저항 회로를 포함할 수 있고, 상기 제1 스위치드 저항 회로는, 서로 병렬로 접속된 제1 저항(R1-1)과 제1 저항 스위치(SW1-1)를 포함하고, 상기 제2 스위치드 저항 회로는, 서로 병렬로 접속된 제2 저항(R1-2)과 제2 저항 스위치(SW1-2)를 포함하고, 상기 제n 스위치드 저항 회로는, 서로 병렬로 접속된 제n 저항(R1-n)과 제n 저항 스위치(SW1-n)를 포함할 수 있다.
상기 제1 션트-임피던스 회로(SH1-R1)의 제1, 제2 내지 제n 저항 스위치(SW1-1,SW1-2~SW1-n)는 PMOS 트랜지스터일 수 있고, 이들은 상기 제3 게이트 신호(B1_G) 및 상기 제3 바디 신호(B1_B)에 따라 온/오프 동작할 수 있다.
상기 제2 션트-임피던스 회로(SH2-R1)는, 상기 제2 접속노드(N2)와 상기 제2 션트-바이어스 회로(SH2-BS) 사이에 직렬로 접속된 제1, 제2 내지 제n 스위치드 저항 회로를 포함할 수 있고, 상기 제1 스위치드 저항 회로는, 서로 병렬로 접속된 제1 저항(R2-1)과 제1 저항 스위치(SW2-1)를 포함하고, 상기 제2 스위치드 저항 회로는, 서로 병렬로 접속된 제2 저항(R2-2)과 제2 저항 스위치(SW2-2)를 포함하고, 상기 제n 스위치드 저항 회로는, 서로 병렬로 접속된 제n 저항(R2-n)과 제n 저항 스위치(SW2-n)를 포함할 수 있다.
상기 제2 션트-임피던스 회로(SH2-R1)의 제1, 제2 내지 제n 저항 스위치(SW1-1,SW1-2~SW1-n)는 PMOS 트랜지스터일 수 있고, 이들은 상기 제6 게이트 신호(B2_G) 및 제6 바디 신호(B2_B)에 따라 온/오프 동작할 수 있다.
여기서, R_HG는 해당 저항-스위치의 게이트와 제3 게이트 신호(B1_G) 단자 사이에 접속되는 게이트 저항이고, R_HGG는 해당 저항-스위치의 게이트와 제3 게이트 신호(B1_G) 단자 사이에 공통 접속되는 공통 게이트 저항이고, R_HB는 해당 저항-스위치의 바디와 제3 게이트 신호(B1_G) 단자 사이에 접속되는 바디 저항이고, R_HBB는 해당 저항-스위치의 바디와 제3 게이트 신호(B1_G) 단자 사이에 접속되는 공통 바디 저항이다. 그리고, B1_B 및 B2_B는 바디 신호이다.
일 예로, 상기 제1 션트-바이어스 회로(SH1-BS)의 제1 NMOS 트랜지스터(NM11) 및 제1 PMOS 트랜지스터(PM11)중 하나는, 상기 제2 게이트 신호(B1N_G,B1P_G) 및 제2 바디 신호(B1N_B,B1P_B)에 따라 온상태로 동작할 수 있다.
또한, 상기 제2 션트-바이어스 회로(SH2-BS)의 제2 NMOS 트랜지스터(NM21) 및 제2 PMOS 트랜지스터(PM21)중 하나는 상기 제5 게이트 신호(B2N_G,B2P_G) 및 제5 바디 신호(B2N_B,B2P_B)에 따라 온상태로 동작할 수 있다.
도 6은 도 2의 고주파 스위치 장치의 다른 일 예시도이다.
도 6을 참조하면, 상기 제1 션트-바이어스 회로(SH1-BS)는, 상기 제1 션트-임피던스 회로(SH1-R1)와 상기 접지(GND) 단자 사이에 접속되어, 상기 제2 게이트 신호(B1N_G,B1P_G)에 따라 온/오프 동작하는 제1 NMOS 트랜지스터(NM11)와, 상기 제1 션트-임피던스 회로(SH1-R1)와 상기 전원전압(VDD) 단자 사이에 접속되어, 상기 제2 게이트 신호(B1N_G,B1P_G)에 따라 온/오프 동작하는 제1 PMOS 트랜지스터(PM11)와, 상기 제1 NMOS 트랜지스터(NM11)와 제1 PMOS 트랜지스터(PM11)간의 접속노드에서 접지 사이에 접속된 제1 션트-커패시터(CSH1)를 포함할 수 있다.
상기 제1 션트-바이어스 회로(SH1-BS)는, 상기 제2 게이트 신호(B1N_G,B1P_G)에 따라 상기 전원전압(VDD) 및 접지(GND) 전위중 하나를 상기 제1 션트-임피던스 회로(SH1-R1)를 거쳐 상기 제1 접속노드(N1)에 공급할 수 있다.
또한, 상기 제2 션트-바이어스 회로(SH2-BS)는, 상기 제2 션트-임피던스 회로(SH2-R1)와 상기 접지(GND) 단자 사이에 접속되어, 상기 제5 게이트 신호(B2N_G,B2P_G)에 따라 온/오프 동작하는 제2 NMOS 트랜지스터(NM21)와, 상기 제2 션트-임피던스 회로(SH2-R1)와 상기 전원전압(VDD) 단자 사이에 접속되어, 상기 제5 게이트 신호(B2N_G,B2P_G)에 따라 온/오프 동작하는 제2 PMOS 트랜지스터(PM21)와, 상기 제2 NMOS 트랜지스터(NM21)와 제2 PMOS 트랜지스터(PM21)간의 접속노드에서 접지 사이에 접속된 제2 션트-커패시터(CSH2)를 포함할 수 있다.
상기 제2 션트-바이어스 회로(SH2-BS)는, 상기 제5 게이트 신호(B2N_G,B2P_G)에 따라 상기 전원전압(VDD) 및 접지(GND) 전위중 하나를 상기 제2 션트-임피던스 회로(SH2-R1)를 거쳐 상기 제2 접속노드(N2)에 공급할 수 있다.
도 7은 도 4의 고주파 스위치 장치의 일 동작 예시도이다.
도 4 및 도 7을 참조하여 상기 고주파 스위치 장치의 제1 동작(도 8 참조)에 대해 설명하면, 제1 게이트 신호(SE1_G)는 하이레벨이면 제1 시리즈 스위치 회로(SE1)가 온상태가 되고, 제3 게이트 신호(B1_G)가 하이레벨이면 제1 션트-임피던스 회로(SH1-R1)의 제1 저항 스위치(SW1-1)가 오프 상태로 되어, 제1 션트-임피던스 회로(SH1-R1)의 제1 저항(R1-1)을 통한 고 임피던스 경로가 형성되고, 제2 게이트 신호(B1N_G,B1P_G)가 하이레벨이면 제1 션트-바이어스 회로(SH1-BS)의 제1 NMOS 트랜지스터(NM11)는 온상태로 되고, 제1 PMOS 트랜지스터(PM11)는 오프상태로 된다.
이 경우, 온상태인 제1 NMOS 트랜지스터(NM11)를 통한 접지(GND) 전위가 제1 션트-임피던스 회로(SH1-R1)의 제1 저항(R1-1)을 통해 제1 접속노드(N1)에 제공되고, 제1 게이트 신호(SE1_G)는 하이레벨이므로, 상기 제1 시리즈 스위치 회로(SE1)가 온상태를 유지하여, 제1 단자(T11)를 통해 입력되는 신호는 제1 시리즈 스위치 회로(SE1)를 통한 다음 공통 단자(Tcom)로 제공된다.
또한, 상기 제1 션트-임피던스 회로(SH1-R1)의 제1 저항(R1-1)을 통해 고 임피던스 경로가 형성되므로, 상기 제1 단자(T11)를 통해 입력되는 신호는 제1 션트-임피던스 회로(SH1-R1)를 통해 접지로 빠지지 않고, 누설없이 공통 단자(Tcom)로 제공될 수 있다.
또한, 제4 게이트 신호(SE2_G)는 로우레벨이면 제2 시리즈 스위치 회로(SE2)가 오프상태가 되고, 제6 게이트 신호(B2_G)가 로우레벨이면 제2 션트-임피던스 회로(SH2-R1)의 제2 저항 스위치(SW2-1)가 온 상태로 되어, 이 제2 저항 스위치(SW2-1)를 통한 저 임피던스 경로가 형성되고, 제5 게이트 신호(B2N_G,B2P_G)가 로우레벨이면 제2 션트-바이어스 회로(SH2-BS)의 제2 NMOS 트랜지스터(NM21)는 오프상태로 되고, 제2 PMOS 트랜지스터(PM21)는 온상태로 된다.
이 경우, 온상태인 제2 PMOS 트랜지스터(PM11)를 통한 전원전압(VDD)이 가 제2 션트-임피던스 회로(SH2-R1)의 제2 저항 스위치(SW2-1)를 통해 제2 접속노드(N2)에 제공되고, 제4 게이트 신호(SE2_G)는 로우레벨이므로, 상기 제2 시리즈 스위치 회로(SE2)가 오프상태를 유지하여, 제2 단자(T12)를 통해 입력되는 신호는 제2 션트-임피던스 회로(SH2-R1)의 제2 저항 스위치(SW2-1), 제2 션트-바이어스 회로(SH2-BS)의 제2 PMOS 트랜지스터(PM21) 및 제2 션트-커패시터(CSH2)를 통해 접지(GND)로 흐른다.
도 7을 참조하여 상기 고주파 스위치 장치의 제1 동작(도 8 참조)에 대해 설명하였으며, 이와 반대로, 상기 고주파 스위치 장치의 제2 동작(도 8 참조)은, 제1 게이트 신호(SE1_G)는 로우레벨이면 제1 시리즈 스위치 회로(SE1)가 오프상태가 되고, 제3 게이트 신호(B1_G)가 로우레벨이면 제1 션트-임피던스 회로(SH1-R1)의 제1 저항 스위치(SW1-1)가 온 상태로 되어, 제1 션트-임피던스 회로(SH1-R1)의 제1 저항 스위치(SW1-1)를 통한 저 임피던스 경로가 형성되고, 제2 게이트 신호(B1N_G,B1P_G)가 로우레벨이면 제1 션트-바이어스 회로(SH1-BS)의 제1 NMOS 트랜지스터(NM11)는 오프상태로 되고, 제1 PMOS 트랜지스터(PM11)는 온상태로 된다.
이 경우, 온상태인 제1 PMOS 트랜지스터(PM11)를 통한 전원전압(VDD)이 제1 션트-임피던스 회로(SH1-R1)의 제1 저항 스위치(SW1-1)를 통해 제1 접속노드(N1)에 제공되고, 제1 게이트 신호(SE1_G)는 로우레벨이므로, 상기 제1 시리즈 스위치 회로(SE1)가 오프상태를 유지하여, 제1 단자(T11)를 통해 입력되는 신호는 제1 션트-임피던스 회로(SH1-R1)의 제1 저항 스위치(SW1-1), 제1 션트-바이어스 회로(SH1-BS)의 제1 PMOS 트랜지스터(PM11) 및 제1 션트-커패시터(CSH1)를 통해 접지(GND)로 흐른다.
또한, 제4 게이트 신호(SE2_G)는 하이레벨이면 제2 시리즈 스위치 회로(SE2)가 온상태가 되고, 제6 게이트 신호(B2_G)가 하이레벨이면 제2 션트-임피던스 회로(SH2-R1)의 제2 저항(R2-1)이 오프 상태로 되어, 이 제2 저항(R2-1)을 통한 고 임피던스 경로가 형성되고, 제5 게이트 신호(B2N_G,B2P_G)가 하이레벨이면 제2 션트-바이어스 회로(SH2-BS)의 제2 NMOS 트랜지스터(NM21)는 온상태로 되고, 제2 PMOS 트랜지스터(PM21)는 오프상태로 된다.
이 경우, 온상태인 제2 NMOS 트랜지스터(NM11)를 통한 접지(GND) 전위가 가 제2 션트-임피던스 회로(SH2-R1)의 제2 저항(R2-1)을 통해 제2 접속노드(N2)에 제공되고, 제4 게이트 신호(SE2_G)는 하이레벨이므로, 상기 제2 시리즈 스위치 회로(SE2)가 온상태를 유지하여, 공통 단자(Tcom)를 통해 입력되는 신호는 제2 시리즈 스위치 회로(SE2)를 통한 제2 단자(T12)로 제공된다.
도 8은 도 4의 고주파 스위치 장치의 주요신호 타이밍 챠트이다.
도 8을 참조하면, 고주파 스위치 장치의 제1 동작 및 제2 동작 각각에 대한 주요신호의 타이밍을 보이고 있는데, 도 7에 도시한 바와 같은 제1 동작시에 대한 주요신호의 전압레벨을 보이고 있다.
또한, 도 7의 동작과 달리, 제1 시리즈 스위치 회로(SE1)가 오프상태, 제2 시리즈 스위치 회로(SE2)가 온상태로 되는 경우에 해당되는 제2 동작시에 대한 주요신호의 전압레벨을 보이고 있다.
도 9는 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 소신호 성능 예시도이다.
도 9는 도 7에 도시된 SPDT(Single-Pole, Double-Throw) 고주파 스위치(RF switch)에 대한 온-오프(ON-OFF) 동작시 소신호 성능을 시뮬레이션을 통하여 검증한 결과이다. 도 9에 도시된 S-파라메타 Skm에서 k는 도착단자이고 m은 출발단자이며, 1은 제1 단자(T11)이고, 2는 제2 단자(T12)이고, 3은 공통 단자이다.
도 9를 참조하면, 제1 시리즈 스위치(SE1-SW)는 8개의 NMOS 스택(stack)을 포함하고, 상기 제1 커패시터 회로(SE1-C1)의 제1 커패시터(C11) 및 제1 병렬 MOS 트랜지스터(M11) 각각이 1pF 및 NMOS이고, 제1 션트-임피던스 회로(SH1-R1)는 저항과 병렬로 접속된 8개의 PMOS 스택으로 구성되고, 제1 션트-바이어스 회로(SH1-BS)는 NMOS 및 PMOS의 쌍(pair)으로 구성되어 있다.
이때, PAMiD 등 파워 증폭 장치에서 요구하는 삽입손실 0.4dB(S21), Return Loss -10dB(S11), Isolation -25dB(S13,S23) 성능을 만족하고 있다.
도 10은 본 발명의 일 실시 예에 따른 고주파 스위치 장치의 대신호 성능 예시도이다.
도 10에서, G21은 공통 단자에서 기본파에 대한 파워 그래프이고, G22는 공통 단자에서 2차 고조파에 대한 파워 그래프이고, G23은 공통 단자에서 3차 고조파에 대한 파워 그래프이다.
도 10에 도시된 G21을 참조하면, 기본파에 대한 파워조건(32dBm)을 만족하고, G22 및 G23을 참조하면, 2차 및 3차 고조파에 대한 파워조건(-40dBm)을 만족함을 보여준다.
SE1: 제1 시리즈 스위치 회로
SE2: 제2 시리즈 스위치 회로
SE1-SW: 제1 시리즈 스위치
SE2-SW: 제2 시리즈 스위치
SE1-C1: 제1 커패시터 회로
SE1-C2: 제2 커패시터 회로
SE2-C1: 제3 커패시터 회로
SE2-C2: 제4 커패시터 회로
SH1-BS: 제1 션트-바이어스 회로
SH1-R1: 제1 션트-임피던스 회로
SH2-BS: 제2 션트-바이어스 회로
SH2-R1: 제2 션트-임피던스 회로
SE1_G: 제1 게이트 신호
B1N_G,B1P_G: 제2 게이트 신호
B1_G: 제3 게이트 신호
SE2_G: 제4 게이트 신호
B2N_G,B2P_G: 제5 게이트 신호
B2_G: 제6 게이트 신호
T11: 제1 단자
T12: 제2 단자
Tcom: 공통 단자

Claims (13)

  1. 제1 단자와 제2 단자 사이에 배치되어, 제1 게이트 신호에 따라 동작하는 제1 시리즈 스위치, 상기 제1 시리즈 스위치의 일단에 접속된 제1 커패시터 회로, 그리고 상기 상기 제1 시리즈 스위치의 타단에 접속된 제2 커패시터 회로를 포함하는 제1 시리즈 스위치 회로;
    상기 제1 단자와 상기 제1 시리즈 스위치 간의 제1 접속노드와 접지 사이에 배치되어, 제2 게이트 신호에 따라 상기 제1 접속노드에 전원전압 또는 접지 전위를 제공하는 제1 션트-바이어스 회로; 및
    상기 제1 접속노드와 상기 제1 션트-바이어스 회로 사이에 접속되어, 제3 게이트 신호에 따라 경로 임피던스를 조절하는 제1 션트-임피던스 회로; 를 포함하고,
    상기 제1 커패시터 회로 및 제2 커패시터 회로 각각은
    상기 제1 게이트 신호에 따라 상기 제1 시리즈 스위치가 온상태일 때 교류 신호를 통과시키고, 상기 제1 시리즈 스위치가 오프상태일 때 직류 전압을 차단하는
    고주파 스위치 장치.
  2. 제1항에 있어서, 상기 제1 시리즈 스위치는,
    상기 제1 커패시터 회로 및 제2 커패시터 회로 사이에 접속된 적어도 하나의 MOS 트랜지스터를 포함하고, 상기 제1 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
  3. 제1항에 있어서, 상기 제1 커패시터 회로는
    상기 제1 단자와 상기 제1 시리즈 스위치 사이에 접속되어, 서로 병렬로 접속된 제1 커패시터와 제1 병렬 MOS 트랜지스터를 포함하고,
    상기 제1 병렬 MOS 트랜지스터는 상기 제1 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
  4. 제1항에 있어서, 상기 제2 커패시터 회로는,
    상기 제2 단자와 상기 제1 시리즈 스위치 사이에 접속되어, 서로 병렬로 접속된 제2 커패시터와 제2 병렬 MOS 트랜지스터를 포함하고,
    상기 제2 병렬 MOS 트랜지스터는 상기 제1 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
  5. 제1항에 있어서, 상기 제1 션트-바이어스 회로는,
    상기 제1 션트-임피던스 회로와 상기 접지 사이에 접속되어, 상기 제2 게이트 신호에 따라 온/오프 동작하는 제1 NMOS 트랜지스터;
    상기 제1 션트-임피던스 회로와 상기 전원전압 사이에 접속되어, 상기 제2 게이트 신호에 따라 온/오프 동작하는 제1 PMOS 트랜지스터;
    상기 전원전압과 상기 접지 사이에 접속된 제1 션트-커패시터; 를 포함하고,
    상기 제2 게이트 신호에 따라 상기 전원전압 및 접지 전위중 하나가 상기 제1 션트-임피던스 회로를 거쳐 상기 제1 접속노드에 공급되는
    고주파 스위치 장치.
  6. 제1항에 있어서, 상기 제1 션트-임피던스 회로는,
    상기 제1 접속노드와 상기 제1 션트-바이어스 회로 사이에 접속되어, 서로 병렬로 접속된 제1 저항과 제1 저항 스위치를 포함하고,
    상기 제1 저항 스위치는 상기 제3 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
  7. 제1 단자와 공통 단자 사이에 배치되어, 제1 게이트 신호에 따라 동작하는 제1 시리즈 스위치, 상기 제1 시리즈 스위치의 일단에 접속된 제1 커패시터 회로, 그리고 상기 제1 시리즈 스위치의 타단에 접속된 제2 커패시터 회로를 포함하는 제1 시리즈 스위치 회로;
    상기 제1 단자와 상기 제1 시리즈 스위치 간의 제1 접속노드와 접지 사이에 배치되어, 제2 게이트 신호에 따라 상기 제1 접속노드에 전원전압 또는 접지 전위를 제공하는 제1 션트-바이어스 회로; 및
    상기 제1 접속노드와 상기 제1 션트-바이어스 회로 사이에 접속되어, 제3 게이트 신호에 따라 경로 임피던스를 조절하는 제1 션트-임피던스 회로;
    제2 단자와 공통 단자 사이에 배치되어, 제4 게이트 신호에 따라 동작하는 제2 시리즈 스위치, 상기 제2 시리즈 스위치의 일단에 접속된 제3 커패시터 회로, 그리고 상기 제2 시리즈 스위치의 타단에 접속된 제4 커패시터 회로를 포함하는 제2 시리즈 스위치 회로;
    상기 제2 단자와 상기 제2 시리즈 스위치 간의 제2 접속노드와 접지 사이에 배치되어, 제5 게이트 신호에 따라 상기 제2 접속노드에 전원전압 또는 접지 전위를 제공하는 제2 션트-바이어스 회로; 및
    상기 제2 접속노드와 상기 제2 션트-바이어스 회로 사이에 접속되어, 제6 게이트 신호에 따라 경로 임피던스를 조절하는 제2 션트-임피던스 회로; 를 포함하고,
    상기 제1 커패시터 회로 및 제2 커패시터 회로 각각은
    상기 제1 게이트 신호에 따라 상기 제1 시리즈 스위치가 온상태일 때 교류 신호를 통과시키고, 상기 제1 시리즈 스위치가 오프상태일 때 직류 전압을 차단하고,
    상기 제3 커패시터 회로 및 제4 커패시터 회로 각각은
    상기 제4 게이트 신호에 따라 상기 제2 시리즈 스위치가 온상태일 때 교류 신호를 통과시키고, 상기 제2 시리즈 스위치가 오프상태일 때 직류 전압을 차단하는
    고주파 스위치 장치.
  8. 제7항에 있어서, 상기 제1 시리즈 스위치는,
    상기 제1 커패시터 회로 및 제2 커패시터 회로 사이에 접속된 적어도 하나의 MOS 트랜지스터를 포함하고, 상기 제1 게이트 신호에 따라 온/오프 동작하고,
    상기 제2 시리즈 스위치는,
    상기 제3 커패시터 회로 및 제4 커패시터 회로 사이에 접속된 적어도 하나의 MOS 트랜지스터를 포함하고, 상기 제4 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
  9. 제7항에 있어서, 상기 제1 커패시터 회로는
    상기 제1 단자와 상기 제1 시리즈 스위치 사이에 접속되어, 서로 병렬로 접속된 제1 커패시터와 제1 병렬 MOS 트랜지스터를 포함하고,
    상기 제1 병렬 MOS 트랜지스터는 상기 제1 게이트 신호에 따라 온/오프 동작하는
    상기 제2 커패시터 회로는,
    상기 제2 단자와 상기 제1 시리즈 스위치 사이에 접속되어, 서로 병렬로 접속된 제2 커패시터와 제2 병렬 MOS 트랜지스터를 포함하고,
    상기 제2 병렬 MOS 트랜지스터는 상기 제1 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
  10. 제7항에 있어서, 상기 제3 커패시터 회로는
    상기 제2 단자와 상기 제2 시리즈 스위치 사이에 접속되어, 서로 병렬로 접속된 제3 커패시터와 제3 병렬 MOS 트랜지스터를 포함하고,
    상기 제3 병렬 MOS 트랜지스터는 상기 제4 게이트 신호에 따라 온/오프 동작하는
    상기 제4 커패시터 회로는,
    상기 공통 단자와 상기 제2 시리즈 스위치 사이에 접속되어, 서로 병렬로 접속된 제4 커패시터와 제4 병렬 MOS 트랜지스터를 포함하고,
    상기 제4 병렬 MOS 트랜지스터는 상기 제4 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
  11. 제7항에 있어서, 상기 제1 션트-바이어스 회로는,
    상기 제1 션트-임피던스 회로와 상기 접지 사이에 접속되어, 상기 제2 게이트 신호에 따라 온/오프 동작하는 제1 NMOS 트랜지스터;
    상기 제1 션트-임피던스 회로와 상기 전원전압 사이에 접속되어, 상기 제2 게이트 신호에 따라 온/오프 동작하는 제1 PMOS 트랜지스터;
    상기 전원전압과 상기 접지 사이에 접속된 제1 션트-커패시터; 를 포함하고,
    상기 제2 게이트 신호에 따라 상기 전원전압 및 접지 전위중 하나가 상기 제1 션트-임피던스 회로를 거쳐 상기 제1 접속노드에 공급되는
    고주파 스위치 장치.
  12. 제7항에 있어서, 상기 제2 션트-바이어스 회로는,
    상기 제2 션트-임피던스 회로와 상기 접지 사이에 접속되어, 상기 제5 게이트 신호에 따라 온/오프 동작하는 제2 NMOS 트랜지스터;
    상기 제2 션트-임피던스 회로와 상기 전원전압 사이에 접속되어, 상기 제5 게이트 신호에 따라 온/오프 동작하는 제2 PMOS 트랜지스터;
    상기 전원전압와 상기 접지 사이에 접속된 제2 션트-커패시터; 를 포함하고,
    상기 제5 게이트 신호에 따라 상기 전원전압 및 접지 전위중 하나가 상기 제2 션트-임피던스 회로를 거쳐 상기 제2 접속노드에 공급되는
    고주파 스위치 장치.
  13. 제7항에 있어서, 상기 제1 션트-임피던스 회로는,
    상기 제1 접속노드와 상기 제1 션트-바이어스 회로 사이에 접속되어, 서로 병렬로 접속된 제1 저항과 제1 저항 스위치를 포함하고,
    상기 제1 저항 스위치는 상기 제3 게이트 신호에 따라 온/오프 동작하고,
    상기 제2 션트-임피던스 회로는,
    상기 제2 접속노드와 상기 제2 션트-바이어스 회로 사이에 접속되어, 서로 병렬로 접속된 제2 저항과 제2 저항 스위치를 포함하고,
    상기 제2 저항 스위치는 상기 제6 게이트 신호에 따라 온/오프 동작하는
    고주파 스위치 장치.
KR1020170099144A 2017-08-04 2017-08-04 션트 및 바이어스 복합형의 고주파 스위치 장치 KR102348686B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170099144A KR102348686B1 (ko) 2017-08-04 2017-08-04 션트 및 바이어스 복합형의 고주파 스위치 장치
US15/877,774 US10200027B1 (en) 2017-08-04 2018-01-23 Radio frequency switch apparatus with integrated shunt and bias
CN201810250393.XA CN109391254B (zh) 2017-08-04 2018-03-26 具有集成分压和偏置的射频开关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170099144A KR102348686B1 (ko) 2017-08-04 2017-08-04 션트 및 바이어스 복합형의 고주파 스위치 장치

Publications (2)

Publication Number Publication Date
KR20190014956A KR20190014956A (ko) 2019-02-13
KR102348686B1 true KR102348686B1 (ko) 2022-01-06

Family

ID=65200198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170099144A KR102348686B1 (ko) 2017-08-04 2017-08-04 션트 및 바이어스 복합형의 고주파 스위치 장치

Country Status (3)

Country Link
US (1) US10200027B1 (ko)
KR (1) KR102348686B1 (ko)
CN (1) CN109391254B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418190B2 (en) * 2020-12-07 2022-08-16 Nxp Usa, Inc. Switch circuits and transistor stacks with capacitor networks for balancing off-state RF voltages and methods of their operation
US20230060745A1 (en) * 2021-08-16 2023-03-02 Psemi Corporation Signal Switch with Reduced Parasitic Capacitance
CN113595542B (zh) * 2021-09-30 2022-01-04 成都明夷电子科技有限公司 一种单刀双掷射频开关
CN117220656A (zh) * 2023-08-15 2023-12-12 锐石创芯(深圳)科技股份有限公司 射频开关、芯片以及射频前端模组

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610890B2 (ja) * 1999-09-20 2005-01-19 株式会社デンソー 電気負荷駆動回路
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7427887B2 (en) * 2005-05-13 2008-09-23 Analog Devices, Inc. Open drain driver, and a switch comprising the open drain driver
JP2006332778A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 高周波スイッチ回路およびこれを用いた半導体装置
WO2007018037A1 (ja) * 2005-08-09 2007-02-15 Hitachi Metals, Ltd. 高周波スイッチ回路
EP2341622A3 (en) * 2009-12-03 2014-09-24 Nxp B.V. Switch-body NMOS-PMOS switch with complementary clocked switch-body NMOS-PMOS dummies
TWI628840B (zh) * 2012-07-07 2018-07-01 西凱渥資訊處理科技公司 與基於射頻開關之絕緣體上矽相關之電路、裝置、方法及其組合
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US9584097B2 (en) * 2014-04-29 2017-02-28 Infineon Technologies Ag System and method for a switchable capacitance
KR101670167B1 (ko) * 2015-03-25 2016-10-27 삼성전기주식회사 고주파 스위치 회로
US9742400B2 (en) * 2015-05-06 2017-08-22 Infineon Technologies Ag System and method for driving radio frequency switch
BE1023510B1 (nl) * 2015-10-09 2017-04-11 Sofics Bvba Clipschakeling
US9667244B1 (en) * 2015-11-16 2017-05-30 Analog Devices Global Method of and apparatus for biasing switches

Also Published As

Publication number Publication date
CN109391254A (zh) 2019-02-26
KR20190014956A (ko) 2019-02-13
US10200027B1 (en) 2019-02-05
US20190044509A1 (en) 2019-02-07
CN109391254B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US10505537B2 (en) Radio frequency antenna switch
KR102348686B1 (ko) 션트 및 바이어스 복합형의 고주파 스위치 장치
KR101752544B1 (ko) 무선 주파수 집적 회로에 대한 시스템 및 방법
US8288895B2 (en) High-power tunable capacitor
KR101712269B1 (ko) 무선 주파수 스위치에 대한 시스템 및 방법
US9800238B2 (en) RF switch with bypass topology
JP2010081250A (ja) 高周波スイッチ回路
KR20080031133A (ko) 다중 스택 구조에서 바디 스위칭을 이용한 상보형 금속산화막 반도체 안테나 스위치 시스템, 방법 및 장치
US20100225378A1 (en) Radio frequency switching circuit and semiconductor device
JP2006025062A (ja) 高周波スイッチ回路
US10707823B1 (en) High-frequency amplifier circuitry and semiconductor device
KR101452063B1 (ko) 프론트 엔드 모듈
WO2022187003A1 (en) Dual voltage switched branch lna architecture
US10469121B2 (en) Non-linear shunt circuit for third order harmonic reduction in RF switches
US10404252B2 (en) Bidirectional switch circuit and switch device
JP5341501B2 (ja) Ｒｆ信号切替回路
TWI790053B (zh) 射頻開關
JP6466872B2 (ja) 通信回路
KR20140086487A (ko) 고주파 스위치 회로
US10298178B2 (en) Communication apparatus with isolation of the receive chain
KR101761948B1 (ko) 트랜지스터 스위치 및 ｒｆ 스위치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant