JP3610890B2 - 電気負荷駆動回路 - Google Patents
電気負荷駆動回路 Download PDFInfo
- Publication number
- JP3610890B2 JP3610890B2 JP2000206609A JP2000206609A JP3610890B2 JP 3610890 B2 JP3610890 B2 JP 3610890B2 JP 2000206609 A JP2000206609 A JP 2000206609A JP 2000206609 A JP2000206609 A JP 2000206609A JP 3610890 B2 JP3610890 B2 JP 3610890B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- electric load
- source
- drain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Description
【０００１】
【発明の属する技術分野】
本発明は、電気負荷への通電・非通電を切り換えるスイッチング素子として出力段にＭＯＳトランジスタを備えた電気負荷駆動回路に関し、特に、電気負荷側から入力される静電気等の高電圧ノイズからＭＯＳトランジスタを保護するのに好適な電気負荷駆動回路に関する。
【０００２】
【従来の技術】
従来より、例えば図１１に示すように、直流電源２の正極側から電気負荷４に至る通電経路上に、所謂ハイサイドスイッチとして、ＮチャネルのＭＯＳトランジスタＴｒ０を直列に接続し、これをオン・オフさせて電気負荷４への通電・非通電を切り換えることにより、電気負荷４を駆動するようにした電気負荷駆動回路９０が知られている。
【０００３】
図１１に示す従来の駆動回路９０においては、ＭＯＳトランジスタＴｒ０のドレインが、直流電源接続用の接続端子ＴＢを介して直流電源２の正極側に接続され、ＭＯＳトランジスタＴｒ０のソースが電気負荷接続用の接続端子ＴＬを介して電気負荷４の一端に接続されている。また、ＭＯＳトランジスタＴｒ０のゲート−ソース間には、ゲート−ソース間のインピーダンスを下げてＭＯＳトランジスタＴｒ０のオン・オフ動作を安定化させるために、抵抗Ｒ０が接続されている。
【０００４】
そして、この駆動回路９０においては、ＭＯＳトランジスタＴｒ０のゲート電位を、ソース電位よりも所定のしきい値電圧以上高くすれば、ＭＯＳトランジスタＴｒ０がオン状態となるので、ＭＯＳトランジスタＴｒ０のゲートには、スイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷを介して、ＭＯＳトランジスタＴｒ０駆動用の正の電源電圧を印加できるようにされている。尚、スイッチＳＷは、制御信号入力用の制御端子ＴＣを介して外部から入力される制御信号によりオン・オフされる。また、ＭＯＳトランジスタＴｒ０駆動用の正の電源電圧は、電源端子ＴＤを介して外部から入力される。
【０００５】
ところで、この種の駆動回路９０では、電気負荷４への接続端子ＴＬやこれに接続された電気負荷４側の端子Ｔａに、人体或いは他の機器に発生した静電気等の高電圧ノイズが印加されることがある。そして、このように高電圧ノイズが印加されると、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧が、ＭＯＳトランジスタＴｒ０の耐圧以上となって、ＭＯＳトランジスタＴｒ０が劣化若しくは破壊することがある。
【０００６】
一方、静電気等の高電圧ノイズから半導体素子を保護する保護回路としては、従来より、例えば特開昭５９−１８７２２号公報に記載のように、高電圧ノイズが印加される信号線に対して、アノードがグランドに接地されたダイオードのカソードを接続すると共に、ベース−エミッタ間に抵抗が接続されエミッタがグランドに接地されたＮＰＮトランジスタのコレクタを接続するようにした保護回路が知られている。
【０００７】
そして、この保護回路を上記駆動回路９０に適用すると、図１１に示す如く、接続端子ＴＬから電気負荷４に至る電気負荷４の通電経路に対して、ダイオードＤａのカソード及びＮＰＮトランジスタＴｒａのコレクタを夫々接続すると共に、ダイオードＤａのアノード及びＮＰＮトランジスタＴｒａのエミッタを直流電源２の負極側と同電位のグランドに接地し、更に、ＮＰＮトランジスタＴｒａのベース−エミッタ間に抵抗Ｒａを接続することになる。
【０００８】
この保護回路では、例えば、電気負荷４側の端子Ｔａにグランド電位よりも高い正の静電気が印加された際には、ＮＰＮトランジスタＴｒａのコレクタ−ベース間の耐圧を超えて、コレクタ−ベース間がブレークダウンし、この電流がベース電流となってＮＰＮトランジスタがオン状態となる。このため、端子Ｔａに印加された正の静電気は、ＮＰＮトランジスタＴｒａのコレクタ電流となってグランドへ抜ける。
【０００９】
一方、端子Ｔａにグランド電位よりも低い負の静電気が印加された際には、ダイオードＤａのカソード側電位がアノード側（グランド）電位よりも低くなることから、ダイオードＤａに電流が流れる。このため、端子Ｔａに印加された負の静電気は、ダイオードＤａの順方向電流となって消費されることになる。
【００１０】
従って、上記保護回路によれば、電気負荷４側で発生した高電圧ノイズによってＭＯＳトランジスタＴｒ０に流れる電流を低減することができ、ＭＯＳトランジスタＴｒ０を静電気等の高電圧ノイズから保護することができる。
【００１１】
【発明が解決しようとする課題】
しかし、上記のような従来の保護回路では、ＮＰＮトランジスタＴｒａやダイオードＤａの電流能力が充分でない場合や、これらの保護素子までの配線にインダクタンス成分が含まれている場合等には、高電圧ノイズによってＭＯＳトランジスタＴｒ０に流れる全ての電流を吸収することができず、これらの保護素子により吸収しきれなかった電流により、ＭＯＳトランジスタＴｒ０が破壊してしまうことがあった。
【００１２】
即ち、まず、端子Ｔａに正の高電圧ノイズが印加された場合には、その印加電圧によって流れる電流をＮＰＮトランジスタＴｒａにより吸収しきれなかったとしても、ＭＯＳトランジスタＴｒ０のドレイン−ソース間には、図１１に点線で示すように、ソースからドレイン方向に電流を流す寄生ダイオードＤ０が形成されることから、この寄生ダイオードＤ０によって、ＮＰＮトランジスタＴｒａにより吸収できなかった電流を直流電源２側に流すことができる。従って、図１１に示す回路では、正の高電圧ノイズに対しては比較的その耐量が高く、高電圧ノイズによりＭＯＳトランジスタＴｒ０が破壊するのを防止できる。
【００１３】
また、端子Ｔａに負の高電圧ノイズが印加された場合には、ＭＯＳトランジスタＴｒ０がオン状態であれば、印加電圧によって流れる電流をダイオードＤａにより吸収しきれなかったとしても、ＭＯＳトランジスタＴｒ０がドレインからソースへと電流を流すことから、ドレイン−ソース間に発生する電圧は比較的小さく、ＭＯＳトランジスタＴｒ０が破壊に至ることはない。
【００１４】
しかし、ＭＯＳトランジスタＴｒ０がオフ状態であるときに端子Ｔａに負の高電圧ノイズが印加された場合には、ダイオードＤａにより吸収しきれなかった電流を流す経路がないため、ＭＯＳトランジスタＴｒ０のソースの電位が大きく低下する。そして、このソース電位の低下によって、ＭＯＳトランジスタＴｒ０のドレイン−ソース間に、ＭＯＳトランジスタＴｒ０の耐圧を超える電圧が発生すると、ＭＯＳトランジスタＴｒ０がブレークダウン現象を起こし、破壊に至ることがある。
【００１５】
このように、上記従来の保護回路では、出力段にＭＯＳトランジスタを備えた電気負荷駆動回路において、電気負荷側に発生した高電圧ノイズからＭＯＳトランジスタを保護することができないことがある。そして、この問題を防止するには、静電気により発生する全ての電流を保護回路で吸収できるように、保護回路を構成する保護素子（特にＮＰＮトランジスタ）の電流容量を大きくすればよいが、このためには大きな素子面積が必要となる。
【００１６】
よって、従来の保護回路を、ＭＯＳトランジスタＴｒ０等の他の駆動回路の構成要素と共に同一の半導体基板上に形成して、駆動回路を一つの半導体集積回路として構成し、ＭＯＳトランジスタＴｒ０を高電圧ノイズから確実に保護できるようにすると、半導体集積回路のチップ面積の増大を招き、コスト高になる、といった問題があった。
【００１７】
本発明は、こうした問題に鑑みなされたもので、出力段にＭＯＳトランジスタを備えた電気負荷駆動回路において、電気負荷側より入力される静電気等の高電圧ノイズからＭＯＳトランジスタを確実に保護することができ、しかも、保護用の回路素子の電流容量を大きくすることなく容易に実現できるようにすることを目的とする。
【００１８】
【課題を解決するための手段及び発明の効果】
かかる目的を達成するためになされた請求項１記載の電気負荷駆動回路においては、電気負荷への通電・非通電を切り換えるために、ドレイン−ソース間が直流電源から電気負荷への通電経路に直列に接続されたＭＯＳトランジスタを備える。そして、ＭＯＳトランジスタのドレイン−ソース間には第１クランプ回路が並列に接続されている。
【００１９】
第１クランプ回路は、ＭＯＳトランジスタがオフ状態であるときに、ＭＯＳトランジスタから電気負荷への通電経路の電位が、静電気等の高電圧ノイズにより変動して、ＭＯＳトランジスタのドレイン−ソース間に、通常時と同極性の高電圧が発生した際に、その高電圧によって電流を流し、ドレイン−ソース間を所定電圧以下にクランプするものである。
【００２０】
このため、ＭＯＳトランジスタから電気負荷への通電経路に、ＭＯＳトランジスタのドレイン−ソース間に通常時と同極性の高電圧を発生させる高電圧ノイズが印加された際（例えば、図１１に示した駆動回路において、ＭＯＳトランジスタＴｒ０のソースに、ソース電位がドレイン電位よりも低くなる負の高電圧ノイズが印加された際）には、第１クランプ回路によって、ＭＯＳトランジスタのドレイン−ソース間電圧が所定電圧以下にクランプされることになる。従って、本発明によれば、第１クランプ回路によるクランプ電圧を適宜設定することにより、ＭＯＳトランジスタのドレイン−ソース間電圧を、ＭＯＳトランジスタの耐圧以下に抑えて、ＭＯＳトランジスタが破壊するのを防止できる。
【００２１】
また、ＭＯＳトランジスタから電気負荷への通電経路に、ＭＯＳトランジスタのドレイン−ソース間に通常時と逆極性の高電圧を発生させる高電圧ノイズが印加された際（例えば、図１１に示した駆動回路において、ＭＯＳトランジスタＴｒ０のソースに、ソース電位がドレイン電位よりも高くなる正の高電圧ノイズが印加された際）には、ＭＯＳトランジスタの寄生ダイオードに順方向に電流が流れ、また、第１クランプ回路の構成によっては第１クランプ回路にも電流が流れるることになるので、ＭＯＳトランジスタのドレイン−ソース間電圧が高くなることはなく、この場合にも、ＭＯＳトランジスタが破壊するのを防止できる。
【００２２】
このように本発明によれば、電気負荷側から高電圧ノイズが印加された際には、第１クランプ回路の動作によって、ＭＯＳトランジスタのドレイン−ソース間に耐圧を越える高電圧が発生するのを防止できるが、こうした第１クランプ回路の保護機能だけでＭＯＳトランジスタを高電圧ノイズから保護できるようにするには、第１クランプ回路を構成するツェナーダイオードを、高電圧ノイズにより生じる全ての電流を吸収できるようにする必要があり、このためには、ツェナーダイオードに電流容量の大きなものを使用しなければならない。
【００２３】
そこで、本発明では、静電気等の高電圧ノイズからＭＯＳトランジスタを保護する保護回路として、上述の第１クランプ回路に加えて、第２クランプ回路を設け、ＭＯＳトランジスタのドレイン−ソース間に通常時と同極性の高電圧が発生した場合には、この第２クランプ回路によって、ＭＯＳトランジスタのゲートを所定電位にクランプし、ＭＯＳトランジスタをオンさせるようにしている。
【００２４】
よって本発明の電気負荷駆動回路によれば、ＭＯＳトランジスタから電気負荷への通電経路に、ＭＯＳトランジスタのドレイン−ソース間に通常時と同極性の高電圧を発生させる高電圧ノイズが印加された際には、まず第１クランプ回路に電流が流れ、その後、第２クランプ回路の動作によってＭＯＳトランジスタがオン状態となって、ＭＯＳトランジスタ自身に高電圧ノイズを吸収する電流が流れることになる。
【００２５】
従って、本発明によれば、ＭＯＳトランジスタを高電圧ノイズから保護するための保護回路（第１クランプ回路，第２クランプ回路）に高電圧ノイズ吸収用の全電流を流すことなく、ＭＯＳトランジスタを、電気負荷側より入力される高電圧ノイズから確実に保護することができる。
【００２６】
このため、本発明の電気負荷駆動回路においては、ＭＯＳトランジスタを高電圧ノイズから保護する保護回路を構成するツェナーダイオード等の保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。よって、例えば、本発明の電気負荷駆動回路を半導体集積回路としてＩＣ化する際には、そのチップ面積を小さくすることが可能となり、駆動回路を容易に小型化できることになる。
【００２７】
次に、請求項２記載の電気負荷駆動回路は、本発明（請求項１）を、図１１に示した従来の駆動回路と同様、ＮチャネルのＭＯＳトランジスタを、所謂ハイサイドスイッチとして、直流電源の正極側から電気負荷に至る通電経路上に設けた駆動回路に適用したものである。そして、第２クランプ回路は、直流電源の負極側と同電位のグランドとＭＯＳトランジスタのゲートとの間に設けられており、ＭＯＳトランジスタのソースが電気負荷側から入力された負の高電圧ノイズによってグランド電位よりも低い負電位となったときに、ＭＯＳトランジスタのゲートをグランド電位よりも所定電圧だけ低い所定電位にクランプして、ＭＯＳトランジスタをオンさせる。
【００２８】
よって本発明（請求項２）の電気負荷駆動回路によれば、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加されると、まず、第１クランプ回路に電流が流れ、その後、第２クランプ回路の動作によってＭＯＳトランジスタがオン状態となって、ＭＯＳトランジスタ自身に高電圧ノイズを吸収する電流が流れることになる。また、ＭＯＳトランジスタのソースに正の高電圧ノイズが印加された際には、第１クランプ回路を構成するツェナーダイオード及びＭＯＳトランジスタの寄生ダイオード（図１１に点線で示すダイオードＤ０）に順方向に電流が流れることになる。
【００２９】
従って、本発明（請求項２）の電気負荷駆動回路によれば、ハイサイドスイッチを構成するＮチャネルＭＯＳトランジスタを、高電圧ノイズから確実に保護することができ、しかも、その保護のために第１クランプ回路に高電圧ノイズ吸収用の全電流を流す必要がないので、保護用素子の素子面積を小さくすることができ、駆動回路をＩＣ化して容易に小型化することができる。
【００３０】
次に、請求項３記載の電気負荷駆動回路は、請求項２記載の電気負荷駆動回路において、第１クランプ回路として、アノードが、ＭＯＳトランジスタの電気負荷との接続点であるソースに接続され、カソードが、ＭＯＳトランジスタの直流電源との接続点であるドレインに接続されたツェナーダイオードを使用するようにしたものである。このため、本発明によれば、第１クランプ回路として使用するツェナーダイオードの降伏電圧をＭＯＳトランジスタの耐圧に応じて適宜設定することにより、ＭＯＳトランジスタのドレイン−ソース間電圧をその耐圧以下に抑えて、ＭＯＳトランジスタを負の高電圧ノイズから簡単且つ確実に保護することができる。
【００３１】
次に、請求項４記載の電気負荷駆動回路は、上記請求項３記載の電気負荷駆動回路における第１クランプ回路（ツェナーダイオード）に対して並列に、ＮＰＮトランジスタと抵抗とからなる第３クランプ回路を設けたものである。
そして、この第３クランプ回路は、ＮＰＮトランジスタのコレクタをＭＯＳトランジスタのドレインに接続すると共に、ＮＰＮトランジスタのエミッタをＭＯＳトランジスタのソースに接続し、更に、ＮＰＮトランジスタのベースとＭＯＳトランジスタのソースとの間に抵抗を接続することにより構成されている。
【００３２】
このため、電気負荷側よりＭＯＳトランジスタのソースに負の高電圧ノイズが印加された直後には、上記第３クランプ回路を構成するＮＰＮトランジスタのコレクタ−ベース間の接合により抵抗に電流が流れて、ＮＰＮトランジスタがオンし、ＮＰＮトランジスタが、ＭＯＳトランジスタのドレイン−ソース間をバイパスする電流経路を形成することになる。
【００３３】
よって、本発明（請求項４）の電気負荷駆動回路によれば、電気負荷側よりＭＯＳトランジスタのソースに負の高電圧ノイズが印加されてから、第２クランプ回路の動作によってＭＯＳトランジスタがオンするまでの間は、第１クランプ回路と第３クランプ回路とにより、ＭＯＳトランジスタをバイパスする電流経路を形成して、ＭＯＳトランジスタのドレイン−ソース間が高電圧となるのを防止することができ、ＭＯＳトランジスタをより確実に保護することができる。
【００３４】
また、第３クランプ回路は、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加されてから第２クランプ回路の動作によってＭＯＳトランジスタがオンするまでの間だけ、第１クランプ回路と共に一時的に電流経路を形成できればよいことから、第３クランプ回路を構成するＮＰＮトランジスタの電流容量は小さくてよく、第３クランプ回路を設けることにより、保護用素子の素子面積が大きくなって、駆動回路の大型化を招くといったことはない。
【００３５】
ところで、請求項２〜請求項４の何れかに記載の電気負荷駆動回路において、第２クランプ回路は、ＭＯＳトランジスタがオフ状態であるとき、電気負荷側に発生した静電気等によってＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、ＭＯＳトランジスタのゲートをグランド電位を基準に所定電位にクランプすることにより、ＭＯＳトランジスタのゲート電位がソース電位と共に変化するのを阻止し、ＭＯＳトランジスタのゲート−ソース間を所定のしきい値電圧以上にして、ＭＯＳトランジスタを強制的にオンさせる。
【００３６】
このため、例えば、グランド電位が不安定であり、電気負荷側で発生した高電圧ノイズによって、ＭＯＳトランジスタのソース電位だけでなく、電気負荷駆動回路のグランド電位も変動するような電気負荷駆動回路においては、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、第２クランプ回路によってＭＯＳトランジスタをオンさせることができない場合がある。
【００３７】
そして、このように、第２クランプ回路が正常に機能しないときには、第１クランプ回路、或いは、第１クランプ回路及び第３クランプ回路にて吸収しきれなかった電流を流す経路がなくなるため、ＭＯＳトランジスタのドレイン−ソース間に耐圧を超える電圧が発生して、ＭＯＳトランジスタＴｒ０が劣化又は破壊することが考えられる。
【００３８】
このため、請求項２〜請求項４の何れかに記載の電気負荷駆動回路において、グランド電位が不安定になる虞がある場合には、請求項５記載のように、ＭＯＳトランジスタのゲート−ドレイン間に、ゲート電位がドレインに対して所定電圧以上低くなると、ゲート電位をそのときの電位にクランプする第４クランプ回路を設けるとよい。
【００３９】
つまり、請求項５に記載の電気負荷駆動回路によれば、ＭＯＳトランジスタがオフ状態であるとき、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、グランド電位も変動して、第２クランプ回路によってＭＯＳトランジスタをオンさせることができなかったとしても、第４クランプ回路が、ＭＯＳトランジスタのゲート電位を、直流電源の正極側に接続されたドレインに対して所定電圧だけ低い所定電位にクランプするため、ＭＯＳトランジスタをオンさせることができる。よって、本発明（請求項５）によれば、電気負荷側に発生した高電圧ノイズから、ＭＯＳトランジスタをより確実に保護することができ、駆動回路の信頼性を向上できる。
【００４０】
ここで、請求項２〜請求項５の何れかに記載の電気負荷駆動回路において、第２クランプ回路としては、従来より一般に電圧クランプ用に使用されているダイオードやトランジスタ等を使用することができるが、例えば、請求項６に記載のように、第２クランプ回路を、ＭＯＳトランジスタのゲートにカソードが接続され、グランドにアノードが接続されたダイオードにて構成した場合には、このダイオードに対して並列に、エミッタがグランドに接地され、コレクタがＭＯＳトランジスタのゲートに接続されたＮＰＮトランジスタを接続するとよい。
【００４１】
つまり、このようにすれば、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、ダイオードを介してグランド側からＭＯＳトランジスタのゲート側に電流を流すことにより、ＭＯＳトランジスタのゲート電位をグランド電位よりもダイオードの順方向電圧降下分（Ｖｆ：約０．７Ｖ）だけ低い一定電位にクランプして、ＭＯＳトランジスタをオンさせることができるだけでなく、電気負荷の駆動を停止するためにＭＯＳトランジスタをオン状態からオフ状態へとターンオフさせる際に、ダイオードに並列接続されたＮＰＮトランジスタをオンさせることにより、ＭＯＳトランジスタの寄生容量に蓄積された電荷を速やかに放電させて、ＭＯＳトランジスタを速やかにターンオフさせることができるようになる。
【００４２】
また請求項６に記載のように、第２クランプ回路をダイオードにて構成し、これにＭＯＳトランジスタを高速にターンオフさせるためのＮＰＮトランジスタを並列接続するには、ダイオードとＮＰＮトランジスタを夫々単体で構成するようにしてもよいが、電気負荷駆動回路を半導体集積回路としてＩＣ化する場合には、請求項７又は請求項８に記載のように、ダイオードを備えたＮＰＮトランジスタを半導体基板上に形成するとよい。
【００４３】
即ち、請求項７に記載の電気負荷駆動回路では、第２クランプ回路を構成するダイオードに並列接続されるＮＰＮトランジスタが、当該駆動回路を構成する他の回路素子と共に絶縁分離方式で半導体基板上に形成されており、第２クランプ回路を構成するダイオードは、半導体基板においてＮＰＮトランジスタのベース領域及びコレクタ領域となるＰ型及びＮ型の各拡散層が形成される素子領域内にＰ型拡散層を形成し、このＰ型拡散層と、ＮＰＮトランジスタのベース領域を構成するＰ型拡散層内に形成されたＮ型拡散層からなるエミッタ領域とを互いに接続することにより、半導体基板上にＮＰＮトランジスタと一体に形成される。
【００４４】
従って、請求項７に記載の電気負荷駆動回路によれば、駆動回路をＩＣ化するに当たって、第２クランプ回路を構成するダイオードの素子面積を極めて小さくすることができ、駆動回路の小型化を図ることができる。
また、請求項８に記載の電気負荷駆動回路では、第２クランプ回路を構成するダイオードに並列接続されるＮＰＮトランジスタが、当該駆動回路を構成する他の回路素子と共に接合分離方式で半導体基板上に形成されており、第２クランプ回路を構成するダイオードは、半導体基板上に形成されたＮＰＮトランジスタの周囲のＰ型拡散領域をグランドに接地することにより、半導体基板上にＮＰＮトランジスタと一体に形成される。
【００４５】
従って、請求項８に記載の電気負荷駆動回路によれば、駆動回路をＩＣ化するに当たって、第２クランプ回路となるダイオードの構成要素となる拡散層を半導体基板に特別に形成する必要はなく、駆動回路をより小型化することが可能となる。
【００４６】
【発明の実施の形態】
以下に本発明の実施形態を図面と共に説明する。
まず図１は、本発明（請求項１，請求項２，請求項３）が適用された第１実施例の電気負荷駆動回路１０の構成を表わす電気回路図である。
【００４７】
図１に示す如く、第１実施例の電気負荷駆動回路は、図１１に示した従来の駆動回路９０と同様、直流電源２の正極側から電気負荷４に至る通電経路上に所謂ハイサイドスイッチとして設けられたＮチャネルのＭＯＳトランジスタＴｒ０と、電源端子ＴＤからＭＯＳトランジスタＴｒ０のゲートに至る信号経路上に設けられたスイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷと、ＭＯＳトランジスタのゲート−ソース間に設けられた抵抗Ｒ０とを備え、制御端子ＴＣを介して入力される制御信号によりスイッチＳＷがオンした際に、ＭＯＳトランジスタＴｒ０のゲートに電源端子ＴＤから入力される正の電源電圧が印加されて、ＭＯＳトランジスタＴｒ０がオンし、直流電源２から電気負荷４へ電源を供給して、電気負荷４を駆動できるようにされている。
【００４８】
そして、従来の駆動回路９０と異なる点は、接続端子ＴＢを介して直流電源２の正極側に接続されるＭＯＳトランジスタＴｒ０のドレインと、接続端子ＴＬを介して電気負荷４に接続されるＭＯＳトランジスタＴｒ０のソースとの間に、ＭＯＳトランジスタＴｒ０のドレイン側がカソード、ソース側がアノードとなるようにツェナーダイオードＺＤ１を接続し、更に、ＭＯＳトランジスタＴｒ０のゲートとグランドとの間に、ＭＯＳトランジスタＴｒ０のゲート側がカソード、グランド側がアノードとなるようにダイオードＤ１を接続した点である。
【００４９】
尚、ツェナーダイオードＺＤ１は本発明の第１クランプ回路として機能し、ダイオードＤ１は本発明の第２クランプ回路として機能する。また、駆動回路９０内のグランドは、直流電源２の負極側と同電位となるように、直流電源２及び電気負荷４のグランドと電気的に接続されている。
【００５０】
このように構成された第１実施例の電気負荷駆動回路１０では、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬに正の高電圧ノイズ（静電気）が印加された際には、第１クランプ回路としてのツェナーダイオードＺＤ１及びＭＯＳトランジスタＴｒ０の寄生ダイオードＤ０に順方向に電流が流れる。このため、ＭＯＳトランジスタＴｒ０のドレイン−ソース間には、通常時とは逆極性（換言すればソース電位がドレイン電位よりも高くなる状態）で、ダイオードの順方向電圧降下分（Ｖｆ）の電圧しか発生せず、ＭＯＳトランジスタＴｒ０が正の高電圧ノイズによって劣化又は破壊することはない。
【００５１】
また、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬにグランド電位よりも低い負の高電圧ノイズ（静電気）が印加された際には、そのときＭＯＳトランジスタＴｒ０がオン状態であれば、高電圧ノイズに対して、ＭＯＳトランジスタＴｒ０のドレインからソースへ向けて電流が供給されることから、ＭＯＳトランジスタＴｒ０に流れる電流が電気負荷駆動のための通常時の電流よりも増加するものの、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧が過大となって、ＭＯＳトランジスタＴｒ０が劣化又は破壊することはない。
【００５２】
一方、接続端子ＴＬに負の高電圧ノイズ（静電気）が印加された際に、ＭＯＳトランジスタＴｒ０がオフ状態である場合には、ＭＯＳトランジスタＴｒ０のソース電位がグランド電位よりも低い負電位となり、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧が、通常時と同極性（換言すればソース電位がドレイン電位よりも低くなる状態）で上昇する。
【００５３】
しかし、ＭＯＳトランジスタＴｒ０のドレイン−ソース間には、第１クランプ回路としてのツェナーダイオードＺＤ１が接続されているため、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧がツェナーダイオードＺＤ１の降伏電圧を越えると、ツェナーダイオードＺＤ１に降伏電流が流れ、ドレイン−ソース間電圧は、ツェナーダイオードＺＤ１の降伏電圧にてクランプされる。
【００５４】
また、ツェナーダイオードＺＤ１の電流容量が小さく、ツェナーダイオードＺＤ１に流れる降伏電流によって接続端子ＴＬに印加された負の高電圧ノイズを吸収できないときには、ドレイン−ソース間電圧はツェナーダイオードＺＤ１の降伏電圧を超えて上昇する。
【００５５】
しかし、ＭＯＳトランジスタＴｒ０のゲート−グランド間には、第２クランプ回路としてのダイオードＤ１が接続されているため、ＭＯＳトランジスタＴｒ０のゲートは、ソース電位の低下に連動して低下することはなく、グランド電位に対してダイオードＤ１の順方向電圧降下分（Ｖｆ）だけ低い一定電位（−Ｖｆ）にクランプされる。
【００５６】
このため、ＭＯＳトランジスタＴｒ０のソース電位が、ゲート電位（−Ｖｆ）よりもＭＯＳトランジスタＴｒ０のしきい値電圧（Ｖｔ）分だけ低くなると、ＭＯＳトランジスタＴｒ０がオンして、ＭＯＳトランジスタＴｒ０に電流が流れる。そして、このとき、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧ＶＤＳは、直流電源２の電源電圧をＶＢとすると、「ＶＤＳ＝ＶＢ−Ｖｆ−Ｖｔ」となり、ＭＯＳトランジスタＴｒ０の耐圧以下に制限される。
【００５７】
つまり、本実施例の電気負荷駆動回路１０においては、ＭＯＳトランジスタＴｒ０がオフ状態であるとき、電気負荷４側で発生した静電気等により接続端子ＴＬに負の高電圧ノイズが印加された際には、第１クランプ回路を構成するツェナーダイオードＺＤ１に高電圧ノイズを吸収する降伏電流が流れ、その後、第２クランプ回路を構成するダイオードＤ１の動作によってＭＯＳトランジスタＴｒ０がオン状態となって、ＭＯＳトランジスタＴｒ０自身に高電圧ノイズを吸収する電流が流れ、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧は、その耐圧以下に制限されることになる。
【００５８】
従って、本実施例によれば、電気負荷駆動用のＭＯＳトランジスタＴｒ０を、電気負荷４側で発生した静電気等の正・負の高電圧ノイズから確実に保護することができる。また、ＭＯＳトランジスタＴｒ０を保護する保護回路（第１クランプ回路及び第２クランプ回路）を構成するツェナーダイオードＺＤ１やダイオードＤ１に高電圧ノイズ吸収用の全電流を流す必要がないことから、これらの保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。よって、本実施例の電気負荷駆動回路１０を半導体集積回路としてＩＣ化する際には、そのチップ面積を小さくすることが可能となり、駆動回路を容易に小型化できることになる。
【００５９】
ここで、図１に示した電気負荷駆動回路１０では、第２クランプ回路を一つのダイオードＤ１にて構成し、ＭＯＳトランジスタＴｒ０のオフ時に負の高電圧ノイズが印加された際には、ＭＯＳトランジスタＴｒ０のゲート電位を、グランド電位よりもダイオードの順方向電圧降下分（Ｖｆ）だけ低い所定電位にクランプするように構成したが、第２クランプ回路としては、ＭＯＳトランジスタＴｒ０のゲート電位をより低い電位にクランプできるようにするために、例えば、図２に示す電気負荷駆動回路２０のように、複数のダイオードの直列回路にて構成してもよい。
【００６０】
尚、図２に示す電気負荷駆動回路２０は、カソードがＭＯＳトランジスタＴｒ０のゲートに接続されたダイオードＤ１のアノードにダイオードＤ２のカソードを接続すると共に、ダイオードＤ２のアノードにはツェナーダイオードＺＤ２のアノードを接続し、更に、ツェナーダイオードＺＤ２のカソードをグランドに接地することにより、ＭＯＳトランジスタＴｒ０のオフ時に負の高電圧ノイズが印加された際に、ＭＯＳトランジスタＴｒ０のゲートを、グランド電位に対して、２つのダイオードＤ１，Ｄ２の順方向電圧降下分（２・Ｖｆ）と、ツェナーダイオードＺＤ２の降伏電圧（ＶＺＤ２ ）とで決まる所定電圧（２・Ｖｆ＋ＶＺＤ２ ）だけ低い一定電圧にクランプできるようにしたものである。
【００６１】
そして、この電気負荷駆動回路２０によれば、第２クランプ回路によりクランプされるゲート電位を、より低い電位に設定できることから、例えば、電気負荷４がソレノイド等の誘導性負荷である場合に、ＭＯＳトランジスタＴｒ０をオフした直後に誘導性負荷側に発生する負電圧にてＭＯＳトランジスタＴｒ０がオンして、誘導性負荷が再度通電されるのを防止することができるようになる。
【００６２】
また、ダイオードＤ１はＰ−Ｎ接合で形成されるものであればどのような構成でもよく、例えば、図３に示す電気負荷駆動回路３０のように、ベース−エミッタ間が接続されたＮＰＮトランジスタＴｒ１のコレクタをＭＯＳトランジスタＴｒ０のゲートに接続し、ＮＰＮトランジスタＴｒ１のエミッタ（延いてはベース）をグランドに接地することにより、ＮＰＮトランジスタＴｒ１のコレクタ−−ベース間の接合を利用して、ＭＯＳトランジスタＴｒ０のゲート電位をグランドよりも所定電圧だけ低い一定電位にクランプするようにしてもよい。尚、この場合、ダイオードＤ１は、ＮＰＮトランジスタＴｒ１に限らず、ＰＮＰトランジスタや、ＮチャネルＭＯＳトランジスタ若しくはＰチャネルＭＯＳトランジスタ等の接合を利用することもできる。
【００６３】
次に、図４は、本発明（請求項１，請求項２，請求項３，請求項５）が適用された第２実施例の電気負荷駆動回路４０の構成を表す電気回路図である。
図４に示す如く、本実施例の電気負荷駆動回路４０は、図１に示した第１実施例の電気負荷駆動回路１０において、ＭＯＳトランジスタＴｒ０のドレイン−ゲート間に、請求項５に記載の第４クランプ回路として機能するダイオードの直列回路を設けたものであり、それ以外の構成は第１実施例のものと全く同様である。
【００６４】
そして、第４クランプ回路としてのダイオードの直列回路は、ＭＯＳトランジスタＴｒ０のドレインにアノードが接続されたダイオードＤ３と、ダイオードＤ３のカソードにカソードが接続されたツェナーダイオードＺＤ３と、ツェナーダイオードＺＤ３のアノードにカソードが接続され、ＭＯＳトランジスタＴｒ０のゲートにアノードが接続されたツェナーダイオードＺＤ４とから構成されている。
【００６５】
このように構成された第２実施例の電気負荷駆動回路４０においては、ＭＯＳトランジスタＴｒ０のゲート電位が、直流電源２の正極側に接続されるドレインの電位ＶＢに対して、２つのツェナーダイオードＺＤ３，ＺＤ４の降伏電圧ＶＺＤ３ ，ＶＺＤ４ とダイオードＤ３の順方向電圧降下分Ｖｆとで決まる所定電圧（ＶＺＤ３ ＋ＶＺＤ４ ＋Ｖｆ）以上低くなったときに、ゲート電位が、そのときの電位（ＶＢ−ＶＺＤ３ −ＶＺＤ４ −Ｖｆ）にクランプされることになる。
【００６６】
従って、本実施例の電気負荷駆動回路４０によれば、例えば、駆動回路内のグランドラインが細く、直流電源２や電気負荷４の外部のグランドに対して不安定で、電気負荷４側で発生した負の高電圧ノイズ（静電気）が接続端子ＴＬに印加された際に、駆動回路内のグランド電位もそれに応じて変動し、第２クランプ回路としてのダイオードＤ１が正常動作しないような場合であっても、第４クランプ回路としてのダイオードの直列回路の動作によって、ＭＯＳトランジスタＴｒ０をオンさせることができる。
【００６７】
よって本実施例の電気負荷駆動回路４０によれば、図１〜図３に示した第１実施例の電気負荷駆動回路１０〜３０に比べて、ＭＯＳトランジスタＴｒ０をより確実に保護することができ、電気負荷駆動回路４０の信頼性を向上できる。
また、第４クランプ回路を構成するダイオードＤ３及びツェナーダイオードＺＤ３，ＺＤ４は、ＭＯＳトランジスタＴｒ０のゲート電位をクランプするためのものであり、高電圧ノイズを吸収するための電流を流す必要がないため、その電流容量を小さくできる。よって、これら各ダイオードを設けることにより、駆動回路の大型化を招くといったことはない。
【００６８】
尚、第４クランプ回路は、ＭＯＳトランジスタＴｒ０のゲート電位の低下時に、ゲート電位をドレイン電位に対して所定電圧だけ低い電位にクランプできればよいため、必ずしも図４に示したように構成する必要はなく、ダイオードやツェナーダイオードの個数を変更することもできるし、また、電圧クランプ用の他の素子を用いて構成してもよい。
【００６９】
次に、図５は、本発明（請求項１〜請求項５）が適用された第３実施例の電気負荷駆動回路５０の構成を表す電気回路図である。
図５に示す如く、本実施例の電気負荷駆動回路５０は、図４に示した第２実施例の電気負荷駆動回路４０において、第１クランプ回路を構成するツェナーダイオードＺＤ１に対して並列に、ＮＰＮトランジスタＴｒ２と抵抗Ｒ１とからなる第３クランプ回路を接続したものであり、それ以外の構成は第２実施例のものと全く同様である。
【００７０】
そして、第３クランプ回路を構成するＮＰＮトランジスタＴｒ２は、コレクタがツェナーダイオードＺＤ１のカソード（換言すればＭＯＳトランジスタＴｒ０のドレイン）に接続され、エミッタがツェナーダイオードＺＤ１のアノード（換言すればＭＯＳトランジスタＴｒ０のソース）に接続されており、抵抗Ｒ１は、ＮＰＮトランジスタＴｒ２のベース−エミッタ間に設けられている。
【００７１】
このように構成された第３実施例の電気負荷駆動回路５０においては、電気負荷４側より接続端子ＴＬに負の高電圧ノイズ（静電気）が印加された際に、ＮＰＮトランジスタＴｒ２のコレクタ−ベース間の接合により抵抗Ｒ１に電流が流れて、ＮＰＮトランジスタＴｒ２がオンし、ＮＰＮトランジスタＴｒ２が、ＭＯＳトランジスタＴｒ０のドレイン−ソース間をバイパスする電流経路を形成することになる。
【００７２】
よって、本実施例の電気負荷駆動回路５０によれば、ＭＯＳトランジスタＴｒ０のオフ時に、電気負荷４側より負の高電圧ノイズが印加されてから、第２クランプ回路の動作によってＭＯＳトランジスタＴｒ０がオンするまでの間は、ツェナーダイオードＺＤ１及びＮＰＮトランジスタＴｒ２に電流が流れて、ＭＯＳトランジスタＴｒ０のドレイン−ソース間が高電圧となるのを防止することができ、ＭＯＳトランジスタＴｒ０を高電圧ノイズからより良好に保護することができる。
【００７３】
また、ＮＰＮトランジスタＴｒ２は、ＭＯＳトランジスタＴｒ０を保護する際に、ＭＯＳトランジスタＴｒ０がオンするまでの間だけ、高電圧ノイズ吸収用の電流を流すことができればよいため、その電流容量を大きくする必要はない。よって、第３クランプ回路としてのＮＰＮトランジスタＴｒ２を設けることにより駆動回路の大型化を招くといったこともない。
【００７４】
次に、図６は、本発明（請求項１，請求項２，請求項３，請求項６）が適用された第４実施例の電気負荷駆動回路６０の構成を表す電気回路図である。
図６に示す如く、本実施例の電気負荷駆動回路６０は、図４に示した第２実施例の電気負荷駆動回路４０において、第２クランプ回路を構成するダイオードＤ１に対して並列に、ＮＰＮトランジスタＴｒｓを接続したものであり、それ以外の構成は第２実施例のものと全く同様である。
【００７５】
そして、このＮＰＮトランジスタＴｒｓのコレクタは、ＭＯＳトランジスタＴｒ０のゲート（換言すればダイオードＤ１のカソード）に接続され、エミッタは、グランドに接地され、ベースは、信号入力用の入力端子ＴＳに接続されている。
【００７６】
従って、本実施例の電気負荷駆動回路６０によれば、ＭＯＳトランジスタＴｒ０をオン状態からオフ状態へと切り換える際に、制御端子ＴＣに入力する制御信号によってスイッチＳＷをオフすることにより、ＭＯＳトランジスタＴｒ０のゲートへの電圧印加を停止させて、ＭＯＳトランジスタＴｒ０をオフさせることができるだけでなく、入力端子ＴＳを介してＮＰＮトランジスタＴｒｓのベースにＨｉｇｈレベルの信号を入力するようにすれば、ＮＰＮトランジスタＴｒｓを介してＭＯＳトランジスタＴｒ０のゲートをグランドに接地させ、ＭＯＳトランジスタＴｒ０の寄生容量に蓄積された電荷を速やかに放電させることができる。
【００７７】
このため、本実施例の電気負荷駆動回路６０によれば、ＭＯＳトランジスタＴｒ０をオフして、電気負荷４への通電を停止する際に、ＭＯＳトランジスタＴｒ０を速やかにターンオフさせることが可能となり、電気負荷４の駆動を速やかに停止させることができるようになる。
【００７８】
ここで、図６に示した第４実施例のように、ＭＯＳトランジスタＴｒ０のゲートとグランドとの間に、第２クランプ回路としてのダイオードＤ１とＭＯＳトランジスタＴｒ０の高速遮断用のＮＰＮトランジスタＴｒｓとの並列回路を形成する場合、ダイオードＤ１とＮＰＮトランジスタＴｒｓとは夫々単独で構成する必要はなく、ダイオードＤ１をＮＰＮトランジスタＴｒｓの寄生ダイオードとして１つの素子領域内に一体に形成することもできる。
【００７９】
例えば、図７は、電気負荷駆動回路６０をＩＣ化するために、上記各回路素子を絶縁分離方式で半導体基板上に形成する際のＮＰＮトランジスタＴｒｓ及びダイオードＤ１の構成例を表している。
図７に示すように、ＮＰＮトランジスタＴｒｓは、半導体基板上の絶縁膜７０内に形成されたＮ＋ 及びＮ− 等のＮ型の素子領域内に、Ｎ＋ 、Ｐ＋ の拡散領域７２，７４を形成し、更に、Ｐ＋ の拡散領域７４内にＮ＋ の拡散領域７６を形成することにより構成される。尚、各拡散領域７２，７４，７６は、夫々、ＮＰＮトランジスタＴｒｓのコレクタ領域、ベース領域、エミッタ領域となり、これら各領域からは、夫々信号線が引き出される。また、この素子領域内には、別途、Ｐ＋ の拡散領域７８を形成し、この拡散領域７８から引き出した信号線と、エミッタ領域であるＮ＋ 拡散領域７６から引き出した信号線とを接続する。
【００８０】
この結果、ＮＰＮトランジスタＴｒｓには、エミッタからコレクタへ向けて寄生ダイオードが形成されることになり、これを第２クランプ回路を構成するダイオードＤ１として使用することができる。そして、このようにＮＰＮトランジスタＴｒｓとダイオードＤ１とを１つの素子領域内に形成することにより、第４実施例の電気負荷駆動回路６０をＩＣ化するに当たって、第２クランプ回路を構成するダイオードＤ１の素子面積を極めて小さくすることができ、駆動回路の小型化を図ることができる。
【００８１】
また、ＮＰＮトランジスタＴｒｓ及びダイオードＤ１をこのように構成した場合には、Ｐ＋ 拡散領域７４と、Ｎ＋ 拡散領域７２と、Ｐ＋ 拡散領域７８とで、寄生ＰＮＰトランジスタが形成されることになり、このＰＮＰトランジスタの効果により、ＮＰＮトランジスタＴｒｓのベース領域に蓄積された電荷がＰ＋ 拡散領域７８へと抜け易くなり、ＮＰＮトランジスタＴｒｓのオン状態からオフ状態への切り替わり時の動作が早いという利点もある。
【００８２】
一方、図８は、電気負荷駆動回路６０をＩＣ化するために、上記各回路素子を接合分離方式で半導体基板上に形成する際のＮＰＮトランジスタＴｒｓ及びダイオードＤ１の構成例を表している。
図８に示すように、接合分離方式でＮＰＮトランジスタＴｒｓを構成する場合には、Ｐ＋ 領域８０で素子を分離し、その分離した素子領域内に、Ｎ＋ 、Ｐ＋ の拡散領域８２，８４を形成し、更に、Ｐ＋ の拡散領域８４内にＮ＋ の拡散領域８６を形成することになる。尚、各拡散領域８２，８４，８６は、夫々、ＮＰＮトランジスタＴｒｓのコレクタ領域、ベース領域、エミッタ領域となり、これら各領域からは、夫々信号線が引き出される。そして、素子分離用のＰ＋ 領域は、一般的に、回路の最低電位であるグランドへ接続される。
【００８３】
従って、接合分離方式でＮＰＮトランジスタＴｒｓを構成すれば、グランドとコレクタとの間に、アノードがグランドに接地された寄生ダイオードが形成されることになり、これをそのまま第２クランプ回路を構成するダイオードＤ１として使用することができる。そして、このようにＮＰＮトランジスタＴｒｓを構成した場合には、図７に示したＮＰＮトランジスタＴｒｓのように、ダイオードを形成するためのＰ＋ 拡散領域７８を特別に形成する必要はないので、素子面積をより小さくすることが可能となる。
【００８４】
以上、本発明の実施例として、電気負荷４に対して所謂ハイサイドスイッチとして設けられるＮチャネルＭＯＳトランジスタＴｒ０を備えた電気負荷駆動回路に本発明を適用した４種類の実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様を採ることができる。
【００８５】
例えば、上記各実施例のようにＮチャネルＭＯＳトランジスタＴｒ０をハイサイドスイッチとして使用する場合、高電圧ノイズに対する保護回路として、図１１に示した従来回路と同様に、電気負荷４への接続端子ＴＬとグランドとの間に、ダイオードＤａ及びＮＰＮトランジスタＴｒａ，抵抗ａからなる保護回路を別途接続してもよい。こうすれば、ＭＯＳトランジスタＴｒ０を静電気等の高電圧ノイズからより確実に保護することができる。
【００８６】
また、例えば、電気負荷４とグランドとの間に所謂ローサイドスイッチとしてＭＯＳトランジスタを備えた電気負荷駆動回路を構成する場合、そのＭＯＳトランジスタがＮチャネルであれば図９に示す如く構成すればよく、また、そのＭＯＳトランジスタがＰチャネルであれば図１０に示す如く構成すればよい。
【００８７】
以下、これら図９，図１０の電気負荷駆動回路について説明する。
まず、図９は、一端が直流電源２の正極側に接続された電気負荷４に対して所謂ローサイドスイッチとして接続されるＮチャネルのＭＯＳトランジスタＴｒ１０を備えた電気負荷駆動回路７０の回路構成を表している。
【００８８】
図９に示すように、この電気負荷駆動回路７０では、ＭＯＳトランジスタＴｒ１０のドレインが、接続端子ＴＬを介して、電気負荷４の直流電源２とは反対側に接続され、ＭＯＳトランジスタＴｒ１０のソースが、グランド端子ＴＧを介して、直流電源２の負極側と同電位のグランドに接地され、ＭＯＳトランジスタＴｒ１０のゲート−ソース間には、抵抗Ｒ１０が接続されている。
【００８９】
また、ＭＯＳトランジスタＴｒ１０のゲートには、スイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷを介して、電源端子ＴＤから入力される正の電源電圧を印加できるようにされている。
尚、スイッチＳＷは、制御端子ＴＣを介して外部から入力される制御信号によりオン・オフされるものであり、このスイッチＳＷを介して、ＭＯＳトランジスタＴｒ１０のゲートに電源電圧が印加されると、ＭＯＳトランジスタＴｒ１０がオン状態となって、電気負荷４が駆動（通電）されることになる。
【００９０】
そして、この電気負荷駆動回路７０では、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間に、ソース側をアノード、ドレイン側をカソードとして、第１クランプ回路としてのツェナーダイオードＺＤ１１が接続されている。
また、ゲート−ドレイン間には、エミッタがドレインに接続され、コレクタがゲートに接続されたＰＮＰトランジスタＴｒ１１が接続されると共に、ダイオードＤ１１と２つのツェナーダイオードＺＤ１２，ＺＤ１３とからなるダイオードの直列回路が接続されている。
【００９１】
ＰＮＰトランジスタＴｒ１１は、本発明の第２クランプ回路として機能するものであり、ベースが抵抗Ｒ１１を介して電源端子ＴＤに接続されている。
また、ダイオードの直列回路は、図４に示した第４クランプ回路としてのダイオードの直列回路と同様、ＭＯＳトランジスタＴｒ１０のドレインにアノードが接続されたダイオードＤ１１と、ダイオードＤ１１のカソードにカソードが接続されたツェナーダイオードＺＤ１２と、ツェナーダイオードＺＤ１２のアノードにカソードが接続され、ＭＯＳトランジスタＴｒ１０のゲートにアノードが接続されたツェナーダイオードＺＤ１３とから構成されている。
【００９２】
このように構成された電気負荷駆動回路７０では、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬにグランド電位よりも低い負の高電圧ノイズ（静電気）が印加された際には、第１クランプ回路としてのツェナーダイオードＺＤ１１及びＭＯＳトランジスタＴｒ１０の寄生ダイオード（図示せず）に順方向に電流が流れる。このため、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間には、ダイオードの順方向電圧降下分の電圧しか発生せず、ＭＯＳトランジスタＴｒ１０が負の高電圧ノイズによって劣化又は破壊することはない。
【００９３】
また、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬに正の高電圧ノイズ（静電気）が印加された際には、そのときＭＯＳトランジスタＴｒ１０がオン状態であれば、ＭＯＳトランジスタＴｒ１０のドレインからソースへ向けて電流が流れるため、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間電圧が過大となって、ＭＯＳトランジスタＴｒ１０が劣化又は破壊することはない。
【００９４】
一方、接続端子ＴＬに正の高電圧ノイズが印加された際に、ＭＯＳトランジスタＴｒ１０がオフ状態である場合には、ＭＯＳトランジスタＴｒ１０のドレイン電位が上昇し、ドレイン−ソース間電圧も、通常時と同極性（換言すればソース電位がドレイン電位よりも低い状態）で上昇する。
【００９５】
しかし、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間には、第１クランプ回路としてのツェナーダイオードＺＤ１１が接続されているため、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間電圧がツェナーダイオードＺＤ１１の降伏電圧にてクランプされる。
【００９６】
また、ツェナーダイオードＺＤ１１の電流容量が小さく、ツェナーダイオードＺＤ１１に流れる降伏電流によって接続端子ＴＬに印加された正の高電圧ノイズを吸収できないときには、ドレイン−ソース間電圧はツェナーダイオードＺＤ１１の降伏電圧を超えて上昇するが、ＭＯＳトランジスタＴｒ１０のゲート−ドレイン間には、第２クランプ回路としてのＰＮＰトランジスタＴｒ１１が接続されており、ドレインへの印加電圧が電源電圧よりも高くなると、ＰＮＰトランジスタＴｒ１１にベース電流が流れて、ＰＮＰトランジスタＴｒ１１がオンし、ＭＯＳトランジスタＴｒ１０のゲート電位も上昇する。この結果、ＭＯＳトランジスタＴｒ１０はオン状態となり、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間電圧は、耐圧以下に制限される。
【００９７】
従って、ＮチャネルＭＯＳトランジスタＴｒ１０をローサイドスイッチとして使用する電気負荷駆動回路７０においても、本発明を適用することにより、電気負荷４側で発生した静電気等の正・負の高電圧ノイズから、ＭＯＳトランジスタＴｒ１０を保護することができるようになる。また、上記のようにＭＯＳトランジスタＴｒ１０を保護する第１クランプ回路及び第２クランプ回路としてのツェナーダイオードＺＤ１１及びＰＮＰトランジスタＴｒ１１には、高電圧ノイズ吸収用の全電流を流す必要がないことから、これらの保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。
【００９８】
また特に、図９に示した電気負荷駆動回路７０では、ＭＯＳトランジスタＴｒ１０のゲート−ドレイン間に、第２クランプ回路としてのＰＮＰトランジスタＴｒ１１とは別に、ダイオードの直列回路が設けられているため、接続端子ＴＬに正の高電圧ノイズが印加されたときに、電源端子ＴＤから入力される電源電圧がその高電圧ノイズの影響を受けて変動し、ＰＮＰトランジスタＴｒ１１が動作しない場合であっても、ダイオードの直列回路によって、ＭＯＳトランジスタＴｒ１０のゲート電位をクランプし、ＭＯＳトランジスタＴｒ１０をオンさせることができる。
【００９９】
尚、図９に示したローサイド型の電気負荷駆動回路７０においては、第３実施例の電気負荷駆動回路５０のように、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間に、ツェナーダイオードＺＤ１１とは別に、トランジスタ等からなる電圧クランプ回路を設けるようにしてもよい。
【０１００】
次に、図１０は、一端が直流電源２の正極側に接続された電気負荷４に対して所謂ローサイドスイッチとして接続されるＰチャネルのＭＯＳトランジスタＴｒ２０を備えた電気負荷駆動回路８０の回路構成を表している。
図１０に示すように、この電気負荷駆動回路８０では、ＭＯＳトランジスタＴｒ２０のソースが、接続端子ＴＬを介して、電気負荷４の直流電源２とは反対側に接続され、ＭＯＳトランジスタＴｒ２０のドレインが、グランド端子ＴＧを介して、直流電源２の負極側と同電位のグランドに接地され、ＭＯＳトランジスタＴｒ２０のゲート−ソース間には、抵抗Ｒ２０が接続されている。
【０１０１】
また、この電気負荷駆動回路８０では、ＭＯＳトランジスタＴｒ２０のゲート電位をドレインよりも所定のしきい値電圧分以上低くすれば、ＭＯＳトランジスタＴｒ２０がオン状態となって、電気負荷４を駆動（通電）できることから、ＭＯＳトランジスタＴｒ２０のゲートには、スイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷを介して、電圧入力端子ＴＤ２から入力される直流電源２の電源電圧よりも低い駆動電圧を印加できるようにされている。尚、スイッチＳＷは、制御端子ＴＣを介して外部から入力される制御信号によりオン・オフされる。
【０１０２】
そして、ＭＯＳトランジスタＴｒ２０のゲートには、電源入力端子ＴＤ１から入力された電源電圧を印加するためのダイオードＤ２１が接続され、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間には、ドレイン側をアノード、ソース側をカソードとして、第１クランプ回路としてのツェナーダイオードＺＤ２１が接続されている。尚、ダイオードＤ２１は、本発明の第２クランプ回路を構成するものであり、直流電源２の正極側に接続される電源入力端子ＴＤ１側をアノード、ＭＯＳトランジスタＴｒ２０のゲート側をカソードとして、電源−ゲート間に設けられている。
【０１０３】
このように構成された電気負荷駆動回路８０では、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬにグランド電位よりも低い負の高電圧ノイズ（静電気）が印加された際には、第１クランプ回路としてのツェナーダイオードＺＤ２１及びＭＯＳトランジスタＴｒ２０の寄生ダイオード（図示せず）に順方向に電流が流れる。このため、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間には、ダイオードの順方向電圧降下分の電圧しか発生せず、ＭＯＳトランジスタＴｒ２０が負の高電圧ノイズによって劣化又は破壊することはない。
【０１０４】
また、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬに正の高電圧ノイズ（静電気）が印加された際には、そのときＭＯＳトランジスタＴｒ２０がオン状態であれば、ＭＯＳトランジスタＴｒ２０のソースからドレインへ向けて電流が流れるため、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間電圧が過大となって、ＭＯＳトランジスタＴｒ２０が劣化又は破壊することはない。
【０１０５】
一方、接続端子ＴＬに正の高電圧ノイズが印加された際に、ＭＯＳトランジスタＴｒ２０がオフ状態である場合には、ＭＯＳトランジスタＴｒ２０のソース電位が上昇し、ドレイン−ソース間電圧も、通常時と同極性（換言すればソース電位がドレイン電位よりも高い状態）で上昇する。
【０１０６】
しかし、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間には、第１クランプ回路としてのツェナーダイオードＺＤ２１が接続されているため、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間電圧がツェナーダイオードＺＤ２１の降伏電圧にてクランプされる。
【０１０７】
また、ツェナーダイオードＺＤ２１の電流容量が小さく、ツェナーダイオードＺＤ２１に流れる降伏電流によって接続端子ＴＬに印加された正の高電圧ノイズを吸収できないときには、ドレイン−ソース間電圧はツェナーダイオードＺＤ２１の降伏電圧を超えて上昇するが、ＭＯＳトランジスタＴｒ２０のゲートには、第２クランプ回路としてのダイオードＤ２１が接続されていることから、ＭＯＳトランジスタＴｒ２０のゲートは、ソース電位の上昇に連動して上昇することはなく、直流電源２の電源電圧ＶＢに対して、ダイオードＤ１の順方向電圧降下分（Ｖｆ）だけ低い一定電位（ＶＢ−Ｖｆ）にクランプされる。
【０１０８】
このため、ＭＯＳトランジスタＴｒ２０のソース電位が、ゲート電位（ＶＢ−Ｖｆ）よりもＭＯＳトランジスタＴｒ２０のしきい値電圧（Ｖｔ）分だけ低くなると、ＭＯＳトランジスタＴｒ２０がオンして、ＭＯＳトランジスタＴｒ２０に電流が流れ、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間電圧ＶＤＳは、「ＶＤＳ＝ＶＢ−Ｖｆ＋Ｖｔ」となり、耐圧以下に制限される。
【０１０９】
従って、ＰチャネルＭＯＳトランジスタＴｒ２０をローサイドスイッチとして使用する電気負荷駆動回路８０においても、第１実施例の電気負荷駆動回路１０と同様に、本発明を適用することにより、電気負荷４側で発生した静電気等の正・負の高電圧ノイズから、ＭＯＳトランジスタＴｒ２０を保護することができる。また、ＭＯＳトランジスタＴｒ２０を保護する保護回路（第１クランプ回路及び第２クランプ回路）を構成するツェナーダイオードＺＤ２１やダイオードＤ２１に高電圧ノイズ吸収用の全電流を流す必要がないことから、これらの保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。
【０１１０】
尚、図１０に示したローサイド型の電気負荷駆動回路８０において、第２クランプ回路としては、図２に示した電気負荷駆動回路２０のように、ダイオードとツェナーダイオードとの組み合わせにて構成してもよく、或いは、図３に示した電気負荷駆動回路３０のように、トランジスタのＰ−Ｎ接合を利用してゲート電位をクランプするように構成してもよい。
【０１１１】
また、図１０に示したローサイド型の電気負荷駆動回路８０においては、第２実施例の電気負荷駆動回路４０のように、ＭＯＳトランジスタＴｒ２０のゲート−ドレイン間に、ゲート電位がドレインに対して所定電圧以上高くなると、ゲート電位をそのときの電位にクランプするクランプ回路を設けてもよい。そして、このようにすれば、ＭＯＳトランジスタＴｒ２０のゲート電位がグランド電位に対して所定電圧以上高くなるのを阻止することができるため、正の高電圧ノイズが印加されたときに、電源入力端子ＴＤ１から入力される電源電圧が高電圧ノイズの影響を受けて変動したとしても、ＭＯＳトランジスタＴｒ２０をオンさせることができるようになる。
【０１１２】
また更に、図１０に示したローサイド型の電気負荷駆動回路８０においては、第３実施例の電気負荷駆動回路５０のように、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間に、ツェナーダイオードＺＤ２１とは別に、トランジスタ等からなる電圧クランプ回路を設けるようにしてもよい。
【図面の簡単な説明】
【図１】第１実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図２】第１実施例の電気負荷駆動回路における第２クランプ回路を複数のダイオードにて構成した例を表す電気回路図である。
【図３】第１実施例の電気負荷駆動回路における第２クランプ回路をトランジスタにて構成した例を表す電気回路図である。
【図４】第２実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図５】第３実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図６】第４実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図７】絶縁分離方式にて一つの素子領域内にトランジスタとダイオードとを形成した際の素子構造を表す説明図である。
【図８】接合分離方式にて一つの素子領域内にトランジスタとダイオードとを形成した際の素子構造を表す説明図である。
【図９】ＮチャネルＭＯＳトランジスタをローサイドスイッチとして使用する電気負荷駆動回路の構成を表す電気回路図である。
【図１０】ＰチャネルＭＯＳトランジスタをローサイドスイッチとして使用する電気負荷駆動回路の構成を表わす電気回路図である。
【図１１】従来の電気負荷駆動回路の構成を表す電気回路図である。
【符号の説明】
２…直流電源、４…電気負荷、１０，２０，３０，４０，５０，６０，７０，８０，９０…電気負荷駆動回路、Ｔｒ０，Ｔｒ１０…ＭＯＳトランジスタ（Ｎチャネル）、Ｔｒ２０…ＭＯＳトランジスタ（Ｎチャネル）、ＺＤ１，ＺＤ１１，ＺＤ２１…ツェナーダイオード（第１クランプ回路）、Ｄ１，Ｄ２，Ｄ２１…ダイオード（第２クランプ回路）、ＺＤ２…ツェナーダイオード（第２クランプ回路）、Ｄ３…ダイオード（第４クランプ回路）、ＺＤ３，ＺＤ４…ツェナーダイオード（第４クランプ回路）、Ｔｒ２…ＮＰＮトランジスタ（第３クランプ回路）、Ｒ１…抵抗（第３クランプ回路）、Ｔｒｓ…ＮＰＮトランジスタ、Ｔｒ１１…ＰＮＰトランジスタ（第２クランプ回路）、ＳＷ…スイッチ。
【発明の属する技術分野】
本発明は、電気負荷への通電・非通電を切り換えるスイッチング素子として出力段にＭＯＳトランジスタを備えた電気負荷駆動回路に関し、特に、電気負荷側から入力される静電気等の高電圧ノイズからＭＯＳトランジスタを保護するのに好適な電気負荷駆動回路に関する。
【０００２】
【従来の技術】
従来より、例えば図１１に示すように、直流電源２の正極側から電気負荷４に至る通電経路上に、所謂ハイサイドスイッチとして、ＮチャネルのＭＯＳトランジスタＴｒ０を直列に接続し、これをオン・オフさせて電気負荷４への通電・非通電を切り換えることにより、電気負荷４を駆動するようにした電気負荷駆動回路９０が知られている。
【０００３】
図１１に示す従来の駆動回路９０においては、ＭＯＳトランジスタＴｒ０のドレインが、直流電源接続用の接続端子ＴＢを介して直流電源２の正極側に接続され、ＭＯＳトランジスタＴｒ０のソースが電気負荷接続用の接続端子ＴＬを介して電気負荷４の一端に接続されている。また、ＭＯＳトランジスタＴｒ０のゲート−ソース間には、ゲート−ソース間のインピーダンスを下げてＭＯＳトランジスタＴｒ０のオン・オフ動作を安定化させるために、抵抗Ｒ０が接続されている。
【０００４】
そして、この駆動回路９０においては、ＭＯＳトランジスタＴｒ０のゲート電位を、ソース電位よりも所定のしきい値電圧以上高くすれば、ＭＯＳトランジスタＴｒ０がオン状態となるので、ＭＯＳトランジスタＴｒ０のゲートには、スイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷを介して、ＭＯＳトランジスタＴｒ０駆動用の正の電源電圧を印加できるようにされている。尚、スイッチＳＷは、制御信号入力用の制御端子ＴＣを介して外部から入力される制御信号によりオン・オフされる。また、ＭＯＳトランジスタＴｒ０駆動用の正の電源電圧は、電源端子ＴＤを介して外部から入力される。
【０００５】
ところで、この種の駆動回路９０では、電気負荷４への接続端子ＴＬやこれに接続された電気負荷４側の端子Ｔａに、人体或いは他の機器に発生した静電気等の高電圧ノイズが印加されることがある。そして、このように高電圧ノイズが印加されると、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧が、ＭＯＳトランジスタＴｒ０の耐圧以上となって、ＭＯＳトランジスタＴｒ０が劣化若しくは破壊することがある。
【０００６】
一方、静電気等の高電圧ノイズから半導体素子を保護する保護回路としては、従来より、例えば特開昭５９−１８７２２号公報に記載のように、高電圧ノイズが印加される信号線に対して、アノードがグランドに接地されたダイオードのカソードを接続すると共に、ベース−エミッタ間に抵抗が接続されエミッタがグランドに接地されたＮＰＮトランジスタのコレクタを接続するようにした保護回路が知られている。
【０００７】
そして、この保護回路を上記駆動回路９０に適用すると、図１１に示す如く、接続端子ＴＬから電気負荷４に至る電気負荷４の通電経路に対して、ダイオードＤａのカソード及びＮＰＮトランジスタＴｒａのコレクタを夫々接続すると共に、ダイオードＤａのアノード及びＮＰＮトランジスタＴｒａのエミッタを直流電源２の負極側と同電位のグランドに接地し、更に、ＮＰＮトランジスタＴｒａのベース−エミッタ間に抵抗Ｒａを接続することになる。
【０００８】
この保護回路では、例えば、電気負荷４側の端子Ｔａにグランド電位よりも高い正の静電気が印加された際には、ＮＰＮトランジスタＴｒａのコレクタ−ベース間の耐圧を超えて、コレクタ−ベース間がブレークダウンし、この電流がベース電流となってＮＰＮトランジスタがオン状態となる。このため、端子Ｔａに印加された正の静電気は、ＮＰＮトランジスタＴｒａのコレクタ電流となってグランドへ抜ける。
【０００９】
一方、端子Ｔａにグランド電位よりも低い負の静電気が印加された際には、ダイオードＤａのカソード側電位がアノード側（グランド）電位よりも低くなることから、ダイオードＤａに電流が流れる。このため、端子Ｔａに印加された負の静電気は、ダイオードＤａの順方向電流となって消費されることになる。
【００１０】
従って、上記保護回路によれば、電気負荷４側で発生した高電圧ノイズによってＭＯＳトランジスタＴｒ０に流れる電流を低減することができ、ＭＯＳトランジスタＴｒ０を静電気等の高電圧ノイズから保護することができる。
【００１１】
【発明が解決しようとする課題】
しかし、上記のような従来の保護回路では、ＮＰＮトランジスタＴｒａやダイオードＤａの電流能力が充分でない場合や、これらの保護素子までの配線にインダクタンス成分が含まれている場合等には、高電圧ノイズによってＭＯＳトランジスタＴｒ０に流れる全ての電流を吸収することができず、これらの保護素子により吸収しきれなかった電流により、ＭＯＳトランジスタＴｒ０が破壊してしまうことがあった。
【００１２】
即ち、まず、端子Ｔａに正の高電圧ノイズが印加された場合には、その印加電圧によって流れる電流をＮＰＮトランジスタＴｒａにより吸収しきれなかったとしても、ＭＯＳトランジスタＴｒ０のドレイン−ソース間には、図１１に点線で示すように、ソースからドレイン方向に電流を流す寄生ダイオードＤ０が形成されることから、この寄生ダイオードＤ０によって、ＮＰＮトランジスタＴｒａにより吸収できなかった電流を直流電源２側に流すことができる。従って、図１１に示す回路では、正の高電圧ノイズに対しては比較的その耐量が高く、高電圧ノイズによりＭＯＳトランジスタＴｒ０が破壊するのを防止できる。
【００１３】
また、端子Ｔａに負の高電圧ノイズが印加された場合には、ＭＯＳトランジスタＴｒ０がオン状態であれば、印加電圧によって流れる電流をダイオードＤａにより吸収しきれなかったとしても、ＭＯＳトランジスタＴｒ０がドレインからソースへと電流を流すことから、ドレイン−ソース間に発生する電圧は比較的小さく、ＭＯＳトランジスタＴｒ０が破壊に至ることはない。
【００１４】
しかし、ＭＯＳトランジスタＴｒ０がオフ状態であるときに端子Ｔａに負の高電圧ノイズが印加された場合には、ダイオードＤａにより吸収しきれなかった電流を流す経路がないため、ＭＯＳトランジスタＴｒ０のソースの電位が大きく低下する。そして、このソース電位の低下によって、ＭＯＳトランジスタＴｒ０のドレイン−ソース間に、ＭＯＳトランジスタＴｒ０の耐圧を超える電圧が発生すると、ＭＯＳトランジスタＴｒ０がブレークダウン現象を起こし、破壊に至ることがある。
【００１５】
このように、上記従来の保護回路では、出力段にＭＯＳトランジスタを備えた電気負荷駆動回路において、電気負荷側に発生した高電圧ノイズからＭＯＳトランジスタを保護することができないことがある。そして、この問題を防止するには、静電気により発生する全ての電流を保護回路で吸収できるように、保護回路を構成する保護素子（特にＮＰＮトランジスタ）の電流容量を大きくすればよいが、このためには大きな素子面積が必要となる。
【００１６】
よって、従来の保護回路を、ＭＯＳトランジスタＴｒ０等の他の駆動回路の構成要素と共に同一の半導体基板上に形成して、駆動回路を一つの半導体集積回路として構成し、ＭＯＳトランジスタＴｒ０を高電圧ノイズから確実に保護できるようにすると、半導体集積回路のチップ面積の増大を招き、コスト高になる、といった問題があった。
【００１７】
本発明は、こうした問題に鑑みなされたもので、出力段にＭＯＳトランジスタを備えた電気負荷駆動回路において、電気負荷側より入力される静電気等の高電圧ノイズからＭＯＳトランジスタを確実に保護することができ、しかも、保護用の回路素子の電流容量を大きくすることなく容易に実現できるようにすることを目的とする。
【００１８】
【課題を解決するための手段及び発明の効果】
かかる目的を達成するためになされた請求項１記載の電気負荷駆動回路においては、電気負荷への通電・非通電を切り換えるために、ドレイン−ソース間が直流電源から電気負荷への通電経路に直列に接続されたＭＯＳトランジスタを備える。そして、ＭＯＳトランジスタのドレイン−ソース間には第１クランプ回路が並列に接続されている。
【００１９】
第１クランプ回路は、ＭＯＳトランジスタがオフ状態であるときに、ＭＯＳトランジスタから電気負荷への通電経路の電位が、静電気等の高電圧ノイズにより変動して、ＭＯＳトランジスタのドレイン−ソース間に、通常時と同極性の高電圧が発生した際に、その高電圧によって電流を流し、ドレイン−ソース間を所定電圧以下にクランプするものである。
【００２０】
このため、ＭＯＳトランジスタから電気負荷への通電経路に、ＭＯＳトランジスタのドレイン−ソース間に通常時と同極性の高電圧を発生させる高電圧ノイズが印加された際（例えば、図１１に示した駆動回路において、ＭＯＳトランジスタＴｒ０のソースに、ソース電位がドレイン電位よりも低くなる負の高電圧ノイズが印加された際）には、第１クランプ回路によって、ＭＯＳトランジスタのドレイン−ソース間電圧が所定電圧以下にクランプされることになる。従って、本発明によれば、第１クランプ回路によるクランプ電圧を適宜設定することにより、ＭＯＳトランジスタのドレイン−ソース間電圧を、ＭＯＳトランジスタの耐圧以下に抑えて、ＭＯＳトランジスタが破壊するのを防止できる。
【００２１】
また、ＭＯＳトランジスタから電気負荷への通電経路に、ＭＯＳトランジスタのドレイン−ソース間に通常時と逆極性の高電圧を発生させる高電圧ノイズが印加された際（例えば、図１１に示した駆動回路において、ＭＯＳトランジスタＴｒ０のソースに、ソース電位がドレイン電位よりも高くなる正の高電圧ノイズが印加された際）には、ＭＯＳトランジスタの寄生ダイオードに順方向に電流が流れ、また、第１クランプ回路の構成によっては第１クランプ回路にも電流が流れるることになるので、ＭＯＳトランジスタのドレイン−ソース間電圧が高くなることはなく、この場合にも、ＭＯＳトランジスタが破壊するのを防止できる。
【００２２】
このように本発明によれば、電気負荷側から高電圧ノイズが印加された際には、第１クランプ回路の動作によって、ＭＯＳトランジスタのドレイン−ソース間に耐圧を越える高電圧が発生するのを防止できるが、こうした第１クランプ回路の保護機能だけでＭＯＳトランジスタを高電圧ノイズから保護できるようにするには、第１クランプ回路を構成するツェナーダイオードを、高電圧ノイズにより生じる全ての電流を吸収できるようにする必要があり、このためには、ツェナーダイオードに電流容量の大きなものを使用しなければならない。
【００２３】
そこで、本発明では、静電気等の高電圧ノイズからＭＯＳトランジスタを保護する保護回路として、上述の第１クランプ回路に加えて、第２クランプ回路を設け、ＭＯＳトランジスタのドレイン−ソース間に通常時と同極性の高電圧が発生した場合には、この第２クランプ回路によって、ＭＯＳトランジスタのゲートを所定電位にクランプし、ＭＯＳトランジスタをオンさせるようにしている。
【００２４】
よって本発明の電気負荷駆動回路によれば、ＭＯＳトランジスタから電気負荷への通電経路に、ＭＯＳトランジスタのドレイン−ソース間に通常時と同極性の高電圧を発生させる高電圧ノイズが印加された際には、まず第１クランプ回路に電流が流れ、その後、第２クランプ回路の動作によってＭＯＳトランジスタがオン状態となって、ＭＯＳトランジスタ自身に高電圧ノイズを吸収する電流が流れることになる。
【００２５】
従って、本発明によれば、ＭＯＳトランジスタを高電圧ノイズから保護するための保護回路（第１クランプ回路，第２クランプ回路）に高電圧ノイズ吸収用の全電流を流すことなく、ＭＯＳトランジスタを、電気負荷側より入力される高電圧ノイズから確実に保護することができる。
【００２６】
このため、本発明の電気負荷駆動回路においては、ＭＯＳトランジスタを高電圧ノイズから保護する保護回路を構成するツェナーダイオード等の保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。よって、例えば、本発明の電気負荷駆動回路を半導体集積回路としてＩＣ化する際には、そのチップ面積を小さくすることが可能となり、駆動回路を容易に小型化できることになる。
【００２７】
次に、請求項２記載の電気負荷駆動回路は、本発明（請求項１）を、図１１に示した従来の駆動回路と同様、ＮチャネルのＭＯＳトランジスタを、所謂ハイサイドスイッチとして、直流電源の正極側から電気負荷に至る通電経路上に設けた駆動回路に適用したものである。そして、第２クランプ回路は、直流電源の負極側と同電位のグランドとＭＯＳトランジスタのゲートとの間に設けられており、ＭＯＳトランジスタのソースが電気負荷側から入力された負の高電圧ノイズによってグランド電位よりも低い負電位となったときに、ＭＯＳトランジスタのゲートをグランド電位よりも所定電圧だけ低い所定電位にクランプして、ＭＯＳトランジスタをオンさせる。
【００２８】
よって本発明（請求項２）の電気負荷駆動回路によれば、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加されると、まず、第１クランプ回路に電流が流れ、その後、第２クランプ回路の動作によってＭＯＳトランジスタがオン状態となって、ＭＯＳトランジスタ自身に高電圧ノイズを吸収する電流が流れることになる。また、ＭＯＳトランジスタのソースに正の高電圧ノイズが印加された際には、第１クランプ回路を構成するツェナーダイオード及びＭＯＳトランジスタの寄生ダイオード（図１１に点線で示すダイオードＤ０）に順方向に電流が流れることになる。
【００２９】
従って、本発明（請求項２）の電気負荷駆動回路によれば、ハイサイドスイッチを構成するＮチャネルＭＯＳトランジスタを、高電圧ノイズから確実に保護することができ、しかも、その保護のために第１クランプ回路に高電圧ノイズ吸収用の全電流を流す必要がないので、保護用素子の素子面積を小さくすることができ、駆動回路をＩＣ化して容易に小型化することができる。
【００３０】
次に、請求項３記載の電気負荷駆動回路は、請求項２記載の電気負荷駆動回路において、第１クランプ回路として、アノードが、ＭＯＳトランジスタの電気負荷との接続点であるソースに接続され、カソードが、ＭＯＳトランジスタの直流電源との接続点であるドレインに接続されたツェナーダイオードを使用するようにしたものである。このため、本発明によれば、第１クランプ回路として使用するツェナーダイオードの降伏電圧をＭＯＳトランジスタの耐圧に応じて適宜設定することにより、ＭＯＳトランジスタのドレイン−ソース間電圧をその耐圧以下に抑えて、ＭＯＳトランジスタを負の高電圧ノイズから簡単且つ確実に保護することができる。
【００３１】
次に、請求項４記載の電気負荷駆動回路は、上記請求項３記載の電気負荷駆動回路における第１クランプ回路（ツェナーダイオード）に対して並列に、ＮＰＮトランジスタと抵抗とからなる第３クランプ回路を設けたものである。
そして、この第３クランプ回路は、ＮＰＮトランジスタのコレクタをＭＯＳトランジスタのドレインに接続すると共に、ＮＰＮトランジスタのエミッタをＭＯＳトランジスタのソースに接続し、更に、ＮＰＮトランジスタのベースとＭＯＳトランジスタのソースとの間に抵抗を接続することにより構成されている。
【００３２】
このため、電気負荷側よりＭＯＳトランジスタのソースに負の高電圧ノイズが印加された直後には、上記第３クランプ回路を構成するＮＰＮトランジスタのコレクタ−ベース間の接合により抵抗に電流が流れて、ＮＰＮトランジスタがオンし、ＮＰＮトランジスタが、ＭＯＳトランジスタのドレイン−ソース間をバイパスする電流経路を形成することになる。
【００３３】
よって、本発明（請求項４）の電気負荷駆動回路によれば、電気負荷側よりＭＯＳトランジスタのソースに負の高電圧ノイズが印加されてから、第２クランプ回路の動作によってＭＯＳトランジスタがオンするまでの間は、第１クランプ回路と第３クランプ回路とにより、ＭＯＳトランジスタをバイパスする電流経路を形成して、ＭＯＳトランジスタのドレイン−ソース間が高電圧となるのを防止することができ、ＭＯＳトランジスタをより確実に保護することができる。
【００３４】
また、第３クランプ回路は、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加されてから第２クランプ回路の動作によってＭＯＳトランジスタがオンするまでの間だけ、第１クランプ回路と共に一時的に電流経路を形成できればよいことから、第３クランプ回路を構成するＮＰＮトランジスタの電流容量は小さくてよく、第３クランプ回路を設けることにより、保護用素子の素子面積が大きくなって、駆動回路の大型化を招くといったことはない。
【００３５】
ところで、請求項２〜請求項４の何れかに記載の電気負荷駆動回路において、第２クランプ回路は、ＭＯＳトランジスタがオフ状態であるとき、電気負荷側に発生した静電気等によってＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、ＭＯＳトランジスタのゲートをグランド電位を基準に所定電位にクランプすることにより、ＭＯＳトランジスタのゲート電位がソース電位と共に変化するのを阻止し、ＭＯＳトランジスタのゲート−ソース間を所定のしきい値電圧以上にして、ＭＯＳトランジスタを強制的にオンさせる。
【００３６】
このため、例えば、グランド電位が不安定であり、電気負荷側で発生した高電圧ノイズによって、ＭＯＳトランジスタのソース電位だけでなく、電気負荷駆動回路のグランド電位も変動するような電気負荷駆動回路においては、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、第２クランプ回路によってＭＯＳトランジスタをオンさせることができない場合がある。
【００３７】
そして、このように、第２クランプ回路が正常に機能しないときには、第１クランプ回路、或いは、第１クランプ回路及び第３クランプ回路にて吸収しきれなかった電流を流す経路がなくなるため、ＭＯＳトランジスタのドレイン−ソース間に耐圧を超える電圧が発生して、ＭＯＳトランジスタＴｒ０が劣化又は破壊することが考えられる。
【００３８】
このため、請求項２〜請求項４の何れかに記載の電気負荷駆動回路において、グランド電位が不安定になる虞がある場合には、請求項５記載のように、ＭＯＳトランジスタのゲート−ドレイン間に、ゲート電位がドレインに対して所定電圧以上低くなると、ゲート電位をそのときの電位にクランプする第４クランプ回路を設けるとよい。
【００３９】
つまり、請求項５に記載の電気負荷駆動回路によれば、ＭＯＳトランジスタがオフ状態であるとき、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、グランド電位も変動して、第２クランプ回路によってＭＯＳトランジスタをオンさせることができなかったとしても、第４クランプ回路が、ＭＯＳトランジスタのゲート電位を、直流電源の正極側に接続されたドレインに対して所定電圧だけ低い所定電位にクランプするため、ＭＯＳトランジスタをオンさせることができる。よって、本発明（請求項５）によれば、電気負荷側に発生した高電圧ノイズから、ＭＯＳトランジスタをより確実に保護することができ、駆動回路の信頼性を向上できる。
【００４０】
ここで、請求項２〜請求項５の何れかに記載の電気負荷駆動回路において、第２クランプ回路としては、従来より一般に電圧クランプ用に使用されているダイオードやトランジスタ等を使用することができるが、例えば、請求項６に記載のように、第２クランプ回路を、ＭＯＳトランジスタのゲートにカソードが接続され、グランドにアノードが接続されたダイオードにて構成した場合には、このダイオードに対して並列に、エミッタがグランドに接地され、コレクタがＭＯＳトランジスタのゲートに接続されたＮＰＮトランジスタを接続するとよい。
【００４１】
つまり、このようにすれば、ＭＯＳトランジスタのソースに負の高電圧ノイズが印加された際に、ダイオードを介してグランド側からＭＯＳトランジスタのゲート側に電流を流すことにより、ＭＯＳトランジスタのゲート電位をグランド電位よりもダイオードの順方向電圧降下分（Ｖｆ：約０．７Ｖ）だけ低い一定電位にクランプして、ＭＯＳトランジスタをオンさせることができるだけでなく、電気負荷の駆動を停止するためにＭＯＳトランジスタをオン状態からオフ状態へとターンオフさせる際に、ダイオードに並列接続されたＮＰＮトランジスタをオンさせることにより、ＭＯＳトランジスタの寄生容量に蓄積された電荷を速やかに放電させて、ＭＯＳトランジスタを速やかにターンオフさせることができるようになる。
【００４２】
また請求項６に記載のように、第２クランプ回路をダイオードにて構成し、これにＭＯＳトランジスタを高速にターンオフさせるためのＮＰＮトランジスタを並列接続するには、ダイオードとＮＰＮトランジスタを夫々単体で構成するようにしてもよいが、電気負荷駆動回路を半導体集積回路としてＩＣ化する場合には、請求項７又は請求項８に記載のように、ダイオードを備えたＮＰＮトランジスタを半導体基板上に形成するとよい。
【００４３】
即ち、請求項７に記載の電気負荷駆動回路では、第２クランプ回路を構成するダイオードに並列接続されるＮＰＮトランジスタが、当該駆動回路を構成する他の回路素子と共に絶縁分離方式で半導体基板上に形成されており、第２クランプ回路を構成するダイオードは、半導体基板においてＮＰＮトランジスタのベース領域及びコレクタ領域となるＰ型及びＮ型の各拡散層が形成される素子領域内にＰ型拡散層を形成し、このＰ型拡散層と、ＮＰＮトランジスタのベース領域を構成するＰ型拡散層内に形成されたＮ型拡散層からなるエミッタ領域とを互いに接続することにより、半導体基板上にＮＰＮトランジスタと一体に形成される。
【００４４】
従って、請求項７に記載の電気負荷駆動回路によれば、駆動回路をＩＣ化するに当たって、第２クランプ回路を構成するダイオードの素子面積を極めて小さくすることができ、駆動回路の小型化を図ることができる。
また、請求項８に記載の電気負荷駆動回路では、第２クランプ回路を構成するダイオードに並列接続されるＮＰＮトランジスタが、当該駆動回路を構成する他の回路素子と共に接合分離方式で半導体基板上に形成されており、第２クランプ回路を構成するダイオードは、半導体基板上に形成されたＮＰＮトランジスタの周囲のＰ型拡散領域をグランドに接地することにより、半導体基板上にＮＰＮトランジスタと一体に形成される。
【００４５】
従って、請求項８に記載の電気負荷駆動回路によれば、駆動回路をＩＣ化するに当たって、第２クランプ回路となるダイオードの構成要素となる拡散層を半導体基板に特別に形成する必要はなく、駆動回路をより小型化することが可能となる。
【００４６】
【発明の実施の形態】
以下に本発明の実施形態を図面と共に説明する。
まず図１は、本発明（請求項１，請求項２，請求項３）が適用された第１実施例の電気負荷駆動回路１０の構成を表わす電気回路図である。
【００４７】
図１に示す如く、第１実施例の電気負荷駆動回路は、図１１に示した従来の駆動回路９０と同様、直流電源２の正極側から電気負荷４に至る通電経路上に所謂ハイサイドスイッチとして設けられたＮチャネルのＭＯＳトランジスタＴｒ０と、電源端子ＴＤからＭＯＳトランジスタＴｒ０のゲートに至る信号経路上に設けられたスイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷと、ＭＯＳトランジスタのゲート−ソース間に設けられた抵抗Ｒ０とを備え、制御端子ＴＣを介して入力される制御信号によりスイッチＳＷがオンした際に、ＭＯＳトランジスタＴｒ０のゲートに電源端子ＴＤから入力される正の電源電圧が印加されて、ＭＯＳトランジスタＴｒ０がオンし、直流電源２から電気負荷４へ電源を供給して、電気負荷４を駆動できるようにされている。
【００４８】
そして、従来の駆動回路９０と異なる点は、接続端子ＴＢを介して直流電源２の正極側に接続されるＭＯＳトランジスタＴｒ０のドレインと、接続端子ＴＬを介して電気負荷４に接続されるＭＯＳトランジスタＴｒ０のソースとの間に、ＭＯＳトランジスタＴｒ０のドレイン側がカソード、ソース側がアノードとなるようにツェナーダイオードＺＤ１を接続し、更に、ＭＯＳトランジスタＴｒ０のゲートとグランドとの間に、ＭＯＳトランジスタＴｒ０のゲート側がカソード、グランド側がアノードとなるようにダイオードＤ１を接続した点である。
【００４９】
尚、ツェナーダイオードＺＤ１は本発明の第１クランプ回路として機能し、ダイオードＤ１は本発明の第２クランプ回路として機能する。また、駆動回路９０内のグランドは、直流電源２の負極側と同電位となるように、直流電源２及び電気負荷４のグランドと電気的に接続されている。
【００５０】
このように構成された第１実施例の電気負荷駆動回路１０では、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬに正の高電圧ノイズ（静電気）が印加された際には、第１クランプ回路としてのツェナーダイオードＺＤ１及びＭＯＳトランジスタＴｒ０の寄生ダイオードＤ０に順方向に電流が流れる。このため、ＭＯＳトランジスタＴｒ０のドレイン−ソース間には、通常時とは逆極性（換言すればソース電位がドレイン電位よりも高くなる状態）で、ダイオードの順方向電圧降下分（Ｖｆ）の電圧しか発生せず、ＭＯＳトランジスタＴｒ０が正の高電圧ノイズによって劣化又は破壊することはない。
【００５１】
また、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬにグランド電位よりも低い負の高電圧ノイズ（静電気）が印加された際には、そのときＭＯＳトランジスタＴｒ０がオン状態であれば、高電圧ノイズに対して、ＭＯＳトランジスタＴｒ０のドレインからソースへ向けて電流が供給されることから、ＭＯＳトランジスタＴｒ０に流れる電流が電気負荷駆動のための通常時の電流よりも増加するものの、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧が過大となって、ＭＯＳトランジスタＴｒ０が劣化又は破壊することはない。
【００５２】
一方、接続端子ＴＬに負の高電圧ノイズ（静電気）が印加された際に、ＭＯＳトランジスタＴｒ０がオフ状態である場合には、ＭＯＳトランジスタＴｒ０のソース電位がグランド電位よりも低い負電位となり、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧が、通常時と同極性（換言すればソース電位がドレイン電位よりも低くなる状態）で上昇する。
【００５３】
しかし、ＭＯＳトランジスタＴｒ０のドレイン−ソース間には、第１クランプ回路としてのツェナーダイオードＺＤ１が接続されているため、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧がツェナーダイオードＺＤ１の降伏電圧を越えると、ツェナーダイオードＺＤ１に降伏電流が流れ、ドレイン−ソース間電圧は、ツェナーダイオードＺＤ１の降伏電圧にてクランプされる。
【００５４】
また、ツェナーダイオードＺＤ１の電流容量が小さく、ツェナーダイオードＺＤ１に流れる降伏電流によって接続端子ＴＬに印加された負の高電圧ノイズを吸収できないときには、ドレイン−ソース間電圧はツェナーダイオードＺＤ１の降伏電圧を超えて上昇する。
【００５５】
しかし、ＭＯＳトランジスタＴｒ０のゲート−グランド間には、第２クランプ回路としてのダイオードＤ１が接続されているため、ＭＯＳトランジスタＴｒ０のゲートは、ソース電位の低下に連動して低下することはなく、グランド電位に対してダイオードＤ１の順方向電圧降下分（Ｖｆ）だけ低い一定電位（−Ｖｆ）にクランプされる。
【００５６】
このため、ＭＯＳトランジスタＴｒ０のソース電位が、ゲート電位（−Ｖｆ）よりもＭＯＳトランジスタＴｒ０のしきい値電圧（Ｖｔ）分だけ低くなると、ＭＯＳトランジスタＴｒ０がオンして、ＭＯＳトランジスタＴｒ０に電流が流れる。そして、このとき、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧ＶＤＳは、直流電源２の電源電圧をＶＢとすると、「ＶＤＳ＝ＶＢ−Ｖｆ−Ｖｔ」となり、ＭＯＳトランジスタＴｒ０の耐圧以下に制限される。
【００５７】
つまり、本実施例の電気負荷駆動回路１０においては、ＭＯＳトランジスタＴｒ０がオフ状態であるとき、電気負荷４側で発生した静電気等により接続端子ＴＬに負の高電圧ノイズが印加された際には、第１クランプ回路を構成するツェナーダイオードＺＤ１に高電圧ノイズを吸収する降伏電流が流れ、その後、第２クランプ回路を構成するダイオードＤ１の動作によってＭＯＳトランジスタＴｒ０がオン状態となって、ＭＯＳトランジスタＴｒ０自身に高電圧ノイズを吸収する電流が流れ、ＭＯＳトランジスタＴｒ０のドレイン−ソース間電圧は、その耐圧以下に制限されることになる。
【００５８】
従って、本実施例によれば、電気負荷駆動用のＭＯＳトランジスタＴｒ０を、電気負荷４側で発生した静電気等の正・負の高電圧ノイズから確実に保護することができる。また、ＭＯＳトランジスタＴｒ０を保護する保護回路（第１クランプ回路及び第２クランプ回路）を構成するツェナーダイオードＺＤ１やダイオードＤ１に高電圧ノイズ吸収用の全電流を流す必要がないことから、これらの保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。よって、本実施例の電気負荷駆動回路１０を半導体集積回路としてＩＣ化する際には、そのチップ面積を小さくすることが可能となり、駆動回路を容易に小型化できることになる。
【００５９】
ここで、図１に示した電気負荷駆動回路１０では、第２クランプ回路を一つのダイオードＤ１にて構成し、ＭＯＳトランジスタＴｒ０のオフ時に負の高電圧ノイズが印加された際には、ＭＯＳトランジスタＴｒ０のゲート電位を、グランド電位よりもダイオードの順方向電圧降下分（Ｖｆ）だけ低い所定電位にクランプするように構成したが、第２クランプ回路としては、ＭＯＳトランジスタＴｒ０のゲート電位をより低い電位にクランプできるようにするために、例えば、図２に示す電気負荷駆動回路２０のように、複数のダイオードの直列回路にて構成してもよい。
【００６０】
尚、図２に示す電気負荷駆動回路２０は、カソードがＭＯＳトランジスタＴｒ０のゲートに接続されたダイオードＤ１のアノードにダイオードＤ２のカソードを接続すると共に、ダイオードＤ２のアノードにはツェナーダイオードＺＤ２のアノードを接続し、更に、ツェナーダイオードＺＤ２のカソードをグランドに接地することにより、ＭＯＳトランジスタＴｒ０のオフ時に負の高電圧ノイズが印加された際に、ＭＯＳトランジスタＴｒ０のゲートを、グランド電位に対して、２つのダイオードＤ１，Ｄ２の順方向電圧降下分（２・Ｖｆ）と、ツェナーダイオードＺＤ２の降伏電圧（ＶＺＤ２ ）とで決まる所定電圧（２・Ｖｆ＋ＶＺＤ２ ）だけ低い一定電圧にクランプできるようにしたものである。
【００６１】
そして、この電気負荷駆動回路２０によれば、第２クランプ回路によりクランプされるゲート電位を、より低い電位に設定できることから、例えば、電気負荷４がソレノイド等の誘導性負荷である場合に、ＭＯＳトランジスタＴｒ０をオフした直後に誘導性負荷側に発生する負電圧にてＭＯＳトランジスタＴｒ０がオンして、誘導性負荷が再度通電されるのを防止することができるようになる。
【００６２】
また、ダイオードＤ１はＰ−Ｎ接合で形成されるものであればどのような構成でもよく、例えば、図３に示す電気負荷駆動回路３０のように、ベース−エミッタ間が接続されたＮＰＮトランジスタＴｒ１のコレクタをＭＯＳトランジスタＴｒ０のゲートに接続し、ＮＰＮトランジスタＴｒ１のエミッタ（延いてはベース）をグランドに接地することにより、ＮＰＮトランジスタＴｒ１のコレクタ−−ベース間の接合を利用して、ＭＯＳトランジスタＴｒ０のゲート電位をグランドよりも所定電圧だけ低い一定電位にクランプするようにしてもよい。尚、この場合、ダイオードＤ１は、ＮＰＮトランジスタＴｒ１に限らず、ＰＮＰトランジスタや、ＮチャネルＭＯＳトランジスタ若しくはＰチャネルＭＯＳトランジスタ等の接合を利用することもできる。
【００６３】
次に、図４は、本発明（請求項１，請求項２，請求項３，請求項５）が適用された第２実施例の電気負荷駆動回路４０の構成を表す電気回路図である。
図４に示す如く、本実施例の電気負荷駆動回路４０は、図１に示した第１実施例の電気負荷駆動回路１０において、ＭＯＳトランジスタＴｒ０のドレイン−ゲート間に、請求項５に記載の第４クランプ回路として機能するダイオードの直列回路を設けたものであり、それ以外の構成は第１実施例のものと全く同様である。
【００６４】
そして、第４クランプ回路としてのダイオードの直列回路は、ＭＯＳトランジスタＴｒ０のドレインにアノードが接続されたダイオードＤ３と、ダイオードＤ３のカソードにカソードが接続されたツェナーダイオードＺＤ３と、ツェナーダイオードＺＤ３のアノードにカソードが接続され、ＭＯＳトランジスタＴｒ０のゲートにアノードが接続されたツェナーダイオードＺＤ４とから構成されている。
【００６５】
このように構成された第２実施例の電気負荷駆動回路４０においては、ＭＯＳトランジスタＴｒ０のゲート電位が、直流電源２の正極側に接続されるドレインの電位ＶＢに対して、２つのツェナーダイオードＺＤ３，ＺＤ４の降伏電圧ＶＺＤ３ ，ＶＺＤ４ とダイオードＤ３の順方向電圧降下分Ｖｆとで決まる所定電圧（ＶＺＤ３ ＋ＶＺＤ４ ＋Ｖｆ）以上低くなったときに、ゲート電位が、そのときの電位（ＶＢ−ＶＺＤ３ −ＶＺＤ４ −Ｖｆ）にクランプされることになる。
【００６６】
従って、本実施例の電気負荷駆動回路４０によれば、例えば、駆動回路内のグランドラインが細く、直流電源２や電気負荷４の外部のグランドに対して不安定で、電気負荷４側で発生した負の高電圧ノイズ（静電気）が接続端子ＴＬに印加された際に、駆動回路内のグランド電位もそれに応じて変動し、第２クランプ回路としてのダイオードＤ１が正常動作しないような場合であっても、第４クランプ回路としてのダイオードの直列回路の動作によって、ＭＯＳトランジスタＴｒ０をオンさせることができる。
【００６７】
よって本実施例の電気負荷駆動回路４０によれば、図１〜図３に示した第１実施例の電気負荷駆動回路１０〜３０に比べて、ＭＯＳトランジスタＴｒ０をより確実に保護することができ、電気負荷駆動回路４０の信頼性を向上できる。
また、第４クランプ回路を構成するダイオードＤ３及びツェナーダイオードＺＤ３，ＺＤ４は、ＭＯＳトランジスタＴｒ０のゲート電位をクランプするためのものであり、高電圧ノイズを吸収するための電流を流す必要がないため、その電流容量を小さくできる。よって、これら各ダイオードを設けることにより、駆動回路の大型化を招くといったことはない。
【００６８】
尚、第４クランプ回路は、ＭＯＳトランジスタＴｒ０のゲート電位の低下時に、ゲート電位をドレイン電位に対して所定電圧だけ低い電位にクランプできればよいため、必ずしも図４に示したように構成する必要はなく、ダイオードやツェナーダイオードの個数を変更することもできるし、また、電圧クランプ用の他の素子を用いて構成してもよい。
【００６９】
次に、図５は、本発明（請求項１〜請求項５）が適用された第３実施例の電気負荷駆動回路５０の構成を表す電気回路図である。
図５に示す如く、本実施例の電気負荷駆動回路５０は、図４に示した第２実施例の電気負荷駆動回路４０において、第１クランプ回路を構成するツェナーダイオードＺＤ１に対して並列に、ＮＰＮトランジスタＴｒ２と抵抗Ｒ１とからなる第３クランプ回路を接続したものであり、それ以外の構成は第２実施例のものと全く同様である。
【００７０】
そして、第３クランプ回路を構成するＮＰＮトランジスタＴｒ２は、コレクタがツェナーダイオードＺＤ１のカソード（換言すればＭＯＳトランジスタＴｒ０のドレイン）に接続され、エミッタがツェナーダイオードＺＤ１のアノード（換言すればＭＯＳトランジスタＴｒ０のソース）に接続されており、抵抗Ｒ１は、ＮＰＮトランジスタＴｒ２のベース−エミッタ間に設けられている。
【００７１】
このように構成された第３実施例の電気負荷駆動回路５０においては、電気負荷４側より接続端子ＴＬに負の高電圧ノイズ（静電気）が印加された際に、ＮＰＮトランジスタＴｒ２のコレクタ−ベース間の接合により抵抗Ｒ１に電流が流れて、ＮＰＮトランジスタＴｒ２がオンし、ＮＰＮトランジスタＴｒ２が、ＭＯＳトランジスタＴｒ０のドレイン−ソース間をバイパスする電流経路を形成することになる。
【００７２】
よって、本実施例の電気負荷駆動回路５０によれば、ＭＯＳトランジスタＴｒ０のオフ時に、電気負荷４側より負の高電圧ノイズが印加されてから、第２クランプ回路の動作によってＭＯＳトランジスタＴｒ０がオンするまでの間は、ツェナーダイオードＺＤ１及びＮＰＮトランジスタＴｒ２に電流が流れて、ＭＯＳトランジスタＴｒ０のドレイン−ソース間が高電圧となるのを防止することができ、ＭＯＳトランジスタＴｒ０を高電圧ノイズからより良好に保護することができる。
【００７３】
また、ＮＰＮトランジスタＴｒ２は、ＭＯＳトランジスタＴｒ０を保護する際に、ＭＯＳトランジスタＴｒ０がオンするまでの間だけ、高電圧ノイズ吸収用の電流を流すことができればよいため、その電流容量を大きくする必要はない。よって、第３クランプ回路としてのＮＰＮトランジスタＴｒ２を設けることにより駆動回路の大型化を招くといったこともない。
【００７４】
次に、図６は、本発明（請求項１，請求項２，請求項３，請求項６）が適用された第４実施例の電気負荷駆動回路６０の構成を表す電気回路図である。
図６に示す如く、本実施例の電気負荷駆動回路６０は、図４に示した第２実施例の電気負荷駆動回路４０において、第２クランプ回路を構成するダイオードＤ１に対して並列に、ＮＰＮトランジスタＴｒｓを接続したものであり、それ以外の構成は第２実施例のものと全く同様である。
【００７５】
そして、このＮＰＮトランジスタＴｒｓのコレクタは、ＭＯＳトランジスタＴｒ０のゲート（換言すればダイオードＤ１のカソード）に接続され、エミッタは、グランドに接地され、ベースは、信号入力用の入力端子ＴＳに接続されている。
【００７６】
従って、本実施例の電気負荷駆動回路６０によれば、ＭＯＳトランジスタＴｒ０をオン状態からオフ状態へと切り換える際に、制御端子ＴＣに入力する制御信号によってスイッチＳＷをオフすることにより、ＭＯＳトランジスタＴｒ０のゲートへの電圧印加を停止させて、ＭＯＳトランジスタＴｒ０をオフさせることができるだけでなく、入力端子ＴＳを介してＮＰＮトランジスタＴｒｓのベースにＨｉｇｈレベルの信号を入力するようにすれば、ＮＰＮトランジスタＴｒｓを介してＭＯＳトランジスタＴｒ０のゲートをグランドに接地させ、ＭＯＳトランジスタＴｒ０の寄生容量に蓄積された電荷を速やかに放電させることができる。
【００７７】
このため、本実施例の電気負荷駆動回路６０によれば、ＭＯＳトランジスタＴｒ０をオフして、電気負荷４への通電を停止する際に、ＭＯＳトランジスタＴｒ０を速やかにターンオフさせることが可能となり、電気負荷４の駆動を速やかに停止させることができるようになる。
【００７８】
ここで、図６に示した第４実施例のように、ＭＯＳトランジスタＴｒ０のゲートとグランドとの間に、第２クランプ回路としてのダイオードＤ１とＭＯＳトランジスタＴｒ０の高速遮断用のＮＰＮトランジスタＴｒｓとの並列回路を形成する場合、ダイオードＤ１とＮＰＮトランジスタＴｒｓとは夫々単独で構成する必要はなく、ダイオードＤ１をＮＰＮトランジスタＴｒｓの寄生ダイオードとして１つの素子領域内に一体に形成することもできる。
【００７９】
例えば、図７は、電気負荷駆動回路６０をＩＣ化するために、上記各回路素子を絶縁分離方式で半導体基板上に形成する際のＮＰＮトランジスタＴｒｓ及びダイオードＤ１の構成例を表している。
図７に示すように、ＮＰＮトランジスタＴｒｓは、半導体基板上の絶縁膜７０内に形成されたＮ＋ 及びＮ− 等のＮ型の素子領域内に、Ｎ＋ 、Ｐ＋ の拡散領域７２，７４を形成し、更に、Ｐ＋ の拡散領域７４内にＮ＋ の拡散領域７６を形成することにより構成される。尚、各拡散領域７２，７４，７６は、夫々、ＮＰＮトランジスタＴｒｓのコレクタ領域、ベース領域、エミッタ領域となり、これら各領域からは、夫々信号線が引き出される。また、この素子領域内には、別途、Ｐ＋ の拡散領域７８を形成し、この拡散領域７８から引き出した信号線と、エミッタ領域であるＮ＋ 拡散領域７６から引き出した信号線とを接続する。
【００８０】
この結果、ＮＰＮトランジスタＴｒｓには、エミッタからコレクタへ向けて寄生ダイオードが形成されることになり、これを第２クランプ回路を構成するダイオードＤ１として使用することができる。そして、このようにＮＰＮトランジスタＴｒｓとダイオードＤ１とを１つの素子領域内に形成することにより、第４実施例の電気負荷駆動回路６０をＩＣ化するに当たって、第２クランプ回路を構成するダイオードＤ１の素子面積を極めて小さくすることができ、駆動回路の小型化を図ることができる。
【００８１】
また、ＮＰＮトランジスタＴｒｓ及びダイオードＤ１をこのように構成した場合には、Ｐ＋ 拡散領域７４と、Ｎ＋ 拡散領域７２と、Ｐ＋ 拡散領域７８とで、寄生ＰＮＰトランジスタが形成されることになり、このＰＮＰトランジスタの効果により、ＮＰＮトランジスタＴｒｓのベース領域に蓄積された電荷がＰ＋ 拡散領域７８へと抜け易くなり、ＮＰＮトランジスタＴｒｓのオン状態からオフ状態への切り替わり時の動作が早いという利点もある。
【００８２】
一方、図８は、電気負荷駆動回路６０をＩＣ化するために、上記各回路素子を接合分離方式で半導体基板上に形成する際のＮＰＮトランジスタＴｒｓ及びダイオードＤ１の構成例を表している。
図８に示すように、接合分離方式でＮＰＮトランジスタＴｒｓを構成する場合には、Ｐ＋ 領域８０で素子を分離し、その分離した素子領域内に、Ｎ＋ 、Ｐ＋ の拡散領域８２，８４を形成し、更に、Ｐ＋ の拡散領域８４内にＮ＋ の拡散領域８６を形成することになる。尚、各拡散領域８２，８４，８６は、夫々、ＮＰＮトランジスタＴｒｓのコレクタ領域、ベース領域、エミッタ領域となり、これら各領域からは、夫々信号線が引き出される。そして、素子分離用のＰ＋ 領域は、一般的に、回路の最低電位であるグランドへ接続される。
【００８３】
従って、接合分離方式でＮＰＮトランジスタＴｒｓを構成すれば、グランドとコレクタとの間に、アノードがグランドに接地された寄生ダイオードが形成されることになり、これをそのまま第２クランプ回路を構成するダイオードＤ１として使用することができる。そして、このようにＮＰＮトランジスタＴｒｓを構成した場合には、図７に示したＮＰＮトランジスタＴｒｓのように、ダイオードを形成するためのＰ＋ 拡散領域７８を特別に形成する必要はないので、素子面積をより小さくすることが可能となる。
【００８４】
以上、本発明の実施例として、電気負荷４に対して所謂ハイサイドスイッチとして設けられるＮチャネルＭＯＳトランジスタＴｒ０を備えた電気負荷駆動回路に本発明を適用した４種類の実施例について説明したが、本発明は、上記実施例に限定されるものではなく、種々の態様を採ることができる。
【００８５】
例えば、上記各実施例のようにＮチャネルＭＯＳトランジスタＴｒ０をハイサイドスイッチとして使用する場合、高電圧ノイズに対する保護回路として、図１１に示した従来回路と同様に、電気負荷４への接続端子ＴＬとグランドとの間に、ダイオードＤａ及びＮＰＮトランジスタＴｒａ，抵抗ａからなる保護回路を別途接続してもよい。こうすれば、ＭＯＳトランジスタＴｒ０を静電気等の高電圧ノイズからより確実に保護することができる。
【００８６】
また、例えば、電気負荷４とグランドとの間に所謂ローサイドスイッチとしてＭＯＳトランジスタを備えた電気負荷駆動回路を構成する場合、そのＭＯＳトランジスタがＮチャネルであれば図９に示す如く構成すればよく、また、そのＭＯＳトランジスタがＰチャネルであれば図１０に示す如く構成すればよい。
【００８７】
以下、これら図９，図１０の電気負荷駆動回路について説明する。
まず、図９は、一端が直流電源２の正極側に接続された電気負荷４に対して所謂ローサイドスイッチとして接続されるＮチャネルのＭＯＳトランジスタＴｒ１０を備えた電気負荷駆動回路７０の回路構成を表している。
【００８８】
図９に示すように、この電気負荷駆動回路７０では、ＭＯＳトランジスタＴｒ１０のドレインが、接続端子ＴＬを介して、電気負荷４の直流電源２とは反対側に接続され、ＭＯＳトランジスタＴｒ１０のソースが、グランド端子ＴＧを介して、直流電源２の負極側と同電位のグランドに接地され、ＭＯＳトランジスタＴｒ１０のゲート−ソース間には、抵抗Ｒ１０が接続されている。
【００８９】
また、ＭＯＳトランジスタＴｒ１０のゲートには、スイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷを介して、電源端子ＴＤから入力される正の電源電圧を印加できるようにされている。
尚、スイッチＳＷは、制御端子ＴＣを介して外部から入力される制御信号によりオン・オフされるものであり、このスイッチＳＷを介して、ＭＯＳトランジスタＴｒ１０のゲートに電源電圧が印加されると、ＭＯＳトランジスタＴｒ１０がオン状態となって、電気負荷４が駆動（通電）されることになる。
【００９０】
そして、この電気負荷駆動回路７０では、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間に、ソース側をアノード、ドレイン側をカソードとして、第１クランプ回路としてのツェナーダイオードＺＤ１１が接続されている。
また、ゲート−ドレイン間には、エミッタがドレインに接続され、コレクタがゲートに接続されたＰＮＰトランジスタＴｒ１１が接続されると共に、ダイオードＤ１１と２つのツェナーダイオードＺＤ１２，ＺＤ１３とからなるダイオードの直列回路が接続されている。
【００９１】
ＰＮＰトランジスタＴｒ１１は、本発明の第２クランプ回路として機能するものであり、ベースが抵抗Ｒ１１を介して電源端子ＴＤに接続されている。
また、ダイオードの直列回路は、図４に示した第４クランプ回路としてのダイオードの直列回路と同様、ＭＯＳトランジスタＴｒ１０のドレインにアノードが接続されたダイオードＤ１１と、ダイオードＤ１１のカソードにカソードが接続されたツェナーダイオードＺＤ１２と、ツェナーダイオードＺＤ１２のアノードにカソードが接続され、ＭＯＳトランジスタＴｒ１０のゲートにアノードが接続されたツェナーダイオードＺＤ１３とから構成されている。
【００９２】
このように構成された電気負荷駆動回路７０では、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬにグランド電位よりも低い負の高電圧ノイズ（静電気）が印加された際には、第１クランプ回路としてのツェナーダイオードＺＤ１１及びＭＯＳトランジスタＴｒ１０の寄生ダイオード（図示せず）に順方向に電流が流れる。このため、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間には、ダイオードの順方向電圧降下分の電圧しか発生せず、ＭＯＳトランジスタＴｒ１０が負の高電圧ノイズによって劣化又は破壊することはない。
【００９３】
また、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬに正の高電圧ノイズ（静電気）が印加された際には、そのときＭＯＳトランジスタＴｒ１０がオン状態であれば、ＭＯＳトランジスタＴｒ１０のドレインからソースへ向けて電流が流れるため、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間電圧が過大となって、ＭＯＳトランジスタＴｒ１０が劣化又は破壊することはない。
【００９４】
一方、接続端子ＴＬに正の高電圧ノイズが印加された際に、ＭＯＳトランジスタＴｒ１０がオフ状態である場合には、ＭＯＳトランジスタＴｒ１０のドレイン電位が上昇し、ドレイン−ソース間電圧も、通常時と同極性（換言すればソース電位がドレイン電位よりも低い状態）で上昇する。
【００９５】
しかし、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間には、第１クランプ回路としてのツェナーダイオードＺＤ１１が接続されているため、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間電圧がツェナーダイオードＺＤ１１の降伏電圧にてクランプされる。
【００９６】
また、ツェナーダイオードＺＤ１１の電流容量が小さく、ツェナーダイオードＺＤ１１に流れる降伏電流によって接続端子ＴＬに印加された正の高電圧ノイズを吸収できないときには、ドレイン−ソース間電圧はツェナーダイオードＺＤ１１の降伏電圧を超えて上昇するが、ＭＯＳトランジスタＴｒ１０のゲート−ドレイン間には、第２クランプ回路としてのＰＮＰトランジスタＴｒ１１が接続されており、ドレインへの印加電圧が電源電圧よりも高くなると、ＰＮＰトランジスタＴｒ１１にベース電流が流れて、ＰＮＰトランジスタＴｒ１１がオンし、ＭＯＳトランジスタＴｒ１０のゲート電位も上昇する。この結果、ＭＯＳトランジスタＴｒ１０はオン状態となり、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間電圧は、耐圧以下に制限される。
【００９７】
従って、ＮチャネルＭＯＳトランジスタＴｒ１０をローサイドスイッチとして使用する電気負荷駆動回路７０においても、本発明を適用することにより、電気負荷４側で発生した静電気等の正・負の高電圧ノイズから、ＭＯＳトランジスタＴｒ１０を保護することができるようになる。また、上記のようにＭＯＳトランジスタＴｒ１０を保護する第１クランプ回路及び第２クランプ回路としてのツェナーダイオードＺＤ１１及びＰＮＰトランジスタＴｒ１１には、高電圧ノイズ吸収用の全電流を流す必要がないことから、これらの保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。
【００９８】
また特に、図９に示した電気負荷駆動回路７０では、ＭＯＳトランジスタＴｒ１０のゲート−ドレイン間に、第２クランプ回路としてのＰＮＰトランジスタＴｒ１１とは別に、ダイオードの直列回路が設けられているため、接続端子ＴＬに正の高電圧ノイズが印加されたときに、電源端子ＴＤから入力される電源電圧がその高電圧ノイズの影響を受けて変動し、ＰＮＰトランジスタＴｒ１１が動作しない場合であっても、ダイオードの直列回路によって、ＭＯＳトランジスタＴｒ１０のゲート電位をクランプし、ＭＯＳトランジスタＴｒ１０をオンさせることができる。
【００９９】
尚、図９に示したローサイド型の電気負荷駆動回路７０においては、第３実施例の電気負荷駆動回路５０のように、ＭＯＳトランジスタＴｒ１０のドレイン−ソース間に、ツェナーダイオードＺＤ１１とは別に、トランジスタ等からなる電圧クランプ回路を設けるようにしてもよい。
【０１００】
次に、図１０は、一端が直流電源２の正極側に接続された電気負荷４に対して所謂ローサイドスイッチとして接続されるＰチャネルのＭＯＳトランジスタＴｒ２０を備えた電気負荷駆動回路８０の回路構成を表している。
図１０に示すように、この電気負荷駆動回路８０では、ＭＯＳトランジスタＴｒ２０のソースが、接続端子ＴＬを介して、電気負荷４の直流電源２とは反対側に接続され、ＭＯＳトランジスタＴｒ２０のドレインが、グランド端子ＴＧを介して、直流電源２の負極側と同電位のグランドに接地され、ＭＯＳトランジスタＴｒ２０のゲート−ソース間には、抵抗Ｒ２０が接続されている。
【０１０１】
また、この電気負荷駆動回路８０では、ＭＯＳトランジスタＴｒ２０のゲート電位をドレインよりも所定のしきい値電圧分以上低くすれば、ＭＯＳトランジスタＴｒ２０がオン状態となって、電気負荷４を駆動（通電）できることから、ＭＯＳトランジスタＴｒ２０のゲートには、スイッチ（具体的にはトランジスタ等からなるスイッチング素子）ＳＷを介して、電圧入力端子ＴＤ２から入力される直流電源２の電源電圧よりも低い駆動電圧を印加できるようにされている。尚、スイッチＳＷは、制御端子ＴＣを介して外部から入力される制御信号によりオン・オフされる。
【０１０２】
そして、ＭＯＳトランジスタＴｒ２０のゲートには、電源入力端子ＴＤ１から入力された電源電圧を印加するためのダイオードＤ２１が接続され、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間には、ドレイン側をアノード、ソース側をカソードとして、第１クランプ回路としてのツェナーダイオードＺＤ２１が接続されている。尚、ダイオードＤ２１は、本発明の第２クランプ回路を構成するものであり、直流電源２の正極側に接続される電源入力端子ＴＤ１側をアノード、ＭＯＳトランジスタＴｒ２０のゲート側をカソードとして、電源−ゲート間に設けられている。
【０１０３】
このように構成された電気負荷駆動回路８０では、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬにグランド電位よりも低い負の高電圧ノイズ（静電気）が印加された際には、第１クランプ回路としてのツェナーダイオードＺＤ２１及びＭＯＳトランジスタＴｒ２０の寄生ダイオード（図示せず）に順方向に電流が流れる。このため、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間には、ダイオードの順方向電圧降下分の電圧しか発生せず、ＭＯＳトランジスタＴｒ２０が負の高電圧ノイズによって劣化又は破壊することはない。
【０１０４】
また、電気負荷４側の端子Ｔａ等を介して接続端子ＴＬに正の高電圧ノイズ（静電気）が印加された際には、そのときＭＯＳトランジスタＴｒ２０がオン状態であれば、ＭＯＳトランジスタＴｒ２０のソースからドレインへ向けて電流が流れるため、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間電圧が過大となって、ＭＯＳトランジスタＴｒ２０が劣化又は破壊することはない。
【０１０５】
一方、接続端子ＴＬに正の高電圧ノイズが印加された際に、ＭＯＳトランジスタＴｒ２０がオフ状態である場合には、ＭＯＳトランジスタＴｒ２０のソース電位が上昇し、ドレイン−ソース間電圧も、通常時と同極性（換言すればソース電位がドレイン電位よりも高い状態）で上昇する。
【０１０６】
しかし、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間には、第１クランプ回路としてのツェナーダイオードＺＤ２１が接続されているため、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間電圧がツェナーダイオードＺＤ２１の降伏電圧にてクランプされる。
【０１０７】
また、ツェナーダイオードＺＤ２１の電流容量が小さく、ツェナーダイオードＺＤ２１に流れる降伏電流によって接続端子ＴＬに印加された正の高電圧ノイズを吸収できないときには、ドレイン−ソース間電圧はツェナーダイオードＺＤ２１の降伏電圧を超えて上昇するが、ＭＯＳトランジスタＴｒ２０のゲートには、第２クランプ回路としてのダイオードＤ２１が接続されていることから、ＭＯＳトランジスタＴｒ２０のゲートは、ソース電位の上昇に連動して上昇することはなく、直流電源２の電源電圧ＶＢに対して、ダイオードＤ１の順方向電圧降下分（Ｖｆ）だけ低い一定電位（ＶＢ−Ｖｆ）にクランプされる。
【０１０８】
このため、ＭＯＳトランジスタＴｒ２０のソース電位が、ゲート電位（ＶＢ−Ｖｆ）よりもＭＯＳトランジスタＴｒ２０のしきい値電圧（Ｖｔ）分だけ低くなると、ＭＯＳトランジスタＴｒ２０がオンして、ＭＯＳトランジスタＴｒ２０に電流が流れ、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間電圧ＶＤＳは、「ＶＤＳ＝ＶＢ−Ｖｆ＋Ｖｔ」となり、耐圧以下に制限される。
【０１０９】
従って、ＰチャネルＭＯＳトランジスタＴｒ２０をローサイドスイッチとして使用する電気負荷駆動回路８０においても、第１実施例の電気負荷駆動回路１０と同様に、本発明を適用することにより、電気負荷４側で発生した静電気等の正・負の高電圧ノイズから、ＭＯＳトランジスタＴｒ２０を保護することができる。また、ＭＯＳトランジスタＴｒ２０を保護する保護回路（第１クランプ回路及び第２クランプ回路）を構成するツェナーダイオードＺＤ２１やダイオードＤ２１に高電圧ノイズ吸収用の全電流を流す必要がないことから、これらの保護用素子に電流容量の大きなものを使用する必要がなく、その素子面積を小さくすることができる。
【０１１０】
尚、図１０に示したローサイド型の電気負荷駆動回路８０において、第２クランプ回路としては、図２に示した電気負荷駆動回路２０のように、ダイオードとツェナーダイオードとの組み合わせにて構成してもよく、或いは、図３に示した電気負荷駆動回路３０のように、トランジスタのＰ−Ｎ接合を利用してゲート電位をクランプするように構成してもよい。
【０１１１】
また、図１０に示したローサイド型の電気負荷駆動回路８０においては、第２実施例の電気負荷駆動回路４０のように、ＭＯＳトランジスタＴｒ２０のゲート−ドレイン間に、ゲート電位がドレインに対して所定電圧以上高くなると、ゲート電位をそのときの電位にクランプするクランプ回路を設けてもよい。そして、このようにすれば、ＭＯＳトランジスタＴｒ２０のゲート電位がグランド電位に対して所定電圧以上高くなるのを阻止することができるため、正の高電圧ノイズが印加されたときに、電源入力端子ＴＤ１から入力される電源電圧が高電圧ノイズの影響を受けて変動したとしても、ＭＯＳトランジスタＴｒ２０をオンさせることができるようになる。
【０１１２】
また更に、図１０に示したローサイド型の電気負荷駆動回路８０においては、第３実施例の電気負荷駆動回路５０のように、ＭＯＳトランジスタＴｒ２０のドレイン−ソース間に、ツェナーダイオードＺＤ２１とは別に、トランジスタ等からなる電圧クランプ回路を設けるようにしてもよい。
【図面の簡単な説明】
【図１】第１実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図２】第１実施例の電気負荷駆動回路における第２クランプ回路を複数のダイオードにて構成した例を表す電気回路図である。
【図３】第１実施例の電気負荷駆動回路における第２クランプ回路をトランジスタにて構成した例を表す電気回路図である。
【図４】第２実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図５】第３実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図６】第４実施例の電気負荷駆動回路の構成を表わす電気回路図である。
【図７】絶縁分離方式にて一つの素子領域内にトランジスタとダイオードとを形成した際の素子構造を表す説明図である。
【図８】接合分離方式にて一つの素子領域内にトランジスタとダイオードとを形成した際の素子構造を表す説明図である。
【図９】ＮチャネルＭＯＳトランジスタをローサイドスイッチとして使用する電気負荷駆動回路の構成を表す電気回路図である。
【図１０】ＰチャネルＭＯＳトランジスタをローサイドスイッチとして使用する電気負荷駆動回路の構成を表わす電気回路図である。
【図１１】従来の電気負荷駆動回路の構成を表す電気回路図である。
【符号の説明】
２…直流電源、４…電気負荷、１０，２０，３０，４０，５０，６０，７０，８０，９０…電気負荷駆動回路、Ｔｒ０，Ｔｒ１０…ＭＯＳトランジスタ（Ｎチャネル）、Ｔｒ２０…ＭＯＳトランジスタ（Ｎチャネル）、ＺＤ１，ＺＤ１１，ＺＤ２１…ツェナーダイオード（第１クランプ回路）、Ｄ１，Ｄ２，Ｄ２１…ダイオード（第２クランプ回路）、ＺＤ２…ツェナーダイオード（第２クランプ回路）、Ｄ３…ダイオード（第４クランプ回路）、ＺＤ３，ＺＤ４…ツェナーダイオード（第４クランプ回路）、Ｔｒ２…ＮＰＮトランジスタ（第３クランプ回路）、Ｒ１…抵抗（第３クランプ回路）、Ｔｒｓ…ＮＰＮトランジスタ、Ｔｒ１１…ＰＮＰトランジスタ（第２クランプ回路）、ＳＷ…スイッチ。
Claims (8)
- ドレイン−ソース間が直流電源から電気負荷への通電経路に直列に接続されるＭＯＳトランジスタを備え、該ＭＯＳトランジスタをオン・オフすることにより電気負荷を駆動する電気負荷駆動回路であって、
前記ＭＯＳトランジスタのドレイン−ソース間に並列に接続され、前記ＭＯＳトランジスタがオフ状態であるときに前記ＭＯＳトランジスタから前記電気負荷への通電経路の電位が高電圧ノイズにより変動して前記ドレイン−ソース間に通常時と同極性の高電圧が発生すると、該高電圧により電流を流して前記ドレイン−ソース間を所定電圧以下にクランプする第１クランプ回路と、
前記ＭＯＳトランジスタがオフ状態であるとき、前記ＭＯＳトランジスタのドレイン−ソース間に通常時と同極性の高電圧を発生させる高電圧ノイズが前記ＭＯＳトランジスタから前記電気負荷への通電経路に印加された際に、前記ＭＯＳトランジスタのゲートを所定電位にクランプして、前記ＭＯＳトランジスタをオンさせる第２クランプ回路と、
を備えたことを特徴とする電気負荷駆動回路。 - 前記ＭＯＳトランジスタは、ドレインが前記直流電源の正極側に接続され、ソースが前記電気負荷に接続されるＮチャネルＭＯＳトランジスタからなり、
前記第２クランプ回路は、前記直流電源の負極側と同電位のグランドと前記ＭＯＳトランジスタのゲートとの間に設けられ、前記ＭＯＳトランジスタのソースが前記高電圧ノイズによってグランド電位よりも低い負電位となったときに、前記ＭＯＳトランジスタのゲートを前記グランド電位よりも所定電圧だけ低い所定電位にクランプして前記ＭＯＳトランジスタをオンさせることを特徴とする請求項１記載の電気負荷駆動回路。 - 前記第１クランプ回路は、アノードが前記ＭＯＳトランジスタのソースに接続され、カソードが前記ＭＯＳトランジスタのドレインに接続されたツェナーダイオードからなることを特徴とする請求項２記載の電気負荷駆動回路。
- コレクタが前記ＭＯＳトランジスタのドレインに接続され、エミッタが前記ＭＯＳトランジスタのソースに接続されたＮＰＮトランジスタと、該ＮＰＮトランジスタのベースと前記ＭＯＳトランジスタのソースとの間に設けられた抵抗とからなり、前記ＭＯＳトランジスタのソースが前記負電位となったときに前記ＮＰＮトランジスタがオンして、前記ドレイン−ソース間をバイパスする電流経路を形成する第３クランプ回路を設けたことを特徴とする請求項３記載の電気負荷駆動回路。
- 前記ＭＯＳトランジスタのゲート−ドレイン間に、ゲート電位がドレインに対して所定電圧以上低くなると、ゲート電位をそのときの電位にクランプする第４クランプ回路を設けたことを特徴とする請求項２〜請求項４何れかに記載の電気負荷駆動回路。
- 前記第２クランプ回路は、ＭＯＳトランジスタのゲートにカソードが接続され、グランドにアノードが接続されたダイオードにて構成され、
該ダイオードには、エミッタが前記グランドに接地され、コレクタが前記ＭＯＳトランジスタのゲートに接続されたＮＰＮトランジスタが並列接続されていることを特徴とする請求項２〜請求項５何れかに記載の電気負荷駆動回路。 - 請求項６に記載の電気負荷駆動回路において、
前記第２クランプ回路を構成するダイオードに並列接続されるＮＰＮトランジスタは、当該駆動回路を構成する他の回路素子と共に絶縁分離方式で半導体基板上に形成され、
前記第２クランプ回路を構成するダイオードは、前記半導体基板において前記ＮＰＮトランジスタのベース領域及びコレクタ領域となるＰ型及びＮ型の各拡散層が形成される素子領域内に更にＰ型拡散層を形成し、該Ｐ型拡散層と、前記ベース領域を構成するＰ型拡散層内に形成されたＮ型拡散層からなるエミッタ領域とを互いに接続することにより、前記半導体基板上に前記ＮＰＮトランジスタと一体に形成されていることを特徴とする電気負荷駆動回路。 - 請求項６に記載の電気負荷駆動回路において、
前記第２クランプ回路を構成するダイオードに並列接続されるＮＰＮトランジスタは、当該駆動回路を構成する他の回路素子と共に接合分離方式で半導体基板上に形成され、
前記第２クランプ回路を構成するダイオードは、前記ＮＰＮトランジスタの素子領域周囲に形成された素子分離用のＰ型領域を前記グランドに接地することにより、前記半導体基板上に前記ＮＰＮトランジスタと一体に形成されていることを特徴とする電気負荷駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000206609A JP3610890B2 (ja) | 1999-09-20 | 2000-07-07 | 電気負荷駆動回路 |
| US09/658,576 US6392463B1 (en) | 2000-07-07 | 2000-09-08 | Electrical load driving circuit with protection |
| DE2000146668 DE10046668B4 (de) | 1999-09-20 | 2000-09-20 | Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-265413 | 1999-09-20 | ||
| JP26541399 | 1999-09-20 | ||
| JP2000206609A JP3610890B2 (ja) | 1999-09-20 | 2000-07-07 | 電気負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001160748A JP2001160748A (ja) | 2001-06-12 |
| JP3610890B2 true JP3610890B2 (ja) | 2005-01-19 |
Family
ID=26546964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000206609A Expired - Fee Related JP3610890B2 (ja) | 1999-09-20 | 2000-07-07 | 電気負荷駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3610890B2 (ja) |
| DE (1) | DE10046668B4 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10149777A1 (de) * | 2001-10-09 | 2003-04-24 | Bosch Gmbh Robert | Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung |
| US6919603B2 (en) | 2003-04-30 | 2005-07-19 | Texas Instruments Incorporated | Efficient protection structure for reverse pin-to-pin electrostatic discharge |
| DE102005027442B4 (de) * | 2005-06-14 | 2008-10-30 | Continental Automotive Gmbh | Schaltungsanordnung zum Schalten einer Last |
| FR2893989B1 (fr) * | 2005-11-28 | 2007-12-28 | Renault Sas | Dispositif de generation de plasma avec suppression des surtensions aux bornes du transistor du generateur haute tension pseudo classe e. |
| JP5373257B2 (ja) * | 2006-08-04 | 2013-12-18 | 日立オートモティブシステムズ株式会社 | エンジン用高圧ポンプ駆動回路 |
| KR100764369B1 (ko) | 2006-08-17 | 2007-10-08 | 삼성전기주식회사 | Ｅｓｄ 보호회로 및 이를 구비하는 튜너 |
| JP5274824B2 (ja) * | 2007-12-11 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
| JP5274823B2 (ja) * | 2007-12-11 | 2013-08-28 | ルネサスエレクトロニクス株式会社 | 電力供給制御回路 |
| DE202009002013U1 (de) * | 2009-03-31 | 2009-07-02 | Kliem, Thomas | Halbleiterrelais |
| JP2011014738A (ja) * | 2009-07-02 | 2011-01-20 | Mitsumi Electric Co Ltd | 半導体集積回路 |
| JP5278229B2 (ja) * | 2009-07-31 | 2013-09-04 | 富士電機株式会社 | 半導体集積回路の保護装置および保護方法 |
| JP4912444B2 (ja) * | 2009-08-10 | 2012-04-11 | 三菱電機株式会社 | 半導体装置 |
| JP5406802B2 (ja) | 2010-08-05 | 2014-02-05 | 矢崎総業株式会社 | 負荷制御装置 |
| US9690315B2 (en) | 2011-11-22 | 2017-06-27 | Raytheon Company | Constant input current filter for power supplies and related system and method |
| DE102012207759A1 (de) | 2012-05-09 | 2013-11-14 | Robert Bosch Gmbh | Lastansteuerschaltung für mindestens eine induktive Last in einem Fahrzeug |
| JP6084056B2 (ja) * | 2013-02-06 | 2017-02-22 | エスアイアイ・セミコンダクタ株式会社 | 充放電制御回路及びバッテリ装置 |
| DE112016005269T5 (de) * | 2015-11-17 | 2018-08-16 | Autonetworks Technologies, Ltd. | Umschaltschaltung und Stromversorgungssystem |
| CN108702147B (zh) * | 2016-02-18 | 2022-04-29 | 罗姆股份有限公司 | 保护电路、保护电路的动作方法以及半导体集成电路装置 |
| KR102348686B1 (ko) * | 2017-08-04 | 2022-01-06 | 삼성전기주식회사 | 션트 및 바이어스 복합형의 고주파 스위치 장치 |
| CN108599749B (zh) * | 2018-08-06 | 2023-09-08 | 杭州飞仕得科技股份有限公司 | 用于半桥电路门极保护的两极钳位电路及其应用 |
| US11251609B2 (en) | 2018-08-31 | 2022-02-15 | Electronics And Telecommunications Research Institute | Surge protection apparatus |
| KR102125087B1 (ko) * | 2018-08-31 | 2020-06-19 | 한국전자통신연구원 | 서지 보호 장치 |
| JP7398940B2 (ja) | 2018-12-26 | 2023-12-15 | ローム株式会社 | スイッチ装置 |
| DE102019203508A1 (de) | 2019-03-15 | 2020-09-17 | Leoni Bordnetz-Systeme Gmbh | Schaltvorrichtung sowie Verfahren zum Betrieb einer Schaltvorrichtung |
| CN112919403A (zh) * | 2019-12-06 | 2021-06-08 | 研能科技股份有限公司 | 微流体致动器装置 |
| CN112152189B (zh) * | 2020-09-15 | 2023-01-31 | 广东省大湾区集成电路与系统应用研究院 | 一种钳位电路和电子设备 |
| JP2022128552A (ja) * | 2021-02-23 | 2022-09-02 | 株式会社デンソー | 半導体装置 |
| CN116008769B (zh) * | 2023-03-24 | 2023-06-27 | 杭州飞仕得科技股份有限公司 | 一种自驱式功率半导体导通压降检测电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181722A (ja) * | 1983-03-30 | 1984-10-16 | Fujitsu Ltd | 静電破壊保護回路 |
-
2000
- 2000-07-07 JP JP2000206609A patent/JP3610890B2/ja not_active Expired - Fee Related
- 2000-09-20 DE DE2000146668 patent/DE10046668B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001160748A (ja) | 2001-06-12 |
| DE10046668B4 (de) | 2011-03-31 |
| DE10046668A1 (de) | 2001-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610890B2 (ja) | 電気負荷駆動回路 | |
| US5617283A (en) | Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps | |
| US9466972B2 (en) | Active ESD protection circuit | |
| US5237395A (en) | Power rail ESD protection circuit | |
| US6970336B2 (en) | Electrostatic discharge protection circuit and method of operation | |
| US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
| US7738222B2 (en) | Circuit arrangement and method for protecting an integrated semiconductor circuit | |
| US5301084A (en) | Electrostatic discharge protection for CMOS integrated circuits | |
| US8116051B2 (en) | Power supply control circuit | |
| US7924084B2 (en) | Semiconductor device | |
| US8351172B2 (en) | Power supply control apparatus | |
| US7795637B2 (en) | ESD protection circuit | |
| US5543650A (en) | Electrostatic discharge protection circuit employing a mosfet device | |
| US6078487A (en) | Electro-static discharge protection device having a modulated control input terminal | |
| US8299841B2 (en) | Semiconductor device | |
| WO2005122357A2 (en) | Method and apparatus for providing current controlled electrostatic discharge protection | |
| JP2007067095A (ja) | 静電保護回路 | |
| US11594878B2 (en) | System and method for ESD protection | |
| JPH0213115A (ja) | 電力用電界効果トランジスタ駆動回路 | |
| US6392463B1 (en) | Electrical load driving circuit with protection | |
| EP1137068B1 (en) | Power semiconductor device having a protection circuit | |
| US20030206045A1 (en) | Localized electrostatic discharge protection for integrated circuit input/output pads | |
| US8013475B2 (en) | Reverse voltage protected integrated circuit arrangement for multiple supply lines | |
| US6348820B1 (en) | High-side, low-side configurable driver | |
| CN110854112A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |