KR102125087B1 - 서지 보호 장치 - Google Patents

서지 보호 장치 Download PDF

Info

Publication number
KR102125087B1
KR102125087B1 KR1020180103257A KR20180103257A KR102125087B1 KR 102125087 B1 KR102125087 B1 KR 102125087B1 KR 1020180103257 A KR1020180103257 A KR 1020180103257A KR 20180103257 A KR20180103257 A KR 20180103257A KR 102125087 B1 KR102125087 B1 KR 102125087B1
Authority
KR
South Korea
Prior art keywords
surge
protection device
surge protection
igbt
detection unit
Prior art date
Application number
KR1020180103257A
Other languages
English (en)
Other versions
KR20200025623A (ko
Inventor
추광욱
유진하
문남원
유승갑
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020180103257A priority Critical patent/KR102125087B1/ko
Priority to US16/550,432 priority patent/US11251609B2/en
Publication of KR20200025623A publication Critical patent/KR20200025623A/ko
Application granted granted Critical
Publication of KR102125087B1 publication Critical patent/KR102125087B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Protection Of Static Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

서지 보호 장치가 개시된다. 본 발명에 따른 서지 보호 장치는, 전력선 상에 서지가 발생하는 경우 제어 신호가 생성되도록 하여 서지 감지 기능을 수행하는 서지 감지부, 그리고 상기 제어 신호에 따라, 스위치 소자의 스위칭 상태가 제어되어 스위칭 역할을 수행하는 스위칭부를 포함한다.

Description

서지 보호 장치{SURGE PROTECTION APPARATUS}
본 발명은 서지 보호 기술에 관한 것으로, 특히 전력선을 통해 유입되는 고고도 핵 전자기펄스(HEMP)를 차단하는 서지 보호 장치에 관한 것이다.
고도 30km 이상에서의 핵 폭발 시, 방사선은 대기 중의 전리층과 반응하여 에너지를 전자파 형태로 변환하여 지상에 도달하며, 이를 고고도 핵 전자기펄스(High Altitude Electromagnetic Pulse, HEMP)라 한다. HEMP는 도체인 전력선과 만나면 전력선 내 자유전자와 결합되어 강력한 펄스 전류를 유도하고, 이를 통하여 전력선과 연결된 전자기기를 오작동시키거나 파손시킨다.
HEMP로 인한 피해를 막기 위하여, 미군 규격 MIL-STD-188-125-1에 제시된 삽입 손실(insertion loss)과 펄스 전류 주입(pulse current injection) 시험 요구 조건을 만족하는 HEMP 방호 장치를 전력선에 설치한다. 전력선용 HEMP 방호 장치는 서지 보호기와 RFI(Radio Frequency Interference) 필터로 구성되며, 일반적으로 서지 보호기는 MOV(Metal Oxide Varistor) 소자로 구현된다.
MOV는 양단 전압의 절대값이 특정 값 미만인 경우 저항값이 매우 크고, 특정 값 이상에서는 저항이 급격하게 감소하는 비선형 소자로, 관통 전류가 1mA일 때의 전압을 배리스터 전압(varistor voltage)이라고 한다.
HEMP 방호 장치 구현 시, 서지 보호기가 펄스전류를 충분히 감소시키면 RFI 필터의 커패시터(capacitor) 및 인덕터(inductor) 용량이 작아지고, RFI 필터의 누설전류 및 전압강하를 줄일 수 있다. 이러한 특성으로, MOV의 배리스터 전압을 낮추는 것이 좋으나, 배리스터 전압이 정격전압에 가까울수록 MOV가 받는 스트레스가 증가하여 수명이 단축되므로, RFI 필터의 커패시터와 인덕터의 용량을 줄이는 것은 현실적으로 한계가 있다.
따라서, PCI 시험의 펄스전류를 충분히 감소시켜 RFI 필터의 누설전류 및 전압강하를 감소시킬 수 있는 새로운 구조의 서지 보호 장치의 개발이 필요하다.
한국 등록 특허 제10-1217031호, 2012년 12월 24일 공고(명칭: ＥＭＰ 방호 필터용 과전압 보호회로 및 장치) 한국 등록 특허 제10-1171228호, 2012년 07월 31일 공고(명칭: ＨＥＭＰ 대책용 전원선로 방호장치)
본 발명의 목적은 전력선에 유기되는 서지, 과도 전압 및 전류를 효과적으로 저감할 수 있는 서지 보호 장치를 제공하는 것이다.
또한, 본 발명의 목적은 PCI 시험 요구 조건을 만족하는 서지 보호 장치를 제공하는 하는 것이다.
또한, 본 발명의 목적은 RFI 필터의 누설전류 및 전압강하를 감소시키는 것이다.
또한, 본 발명의 목적은 서지 보호 장치의 제작 비용을 절감하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 서지 보호 장치는 전력선 상에 서지가 발생하는 경우 제어 신호가 생성되도록 하여 서지 감지 기능을 수행하는 서지 감지부, 그리고 상기 제어 신호에 따라, 스위치 소자의 스위칭 상태가 제어되어 스위칭 역할을 수행하는 스위칭부를 포함한다.
이때, 상기 스위치 소자는, 절연 게이트 타입 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; IGBT), 바이폴라 접합 트랜지스터(Bipolar Junction Transistor; BJT), 금속 산화막 반도체 전계효과 트랜지스터(MOS field-effect transistor; MOSFET) 및 사이리스터(Thyristor) 중 적어도 어느 하나일 수 있다.
이때, 상기 서지 감지부는, 커패시터, 저항 및 제너 다이오드(Zener diode)를 포함할 수 있다.
이때, 상기 서지 감지부는, 일단이 상기 전력선에 연결된 커패시터, 일단이 상기 커패시터의 타단에 연결되는 제1 저항, 일단이 상기 제1 저항의 타단에 연결되고, 타단이 접지선에 연결되는 제2 저항, 그리고 캐소드 단자가 상기 제1 저항의 타단 및 상기 제2 저항의 일단에 연결되고, 애노드 단자가 상기 접지선에 연결되는 제너 다이오드를 포함할 수 있다.
이때, 상기 스위칭부는, 상기 하나 이상의 스위치 소자 및 하나 이상의 다이오드를 포함할 수 있다.
이때, 상기 스위칭부는, 애노드 단자가 상기 전력선에 연결된 제1 다이오드, 게이트 단자가 상기 서지 감지부의 상기 제너 다이오드의 캐소드 단자와 연결되고, 드레인 단자가 접지선에 연결되며, 콜렉터 단자가 상기 제1 다이오드의 캐소드 단자에 연결된 상기 절연 게이트 타입 바이폴라 트랜지스터(IGBT), 그리고 캐소드 단자가 상기 절연 게이트 타입 바이폴라 트랜지스터(IGBT)의 상기 콜렉터 단자와 연결되고, 애노드 단자가 상기 절연 게이트 타입 바이폴라 트랜지스터(IGBT)의 에미터 단자와 연결된 제2 다이오드를 포함할 수 있다.
이때, 상기 스위칭부는, 저역통과필터와 연결될 수 있다.
이때, 상기 저역통과필터는, 하나 이상의 인덕터 및 하나 이상의 커패시터 중 적어도 어느 하나를 포함할 수 있다.
이때, 상기 서지 감지부는, 배리스터 및 인덕터 중 적어도 어느 하나를 포함하는 과전압 보호 소자와 연결될 수 있다.
이때, 상기 배리스터는, 금속산화물 배리스터(metal oxide varistor, MOV)일 수 있다.
본 발명에 따르면, 전력선에 유기되는 서지, 과도 전압 및 전류를 효과적으로 저감할 수 있는 서지 보호 장치를 제공할 수 있다.
또한 본 발명에 따르면, PCI 시험 요구 조건을 만족하는 서지 보호 장치를 제공할 수 있다.
또한 본 발명에 따르면, RFI 필터의 누설전류 및 전압강하를 감소시킬 수 있다.
또한 본 발명에 따르면, 서지 보호 장치의 제작 비용을 절감할 수 있다.
도 1은 종래 기술에 따른 MOV가 적용된 회로를 나타낸 도면이다.
도 2는 도 1의 모의실험 결과를 나타낸 그래프이다.
도 3은 종래 기술에 따른 MOV 및 RFI 필터가 적용된 회로를 나타낸 도면이다.
도 4는 도 3의 모의실험 결과를 나타낸 그래프이다.
도 5는 본 발명의 일실시예에 따른 서지 보호 장치가 적용된 회로를 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 단펄스의 스펙트럼을 나타낸 그래프이다.
도 7은 본 발명의 제1 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 모의 실험 회로를 나타낸 도면이다.
도 8은 본 발명의 제1 실시예에 따른 입력 신호원의 단펄스를 나타낸 도면이다.
도 9는 본 발명의 제1 실시예에 따른 모의 실험 결과를 나타낸 도면이다.
도 10은 본 발명의 일실시예에 따른 RFI 필터의 구성을 나타낸 예시도이다.
도 11은 본 발명의 제2 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 모의 실험 회로를 나타낸 도면이다.
도 12는 본 발명의 제2 실시예에 따른 모의 실험의 삽입 손실 시뮬레이션 결과를 도시한 그래프이다.
도 13은 본 발명의 제2 실시예에 따른 입력 신호원의 단펄스를 나타낸 도면이다.
도 14는 본 발명의 제2 실시예에 따른 모의 실험 결과를 나타낸 도면이다.
도 15는 본 발명의 제3 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 모의 실험 회로를 나타낸 도면이다.
도 16은 본 발명의 제3 실시예에 따른 입력 신호원의 단펄스를 나타낸 도면이다.
도 17은 본 발명의 제3 실시예에 따른 모의 실험 결과를 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 종래 기술에 따른 MOV가 적용된 회로를 나타낸 도면이고, 도 2는 도 1의 모의실험 결과를 나타낸 그래프이다. 그리고 도 3은 종래 기술에 따른 MOV 및 RFI 필터가 적용된 회로를 나타낸 도면이고, 도 4는 도 3의 모의실험 결과를 나타낸 그래프이다.
도 1과 같이, 220VAC 전력선에 배리스터 전압이 약 600V인 MOV(Metal Oxide Varistor)를 설치하고, 미군 규격의 PCI 시험 조건에 따라 2Ω의 저항(
Figure 112018086566756-pat00001
)을 MOV와 병렬 연결하며, 2.5kA 단펄스(상승 20ns, 펄스폭 500ns)를 주입하면, 도 2에 도시된 바와 같이 잔류전류의 최대치는 약 1.3kA이다.
PCI 시험을 통과하기 위해서는 잔류전류의 최대치가 10A 미만이어야 하므로, 종래 기술에 따른 전력선용 HEMP 방호 장치는 도 3과 같이 MOV의 후단에 RFI 필터를 연결한다.
MOV의 후단에 잔류전류의 최대치를 1/130 이하로 감소시키는 RFI 필터를 연결할 경우, 도 3에서 RFI 필터에 의한 전압강하는 정격전류 100A 기준 7.5V이고, 전류누설은 5A이다. 그리고 MOV와 RFI 필터를 포함하는 전력선용 HEMP 방호 장치를 구현하여 도 3과 같이 2.5kA 단펄스를 주입할 경우, 잔류전류 최대치는 도 4와 같이 약 10A이다.
만일, 도 3에서 배리스터 전압이 더 낮은 MOV로 구현된 서지 보호기가 펄스 전류를 더 많이 감소시키면, RFI 필터의 커패시터 및 인덕터의 용량이 작아져 RFI 필터의 누설전류 및 전압강하를 감소시킬 수 있다. 그러나, MOV의 배리스터 전압을 낮춰 정격 전압에 가까워질수록 MOV가 받는 스트레스가 증가하여 수명이 단축되므로, 현실적으로 RFI 필터의 커패시터 및 인덕터의 용량을 줄이는 데에는 한계가 있다.
반면, 본 발명의 일실시예에 따른 서지 보호 장치는 MOV를 사용하여 서지를 접지로 방류시키는 방식으로 동작하는 것이 아니라, 서지 유입 시 발생된 제어 신호를 통해 스위치 소자의 스위칭 상태가 변경되어 서지가 접지로 방류되도록 하는 방식으로 동작한다.
이하에서는 도 5 및 도 6를 통하여 본 발명의 일실시예에 따른 서지 보호 장치에 대하여 더욱 상세하게 설명한다.
도 5는 본 발명의 일실시예에 따른 서지 보호 장치가 적용된 회로를 나타낸 도면이다.
도 5에 도시한 바와 같이, 본 발명의 일실시예에 따른 서지 보호 장치(100)는 전원(10)과 전자기기(20)를 연결하는 전력선에 비정상적으로 생성된 서지를 제거하기 위한 것으로, 서지 감지부(110) 및 스위칭부(120)를 포함한다.
서지 감지부(110)는 전력선 상에 서지가 발생한 경우 제어 신호가 생성되도록 하여 서지 감지 기능을 수행한다. 이때, 서지 감지부(110)에서는 전원(10)과 서지의 주파수 성분 차이를 기반으로 제어 신호가 생성될 수 있다. 특히, 전력선 상에 서지가 발생하여 서지 감지부(110)에 기준치 이상의 주파수가 유입된 경우, 스위칭부(120)로 인가되는 제어 신호가 발생된다.
그리고 스위칭부(120)는 제어 신호에 따라 스위치 소자의 스위칭 상태(on/off)가 제어되어 스위칭 역할을 수행한다.
여기서, 제어 신호는 스위칭부(120)의 스위칭 상태(on/off)를 변경하는 신호로, 제어 신호가 스위칭부(120)에 인가되면 스위치 소자의 스위칭 상태가 변경된다. 이때, 스위칭 상태가 온(On) 상태인 경우, 유입된 서지 전류는 접지로 방류된다.
도 6은 본 발명의 일실시예에 따른 단펄스의 스펙트럼을 나타낸 그래프이다.
예를 들어, 도 6과 같이 PCI 시험을 위한 단펄스(601)가 전력선 상에 유입된다고 가정한다. 단펄스(601)는 전원(10)보다 주파수가 매우 높으며, 서지 감지부(110)는 기준치 이상의 높은 주파수를 갖는 신호가 인가되는 경우에 제어 신호를 발생시키므로, 이러한 단펄스(601)가 전력선 상에 유입될 경우, 서지 감지부(110)에서는 스위칭부(120)를 구동하기 위한 제어 신호가 발생될 수 있다.
도 6에 도시한 바와 같이, 단펄스(601)의 상승 시간이 20ns이고, 반치폭이 500ns인 경우, 주파수 대역폭은 -3dB 기준 300kHz 정도로 50/60Hz AC 전원(10)의 주파수보다 훨씬 높다. 이러한 주파수 성분 차이를 기반으로 본 발명의 일실시예에 따른 서지 감지부(110)에서는 전력선 상에 높은 주파수를 갖는 서지가 유입되는 경우 이에 따른 제어 신호가 발생될 수 있다. 그리고 스위칭부(120)에서는 서지 감지부(110)에서 발생된 제어 신호에 따라 스위치 소자의 스위칭 상태가 변경될 수 있다.
또한, 일 실시예에 따르면, 서지 감지부(110)는 커패시터, 저항 및 제너 다이오드를 포함하여 구성될 수 있고, 스위칭부(120)는 스위치 소자 및 다이오드를 포함하여 구성될 수 있다. 이때, 스위치 소자는 절연 게이트 타입 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; IGBT), 바이폴라 접합 트랜지스터(Bipolar Junction Transistor; BJT), 금속 산화막 반도체 전계효과 트랜지스터(MOS field-effect transistor; MOSFET) 및 사이리스터(Thyristor) 중 어느 하나일 수 있으며, 스위치 소자의 종류는 이에 한정되지 않는다.
특히, 서지 감지부(110)는 하나의 커패시터, 두 개의 저항 및 하나의 제너 다이오드를 포함하여 구성될 수 있고, 스위칭부(120)는 하나 이상의 다이오드 및 하나 이상의 스위치 소자를 포함하여 구성될 수 있다. 이때, 스위칭부(120)에 포함된 다이오드의 개수는 스위치 소자의 종류에 따라 결정될 수 있다. 서지 감지부(110)와 스위칭부(120)의 회로 구성에 대해서는 후술할 도 7을 통하여 더욱 상세하게 설명하기로 한다.
이하에서는 도 7 내지 도 9를 통하여, 본 발명의 제1 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 회로에 대하여 더욱 상세하게 설명한다.
도 7은 본 발명의 제1 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 모의 실험 회로를 나타낸 도면이다.
도 7에 도시한 바와 같이, 서지 보호 장치(100)의 입력 측에는 PCI 시험 조건을 만족하는 단펄스를 발생시키는 서지 발생원이 위치할 수 있으며, 서지 보호 장치(100)의 출력 측에는 부하 저항(
Figure 112018086566756-pat00002
)이 위치할 수 있다.
그리고 도 7과 같이, 서지 감지부(110)는 커패시터(C1), 저항(R1, R2) 및 제너 다이오드(Z1)로 구성될 수 있고, 스위칭부(120)는 스위치 소자인 IGBT(Insulated-Gate Bipolar Transistor) 및 다이오드(D1, D2)로 구성될 수 있다.
특히, 서지 감지부(110)는 일단이 전력선에 연결된 커패시터(C1), 일단이 커패시터(C1)의 타단에 연결되는 제1 저항(R1), 일단이 제1 저항(R1)의 타단에 연결되고 타단이 접지선에 연결되는 제2 저항(R2) 및 캐소드(cathode) 단자가 제1 저항(R1)의 타단 및 제2 저항(R2)의 일단에 연결되고, 애노드(anode) 단자가 접지선에 연결되는 제너 다이오드(Z1)를 포함할 수 있다.
그리고 스위칭부(120)는 애노드 단자가 전력선에 연결된 제1 다이오드(D1), 게이트 단자가 서지 감지부(110)에 포함된 제너 다이오드(Zl)의 캐소드 단자에 연결되고, 드레인 단자가 접지선에 연결되고, 콜렉터 단자가 제1 다이오드(D1)의 캐소드 단자에 연결된 IGBT, 캐소드 단자가 IGBT의 콜렉터 단자와 연결되고 애노드 단자가 IGBT의 에미터 단자와 연결된 제2 다이오드(D2)를 포함할 수 있다.
여기서, 연결은 회로 내에서 소자와 소자 사이의 전기적 연결이나 접속을 의미할 수 있다.
서지 발생원으로부터 단펄스가 인가되는 경우, 서지 보호 장치(100)의 서지 감지부(110)에서는 유입된 단펄스(서지)에 기초하여 제어 신호가 발생된다. 서지 발생원으로부터 서지가 입력되는 경우, 서지의 고주파 성분이 서지 감지부(110)의 커패시터(C1)를 통과하여 제어 신호가 생성될 수 있다.
예를 들어, 서지 감지부(110)를 구성하는 커패시터(C1)가 10nF 커패시터인 경우, 0Hz에서의 리액턴스는 무한대이고, 50Hz 및 60Hz에서의 리액턴스는 각각 318kΩ, 265kΩ이다. 따라서, 50/60Hz의 AC, DC 전원은 커패시터(C1)를 거의 통과하지 못한다. 즉, 정상적인 전원이 유입될 경우, 커패시터(C1)를 통과하지 못하므로 제어 신호가 발생되지 않는다.
반면, 1kHz에서는 리액턴스가 16kΩ 미만이므로 전원 대비 서지의 일부 성분은 10nF 커패시터(C1)를 통과할 수 있다. 따라서, 서지 감지부(110)에서는 10nF 커패시터(C1)를 통과하는 서지의 고주파 성분에 따라 제어 신호가 발생될 수 있다.
이때, 서지 감지부(110)의 커패시터(C1)를 통과한 서지의 일부 성분은 펄스 신호이므로, 전압이 매우 클 수 있다. 이처럼 높은 전압으로부터 상대적으로 낮은 IGBT의 구동 전압을 생성하기 위해 서지 감지부(110)는 저항(R1, R2)과 제너 다이오드(Z1)를 포함할 수 있다.
여기서, 전력선에 고주파 성분을 갖는 서지가 유입되는 경우, 서지의 전류가 커패시터(C1), 제1 저항(R1) 및 제2 저항(R2)을 경유하여 접지선으로 방류(제너 다이오드(Z1)를 통해서도 소정의 전류 방류됨)되며, 이 과정에서 제2 저항(R2)에 병렬로 연결된 제너 다이오드(Z1)의 양단에 스위칭부(120)에 포함된 IGBT의 구동 전압에 상응하는 전압이 형성될 수 있다.
이를 위해, 서지 감지부(110)에는 IGBT의 구동 전압에 상응하는 제어 신호가 생성될 수 있도록 적절한 제너 전압을 갖는 제너 다이오드(Z1)를 포함하여 구성되는 것이 바람직하다.
도 7에는 서지 감지부(110)가 커패시터(C1), 제1 저항(R1), 제2 저항(R2) 및 제너 다이오드(Z1)만을 포함하는 것으로 도시하였으나, 이에 한정하지 않고 커패시터와 저항의 종류, 개수 및 배치는 다양하게 설계 변경하여 구현될 수 있다.
그리고 서지 보호 장치(100)의 스위칭부(120)는 제어 신호에 따라 IGBT의 스위칭 상태(on/off)가 변경된다. 특히, IGBT의 게이트 단자에 제어 신호가 인가되어 게이트 단자와 드레인 단자(접지선) 사이에 구동 전압이 형성되는 경우, IGBT는 온(On) 상태인 스위치로서 역할을 수행할 수 있고, 이 때, 서지 전류는 접지로 방류될 수 있다.
도 7에는 스위치 소자로 IGBT가 사용된 것으로 도시하였으나 이에 한정하지 않고, 서지 보호 장치(100)는 바이폴라 접합 트랜지스터(BJT), 금속 산화막 반도체 전계효과 트랜지스터(MOSFET) 및 사이리스터(Thyristor) 중 어느 하나가 스위치 소자로 사용될 수 있으며, 여기서 사이리스터는 실리콘 제어 정류기(Silicon-Controlled Rectifier; SCR)일 수 있다.
또한, 도 7에는 스위칭부(120)가 하나의 스위치 소자만 포함하는 것으로 도시하였으나, 이에 한정하지 않고 스위칭부(120)는 하나 이상의 스위치 소자가 병렬로 배치되는 다양한 형태로 구현될 수 있다.
도 8은 본 발명의 제1 실시예에 따른 입력 신호원의 단펄스를 나타낸 도면이고, 도 9는 본 발명의 제1 실시예에 따른 모의 실험 결과를 나타낸 도면이다.
도 8에 도시한 바와 같이, 입력 신호원이 2.5kA 단펄스(801)를 발생한다고 가정한다. 도 7과 같이 입력 신호원과 2Ω의 부하 저항(
Figure 112018086566756-pat00003
)을 추가한 모의 실험 회로를 이용하여 모의 실험을 진행할 경우, 도 9와 같이, 부하 저항에 흐르는 잔류 전류(901)의 최대치는 약 900A이다. HEMP로 인한 피해를 막기 위해서는 미군 규격 MIL-STD-188-125-1에 제시된 삽입 손실(Insertion Loss)과 펄스 전류 주입(Pulse Current Injection) 시험 요구 조건을 만족해야 하므로, 서지 보호 장치(100)의 후단에 후술할 도 10과 같은 RFI 필터가 추가될 수 있다.
도 10은 본 발명의 일실시예에 따른 RFI 필터의 구성을 나타낸 예시도이다.
도 10에 도시한 바와 같이, 서지 보호 장치(100)의 후단에 LC 필터(200)와 같은 RFI 필터가 추가될 수 있다. 특히, RFI 필터는 잔류 전류가 인가되는 부하 저항(
Figure 112018086566756-pat00004
)과 서지 보호 장치(100)의 스위칭부(120) 사이에 구비될 수 있다.
여기서, RFI 필터는 저역통과필터일 수 있으며, 하나 이상의 인덕터 및 하나 이상의 커패시터를 포함하여 구성될 수 있다. 특히, RFI 필터는 LC 필터, LCL 필터 등일 수 있으며, RFI 필터의 종류는 이에 한정되지 않는다.
도 10에는 RFI 필터가 인덕턴스 값이 50uH인 인덕터 및 정전용량이 10uF인 커패시터를 포함하여 구성되는 LC 필터(200)인 것으로 도시하였으나, RFI 필터를 구성하는 인덕터 및 커패시터의 종류, 용량 및 개수 등은 이에 한정되지 않는다.
이하에서는 도 11 내지 도 14를 통하여, 본 발명의 제2 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 회로에 대하여 더욱 상세하게 설명한다.
도 11은 본 발명의 제2 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 모의 실험 회로를 나타낸 도면이다.
도 11에 도시한 바와 같이, 서지 보호 장치(100)의 입력 측에는 PCI 시험 조건을 만족하는 단펄스를 발생시키는 서지 발생원이 위치할 수 있고, 출력 측에는 LC 필터(200) 및 부하 저항(
Figure 112018086566756-pat00005
)이 위치할 수 있다. 서지 보호 장치(100)의 서지 감지부(110) 및 스위칭부(120)의 구성은 도 7과 실질적으로 동일할 수 있으며, 설명의 편의를 위하여 중복되는 설명은 생략한다.
도 11에 도시된 LC 필터(200)는 RFI 필터의 일 예로, 인덕터(50uH) 및 커패시터(10uF)로 구성될 수 있다.
도 12는 본 발명의 제2 실시예에 따른 모의 실험의 삽입 손실 시뮬레이션 결과를 도시한 그래프이다.
서지 보호 장치(100)의 출력 측에 LC 필터(200)가 추가된 경우, PCI 시험의 삽입 손실 시뮬레이션 결과는 도 12와 같다. 도 12에 도시한 바와 같이, 제2 실시예에 따른 모의 실험 회로의 삽입 손실(1201)은 미군 규격 MIL-STD-188-125-1에 제시된 삽입 손실 조건(1202)을 만족한다.
도 13은 본 발명의 제2 실시예에 따른 입력 신호원의 단펄스를 나타낸 도면이고, 도 14는 본 발명의 제2 실시예에 따른 모의 실험 결과를 나타낸 도면이다.
제2 실시예에 따른 모의 실험 시뮬레이션 시, 입력 신호원은 도 13에 도시한 바와 같이 PCI 시험 조건을 만족하는 2.5kA 단펄스(1301)를 발생한다. 그리고 도 11의 LC 필터(200)가 추가된 모의 실험 회로를 이용하여 모의 실험을 진행하는 경우, 도 14에 도시된 바와 같이 부하 저항에 흐르는 잔류 전류(1401)의 최대치는 10A 미만으로, PCI 시험 요구 조건을 만족한다.
또한 본 발명의 일실시예에 따른 서지 보호 장치(100)는 PCI 시험의 펄스 전류를 충분히 감소시켜, RFI 필터(예, LC 필터)의 누설전류 및 전압강하를 감소시킬 수 있다. 서지 보호 장치(100)가 펄스 전류를 더 많이 감소시키면, RFI 필터를 구성하는 커패시터 및 인덕터의 용량이 작아질 수 있고, RFI 필터의 누설전류 및 전압강하를 줄일 수 있다.
일 예로, 종래 기술에 따라 도 3과 같이 MOV의 후단에 RFI 필터를 추가한 경우, RFI 필터에 의한 전압강하는, 정격전류 100A 기준 7.5V이고, 누설전류는 5A이다. 반면, 본 발명의 실시예에 따라 도 11과 같이 서지 보호 장치(100)의 출력 측에 LC 필터(200)를 추가한 경우, LC 필터의 전압강하는 정격전류 100A 기준 1.9V이고, 누설전류는 0.8A이다.
한편, 본 발명의 일실시예에 따른 서지 보호 장치는, 동일 전류 규격을 비교하였을 때, IGBT 대비 비용이 저렴한 MOV를 이용하여 HEMP 방호 장치를 구성할 수 있다.
이하에서는 도 15 내지 도 17를 통하여 본 발명의 제3 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 회로에 대하여 더욱 상세하게 설명한다.
도 15는 본 발명의 제3 실시예에 따른 서지 보호 장치의 동작을 모의 실험하는 모의 실험 회로를 나타낸 도면이다.
도 15에 도시한 바와 같이, 서지 보호 장치(100)의 입력 측에는 단펄스를 발생시키는 서지 발생원 및 과전압 보호 소자(300)가 위치할 수 있다. 또한, 서지 보호 장치(100)의 출력 측에는 LC 필터(200) 및 부하 저항(
Figure 112018086566756-pat00006
)이 위치할 수 있다. 도 15에서 서지 보호 장치(100)의 서지 감지부(110) 및 스위칭부(120)에 관한 구성은 도 7과 실질적으로 동일한 바, 설명의 편의를 위하여 중복되는 설명은 생략한다.
도 15에 도시된 LC 필터(200)는 RFI 필터의 일 예로, 인덕터(10uH) 및 커패시터(10uF)로 구성될 수 있다. 그리고 과전압 보호 소자(300)는 금속산화물 배리스터(MOV) 및 인덕터를 포함하여 구성될 수 있으며, 과전압 보호 소자(300)를 구성하는 인덕터의 인덕턴스는 2uH일 수 있다.
동일 전류 규격의 IGBT와 비교했을 때 MOV의 가격이 상대적으로 저렴하므로, 본 발명의 일실시예에 따른 서지 보호 장치(100)는 전단을 과전압 보호 소자(300)와 연결하고, 스위칭부(120)를 상대적으로 저렴한 IGBT로 구현하여 서지 보호 장치(100)의 전체 비용을 절감할 수 있다. 또한, 서지 보호 장치(100)의 후단에 상대적으로 작은 용량의 인덕터를 포함하여 구성된 LC 필터(200)에 적용할 수 있다.
도 16은 본 발명의 제3 실시예에 따른 입력 신호원의 단펄스를 나타낸 도면이고, 도 17은 본 발명의 제3 실시예에 따른 모의 실험 결과를 나타낸 도면이다.
제3 실시예에 따른 모의 실험 시뮬레이션 시, 입력 신호원은 도 16에 도시한 바와 같이 PCI 시험 조건을 만족하는 2.5kA 단펄스(1601)를 발생한다. LC 필터(200) 및 과전압 보호 소자(300)가 추가된 도 15의 모의 실험 회로를 이용하여 모의 실험을 진행할 경우, 부하 저항에 흐르는 잔류 전류(1701)의 최대치는 도 17과 같이 10A 미만이므로, PCI 시험 요구 조건을 만족한다.
이상에서와 같이 본 발명에 따른 서지 보호 장치는 상기한 바와 같이 설명된 실시예들의 구성이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
10: 전원
20: 전자기기
100: 서지 보호 장치
110: 서지 감지부
120: 스위칭부
200: LC 필터
300: 과전압 보호 소자
601, 801, 1301, 1601: 단펄스
901, 1401, 1701: 잔류 전류
1101: 삽입 손실
1102: 삽입 손실 조건

Claims (10)

  1. 전력선 상에 서지가 발생하는 경우 제어 신호가 생성되도록 하여 서지 감지 기능을 수행하는 서지 감지부, 그리고
    상기 제어 신호에 따라, 스위치 소자의 스위칭 상태가 제어되어 스위칭 역할을 수행하는 스위칭부를 포함하고,
    상기 스위치 소자는,
    절연 게이트 타입 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; IGBT), 바이폴라 접합 트랜지스터(Bipolar Junction Transistor; BJT), 금속 산화막 반도체 전계효과 트랜지스터(MOS field-effect transistor; MOSFET) 및 사이리스터(Thyristor) 중 적어도 어느 하나이고,
    상기 서지 감지부는,
    일단이 상기 전력선에 연결된 커패시터,
    일단이 상기 커패시터의 타단에 연결되는 제1 저항,
    일단이 상기 제1 저항의 타단에 연결되고, 타단이 접지선에 연결되는 제2 저항, 그리고
    캐소드 단자가 상기 제1 저항의 타단 및 상기 제2 저항의 일단에 연결되고, 애노드 단자가 상기 접지선에 연결되는 제너 다이오드를 포함하는 서지 보호 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 전력선 상에 서지가 발생하는 경우 제어 신호가 생성되도록 하여 서지 감지 기능을 수행하는 서지 감지부, 그리고
    상기 제어 신호에 따라, 스위치 소자의 스위칭 상태가 제어되어 스위칭 역할을 수행하는 스위칭부를 포함하고,
    상기 스위치 소자는,
    절연 게이트 타입 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; IGBT), 바이폴라 접합 트랜지스터(Bipolar Junction Transistor; BJT), 금속 산화막 반도체 전계효과 트랜지스터(MOS field-effect transistor; MOSFET) 및 사이리스터(Thyristor) 중 적어도 어느 하나이고,
    상기 서지 감지부는,
    커패시터, 저항 및 제너 다이오드(Zener diode)를 포함하고,
    상기 스위칭부는,
    애노드 단자가 상기 전력선에 연결된 제1 다이오드,
    게이트 단자가 상기 서지 감지부의 상기 제너 다이오드의 캐소드 단자와 연결되고, 드레인 단자가 접지선에 연결되며, 콜렉터 단자가 상기 제1 다이오드의 캐소드 단자에 연결된 상기 절연 게이트 타입 바이폴라 트랜지스터(IGBT), 그리고
    캐소드 단자가 상기 절연 게이트 타입 바이폴라 트랜지스터(IGBT)의 상기 콜렉터 단자와 연결되고, 애노드 단자가 상기 절연 게이트 타입 바이폴라 트랜지스터(IGBT)의 에미터 단자와 연결된 제2 다이오드를 포함하는 서지 보호 장치.
  7. 제6항에 있어서,
    상기 스위칭부는,
    잔류 전류가 인가되는 부하 저항과 상기 스위칭부 사이에 구비된 저역통과필터와 연결되는 서지 보호 장치.
  8. 제7항에 있어서,
    상기 저역통과필터는,
    하나 이상의 인덕터 및 하나 이상의 커패시터 중 적어도 어느 하나를 포함하는 서지 보호 장치.
  9. 제7항에 있어서,
    상기 서지 감지부는,
    배리스터 및 인덕터 중 적어도 어느 하나를 포함하는 과전압 보호 소자와 연결되는 서지 보호 장치.
  10. 제9항에 있어서,
    상기 배리스터는,
    금속산화물 배리스터(metal oxide varistor, MOV)인 것을 특징으로 하는 서지 보호 장치.
KR1020180103257A 2018-08-31 2018-08-31 서지 보호 장치 KR102125087B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180103257A KR102125087B1 (ko) 2018-08-31 2018-08-31 서지 보호 장치
US16/550,432 US11251609B2 (en) 2018-08-31 2019-08-26 Surge protection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180103257A KR102125087B1 (ko) 2018-08-31 2018-08-31 서지 보호 장치

Publications (2)

Publication Number Publication Date
KR20200025623A KR20200025623A (ko) 2020-03-10
KR102125087B1 true KR102125087B1 (ko) 2020-06-19

Family

ID=69800523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180103257A KR102125087B1 (ko) 2018-08-31 2018-08-31 서지 보호 장치

Country Status (1)

Country Link
KR (1) KR102125087B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160748A (ja) 1999-09-20 2001-06-12 Denso Corp 電気負荷駆動回路
US20080192396A1 (en) * 2007-02-08 2008-08-14 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Over-voltage protection circuit and method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301472B2 (ja) * 1995-08-21 2002-07-15 ティアック株式会社 突入電流防止機能を有する回路装置
KR101209275B1 (ko) * 2011-04-25 2012-12-10 한국전자통신연구원 서지 보호 장치 및 그를 이용한 방법
KR101171228B1 (ko) 2012-03-19 2012-08-06 국방과학연구소 Ｈｅｍｐ 대책용 전원선로 방호장치
KR101217031B1 (ko) 2012-06-13 2013-01-02 주식회사 한국기술연구소 Ｅｍｐ 방호 필터용 과전압 보호회로 및 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160748A (ja) 1999-09-20 2001-06-12 Denso Corp 電気負荷駆動回路
US20080192396A1 (en) * 2007-02-08 2008-08-14 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Over-voltage protection circuit and method thereof

Also Published As

Publication number Publication date
KR20200025623A (ko) 2020-03-10

Similar Documents

Publication Publication Date Title
US4563720A (en) Hybrid AC line transient suppressor
US20080246459A1 (en) Common-Mode Surge Suppression
EP2999075A1 (en) Power supply with surge voltage protection
Wang et al. A fast overcurrent protection scheme for IGBT modules through dynamic fault current evaluation
CN204517388U (zh) 汽车电子控制单元电源保护电路
EP3556000B1 (de) Modul für modularen mehrpunktumrichter mit kurzschliesser und kondensatorstrombegrenzung
US7643260B2 (en) System for EMI filter surge voltage clamping
US8681467B2 (en) Surge protection apparatus and method using the same
Jeong et al. Design of effective surge protection circuits for an active EMI filter
CN109510447B (zh) 增加对功率开关设备中的涌入电流的鲁棒性的方法、电路和装置
CN112600180B (zh) 一种瞬态骚扰抑制电路及电路的参数选择方法
CN104025455A (zh) 用于电压控制的半导体开关的保护装置
US20160226398A1 (en) Transient current protection device for electrical energy conversion systems connected to the power grid
CN107979281B (zh) 一种输入电压分压模块及过压保护开关
US8599529B2 (en) Active lightning protection
US11251609B2 (en) Surge protection apparatus
KR102125087B1 (ko) 서지 보호 장치
KR102130660B1 (ko) 전력 반도체를 적용한 전원용 emp 방호장치
RU2381614C1 (ru) Сетевой фильтр (варианты)
KR102271472B1 (ko) 서지 보호 장치
CN112736854A (zh) Mos管钳位电路系统
CN110190480A (zh) Usb数据线
Kaiser et al. Converter Overvoltage Protection for DC-Grids
CN110071494A (zh) 一种防护电路和电子设备
KR102513076B1 (ko) 서지 보호기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant