KR102271472B1 - 서지 보호 장치 - Google Patents

Abstract

본 발명의 실시 예에 따른 서지 보호 장치는, 전력선과 접지단 사이에 연결되는 스위칭부, 및 상기 전력선과 제 1 단자 사이에 연결되고, 상기 전력선의 서지(SURGE)를 감지하여 제어 신호를 발생하는 신호 판단부를 포함하고, 상기 스위칭부는, 상기 전력선을 상기 접지단에 전기적으로 연결하기 위하여 상기 제어 신호에 응답하여 제 1 노드를 상기 제 1 단자에 연결시키는 전력 트랜지스터를 포함하고, 상기 제 1 단자는 상기 전력 트랜지스터의 불량 혹은 손상을 감지하기 위한 단자인 것을 특징으로 한다.

Description

서지 보호 장치{SURGE PROTECTION APPARATUS}

본 발명은 HEMP(High altitude Electro-Magnetic Pulse) 방호장치에 적합한 서지 보호 장치에 관한 것이다.

일반적으로, 고도 30 Km 이상에서의 핵 폭발 시 방사선은 대기 중의 전리층과 반응하여 에너지를 전자파 형태로 변환하여 지상에 도달하는데 이것을 HEMP(High altitude Electro-Magnetic Pulse, 고고도 핵 전자기펄스)라 한다. HEMP는 도체인 전력선과 만나면 전력선 내 자유전자와 결합(coupling)되어 강력한 펄스전류를 유도하며 결과적으로 전력선과 연결된 전자기기를 오동작 내지 파손시킨다. 이러한 피해를 막기 위해 전력선인 경우 미군 규격 MIL-STD-188-125-1에 제시된 삽입손실(Insertion Loss)과 펄스전류주입(Pulse Current Injection; PCI) 시험 요구조건을 만족하는 HEMP 방호장치를 설치한다. 전력선용 HEMP 방호장치는 서지 보호 장치와 RFI(Radio Frequency Interference) 필터로 구성된다.

한국 등록 특허: 10-1217031, 등록일: 2012년 12월 24일, 제목: ＥＭＰ 방호 필터용 과전압 보호회로 및 장치. 한국 등록 특허: 10-1171228, 등록일: 2012년 07월 31일, 제목: ＨＥＭＰ 대책용 전원선로 방호장치.

본 발명의 목적은 PCI 시험의 펄스전류를 보다 충분히 감소시킴으로써 RFI 필터의 누설전류 및 전압강하를 감소시키는 서지 보호 장치를 제공하는 데 있다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다

본 발명의 실시 예에 따른 서지 보호 장치는, 전력선과 접지단 사이에 연결되는 스위칭부; 및 상기 전력선과 제 1 단자 사이에 연결되고, 상기 전력선의 서지(SURGE)를 감지하여 제어 신호를 발생하는 신호 판단부를 포함하고, 상기 스위칭부는, 상기 전력선을 상기 접지단에 전기적으로 연결하기 위하여 상기 제어 신호에 응답하여 제 1 노드를 상기 제 1 단자에 연결시키는 전력 트랜지스터를 포함하고, 상기 제 1 단자는 상기 전력 트랜지스터의 불량 혹은 손상을 감지하기 위한 단자인 것을 특징으로 한다.

실시 예에 있어서, 상기 스위칭부는, 상기 제 1 노드에 연결된 퓨즈; 상기 전력선과 상기 퓨즈 사이에 연결된 제 1 다이오드; 및 상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 2 다이오드를 포함할 수 있다.

실시 예에 있어서, 상기 전력 트랜지스터는, IGBT(Insulated Gate Bipolar Transistor; IGBT), BJT(Bipolar Junction Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 사이리스터(Thyristor), SiC(Silicon Carbide) 트랜지스터 중 어느 하나로 구현되는 것을 특징으로 한다.

실시 예에 있어서, 상기 스위칭부는, 상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 커패시터; 상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 저항; 및 상기 제 1 단자와 상기 접지단 사이에 연결된 제 4 다이오드를 더 포함할 수 있다.

실시 예에 있어서, 상기 신호 판단부는, 상기 전력선에 연결된 제 1 커패시터; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터; 상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항; 및 상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트에 연결된 제 3 다이오드를 포함할 수 있다.

실시 예에 있어서, 상기 신호 판단부는, 상기 제 1 단자와 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 더 포함할 수 있다.

실시 예에 있어서, 기 전력선에 연결된 인덕터; 및 상기 인덕터와 상기 접지단 사이에 연결된 커패시터를 더 포함할 수 있다.

실시 예에 있어서, 상기 전력선에 연결된 입력 인덕터; 및 상기 입력 인덕터와 상기 접지단 사이에 연결된 MOV(Metal Oxide Varister)를 더 포함할 수 있다.

실시 예에 있어서 있어서, 상기 스위칭부는, 상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 1 다이오드; 상기 전력선에 연결된 제 2 다이오드; 상기 제 2 다이오드와 상기 제 1 노드 사이에 연결된 퓨즈; 및 상기 제 1 단자와 접지단 사이에 연결된 전류 변환기를 포함하고, 상기 신호 판단부는, 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 저항; 제 3 저항; 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 커패시터; 상기 전력선과 상기 제 3 저항의 일단에 연결된 제 3 커패시터; 및 상기 제 3 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드를 포함할 수 있다.

본 발명의 다른 실시 예에 따른 서지 보호 장치는, 전력선과 접지단 사이에 연결되는 스위칭부; 및 제 1 노드와 제 1 단자 사이에 연결되고, 상기 제 1 노드의 서지(SURGE)를 감지하여 제어 신호를 발생하는 신호 판단부를 포함하고, 상기 스위칭부는, 상기 전력선을 상기 접지단에 전기적으로 연결하기 위하여 상기 제어 신호에 응답하여 상기 제 1 노드와 상기 제 1 단자를 연결시키는 전력 트랜지스터를 포함하고, 상기 제 1 단자는 상기 전력 트랜지스터의 불량 혹은 손상을 감지하기 위한 단자인 것을 특징으로 한다.

실시 예에 있어서, 상기 스위칭부는, 상기 전력선에 연결된 제 1 다이오드; 상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 2 다이오드; 상기 제 1 다이오드와 상기 제 1 노드 사이에 연결된 퓨즈; 상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 커패시터; 상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 저항; 및 상기 제 1 단자와 상기 접지단 사이에 연결된 제 4 다이오드를 포함할 수 있다.

실시 예에 있어서, 상기 신호 판단부는, 상기 제 1 노드에 연결된 제 1 커패시터; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터; 상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항; 상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드; 및 상기 접지단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 포함할 수 있다.

실시 예에 있어서, 상기 전력선에 연결된 인덕터; 및 상기 인덕터와 상기 접지단 사이에 연결된 커패시터를 더 포함할 수 있다.

실시 예에 있어서, 상기 입력 인덕터와 상기 접지단 사이에 연결된 MOV(Metal Oxide Varister)를 더 포함할 수 있다.

실시 예에 있어서, 상기 스위칭부는, 상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 1 다이오드; 상기 전력선에 연결된 제 2 다이오드; 상기 제 2 다이오드와 상기 제 1 노드 사이에 연결된 퓨즈; 및 상기 제 1 단자와 접지단 사이에 연결된 전류 변환기를 포함하고, 상기 신호 판단부는, 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 저항; 제 3 저항; 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 커패시터; 상기 제 1 노드와 상기 제 3 저항의 일단에 연결된 제 3 커패시터; 및 상기 제 3 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드를 포함할 수 있다.

본 발명의 또 다른 실시 예에 따른 서지 보호 장치는, 제 1 전력선과 제 2 전력선에 공유되는 스위칭부; 및 상기 제 1 전력선 혹은 상기 제 2 전력선의 서지(SURGE)를 감지하여 제어 신호를 발생하는 신호 판단부를 포함하고, 상기 스위칭부는, 상기 제 1 전력선 및 상기 제 2 전력선을 접지단에 전기적으로 연결하기 위하여 상기 제어 신호에 응답하여 턴온되는 전력 트랜지스터를 포함할 수 있다.

실시 예에 있어서, 상기 전력 트랜지스터는 상기 제어 신호에 응답하여 제 1 노드를 제 1 단자에 연결시키는 것을 특징으로 한다.

실시 예에 있어서, 상기 스위칭부는, 상기 제 1 전력선과 제 2 노드 사이에 연결된 제 1 다이오드; 상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 2 다이오드; 상기 제 1 단자와 접지단 사이에 연결된 제 4 다이오드; 상기 제 2 전력선과 상기 제 2 노드 사이에 연결된 제 5 다이오드; 상기 제 1 노드와 상기 제 2 노드 사이에 연결된 퓨즈; 상기 제 1 단자와 접지단 사이에 연결된 제 3 커패시터; 및 상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 저항을 포함할 수 있다.

실시 예에 있어서, 상기 신호 판단부는, 상기 제 1 전력선에 연결된 제 1 커패시터; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터; 상기 제 2 전력선에 연결된 제 4 커패시터; 상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항; 상기 제 4 커패시터에 연결된 일단과 상기 제 1 저항의 타단에 연결된 타단을 갖는 제 4 저항; 상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드; 및 상기 제 1 단자와 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 포함할 수 있다.

실시 예에 있어서, 상기 신호 판단부는, 상기 제 1 노드에 연결된 제 1 커패시터; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터; 상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항; 상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항; 상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드; 및 상기 제 1 단자와 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 포함할 수 있다.

본 발명의 실시 예에 따른 서지 보호 장치는 전력선의 신호를 판단하여 전력소자를 온/오프 함으로써 전력선에 유기되는 서지 혹은 과도 전압/전류를 보다 효과적으로 저감할 수 있다.

이하에 첨부되는 도면들은 본 실시 예에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 실시 예들을 제공한다. 다만, 본 실시예의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시 예로 구성될 수 있다.
도 1은 본 발명의 실시 예에 따른 서지 보호 장치(100)를 예시적으로 보여주는 도면이다.
도 2는 본 발명의 실시 예에 따른 PCI 단펄스의 스펙트럼을 예시적으로 보여주는 도면이다.
도 3은 서지 보호 장치에서 커패시터의 임피던스 그래프를 예시적으로 보여주는 도면이다.
도 4는 본 발명의 실시 예에 따른 서지 보호 장치(100)를 예시적으로 보여주는 도면이다.
도 5는 도 2의 서지 보호 장치(100)에 PCI 시험조건에 따른 입력 신호원(10) 및 부하 저항(R_L)을 추가한 회로를 예시적으로 보여주는 도면이다.
도 6은 서지 보호 장치에 입력되는 입력 신호원(10)의 단펄스를 예시적으로 보여주는 도면이다.
도 7은 서지 보호 장치(100)에서 입력 신호(10)의 단펄스 입력에 대응하는 부하 저항(R_L)에 흐르는 잔류 전류를 예시적으로 보여주는 도면이다.
도 8은 미군 규격 MIL-STD-188-125의 삽입손실(Insertion Loss) 요구 조건을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 다른 실시 예에 따른 서지 보호 장치(100a)를 예시적으로 보여주는 도면이다.
도 10은 도 9에 도시된 서지 보호 장치(100a)에 따른 삽입 손실에 대한 시뮬레이션 결과를 예시적으로 보여주는 도면이다.
도 11는 도 9의 서지 보호 장치(100a)에 PCI 시험조건에 따른 입력 신호원(10) 및 부하 저항(R_L)을 추가한 회로를 예시적으로 보여주는 도면이다.
도 12는 도 9에 도시된 서지 보호 장치(100a)에서 입력 신호(10)의 단펄스 입력에 대응하는 부하 저항(R_L)에 흐르는 잔류 전류를 예시적으로 보여주는 도면이다.
도 13은 본 발명의 또 다른 실시 예에 따른 서지 보호 장치(100b)를 예시적으로 보여주는 도면이다.
도 14는 도 13에 도시된 서지 보호 장치(100b)에서 입력 신호(10)의 단펄스 입력에 대응하는 부하 저항(R_L)에 흐르는 잔류 전류를 예시적으로 보여주는 도면이다.
도 15는 본 발명의 또 다른 실시 예에 따른 서지 보호 장치(200)를 예시적으로 보여주는 도면이다.
도 16은 본 발명의 또 다른 실시 예에 따른 서지 보호 장치(300)를 예시적으로 보여주는 도면이다.
도 17은 도 13의 서지 보호 장치(100b)과 도 15 및 도 16의 서지 보호 장치(200, 300)에서 PCI 시험을 시뮬레이션한 결과에서 잔류 전류를 예시적으로 보여주는 도면이다.
도 18은 도 13의 서지 보호 장치(100b)과 도 15 및 도 16의 서지 보호 장치(200, 300)에서 PCI 시험을 시뮬레이션 한 결과에서 IGBT 소자의 게이트-이미터 전압 파형을 예시적으로 보여주는 도면이다.
도 19는 도 15 및 도 16의 서지 보호 장치(200, 300)에서 220 VAC 전원이 인가될 경우 IGBT 소자가 정상인 경우(실선)와 IGBT 소자가 단락 혹은 개방인 경우의 감지단자(P1) 출력전압을 시뮬레이션 한 결과를 예시적으로 보여주는 도면이다.
도 20은 도 15에 도시된 서지 보호 장치(200)가 단상 전력선에 적용된 서지 보호 장치(400)를 예시적으로 보여주는 도면이다.
도 21은 도 16에 도시된 서지 보호 장치(300)가 단상 전력선에 적용된 서지 보호 장치(500)를 예시적으로 보여주는 도면이다.
도 22는 본 발명의 실시 예에 따른 전류 변환기를 이용한 서지 보호 장치(600)를 예시적으로 보여주는 도면이다.
도 23은 본 발명의 다른 실시 예에 따른 전류 변환기를 이용한 서지 보호 장치(700)를 예시적으로 보여주는 도면이다.
도 24는 60Hz 220VAC 전원를 인가할 경우 CT에서 검출한 결과를 예시적으로 보여주는 도면이다.

아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 혹은 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 혹은 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 혹은 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 혹은 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 혹은 이들을 조합한 것들의 존재 혹은 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

일반적으로, 서지 보호기(Surge Protection Apparatus)는 MOV(Metal Oxide Varistor) 소자를 사용한다. MOV는 양단 전압의 절대값이 특정 값 미만에서 저항값이 매우 높고, 특정 값 이상에서 저항이 급격하게 감소하는 비선형 소자이다. 관통 전류가 1mA일 때, MOV의 양단 전압을 ‘배리스터 전압(Varistor Voltage)’이라고 한다.

HEMP(High altitude Electro-Magnetic Pulse) 방호장치는, 서지 보호 장치가 펄스전류를 충분히 감소시켜 주면, RFI 필터의 커패시터와 인덕터의 용량이 작아져 RFI 필터의 누설전류와 전압강하를 줄일 수 있다. 따라서 MOV의 배리스터 전압을 낮추는 것이 좋지만 정격전압에 가까울수록 MOV가 스트레스를 많이 받아 수명이 단축되어 RFI(Radio Frequency Interference) 필터의 커패시터와 인덕터의 용량을 줄이는데 한계가 있다.

본 발명의 실시 예에 따른 서지 보호 장치는 PCI(Pulse Current Injection, 펄스 전류 주입) 시험의 펄스전류를 보다 충분히 감소시킴으로써, RFI(Radio Frequency Interference) 필터의 누설전류 및 전압강하를 감소시킬 수 있다.

도 1은 본 발명의 실시 예에 따른 서지 보호 장치(100)를 예시적으로 보여주는 도면이다. 도 1을 참조하면, 서지 보호 장치(100)는 전력선(PL)과 접지단(GND) 사이에 연결된 신호 판단부(110) 및 전력선(PL)과 접지단(GND) 사이에 연결된 스위칭부(120)를 포함할 수 있다. 본 발명의 서지 보호 장치(100)는 전력선(PL)에 비정상적으로 생성된 서지(Surge)를 제거할 수 있다

신호 판단부(110)는 전력선(PL)에 비정상적인 서지가 발생하는 지를 판단하도록 구현될 수 있다. 예를 들어, 신호 판단부(110)는 전원과 서지의 주파수 성분 차이를 이용하여 서지 발생 판단 시 제어 신호를 생성할 수 있다.

스위칭부(120)는 제어 신호(서지 감지 신호)에 응답하여 전력선(PL)을 접지단(GND)에 연결할 지 혹은 차단할 지를 결정할 수 있다. 다른 말로, 스위칭부(120)는 제어 신호에 응답하여 전력선(PL)을 전자기기에 연결할지 차단할 지를 결정할 수 있다.

도 2는 본 발명의 실시 예에 따른 PCI 단펄스의 스펙트럼을 예시적으로 보여주는 도면이다. 도 2를 참조하면, PCI 시험의 단펄스(상승시간=20ns, 반치폭=500ns)인 경우 주파수 대역폭이 DC ~ 300kHz(-3dB 기준) 정도로 50/60Hz AC와 DC 전원보다 훨씬 높은 주파수 성분을 갖는다.

도 3은 서지 보호 장치에서 커패시터의 임피던스 그래프를 예시적으로 보여주는 도면이다. 도 3을 참조하면, 10 nF 커패시터를 사용할 경우 커패시터의 임피던스는 0 Hz에서는 무한대이고, 50 Hz와 60 Hz에서는 각각 318 kΩ와 265 kΩ 이기 때문에 50/60 Hz AC와 DC 전원은 거의 통과하지 못한다. 반면에, 1 kHz 이상에서는 임피던스가 16 kΩ 미만이기 때문에 AC 전원 대비 단펄스의 일부 성분은 10 nF 커패시터를 통과할 수 있다.

도 4는 본 발명의 실시 예에 따른 서지 보호 장치(100)를 예시적으로 보여주는 도면이다. 도 4를 참조하면, 서지 보호 장치(100)는 신호 판단부(110), 및 스위칭부(120)를 포함할 수 있다.

신호 판단부(110)는 제 1 커패시터(C1), 제 1 저항(R1), 제 2 저항(R2), 및 제 1 제너 다이오드(Z1)를 포함할 수 있다. 제 1 커패시터(C1)의 일단은 전력선(PL)에 연결되고, 제 1 커패시터(C1)의 타단은 제 1 저항(R1)의 일단에 연결될 수 있다. 제 1 저항(R1)의 타단은 제 2 저항(R2)의 일단과 연결되고, 제 2 저항(R2)의 타단은 접지단(GND)에 연결될 수 있다. 제 1 제너 다이오드(Z1)의 일단은 접지단(GND)에 연결되고, 제 1 제너 다이오드(Z1)의 타단은 제 1 저항(R1)의 타단에 연결될 수 있다.

스위칭부(120)는 IGBT(Insulated-Gate Bipolar Transistor, 절연 게이트 양극성 트랜지스터; '전력 트랜지스터'), 제 1 다이오드(D1) 및 제 2 다이오드(D2)를 포함할 수 있다. IGBT는 제 1 저항(R1)의 타단에 연결된 게이트(Gate), 제 1 다이오드(D1)의 타단과 제 2 다이오드(D2)의 일단에 동시에 연결된 콜렉터 및 제 2 다이오드(D2)의 일단과 접지단(GND)에 동시에 연결된 이미터를 포함할 수 있다.

한편, 본 발명의 스위칭부(120)의 전력 트랜지스터 구성이 IGBT에 제한되지 않을 것이다. 본 발명의 스위칭부(120)의 IGBT 외에도 다양한 종류의 전력 트랜지스터(예를 들어, SiC(Silicon Carbide) 트랜지스터)로 구현될 수 있다. 또한, 발명의 스위칭부(120)는 바이폴라 접합 트랜지스터(Bipolar Junction Transistor; BJT), 금속 산화막 반도체 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; MOSFET) 및 사이리스터(Thyristor) 등으로 구현될 수도 있다.

실시 예에 있어서, 신호 판단부(110)의 저항 값과 제너 다이오드의 임계전압(threshold voltage)은 스위칭부 IGBT의 게이트 입력 전압에 맞게 적절한 값을 가질 수 있다.

도 5는 도 2의 서지 보호 장치(100)에 PCI 시험조건에 따른 입력 신호원(10) 및 부하 저항(R_L)을 추가한 회로를 예시적으로 보여주는 도면이다. 입력 신호원(10)은 전원과 저항(R_G)로 구성되고, 단펄스를 발생할 수 있다. 부하 저항(R_L)는 예를 들어 2Ω 저항을 포함할 수 있다.

도 6은 서지 보호 장치(100)에 입력되는 입력 신호원(10)의 단펄스를 예시적으로 보여주는 도면이다.

도 7은 서지 보호 장치(100)에서 입력 신호(10)의 단펄스 입력에 대응하는 부하 저항(R_L)에 흐르는 잔류 전류를 예시적으로 보여주는 도면이다. 부하 저항(R_L)에 흐르는 잔류 전류의 최대치는 약 900 A임을 알 수 있다.

도 8은 미군 규격 MIL-STD-188-125의 삽입손실(Insertion Loss) 요구 조건을 예시적으로 보여주는 도면이다. 도 8을 참조하면, HEMP 방호를 위해서 통상 PCI 시험뿐만 아니라, 삽입손실도 만족해야 한다.

한편, 본 발명의 실시 예에 따른 서지 보호 장치는 삽입 손실을 만족하기 위하여 RFI 필터를 추가할 수 있다.

도 9는 본 발명의 다른 실시 예에 따른 서지 보호 장치(100a)를 예시적으로 보여주는 도면이다. 도 9를 참조하면, 서지 보호 장치(100a)는 도 2에 도시된 그것과 비교하여 LC 필터(130)를 추가하는 구조이다.

실시 예에 있어서, 삽입 손실의 요구 조건을 만족시키는 RFI 필터는 도 9에 도시된 바와 같이 LC 필터(130)로 구현될 수 있다.

도 10은 도 9에 도시된 서지 보호 장치(100a)에 따른 삽입 손실에 대한 시뮬레이션 결과를 예시적으로 보여주는 도면이다. 시뮬레이션에서는 인덕터(L)는 50 μH이고, 커패시터(C)는 10μF가 이용되었다. 도 10에 도시된 바와 같이 삽입손실(Insertion Loss)을 시뮬레이션 한 결과, 삽입손실 요구조건이 만족된다.

도 11는 도 9의 서지 보호 장치(100a)에 PCI 시험조건에 따른 입력 신호원(10) 및 부하 저항(R_L)을 추가한 회로를 예시적으로 보여주는 도면이다.

도 12는 도 9에 도시된 서지 보호 장치(100a)에서 입력 신호(10)의 단펄스 입력에 대응하는 부하 저항(R_L)에 흐르는 잔류 전류를 예시적으로 보여주는 도면이다. 도 12를 참조하면, PCI 시험을 시뮬레이션한 결과, 잔류전류의 최대치가 10A 미만이어서 미군 규격의 삽입손실뿐만 아니라 PCI 시험 요구사항도 만족한다.

한편, 동일 전류 규격의 IGBT 대비 MOV 가격이 저렴하므로 서지 보호 장치의 전단에 MOV와 인덕터를 사용하면 좀 더 저렴한 IGBT를 사용할 수 있다.

도 13은 본 발명의 또 다른 실시 예에 따른 서지 보호 장치(100b)를 예시적으로 보여주는 도면이다.

도 14는 도 13에 도시된 서지 보호 장치(100b)에서 입력 신호(10)의 단펄스 입력에 대응하는 부하 저항(R_L)에 흐르는 잔류 전류를 예시적으로 보여주는 도면이다.

도 15는 본 발명의 또 다른 실시 예에 따른 서지 보호 장치(200)를 예시적으로 보여주는 도면이다. 도 15를 참조하면, 서지 보호 장치(200)는 신호 판단부(210) 및 스위칭부(220)를 포함할 수 있다.

신호 판단부(210)는, 도 4에 도시된 신호 판단부(110)에 제 3 다이오드(D3)와 제 2 커패시터(C2)를 추가함으로써 IGBT의 게이트 입력전압을 서서히 감소시키도록 구현될 수 있다. 이로써 IGBT가 급격하게 OFF될 경우 생길 수 있는 스위칭 잡음이 줄어들 수 있다. 제 3 다이오드(D3)는 제 1 저항(R1)과 IGBT의 게이트 사이에 연결될 수 있다. 제 2 커패시터(C2)는 IGBT의 게이트와 이미터 사이에 연결될 수 있다.

스위칭부(220)는, 도 4에 도시된 스위칭부(120)에 퓨즈(F1), 제 3 커패시터(C3), 제 3 저항(R3)을 추가함으로써 IGBT 소자가 불량 혹은 손상으로 인해 생길 수 있는 단락(Short) 혹은 개방(Open)을 감지하는 제 1 단자(P1)를 제공하도록 구현될 수 있다. 퓨즈(F1)는 제 1 다이오드(D1)와 IGBT의 콜렉터, 즉 제 1 노드(N1) 사이에 연결될 수 있다. 제 3 저항(R3)은 IGBT의 이미터, 즉, 제 1 단자(P1)와 접지단(GND) 사이에 연결될 수 있다. 제 4 다이오드(D4)는 제 2 단자(P1)와 접지단(GND) 사이에 연결될 수 있다.

도 16은 본 발명의 또 다른 실시 예에 따른 서지 보호 장치(300)를 예시적으로 보여주는 도면이다. 도 16을 참조하면, 서지 보호 장치(300)는 신호 판단부(310) 및 스위칭부(320)를 포함할 수 있다. 여기서 스위칭부(320)는 도 12에 도시된 스위칭부(220)와 동일하게 구현될 수 있다.

신호 판단부(310)는 도 15에 도시된 신호 판단부(210)의 그것과 비교하여 IGBT 게이트 입력신호가 스위칭부(320)의 다이오드(D1), 퓨즈(F1)를 거쳐 입력되도록 구현될 수 있다.

도 17은 도 13의 서지 보호 장치(100b)과 도 15 및 도 16의 서지 보호 장치(200, 300)에서 PCI 시험을 시뮬레이션한 결과에서 잔류 전류를 예시적으로 보여주는 도면이다. 실선은 도 13의 서지 보호 장치(100b)의 경우이고, 점선은 도 15 및 도 16의 서지 보호 장치(200, 300)의 경우이다. 잔류전류 최대치는 약간 줄어 서지차단 성능이 개선됨을 알 수 있다.

도 18은 도 13의 서지 보호 장치(100b)과 도 15 및 도 16의 서지 보호 장치(200, 300)에서 PCI 시험을 시뮬레이션한 결과에서 IGBT 소자의 게이트-이미터 전압 파형을 예시적으로 보여주는 도면이다. 실선은 도 13의 서지 보호 장치(100b)의 경우이고, 점선은 도 15 및 도 16의 서지 보호 장치(200, 300)의 경우이다.

도 18에 도시된 바와 같이, 이는 신호 판단부(210, 320)에 다이오드(D3)와 커패시터(C2)를 추가함으로써 IGBT 소자의 게이트-이미터 전압이 일정 시간동안 유지된다.

도 19는 도 15 및 도 16의 서지 보호 장치(200, 300)에서 220 VAC 전원이 인가될 경우 IGBT 소자가 정상인 경우(실선)와 IGBT 소자가 단락 혹은 개방인 경우(점선)의 감지단자(P1) 출력전압을 시뮬레이션 한 결과를 예시적으로 보여주는 도면이다.

전압은 시간이 지남에 따라 서서히 ‘0’으로 될 때, IGBT 소자가 비정상임을 알 수 있다. 초기 전압이 높은 것은 220 VAC 전원이 인가되는 순간에 나타나는 일시적인 현상으로 감지기능에 문제가 되지 않는다.

한편, 본 발명의 실시 예에 따른 서지 보호 장치는 전력선이 단상 전력선인 경우 2개 선(H선, N선)에 스위칭부의 IGBT 소자를 공유하는 구조로 구현될 수 있다.

도 20은 도 15에 도시된 서지 보호 장치(200)가 단상 전력선에 적용된 서지 보호 장치(400)를 예시적으로 보여주는 도면이다. 도 20을 참조하면, 서지 보호 장치(400)는 제 1 전력선(N)에 연결된 제 1 커패시터(C1), 제 1 커패시터(C1)에 연결된 일단을 갖는 제 1 저항(R1), 제 2 전력선(H)에 연결된 제 4 커패시터(C4), 제 4 커패시터(C4)에 연결된 제 4 저항(R4), 제 1 저항(R1)의 타단과 IGBT의 게이트 사이에 연결된 제 3 다이오드(D3), IGBT의 게이트와 제 1 단자(P1) 사이에 연결된 제 2 저항(R2), IGBT의 게이트와 제 1 단자(P1) 사이에 연결된 제 2 커패시터(C2), IGBT의 게이트와 제 1 단자(P1) 사이에 연결된 제 1 제너 다이오드(Z1), 제 1 전력선(N)과 퓨즈(F1) 사이에 연결된 제 1 다이오드(D1), 제 2 전력선(H)과 퓨즈(F1) 사이에 연결된 제 5 다이오드(D5), IGBT의 콜렉터(P1)와 이미터(N1) 사이에 연결된 제 2 다이오드(D2), 제 1 단자(P1)와 접지선(G) 사이에 연결된 제 3 커패시터(C3), 제 1 단자(P1)와 접지선(G) 사이에 연결된 제 3 저항(R3), 및 제 1 단자(P1)와 접지선(G) 사이에 연결된 제 4 다이오드(D4)를 포함할 수 있다. 실시 예에 있어서, 접지선(G)은 접지단(GND)에 연결될 수 있다.

실시 예에 있어서, 퓨즈(F1)는 제 1 노드(N1)와 제 2 노드(N2)사이에 연결될 수 있다. 제 1 다이오드(D1)는 제 1 전력선(N)과 제 2 노드(N2) 사이에 연결되고, 제 4 다이오드(D4)는 제 2 전력선(H)과 제 2 노드(N2) 사이에 연결될 수 있다.

실시 예에 있어서, 상기 스위칭부의 IGBT는, 제 1 전력선(N) 및 제 2 전력선(H)을 접지단(GND)에 전기적으로 연결하기 위하여 제어 신호에 응답하여 턴온될 수 있다.

도 21은 도 16에 도시된 서지 보호 장치(300)가 단상 전력선에 적용된 서지 보호 장치(500)를 예시적으로 보여주는 도면이다. 도 21을 참조하면, 서지 보호 장치(500)는 제 1 전력선(N)과 퓨즈(F1) 사이에 연결된 제 1 다이오드(D1), 제 2 전력선(H)과 퓨즈(F1) 사이에 연결된 제 5 다이오드(D5), IGBT의 콜렉터와 이미터 사이에 연결된 제 2 다이오드(D2), IGBT의 콜렉터에 연결된 제 1 커패시터(C1), 제 1 커패시터(C1)에 연결된 일단을 갖는 제 1 저항(R1), 제 1 저항(R1)의 타단과 IGBT의 게이트 사이에 연결된 제 3 다이오드(D3), IGBT의 게이트와 제 1 단자(P1) 사이에 연결된 제 2 저항(R2), IGBT의 게이트와 제 1 단자(P1) 사이에 연결된 제 2 커패시터(C2), IGBT의 게이트와 제 1 단자(P1) 사이에 연결된 제 1 제너 다이오드(Z1), 제 1 단자(P1)와 접지선(G) 사이에 연결된 제 3 커패시터(C3), 제 1 단자(P1)와 접지선(G) 사이에 연결된 제 3 저항(R3), 및 제 1 단자(P1)와 접지선(G) 사이에 연결된 제 4 다이오드(D4)를 포함할 수 있다. 실시 예에 있어서, 접지선(G)은 접지단(GND)에 연결될 수 있다.

한편, 본 발명은 IGBT 소자의 고장 여부를 판별하기 위하여 전류 변환기(Current Transformer; CT)를 이용할 수 있다.

도 22는 본 발명의 실시 예에 따른 전류 변환기를 이용한 서지 보호 장치(600)를 예시적으로 보여주는 도면이다. 도 22를 참조하면, 서지 보호 장치(600)는 신호 판단부(610) 및 스위칭부(620)를 포함할 수 있다.

신호 판단부(610)는, 전력 트랜지스터(IGBT)의 게이트와 접지단(GND) 사이에 연결된 제 2 커패시터(C2), 전력 트랜지스터(IGBT)의 게이트와 접지단(GND) 사이에 연결된 제 2 저항(R2), 접지단(GND)와 전력 트랜지스터(IGBT)의 게이트 사이에 연결된 제너 다이오드(Z1), 전력선(PL)에 연결된 제 3 커패시터(C3), 제 3 커패시터(C3)에 연결된 일단을 갖는 제 3 저항(R3), 제 3 저항(R3)의 타단과 전력 트랜지스터(IGBT)의 게이트 사이에 연결된 제 3 다이오드(D3)를 포함할 수 있다.

스위칭부(620)는, 전력 트랜지스터(IGBT), 제 1 단자(P1)와 제 1 노드(N1) 사이에 연결된 제 1 다이오드(D1), 전력선(PL)에 연결된 제 2 다이오드(D2), 제 2 다이오드(D2)와 제 1 노드(N1) 사이에 연결된 퓨즈(F1), 및 제 1 단자(P1)와 접지단(GND) 사이에 연결된 전류 변환기(CT)를 포함할 수 있다.

도 23은 본 발명의 다른 실시 예에 따른 전류 변환기를 이용한 서지 보호 장치(700)를 예시적으로 보여주는 도면이다. 도 23을 참조하면, 서지 보호 장치(700)는, 서지 보호 장치(700)는 신호 판단부(710) 및 스위칭부(720)를 포함할 수 있다.

신호 판단부(710)는, 전력 트랜지스터(IGBT)의 게이트와 접지단(GND) 사이에 연결된 제 2 커패시터(C2), 전력 트랜지스터(IGBT)의 게이트와 접지단(GND) 사이에 연결된 제 2 저항(R2), 접지단(GND)와 전력 트랜지스터(IGBT)의 게이트 사이에 연결된 제너 다이오드(Z1), 제 1 노드(N1)에 연결된 제 3 커패시터(C3), 제 3 커패시터(C3)에 연결된 일단을 갖는 제 3 저항(R3), 제 3 저항(R3)의 타단과 전력 트랜지스터(IGBT)의 게이트 사이에 연결된 제 3 다이오드(D3)를 포함할 수 있다.

스위칭부(720)는, 전력 트랜지스터(IGBT), 제 1 단자(P1)와 제 1 노드(N1) 사이에 연결된 제 1 다이오드(D1), 전력선(PL)에 연결된 제 2 다이오드(D2), 제 2 다이오드(D2)와 제 1 노드(N1) 사이에 연결된 퓨즈(F1), 및 제 1 단자(P1)와 접지단(GND) 사이에 연결된 전류 변환기(CT)를 포함할 수 있다.

도 24는 60Hz 220VAC 전원를 인가할 경우 전력 변환기(CT)에서 검출한 결과를 예시적으로 보여주는 도면이다. 도 24를 참조하면, IGBT가 정상인 경우(실선), 60Hz 주기적인 신호가 검출될 수 있다. 따라서 P1 신호의 평균값을 구하거나 60Hz 성분을 계산하면, IGBT의 정상 여부가 판별될 수 있다. IGBT가 고장인 경우(점선), 전류가 0이다.

한편, 도 15, 도 16, 도 22, 도 23은 단상 전력선뿐만 아니라 3상 4선 전력선에도 적용이 가능하다. 본 발명의 실시 예에 따른 서지 보호 장치는 3상 전력선인 경우에도 유사한 구조로 구현될 수 있다. 본 발명의 실시 예에 따른 서지 보호 장치는 전력선에 유기되는 서지 혹은 과도전압/전류를 보다 효과적으로 저감할 수 있다.

한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.

100, 100a, 100b, 200, 300, 400, 500, 600, 700: 서지 보호 장치
110, 210, 310, 610, 710: 신호 판단부
120, 220, 320, 620, 720: 스위칭부
130: LC 필터

Claims (20)

1. 전력선과 접지단 사이에 연결되는 스위칭부; 및
   상기 전력선과 제 1 단자 사이에 연결되고, 상기 전력선의 서지(SURGE)를 감지하여 제어 신호를 발생하는 신호 판단부를 포함하고,
   상기 스위칭부는, 상기 전력선을 상기 접지단에 전기적으로 연결하기 위하여 상기 제어 신호에 응답하여 제 1 노드를 상기 제 1 단자에 연결시키는 전력 트랜지스터를 포함하고,
   상기 제 1 단자는 상기 전력 트랜지스터의 불량 혹은 손상을 감지하기 위한 단자이고,
   상기 스위칭부는,
   상기 제 1 노드에 연결된 퓨즈;
   상기 전력선과 상기 퓨즈 사이에 연결된 제 1 다이오드;
   상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 2 다이오드;
   상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 커패시터;
   상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 저항; 및
   상기 제 1 단자와 상기 접지단 사이에 연결된 제 4 다이오드를 포함하고,
   상기 제 1 노드는 상기 전력 트랜지스터의 콜렉터에 상응하고,
   상기 제 1 단자는 상기 전력 트랜지스터의 이미터에 연결되는 것을 특징으로 하는 서지 보호 장치.
2. 삭제
3. 제 1 항에 있어서,
   상기 전력 트랜지스터는, IGBT(Insulated Gate Bipolar Transistor; IGBT), BJT(Bipolar Junction Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 사이리스터(Thyristor), 및 SiC(Silicon Carbide) 트랜지스터 중 어느 하나로 구현되는 것을 특징으로 하는 서지 보호 장치.
4. 삭제
5. 제 1 항에 있어서,
   상기 신호 판단부는,
   상기 전력선에 연결된 제 1 커패시터;
   상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터;
   상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항;
   상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항; 및
   상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트에 연결된 제 3 다이오드를 포함하는 서지 보호 장치.
6. 제 5 항에 있어서,
   상기 신호 판단부는,
   상기 제 1 단자와 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 더 포함하는 서지 보호 장치.
7. 제 1 항에 있어서,
   상기 전력선에 연결된 인덕터; 및
   상기 인덕터와 상기 접지단 사이에 연결된 커패시터를 더 포함하는 서지 보호 장치.
8. 제 1 항에 있어서,
   상기 전력선에 연결된 입력 인덕터; 및
   상기 입력 인덕터와 상기 접지단 사이에 연결된 MOV(Metal Oxide Varister)를 더 포함하는 서지 보호 장치.
9. 제 1 항에 있어서,
   상기 스위칭부는, 상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 1 다이오드; 상기 전력선에 연결된 제 2 다이오드; 상기 제 2 다이오드와 상기 제 1 노드 사이에 연결된 퓨즈; 및 상기 제 1 단자와 접지단 사이에 연결된 전류 변환기를 포함하고,
   상기 신호 판단부는, 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 저항; 제 3 저항; 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 커패시터; 상기 전력선과 상기 제 3 저항의 일단에 연결된 제 3 커패시터; 및 상기 제 3 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드를 포함하는 서지 보호 장치.
10. 전력선과 접지단 사이에 연결되는 스위칭부; 및
    제 1 노드와 제 1 단자 사이에 연결되고, 상기 제 1 노드의 서지(SURGE)를 감지하여 제어 신호를 발생하는 신호 판단부를 포함하고,
    상기 스위칭부는, 상기 전력선을 상기 접지단에 전기적으로 연결하기 위하여 상기 제어 신호에 응답하여 상기 제 1 노드와 상기 제 1 단자를 연결시키는 전력 트랜지스터를 포함하고,
    상기 제 1 단자는 상기 전력 트랜지스터의 불량 혹은 손상을 감지하기 위한 단자이고,
    상기 스위칭부는, 상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 1 다이오드; 상기 전력선에 연결된 제 2 다이오드; 상기 제 2 다이오드와 상기 제 1 노드 사이에 연결된 퓨즈; 및 상기 제 1 단자와 접지단 사이에 연결된 전류 변환기를 포함하고,
    상기 신호 판단부는, 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 저항; 제 3 저항; 상기 전력 트랜지스터의 게이트와 상기 접지단 사이에 연결된 제 2 커패시터; 상기 제 1 노드와 상기 제 3 저항의 일단에 연결된 제 3 커패시터; 및 상기 제 3 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드를 포함하고,
    상기 제 1 노드는 상기 전력 트랜지스터의 콜렉터에 상응하고,
    상기 제 1 단자는 상기 전력 트랜지스터의 이미터에 연결되는 것을 특징으로 하는 서지 보호 장치.
11. 제 10 항에 있어서,
    상기 스위칭부는,
    상기 전력선에 연결된 제 1 다이오드;
    상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 2 다이오드;
    상기 제 1 다이오드와 상기 제 1 노드 사이에 연결된 퓨즈;
    상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 커패시터;
    상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 저항; 및
    상기 제 1 단자와 상기 접지단 사이에 연결된 제 4 다이오드를 포함하는 서지 보호 장치.
12. 제 11 항에 있어서,
    상기 신호 판단부는,
    상기 제 1 노드에 연결된 제 1 커패시터;
    상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터;
    상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항;
    상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항;
    상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드; 및
    상기 접지단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 포함하는 서지 보호 장치.
13. 제 10 항에 있어서,
    상기 전력선에 연결된 인덕터; 및
    상기 인덕터와 상기 접지단 사이에 연결된 커패시터를 더 포함하는 서지 보호 장치.
14. 제 13 항에 있어서,
    상기 전력선에 연결된 입력 인덕터; 및
    상기 입력 인덕터와 상기 접지단 사이에 연결된 MOV(Metal Oxide Varister)를 더 포함하는 서지 보호 장치
15. 삭제
16. 제 1 전력선과 제 2 전력선에 공유되는 스위칭부; 및
    상기 제 1 전력선 혹은 상기 제 2 전력선의 서지(SURGE)를 감지하여 제어 신호를 발생하는 신호 판단부를 포함하고,
    상기 스위칭부는, 상기 제 1 전력선 및 상기 제 2 전력선을 접지단에 전기적으로 연결하기 위하여 상기 제어 신호에 응답하여 턴온되는 전력 트랜지스터를 포함하고,
    상기 스위칭부는,
    제 1 노드와 제 2 노드 사이에 연결된 퓨즈;
    상기 제 1 전력선과 상기 제 2 노드 사이에 연결된 제 1 다이오드;
    상기 제 1 단자와 상기 제 1 노드 사이에 연결된 제 2 다이오드;
    상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 커패시터;
    상기 제 1 단자와 상기 접지단 사이에 연결된 제 3 저항; 및
    상기 제 1 단자와 상기 접지단 사이에 연결된 제 4 다이오드;
    상기 제 2 전력선과 상기 제 2 노드 사이에 연결된 제 5 다이오드 를 포함하고,
    상기 제 1 노드는 상기 전력 트랜지스터의 콜렉터에 상응하고,
    상기 제 2 노드는 상기 퓨즈, 상기 제 1 전력선 및 상기 제 2 전력선이 연결되는 노드에 상응하고,
    상기 제 1 단자는 상기 전력 트랜지스터의 이미터에 연결되는 것을 특징으로 하는 서지 보호 장치.
17. 제 16 항에 있어서,
    상기 전력 트랜지스터는 상기 제어 신호에 응답하여 제 1 노드를 제 1 단자에 연결시키는 것을 특징으로 하는 서지 보호 장치.
18. 삭제
19. 제 17 항에 있어서,
    상기 신호 판단부는,
    상기 제 1 전력선에 연결된 제 1 커패시터;
    상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터;
    상기 제 2 전력선에 연결된 제 4 커패시터;
    상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항;
    상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항;
    상기 제 4 커패시터에 연결된 일단과 상기 제 1 저항의 타단에 연결된 타단을 갖는 제 4 저항;
    상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드; 및
    상기 제 1 단자와 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 포함하는 서지 보호 장치.
20. 제 17 항에 있어서,
    상기 신호 판단부는,
    상기 제 1 노드에 연결된 제 1 커패시터;
    상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 커패시터;
    상기 제 1 커패시터에 연결된 일단을 갖는 제 1 저항;
    상기 전력 트랜지스터의 게이트와 상기 제 1 단자 사이에 연결된 제 2 저항;
    상기 제 1 저항의 타단과 상기 전력 트랜지스터의 게이트 사이에 연결된 제 3 다이오드; 및
    상기 제 1 단자와 상기 전력 트랜지스터의 게이트 사이에 연결된 제너 다이오드를 포함하는 서지 보호 장치.

Images