JP2007336682A - 過電圧保護回路並びに過電圧保護およびノイズ抑制回路 - Google Patents
過電圧保護回路並びに過電圧保護およびノイズ抑制回路 Download PDFInfo
- Publication number
- JP2007336682A JP2007336682A JP2006165264A JP2006165264A JP2007336682A JP 2007336682 A JP2007336682 A JP 2007336682A JP 2006165264 A JP2006165264 A JP 2006165264A JP 2006165264 A JP2006165264 A JP 2006165264A JP 2007336682 A JP2007336682 A JP 2007336682A
- Authority
- JP
- Japan
- Prior art keywords
- line
- overvoltage
- potential
- noise
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】コモンモードチョークコイルの磁気飽和を防止し通過しコモンモード過電圧を確実に抑制する過電圧保護回路を提供する。
【解決手段】コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、入力交流電源の一方の相である第1線路に挿入された第1のコイルと、第1のコイルに磁気結合するとともに入力交流電源の他方の相である第2線路に挿入された第2のコイルとを具備するコモンモードチョークコイルと、コモンモードチョークコイルの第1のコイルと直列接続され第1線路に挿入されたノーマルモードチョークコイルと、を備え、外部の負荷に電源を供給しているとき、ノーマルモードチョークコイルが過電流を抑制することによりコモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、外部の負荷へのコモンモード過電圧の通過を抑止する。
【選択図】図1
【解決手段】コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、入力交流電源の一方の相である第1線路に挿入された第1のコイルと、第1のコイルに磁気結合するとともに入力交流電源の他方の相である第2線路に挿入された第2のコイルとを具備するコモンモードチョークコイルと、コモンモードチョークコイルの第1のコイルと直列接続され第1線路に挿入されたノーマルモードチョークコイルと、を備え、外部の負荷に電源を供給しているとき、ノーマルモードチョークコイルが過電流を抑制することによりコモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、外部の負荷へのコモンモード過電圧の通過を抑止する。
【選択図】図1
Description
本発明は、過電圧過電流保護回路に関し、特に、負荷電流を即時に遮断することなく過電圧及び/またはノイズに対応可能な過電圧過電流保護回路に関する。
雷などによる過電圧が入力されると負荷等の機器を損傷するため、一般的に、アレスタなどを用いた避雷器によって機器の損傷を防止したり、トライアックやバリスタなどを併用することにより、機器の損傷防止を図っている。
過電圧あるいはノイズには、入力交流電源の2線路に対し電位差をもって印加されるノーマルモードと、同電位で印加されるコモンモードがある。これらの電位は大地に対する電位である。コモンモードノイズの除去には、コモンモードチョークコイルがよく用いられている。コモンモードチョークコイルはノーマルモードノイズに対してはリアクタンスを生じないため、ノーマルモードノイズは通過する。
特許文献1には、コモンモードノイズとノーマルモードノイズの双方を1つのチョークコイルで除去しようとする技術が開示されている。特許文献1のチョークコイルでは、一般的なリング状のコアではなく棒状のコアの中央部と両端部にフランジを設けたコアを用い、フランジ間の2つの区画に第1と第2の巻線をそれぞれ巻装している。そして、第1と第2の巻線にコモンモードノイズの電流が流れたときには棒状コア全体を通る磁束が形成されリアクタンスを生じることによりコモンモードノイズを除去し、第1と第2の巻線にノーマルモードノイズの電流が流れたときには各巻線それぞれを通る磁束が形成されリアクタンスを生じることによりノーマルモードノイズを除去する、とされている。
特開平11−238636号公報
しかしながら、特許文献1のチョークコイルでは、コモンモードノイズによる電流が流れたときに中央フランジ部分では磁束が打ち消される構造であるため、この部分における漏れ磁束により磁気飽和を生じやすいという問題がある。磁気飽和が生じるとコモンモードノイズは通過してしまうこととなり、本来のコモンモードノイズ除去機能が失われる。
このように、コモンモードチョークコイルにおいてノーマルモード電流が流れるとき、2つの巻線の磁束同士が互いに打ち消し合う構造を有している場合、漏れ磁束によって磁気飽和を発生し易い。例えば、一般的なリング状のコモンモードチョークコイルにおいては、各巻線にノーマルモードの電流が流れたときに磁束が打ち消し合い、その漏れ磁束により磁気飽和を生じる可能性がある。さらに、大電流であるほど磁気飽和を生じる可能性が高いことはいうまでもない。
以上の現状に鑑み本発明は、過電圧保護回路において、コモンモードチョークコイルの磁気飽和を防止してコモンモード過電圧(ノイズ含む)を確実に除去できるようにするとともに、通過したノーマルモード過電圧(ノイズ含む)を抑制でき、さらに線路間に生じたノイズも抑制できることを目的とする。
上記の目的を達成するべく本発明は以下の構成を提供する。
(1)請求項1に係る過電圧保護回路は、(a)コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、
(b)入力交流電源の一方の相である第1線路に挿入された第1のコイルと、該第1のコイルに磁気結合するとともに該入力交流電源の他方の相である第2線路に挿入された第2のコイルとを具備するコモンモードチョークコイルと、
(c)前記コモンモードチョークコイルの前記第1のコイルと直列接続され前記第1線路に挿入されたノーマルモードチョークコイルと、を備え、
(d)前記外部の負荷に電源を供給しているとき、前記ノーマルモードチョークコイルが過電流を抑制することにより前記コモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、該外部の負荷への該コモンモード過電圧の通過を抑止することを特徴とする。
(2)請求項2に係る過電圧保護回路は、(a)入力交流電源の電圧が第1のアノード・カソード接続端と第2のアノード・カソード接続端間に印加されるダイオードブリッジと、
(b)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間の過電圧を検出するべく前記ダイオードブリッジのアノード・アノード接続端とカソード・カソード接続端間の線路に挿入されたツェナーダイオードと、
(c)前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続され前記ツェナーダイオードの導通により順バイアスされる制御端を具備するスイッチング素子と、を備え、
(d)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間に過電圧が印加されることにより前記ツェナーダイオードが導通したとき、前記スイッチング素子がオンし、該第1のアノード・カソード接続端と該第2のアノード・カソード接続端間に該スイッチング素子を経て電流が流れることにより該過電圧が前記ツェナーダイオードのツェナー電圧に抑制されることを特徴とする。
(3)請求項3に係る過電圧保護回路は、請求項2において、(a)前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続された容量素子をさらに備え、
(b)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間に過電圧が印加されたとき前記容量素子に電流が流れることにより該過電圧が抑制されることを特徴とする。
(4)請求項4に係る過電圧保護及びノイズ抑制回路は、(a)入力交流電源の一方の相である第1線路上に正極端が接続された第1整流素子と、該第1線路上に負極端が接続された第2整流素子と、
(b)前記入力交流電源の他方の相である第2線路上に一端が接続され前記第1整流素子の負極端に他端が接続された第1容量素子と、該第2線路上に一端が接続され前記第2整流素子の正極端に他端が接続された第2容量素子と、
(c)前記第1線路上に一端が接続され前記第1整流素子と前記第1容量素子との接続点に他端が接続された制御端を有する第1スイッチング素子と、該第1線路上に一端が接続され前記第2整流素子と前記第2容量素子との接続点に他端が接続された制御端を有する第2スイッチング素子と、
(d)前記第1線路と前記第2線路間に発生するノイズを除去し、前記第1および第2スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
(e)前記第1整流素子に順方向となる過電圧が印加されたとき、該第1整流素子および前記第1容量素子を通して電流が流れることにより該過電圧を抑制し、
(f)前記第2整流素子に順方向となる過電圧が印加されたとき、該第2整流素子および前記第2容量素子を通して電流が流れることにより該過電圧を抑制し、
(g)前記第2線路の電位に対する前記第1線路の電位が低下する方向のノイズが発生したとき、前記第1スイッチング素子の制御端が順バイアスされることにより該第1スイッチング素子がオンし前記第1容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去し、
(h)前記第2線路の電位に対する前記第1線路の電位が上昇する方向のノイズが発生したとき、前記第2スイッチング素子の制御端が順バイアスされることにより該第2スイッチング素子がオンし前記第2容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去することを特徴とする。
(5)請求項5に係る過電圧保護およびノイズ抑制回路は、請求項4において、前記ローパスフィルタが、前記第1線路と前記第1および第2スイッチング素子の各制御端間に接続された抵抗素子と、該抵抗素子と該各制御端との接続点と前記第2線路間に接続された第3容量素子とを備えたことを特徴とする。
(6)請求項6に係る過電圧保護およびノイズ抑制回路は、請求項4において、前記ローパスフィルタが、前記第1線路と前記第1および第2スイッチング素子の各制御端間に直列逆接続された定電流素子と、該定電流素子と該各制御端との接続点と前記第2線路間に接続された第3容量素子とを備えたことを特徴とする。
(7)請求項7に係る過電圧保護およびノイズ抑制回路は、(a)入力交流電源の一方の相である第1線路上に正極端が接続された第1整流素子と、該第1線路上に負極端が接続された第2整流素子と、
(b)前記入力交流電源の他方の相である第2線路上に一端が接続され前記第1整流素子の負極端に他端が接続された第1容量素子と、該第2線路上に一端が接続され前記第2整流素子の正極端に他端が接続された第2容量素子と、
(c)前記第1線路上に一端が接続され前記第1整流素子と前記第1容量素子との接続点に他端が接続された制御端を有する第1スイッチング素子と、該第1線路上に一端が接続され前記第2整流素子と前記第2容量素子との接続点に他端が接続された制御端を有する第2スイッチング素子と、
(d)前記第1線路と前記第2線路間の負荷側に発生するノイズを除去し、前記第1および第2スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
(e)前記第1整流素子に順方向となる過電圧が印加されたとき、該第1整流素子および前記第1容量素子を通して電流が流れることにより該過電圧を抑制し、
(f)前記第2整流素子に順方向となる過電圧が印加されたとき、該第2整流素子および前記第2容量素子を通して電流が流れることにより該過電圧を抑制し、
(g)負荷側における前記第2線路の電位に対する前記第1線路の電位が低下する方向のノイズが発生したとき、前記第1スイッチング素子の制御端が順バイアスされることにより該第1スイッチング素子がオンし前記第1容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去し、
(h)負荷側における前記第2線路の電位に対する前記第1線路の電位が上昇する方向のノイズが発生したとき、前記第2スイッチング素子の制御端が順バイアスされることにより該第2スイッチング素子がオンし前記第2容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去することを特徴とする。
(8)請求項8に係る過電圧保護およびノイズ抑制回路は、請求項7において、前記ローパスフィルタが、前記第1及び第2整流素子並びに前記第1および第2スイッチング素子の前記第1線路上の接続点より入力側にて該第1線路に挿入された誘導素子と、該誘導素子の入力端と前記第2線路間に接続された第3容量素子とを備え、該誘導素子の入力端が該第1および第2スイッチング素子の各制御端に接続されることを特徴とする。
(9)請求項9に係るローパスフィルタは、それぞれの一端が直列逆接続された定電流素子の第1の他端が第1の入力端を構成し、該定電流素子の第2の他端と容量素子の一端との接続点が第1の出力端を構成し、該容量素子の他端が、第2の入力端および第2の出力端を構成することを特徴とする。
(1)請求項1に係る過電圧保護回路は、(a)コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、
(b)入力交流電源の一方の相である第1線路に挿入された第1のコイルと、該第1のコイルに磁気結合するとともに該入力交流電源の他方の相である第2線路に挿入された第2のコイルとを具備するコモンモードチョークコイルと、
(c)前記コモンモードチョークコイルの前記第1のコイルと直列接続され前記第1線路に挿入されたノーマルモードチョークコイルと、を備え、
(d)前記外部の負荷に電源を供給しているとき、前記ノーマルモードチョークコイルが過電流を抑制することにより前記コモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、該外部の負荷への該コモンモード過電圧の通過を抑止することを特徴とする。
(2)請求項2に係る過電圧保護回路は、(a)入力交流電源の電圧が第1のアノード・カソード接続端と第2のアノード・カソード接続端間に印加されるダイオードブリッジと、
(b)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間の過電圧を検出するべく前記ダイオードブリッジのアノード・アノード接続端とカソード・カソード接続端間の線路に挿入されたツェナーダイオードと、
(c)前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続され前記ツェナーダイオードの導通により順バイアスされる制御端を具備するスイッチング素子と、を備え、
(d)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間に過電圧が印加されることにより前記ツェナーダイオードが導通したとき、前記スイッチング素子がオンし、該第1のアノード・カソード接続端と該第2のアノード・カソード接続端間に該スイッチング素子を経て電流が流れることにより該過電圧が前記ツェナーダイオードのツェナー電圧に抑制されることを特徴とする。
(3)請求項3に係る過電圧保護回路は、請求項2において、(a)前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続された容量素子をさらに備え、
(b)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間に過電圧が印加されたとき前記容量素子に電流が流れることにより該過電圧が抑制されることを特徴とする。
(4)請求項4に係る過電圧保護及びノイズ抑制回路は、(a)入力交流電源の一方の相である第1線路上に正極端が接続された第1整流素子と、該第1線路上に負極端が接続された第2整流素子と、
(b)前記入力交流電源の他方の相である第2線路上に一端が接続され前記第1整流素子の負極端に他端が接続された第1容量素子と、該第2線路上に一端が接続され前記第2整流素子の正極端に他端が接続された第2容量素子と、
(c)前記第1線路上に一端が接続され前記第1整流素子と前記第1容量素子との接続点に他端が接続された制御端を有する第1スイッチング素子と、該第1線路上に一端が接続され前記第2整流素子と前記第2容量素子との接続点に他端が接続された制御端を有する第2スイッチング素子と、
(d)前記第1線路と前記第2線路間に発生するノイズを除去し、前記第1および第2スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
(e)前記第1整流素子に順方向となる過電圧が印加されたとき、該第1整流素子および前記第1容量素子を通して電流が流れることにより該過電圧を抑制し、
(f)前記第2整流素子に順方向となる過電圧が印加されたとき、該第2整流素子および前記第2容量素子を通して電流が流れることにより該過電圧を抑制し、
(g)前記第2線路の電位に対する前記第1線路の電位が低下する方向のノイズが発生したとき、前記第1スイッチング素子の制御端が順バイアスされることにより該第1スイッチング素子がオンし前記第1容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去し、
(h)前記第2線路の電位に対する前記第1線路の電位が上昇する方向のノイズが発生したとき、前記第2スイッチング素子の制御端が順バイアスされることにより該第2スイッチング素子がオンし前記第2容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去することを特徴とする。
(5)請求項5に係る過電圧保護およびノイズ抑制回路は、請求項4において、前記ローパスフィルタが、前記第1線路と前記第1および第2スイッチング素子の各制御端間に接続された抵抗素子と、該抵抗素子と該各制御端との接続点と前記第2線路間に接続された第3容量素子とを備えたことを特徴とする。
(6)請求項6に係る過電圧保護およびノイズ抑制回路は、請求項4において、前記ローパスフィルタが、前記第1線路と前記第1および第2スイッチング素子の各制御端間に直列逆接続された定電流素子と、該定電流素子と該各制御端との接続点と前記第2線路間に接続された第3容量素子とを備えたことを特徴とする。
(7)請求項7に係る過電圧保護およびノイズ抑制回路は、(a)入力交流電源の一方の相である第1線路上に正極端が接続された第1整流素子と、該第1線路上に負極端が接続された第2整流素子と、
(b)前記入力交流電源の他方の相である第2線路上に一端が接続され前記第1整流素子の負極端に他端が接続された第1容量素子と、該第2線路上に一端が接続され前記第2整流素子の正極端に他端が接続された第2容量素子と、
(c)前記第1線路上に一端が接続され前記第1整流素子と前記第1容量素子との接続点に他端が接続された制御端を有する第1スイッチング素子と、該第1線路上に一端が接続され前記第2整流素子と前記第2容量素子との接続点に他端が接続された制御端を有する第2スイッチング素子と、
(d)前記第1線路と前記第2線路間の負荷側に発生するノイズを除去し、前記第1および第2スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
(e)前記第1整流素子に順方向となる過電圧が印加されたとき、該第1整流素子および前記第1容量素子を通して電流が流れることにより該過電圧を抑制し、
(f)前記第2整流素子に順方向となる過電圧が印加されたとき、該第2整流素子および前記第2容量素子を通して電流が流れることにより該過電圧を抑制し、
(g)負荷側における前記第2線路の電位に対する前記第1線路の電位が低下する方向のノイズが発生したとき、前記第1スイッチング素子の制御端が順バイアスされることにより該第1スイッチング素子がオンし前記第1容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去し、
(h)負荷側における前記第2線路の電位に対する前記第1線路の電位が上昇する方向のノイズが発生したとき、前記第2スイッチング素子の制御端が順バイアスされることにより該第2スイッチング素子がオンし前記第2容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去することを特徴とする。
(8)請求項8に係る過電圧保護およびノイズ抑制回路は、請求項7において、前記ローパスフィルタが、前記第1及び第2整流素子並びに前記第1および第2スイッチング素子の前記第1線路上の接続点より入力側にて該第1線路に挿入された誘導素子と、該誘導素子の入力端と前記第2線路間に接続された第3容量素子とを備え、該誘導素子の入力端が該第1および第2スイッチング素子の各制御端に接続されることを特徴とする。
(9)請求項9に係るローパスフィルタは、それぞれの一端が直列逆接続された定電流素子の第1の他端が第1の入力端を構成し、該定電流素子の第2の他端と容量素子の一端との接続点が第1の出力端を構成し、該容量素子の他端が、第2の入力端および第2の出力端を構成することを特徴とする。
(A)請求項1に係る過電圧保護回路は、コモンモードチョークコイルを前段入力として備えている。このコモンモードチョークコイルは、入力交流電源の第1線路に第1のコイルを、第2線路に第2のコイルを挿入されている。さらに第1のコイルと直列接続したノーマルモードチョークコイルを備えている。
コモンモードチョークコイルは、通常、ノーマルモードの電流を通過させるが、ノーマルモードの電流により第1のコイルと第2のコイルに生じる磁束は互いに打ち消し合う向きである。従って、これにより生じた漏れ磁束によりコモンモードチョークコイルが磁気飽和を起こす可能性がある。特に、ノーマルモードの過電流が流れた場合はその可能性が高くなる。コモンモードチョークコイルが磁気飽和を起こすと、本来のコモンモード除去機能が失われ、コモンモード過電圧(コモンモードノイズも含む)が後段へ通過してしまう。
本回路によれば、ノーマルモードの過電流が流れた場合には、第1のコイルに直列接続されたノーマルモードチョークコイルがこの過電流を抑制する。これによりコモンモードチョークコイルの磁気飽和は回避される。その結果、コモンモード過電圧の印加に対してはコモンモードチョークコイルが働いてこれを抑止し、後段すなわち負荷へ通過させ難くする。このように、コモンモードチョークコイルとノーマルモードチョークコイルとの組み合わせによってこそ初めて、このような効果が発生する。
なお、本発明における過電圧は、例えば落雷のときのサージ電圧を想定しており、このような過電圧を抑制することにより、結果的にそれによる過電流も抑制することができる。
(B)請求項2に係る過電圧保護回路は、入力交流電源の電圧が第1のアノード・カソード接続端と第2のアノード・カソード接続端間に印加されるダイオードブリッジを備えている。そして、第1と第2のアノード・カソード接続端間の過電圧を検出するためのツェナーダイオードをアノード・アノード接続端とカソード・カソード接続端間の線路に挿入し、さらにアノード・アノード接続端とカソード・カソード接続端に一端と他端がそれぞれ接続されツェナーダイオードの導通により順バイアスされる制御端を具備するスイッチング素子を備えている。
本回路によれば、第1と第2のアノード・カソード接続端に過電圧が印加され、ツェナー電圧を超えるとツェナーダイオードが導通する。なお、この過電圧は正極性の場合と負極性の場合があるが、ダイオードブリッジを構成していることからいずれの極性の場合もツェナーダイオードには同じ向きに電圧が印加されることとなる。ツェナーダイオードの導通によりスイッチング素子がオンすると、スイッチング素子の電流路が導通する。これにより、第1と第2のアノード・カソード接続端間にスイッチング素子の電流を経て電流が流れる。この結果、過電圧はツェナー電圧に抑制される。
(C)請求項3に係る過電圧保護回路は、請求項2の回路において、アノード・アノード接続端とカソード・カソード接続端間に接続された容量素子をさらに備えている。
本回路によれば、第1と第2のアノード・カソード接続端間に過電圧が印加されたとき、その過電圧がツェナー電圧未満のときにはツェナーダイオードは導通しないが、容量素子には過電圧が印加されることにより電流が流れる。これにより過電圧が吸収される。従って、容量素子の通常時の充電電圧とツェナー電圧までの範囲の過電圧を抑制することができる。なお、ダイオードブリッジを構成していることから、いずれの極性の過電圧の場合も、容量素子には同じ向きに電圧が印加されることとなる。
(D)請求項4または請求項7に係る過電圧保護およびノイズ抑制回路は、入力交流電源の第1線路上に正極端が接続された第1整流素子と、この第1線路上に負極端が接続された第2整流素子とを備えている。そして、第2線路上と第1整流素子の負極端間に接続された第1容量素子と、第2線路上と第2整流素子の正極端間に接続された第2容量素子とを備えている。さらに、第1線路上に一端が接続され第1整流素子と第1容量素子との接続点に他端が接続された制御端を有する第1スイッチング素子と、第1線路上に一端が接続され第2整流素子と第2容量素子との接続点に他端が接続された制御端を有する第2スイッチング素子とを備えている。またさらに、第1線路と第2線路間に発生するノイズ(請求項7では、特に負荷側のノイズ)を除去し、第1および第2スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタを備えている。
本回路によれば、通常時は、入力交流電源の電圧により第1整流素子を通して第1容量素子が所定の電圧値に充電されており、第2整流素子を通して第2容量素子が所定の電圧値に充電されている。そして、第1整流素子に順方向となる過電圧が印加されたときは、第1整流素子および第1容量素子を通して電流が流れることにより、第1容量素子に充電されていた電圧値とほぼ同程度の電圧値にその過電圧を抑制できる。同様に、第2整流素子に順方向となる過電圧が印加されたときは、第2整流素子および第2容量素子を通して電流が流れることにより、第2容量素子に充電されていた電圧値とほぼ同程度の電圧値に過電圧を抑制できる。
また本回路によれば、第2線路に対する第1線路の電位が低下する方向のノイズ(請求項7では、特に負荷側のノイズ)が発生したとき、第1スイッチング素子の制御端が順バイアスされてオンし、第1容量素子から第1スイッチング素子を通り電流が流れることができる。これにより、第1容量素子の電荷を放電して第1線路の電位を補償することによりノイズを除去することができる。同様に、第2線路に対する第1線路の電位が上昇する方向のノイズ(請求項7では、特に負荷側のノイズ)が発生したとき、第2スイッチング素子の制御端が順バイアスされてオンし、第2容量素子から第2スイッチング素子を通り電流が流れることができる。これにより、第2容量素子の電荷を放電して第1線路の電位を補償することによりノイズを除去することができる。
(E)請求項5に係る過電圧保護およびノイズ抑制回路は、請求項4の回路において、ローパスフィルタが、第1線路と第1および第2スイッチング素子の各制御端間に接続された抵抗素子と、この抵抗素子と各制御端との接続点と第2線路間に接続された第3容量素子とを備えている。これにより、第2線路に対する第1線路の電位が低下または上昇するいずれの方向のノイズも、低域通過させることにより除去し、ノイズ除去された電位を第1および第2スイッチング素子の各制御端に印加することができる。
(F)請求項6に係る過電圧保護およびノイズ抑制回路は、請求項4の回路において、ローパスフィルタが、第1線路と第1および第2スイッチング素子の各制御端間に直列逆接続された定電流素子と、この定電流素子と各制御端との接続点と第2線路間に接続された第3容量素子とを備えている。これにより、第2線路に対する第1線路の電位が低下または上昇するいずれの方向のノイズも、低域通過させることにより除去し、ノイズ除去された電位を第1および第2スイッチング素子の各制御端に印加することができる。
定電流素子と組み合わせた容量素子の端子電圧は、ノイズ電圧が大きくなっても定電流素子により容量素子を通る電流が制限されるため、電圧の上昇が抑制される。したがって、抵抗素子と組み合わせた場合より、ノイズカット効果の大きいローパスフィルタを構成できる。容量素子を通る電流は取りも直さず、カットしたい高周波ノイズであるからである。
一方、抵抗素子と容量素子を用いた従来のローパスフィルタでは、本発明の定電流素子と容量素子を用いたローパスフィルタとカットオフ周波数特性は同様であっても、ノイズ電圧の上昇がそのまま容量素子の端子間電圧の上昇に繋がるため、ノイズ減衰効果は本発明のローパスフィルタに劣る。
よって、抵抗素子に替えて定電流素子を用いることにより、ノイズ減衰特性の良いローパスフィルタが実現される。なお、2つの定電流素子を直列逆接続したことにより交流に対応できる。
(G)請求項8に係る過電圧保護およびノイズ抑制回路は、請求項7の回路において、ローパスフィルタが、第1及び第2整流素子並びに前記第1および第2スイッチング素子の第1線路上の接続点より入力側にて第1線路に挿入された誘導素子と、誘導素子の入力端と第2線路間に接続された第3容量素子とを備えており、誘導素子の入力端が第1および第2スイッチング素子の各制御端に接続されている。これにより、負荷側における第2線路に対する第1線路の電位が低下または上昇するいずれの方向のノイズが第1および第2スイッチング素子の各制御端に伝達されにくい。第1および第2スイッチング素子の各制御端に伝達されるのは、ノイズ成分の少ない入力側の電圧に固定された適正なバイアスであり、負荷側のノイズによる電圧変動により第1および第2スイッチング素子が順バイアスされる。
(H)請求項9に係るローパスフィルタは、それぞれの一端が直列逆接続された定電流素子の第1の他端が第1の入力端を構成し、該定電流素子の第2の他端と容量素子の一端との接続点が第1の出力端を構成し、該容量素子の他端が、第2の入力端および第2の出力端を構成する。
定電流素子と容量素子によるローパスフィルタは、前述の通り、抵抗素子と容量素子によるローパスフィルタに比べて、ノイズ電圧の上昇伴うフィルタ出力ノイズ成分電圧がより効果的に抑制される。
(1)過電圧保護回路の第1の実施形態
(1−1)概要
図1は、本発明による過電圧保護回路の第1の実施形態を含む一実施例の回路図である。第1線路は端子1と端子3間の線路であり、第2線路は端子2と端子4間の線路である。入力交流電源(例えば、100V商用電源)からの交流電圧は、第1線路と第2線路間の入力側である端子1と端子2間に印加され、出力側である端子3と端子4から外部の負荷へ出力される。
図1の過電圧保護回路1Aは、入力側から順に、過電圧緩衝部11、過電圧抑制部12、および過電圧短絡部13の各回路を設けている。さらに、第2線路の接地先を選択する接地電位イコライザー部14を設けている。これらの各回路はそれぞれが負荷を過電圧から保護する機能を備えている。
(1−1)概要
図1は、本発明による過電圧保護回路の第1の実施形態を含む一実施例の回路図である。第1線路は端子1と端子3間の線路であり、第2線路は端子2と端子4間の線路である。入力交流電源(例えば、100V商用電源)からの交流電圧は、第1線路と第2線路間の入力側である端子1と端子2間に印加され、出力側である端子3と端子4から外部の負荷へ出力される。
図1の過電圧保護回路1Aは、入力側から順に、過電圧緩衝部11、過電圧抑制部12、および過電圧短絡部13の各回路を設けている。さらに、第2線路の接地先を選択する接地電位イコライザー部14を設けている。これらの各回路はそれぞれが負荷を過電圧から保護する機能を備えている。
(1−2)過電圧緩衝部11の構成
過電圧緩衝部11は、前段入力として配置されたコモンモードチョークコイルCH1を備え、その第1のコイルL1は入力交流電源の一方の相である第1線路に挿入され、第2のコイルL2は入力交流電源の他方の相である第2線路に挿入されている。第1のコイルL1と第2のコイルL2とは磁気結合している。図1では、第1コイルL1の入力端子および出力端子をそれぞれ符号a、bで示し、第2コイルL2の入力端子および出力端子をそれぞれ符号c、dで示している。さらに、コモンモードチョークコイルCH1の第1のコイルL1と直列接続され第1線路に挿入されたノーマルモードチョークコイルCH2を備えている。ノーマルモードチョークコイルCH2は、後述するようにコモンモードチョークコイルCH1の磁気飽和を防止する観点からは、第1線路ではなく第2線路に挿入し、第2のコイルL2に直列接続してもよい。軽微なノイズ除去用ノーマルモードチョークコイルCH3は過電圧抑止の観点からは省略可であるが、挿入されることが好適である。この場合過電圧により、この回路の接地ライン電圧が上昇しないように第2線路に挿入することが重要であり、このときノーマルモードチョークコイルCH2は第1線路に挿入される。このようにノーマルモードチョークコイルCH2とCH3とは互いに異なる線路に挿入し、CH3のインダクタンスはCH2のそれに比べて十分小さくする。このCH3については、後述する図6、図8、図9についても同様である。なお、ノーマルモードチョークコイルCH2は、コモンモードチョークコイルCH1の出力側または入力側のいずれに設けてもよい。
過電圧緩衝部11は、前段入力として配置されたコモンモードチョークコイルCH1を備え、その第1のコイルL1は入力交流電源の一方の相である第1線路に挿入され、第2のコイルL2は入力交流電源の他方の相である第2線路に挿入されている。第1のコイルL1と第2のコイルL2とは磁気結合している。図1では、第1コイルL1の入力端子および出力端子をそれぞれ符号a、bで示し、第2コイルL2の入力端子および出力端子をそれぞれ符号c、dで示している。さらに、コモンモードチョークコイルCH1の第1のコイルL1と直列接続され第1線路に挿入されたノーマルモードチョークコイルCH2を備えている。ノーマルモードチョークコイルCH2は、後述するようにコモンモードチョークコイルCH1の磁気飽和を防止する観点からは、第1線路ではなく第2線路に挿入し、第2のコイルL2に直列接続してもよい。軽微なノイズ除去用ノーマルモードチョークコイルCH3は過電圧抑止の観点からは省略可であるが、挿入されることが好適である。この場合過電圧により、この回路の接地ライン電圧が上昇しないように第2線路に挿入することが重要であり、このときノーマルモードチョークコイルCH2は第1線路に挿入される。このようにノーマルモードチョークコイルCH2とCH3とは互いに異なる線路に挿入し、CH3のインダクタンスはCH2のそれに比べて十分小さくする。このCH3については、後述する図6、図8、図9についても同様である。なお、ノーマルモードチョークコイルCH2は、コモンモードチョークコイルCH1の出力側または入力側のいずれに設けてもよい。
(1−3)過電圧緩衝部11の動作
図2〜図4は、コモンモードチョークコイルCH1とノーマルモードチョークコイルCH2の動作を説明するための模式的な図である。端子1および端子2に印加される電圧は、2種類のモードに分類される。1つは、図2に示すように、端子1と端子2に異なる電位が印加されこれらの間に電位差すなわちノーマルモード電圧ΔVn(端子1が端子2に対して高電位の場合と低電位の場合とがあり得る)が入力される場合である。通常時の入力交流電源の電圧もノーマルモードである。もう1つは、図3に示すように端子1と端子2に同極性の同電位すなわちコモンモード電圧+Vc(−Vcの場合もあり得る)がそれぞれ印加される場合である。
図2〜図4は、コモンモードチョークコイルCH1とノーマルモードチョークコイルCH2の動作を説明するための模式的な図である。端子1および端子2に印加される電圧は、2種類のモードに分類される。1つは、図2に示すように、端子1と端子2に異なる電位が印加されこれらの間に電位差すなわちノーマルモード電圧ΔVn(端子1が端子2に対して高電位の場合と低電位の場合とがあり得る)が入力される場合である。通常時の入力交流電源の電圧もノーマルモードである。もう1つは、図3に示すように端子1と端子2に同極性の同電位すなわちコモンモード電圧+Vc(−Vcの場合もあり得る)がそれぞれ印加される場合である。
落雷による過電圧の場合、これら2つの電圧モードが同時に端子1および端子2に印加されることが想定される。例えば、大地の電位に対して端子1に4kV、端子2に3kVが印加されたときは、ノーマルモード電圧ΔVnは1kV、コモンモード電圧+Vcは3kVとみなすことができる。
図2を参照して、端子1と端子2間にノーマルモード電圧ΔVnが印加された場合のコモンモードチョークコイルCH1の動作を説明する。この動作は、通常時電圧および過電圧のいずれにも共通である。
先ず、電流の観点から説明すると、図2(a)に示すように、第1のコイルL1の端子aと、第2のコイルL2の端子cにノーマルモード電圧ΔVnが印加された場合、第1のコイルL1を端子aから端子bへ流れる電流の磁束と、第2のコイルL2を端子dから端子cへ流れる電流の磁束とが逆方向であるので打ち消し合い、リアクタンスを生じない。この結果、コモンモードチョークコイルCH1は、導線のみの抵抗と同等となり、ノーマルモード電流inはそのままコモンモードチョークコイルCH1を通過し、負荷を流れる。
先ず、電流の観点から説明すると、図2(a)に示すように、第1のコイルL1の端子aと、第2のコイルL2の端子cにノーマルモード電圧ΔVnが印加された場合、第1のコイルL1を端子aから端子bへ流れる電流の磁束と、第2のコイルL2を端子dから端子cへ流れる電流の磁束とが逆方向であるので打ち消し合い、リアクタンスを生じない。この結果、コモンモードチョークコイルCH1は、導線のみの抵抗と同等となり、ノーマルモード電流inはそのままコモンモードチョークコイルCH1を通過し、負荷を流れる。
また、電圧の観点から説明すると、図2(a)(b)に示すように、ノーマルモード電圧ΔVnが印加される場合は、端子aがプラスのとき端子bにマイナスが発生し、コイルL1との相互誘導作用によりコイルL2には端子cがプラス、端子dがマイナスの極性の電圧が発生する一方、コイルL1を通り負荷を通ってコイルL2に印加される電圧は、端子dがプラス、端子cがマイナスとなる極性のため、コイルL2には逆極性同電圧が印加されることとなり、結果的に電圧は相殺され発生しない。これは、コイルL1とコイルL2の相互関係であるから、コイルL1にも同様の現象が発生し、コイルL1にも電圧は発生しない。よって、端子ab間にも端子cd間にも電圧は発生しない。この結果、ノーマルモード電圧ΔVnはそのまま(電圧降下なしで)コモンモードチョークコイルCH1を通過し、負荷に印加される。
次に、図3を参照して、端子1と端子2にコモンモード電圧+Vcが印加された場合のコモンモードチョークコイルCH1の動作を説明する。
先ず、電流の観点から説明すると、図3(a)に示すように、第1のコイルL1の端子aと、第2のコイルL2の端子cにコモンモード電圧+Vcが印加された場合、第1のコイルL1を端子aから端子bへ流れる電流の磁束と、第2のコイルL2を端子cから端子dへ流れる電流の磁束とが同方向であり磁束をよく通すため、リアクタンスを生じる。これによりコモンモード電圧+Vcは抑制され、負荷に伝達され難くなる。この結果、コモンモード電圧+Vcによる電流icも抑制される。
先ず、電流の観点から説明すると、図3(a)に示すように、第1のコイルL1の端子aと、第2のコイルL2の端子cにコモンモード電圧+Vcが印加された場合、第1のコイルL1を端子aから端子bへ流れる電流の磁束と、第2のコイルL2を端子cから端子dへ流れる電流の磁束とが同方向であり磁束をよく通すため、リアクタンスを生じる。これによりコモンモード電圧+Vcは抑制され、負荷に伝達され難くなる。この結果、コモンモード電圧+Vcによる電流icも抑制される。
また、電圧の観点から説明すると、図3(a)(b)に示すように、コモンモード電圧+Vcが印加される場合は、端子aと端子cが同極性の同電位となる。端子aがプラスのとき端子bにマイナスが発生し、コイルL1との相互誘導作用によりコイルL2には端子cがプラス、端子dがマイナスの極性の電圧が発生する一方、この端子cに発生しているプラス電位に対して同極性同電位のプラス電位が端子aと同様に外部から印加されるため、純粋な理論では、この両者電圧が向き合うため電圧が相殺されコイルL2には電流が流れることができない。これは、コイルL1とコイルL2の相互関係であるから、コイルL1にも同様の現象が発生し、コイルL1にも電流は流れることができない。また、端子bと端子dも同電位となる。この結果、コモンモード電圧+Vcは負荷に伝達され難くなる。
さらに、図4を参照して、本発明の電圧緩衝部11におけるコモンモードチョークコイルCH1とノーマルモードチョークコイルCH2の動作を説明する。一般に、コモンモードチョークコイルCH1にノーマルモード電圧ΔVnが印加され、ノーマルモード電圧ΔVnによる電流inが流れているときは、漏れ磁束が発生しやすい。特に、相互誘導結合係数が1未満であるとき、発生しやすい。これは、ノーマルモード電流inにより第1のコイルL1と第2のコイルL2にそれぞれ生じる磁束φが逆方向であるため、非常に磁束が通り難く、漏れ磁束φLが発生しやすい条件となるためである。この漏れ磁束φLによりコア内に磁束が生じ、磁気飽和を起こしやすい。なお、入力交流電源による通常時のノーマルモード電圧ΔVnによる負荷電流供給ついては、磁気飽和に至ることがないよう設計するが、落雷等によりノーマルモード過電圧が印加されそれによるノーマルモード過電流が流れるときは、容易に磁気飽和を起こす。
仮に磁気飽和が起きた場合には、コモンモード電圧+Vcに対し、コモンモードチョークコイルCH1のリアクタンスはほとんど無くなる。すなわちコモンモード電圧+Vcに対して導線としての抵抗のみに近い状態となる。このような状態において、コモンモード過電圧が印加された場合、コモンモード過電圧はコモンモードチョークコイルCH1を通過して外部の負荷に印加される。このように、コモンモードチョークコイルCH1のコアの磁気飽和により、コモンモード過電圧の阻止機能が著しく損なわれることとなる。
そこで、本発明の電圧緩衝部11では、第1のコイルL1と直列に第1線路にノーマルモードチョークコイルCH2を挿入することにより、ノーマルモード過電流inを抑止している。これにより、ノーマルモード過電流がコモンモードチョークコイルCH1を流れることが抑止され、コアの磁気飽和を回避できる。その結果、コモンモード過電圧阻止機能の消失を防止でき、外部の負荷をコモンモード過電圧から保護することができる。通常の商用系統では周波数が低いので、ノーマルモードチョークコイルCH2を通過し、雷のようなパルス状電圧は高周波であるため、ノーマルモードチョークコイルCH2のリアクタンスが非常に大となり、このコイルを通過し難く、このような効果を発揮できる。
(1−4)過電圧抑制部12の構成
再び図1を参照し、過電圧抑制部12の構成を説明する。前述の過電圧緩衝部11によりコモンモード過電圧およびノーマルモード過電圧を抑止する。このとき、コモンモードチョークコイルCH1は磁気飽和していない。過電圧抑制部12は、なおかつ残留して通過する場合のノーマルモード過電圧を抑制するために設けられる。
過電圧抑制部12では、ダイオードD1〜D4から構成されるダイオードブリッジを備えている。ダイオードブリッジの第1のアノード・カソード接続端である点Aは抵抗素子R3を介して第1線路上に接続され、第2のアノード・カソード接続端である点Bは第2線路上に接続される。従って、点Aと点B間に、入力交流電源の電圧が印加されることとなる。点Aと第1線路との間に挿入された抵抗素子R3は電流制限用であり、過電圧抑制部12における第1線路と第2線路間の電流路上の適宜の箇所に挿入すればよい。
再び図1を参照し、過電圧抑制部12の構成を説明する。前述の過電圧緩衝部11によりコモンモード過電圧およびノーマルモード過電圧を抑止する。このとき、コモンモードチョークコイルCH1は磁気飽和していない。過電圧抑制部12は、なおかつ残留して通過する場合のノーマルモード過電圧を抑制するために設けられる。
過電圧抑制部12では、ダイオードD1〜D4から構成されるダイオードブリッジを備えている。ダイオードブリッジの第1のアノード・カソード接続端である点Aは抵抗素子R3を介して第1線路上に接続され、第2のアノード・カソード接続端である点Bは第2線路上に接続される。従って、点Aと点B間に、入力交流電源の電圧が印加されることとなる。点Aと第1線路との間に挿入された抵抗素子R3は電流制限用であり、過電圧抑制部12における第1線路と第2線路間の電流路上の適宜の箇所に挿入すればよい。
さらに、ダイオードブリッジのカソード・カソード接続端である点Cとアノード・アノード接続端である点D間の線路にツェナーダイオードZn1が挿入されている。ツェナーダイオードZn1のアノードは、FETQ1のゲート接続ブリーダ抵抗である抵抗素子R1を介して点Dに接続され、カソードは点Cに接続されている。
またさらに、カソード・カソード接続端である点Cとアノード・アノード接続端である点D間には、スイッチング素子であるnチャネル型FET(Field Effect Transistor)Q1が挿入され、点Cにドレインが点Dにソースが接続され、制御端であるゲートは、ツェナーダイオードZn1のアノードと抵抗素子R1との接続点に接続されている。従って、FETQ1は、ツェナーダイオードZn1のツェナー電圧を超えたときオンし、ツェナー電圧未満のときオフし、オフのとき抵抗素子R1によりゲート容量に蓄積された電荷を放電する。
スイッチング素子は、オフ時にはいずれの方向にも電流が流れず、オン時には点Cから点Dの方向へ電流が流れることができる電流路をもつものであればよい。pチャネル型FETでもよく、バイポーラトランジスタでもよい。
またさらに、カソード・カソード接続端である点Cとアノード・アノード接続端である点D間には、容量素子であるコンデンサC1と抵抗素子R2が互いに並列に接続されている。ダイオードブリッジの整流動作により点Cが高電位、点Dが低電位となるのでコンデンサC1を電解コンデンサとする場合は、その正極端を点Cに接続する。
(1−5)過電圧抑制部12の動作
図1における過電圧抑制部12の動作は、以下の通りである。
第1線路が第2線路に対して高電位となるような過電圧が印加された場合、ダイオードブリッジにおいて点Aが高電位、点Bが低電位となる。このような点Aと点B間の過電圧に対してはダイオードD1およびダイオードD2が順方向となる。ツェナーダイオードZn1には点Aと点B間の電圧の整流電圧が印加されるが、整流電圧がツェナー電圧(例えば200V)以下のときはツェナーダイオードZn1は導通しない。整流電圧がツェナー電圧を超えるとツェナーダイオードZn1が導通し電流が流れる。
図1における過電圧抑制部12の動作は、以下の通りである。
第1線路が第2線路に対して高電位となるような過電圧が印加された場合、ダイオードブリッジにおいて点Aが高電位、点Bが低電位となる。このような点Aと点B間の過電圧に対してはダイオードD1およびダイオードD2が順方向となる。ツェナーダイオードZn1には点Aと点B間の電圧の整流電圧が印加されるが、整流電圧がツェナー電圧(例えば200V)以下のときはツェナーダイオードZn1は導通しない。整流電圧がツェナー電圧を超えるとツェナーダイオードZn1が導通し電流が流れる。
ツェナーダイオードZn1が導通するとFETQ1のゲートを順バイアスし、FETQ1がオンとなる。これにより、点A→ダイオードD1→FETQ1→ダイオードD2→点Bの経路で電流が流れる。この電流が流れることにより点Aと点B間の過電圧はツェナー電圧に抑制される。これは負帰還動作である。
第1線路が第2線路に対して低電位となるような過電圧が印加された場合は、上記と電流方向が逆となるが同様の動作となる。ダイオードブリッジにおいて点Aが低電位、点Bが高電位となり、ダイオードD3およびダイオードD4が順方向となる。上記と同様に、過電圧がツェナー電圧を超えたとき、ツェナーダイオードZn1が導通されることによりFETQ1が順バイアスされオンし、電流が流れる。この場合は、点B→ダイオード3→FETQ1→ダイオードD4→点Aの経路で電流が流れる。この電流が流れることにより点Aと点Bの過電圧はツェナー電圧に抑制される。これは負帰還動作である。
このように、過電圧がツェナー電圧を超えると、ダイオードブリッジの第1のアノード・カソード接続端と第2のアノード・カソード接続端間にスイッチング素子を経て電流が流れることにより過電圧がツェナー電圧に抑制される。
次に、点Cと点D間に接続されたコンデンサC1は、通常時(過電圧のない状態)には入力交流電源により所定の電圧値(入力交流電源が100V商用電源の場合は141V)に充電されている。点Aと点B間に過電圧が印加され、この過電圧の整流電圧がコンデンサC1の充電電圧を超えると、コンデンサC1に電流が流れ、これにより過電圧が抑制される。電流は、過電圧の極性に応じて点Aから点Bへあるいは点Bから点Aに流れるが、いずれの極性であっても点Cと点D間では点Cから点Dへ流れる。
コンデンサC1には、両端間電圧の上昇により充電電流が流れる一方、抵抗素子R2を介して放電もされる。これにより、上昇した両端間電圧が低下する。このコンデンサC1は、点Aと点B間電圧が通常時の電圧を超えてから、ツェナー電圧に到達するまでの過電圧に対応するために設けられている。
(1−6)過電圧短絡部13の構成および動作
図1の過電圧短絡部13は、汎用的な回路である。トライアックTriと一対のツェナーダイオードZn2、Zn3とは、本発明による過電圧抑制部12でも対応できなかった場合に、その過電圧を短絡させることにより作動する。例えば、過電圧抑制部12のFETQ1が破壊されたような場合である。いずれの極性の過電圧においてもツェナーダイオードZn2、Zn3のツェナー電圧を超えた場合、トライアックが導通し過電流が流れ、入力側に挿入されたヒューズFuが溶断される。また、出力側の第1線路と第2線路間に接続されたコンデンサC2も過電圧から負荷を保護する。
図1の過電圧短絡部13は、汎用的な回路である。トライアックTriと一対のツェナーダイオードZn2、Zn3とは、本発明による過電圧抑制部12でも対応できなかった場合に、その過電圧を短絡させることにより作動する。例えば、過電圧抑制部12のFETQ1が破壊されたような場合である。いずれの極性の過電圧においてもツェナーダイオードZn2、Zn3のツェナー電圧を超えた場合、トライアックが導通し過電流が流れ、入力側に挿入されたヒューズFuが溶断される。また、出力側の第1線路と第2線路間に接続されたコンデンサC2も過電圧から負荷を保護する。
(1−7)接地電位イコライザー部14の構成および動作
接地電位イコライザー部14は、線路Nの接地点を切り替え可能な選択スイッチSWを設けている。選択される接地点としては、過電圧保護回路1Aの入力側に接続された分電盤のグランドFG1、過電圧保護回路1Aの格納ケースのグランドFG3、または過電圧保護回路1Aの出力側に接続された通信系回路のグランドFG2がある。これらの接地点は、過電圧保護回路1Aが設置される建物状況等に応じて適宜選択される。
接地電位イコライザー部14は、線路Nの接地点を切り替え可能な選択スイッチSWを設けている。選択される接地点としては、過電圧保護回路1Aの入力側に接続された分電盤のグランドFG1、過電圧保護回路1Aの格納ケースのグランドFG3、または過電圧保護回路1Aの出力側に接続された通信系回路のグランドFG2がある。これらの接地点は、過電圧保護回路1Aが設置される建物状況等に応じて適宜選択される。
接地電位イコライザー部14のバリスタVrsは、負荷側の電位が上昇したとき瞬間的に短絡して接地電位を保持する。容量素子であるコンデンサC3はノイズ対策用である。
(1−8)試験結果
図5は、図1の本発明の過電圧保護回路1Aの試験結果を示している。図5(A)は、従来の汎用的な過電圧保護回路を用いた結果データの波形図であり、図5(B)は本発明の過電圧保護回路1Aを用いた結果データの波形図である。図5(C)は試験回路の構成を概略的に示している。
図5は、図1の本発明の過電圧保護回路1Aの試験結果を示している。図5(A)は、従来の汎用的な過電圧保護回路を用いた結果データの波形図であり、図5(B)は本発明の過電圧保護回路1Aを用いた結果データの波形図である。図5(C)は試験回路の構成を概略的に示している。
図5(C)に示すように、過電圧保護試験回路の端子1と端子2の入力端子間に2kVの電圧を印加し、端子3と端子4の出力端子間の線間電圧V2と、対地間電圧V3と、端子1と端子3間の線路である第1線路を流れるライン電流とを計測している。
図5(A)(B)に示すように、線間電圧V2は、従来回路では尖塔値が1200Vであるのに対し、本発明の過電圧保護回路1Aでは、過電圧抑制部12のツェナーダイオードZn1のツェナー電圧である200Vに抑止されている。
対地間電圧V3は、従来回路では尖塔値が約860Vに対し、本発明の過電圧保護回路1Aでは80V程度である。これは、ノーマルモードチョークコイルCH2による抑止効果である。
ライン電流は、従来回路では、尖塔値が500Aであるのに対し、本発明の過電圧保護回路1Aでは50Aである。これも、ノーマルモードチョークコイルCH2による抑止効果である。
対地間電圧V3は、従来回路では尖塔値が約860Vに対し、本発明の過電圧保護回路1Aでは80V程度である。これは、ノーマルモードチョークコイルCH2による抑止効果である。
ライン電流は、従来回路では、尖塔値が500Aであるのに対し、本発明の過電圧保護回路1Aでは50Aである。これも、ノーマルモードチョークコイルCH2による抑止効果である。
(2)過電圧保護回路の第2の実施形態
(2−1)概要
図6は、本発明による過電圧保護回路の第2の実施形態を含む一実施例の回路図である。入力交流電源(例えば、100V商用電源)からの交流電圧は、端子1と端子2間(第1線路第2線路間の入力側)に印加され、端子3と端子4から外部の負荷へ出力される。
図6の過電圧保護回路1Bは、入力側から順に、過電圧緩衝部11Aおよび過電圧/ノイズ抑制部15の各回路を設けている。その他の部分は、図1の第1の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
(2−1)概要
図6は、本発明による過電圧保護回路の第2の実施形態を含む一実施例の回路図である。入力交流電源(例えば、100V商用電源)からの交流電圧は、端子1と端子2間(第1線路第2線路間の入力側)に印加され、端子3と端子4から外部の負荷へ出力される。
図6の過電圧保護回路1Bは、入力側から順に、過電圧緩衝部11Aおよび過電圧/ノイズ抑制部15の各回路を設けている。その他の部分は、図1の第1の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
(2−2)過電圧緩衝部11Aの構成および動作
図6の過電圧緩衝部11Aは、図1の過電圧緩衝部11とほぼ同様である。過電圧緩衝部11Aは、その出力側に容量素子であるコンデンサCnf1を並列接続している点が相違する。このコンデンサCnf1は、後述する過電圧/ノイズ抑制部15の構成要素を兼ねているが、過電圧緩衝部11Aの構成要素としての機能は、ノーマルモードノイズの吸収である。その他のコモンモードチョークコイルCH1およびノーマルモードチョークコイルCH2の構成および動作は、図1の過電圧緩衝部11と同じである。
図6の過電圧緩衝部11Aは、図1の過電圧緩衝部11とほぼ同様である。過電圧緩衝部11Aは、その出力側に容量素子であるコンデンサCnf1を並列接続している点が相違する。このコンデンサCnf1は、後述する過電圧/ノイズ抑制部15の構成要素を兼ねているが、過電圧緩衝部11Aの構成要素としての機能は、ノーマルモードノイズの吸収である。その他のコモンモードチョークコイルCH1およびノーマルモードチョークコイルCH2の構成および動作は、図1の過電圧緩衝部11と同じである。
(2−4)過電圧/ノイズ抑制部15の構成
図6の過電圧/ノイズ抑制部15は、入力側から印加される過電圧から負荷を保護する機能と、端子1と端子2から入力される過電圧または負荷側に発生するノイズを抑制する機能の2つの機能を備えている。
図6の過電圧/ノイズ抑制部15は、入力側から印加される過電圧から負荷を保護する機能と、端子1と端子2から入力される過電圧または負荷側に発生するノイズを抑制する機能の2つの機能を備えている。
第1整流素子であるダイオードDhはアノード(正極端)が第1線路上の点Eに接続され、カソード(負極端)が第1容量素子であるコンデンサCLの他端に接続されている。コンデンサCLの一端は第2線路上の点Fに接続されている。コンデンサCLが電解コンデンサの場合、その正極端をダイオードDhのカソードに接続する。
第2整流素子であるダイオードDLはカソードが第1線路上の点Eに接続され、アノードが第2容量素子であるコンデンサChの他端に接続されている。コンデンサChの一端は第2線路上の点Fに接続されている。コンデンサChが電解コンデンサの場合、その正極端を点Fに接続する。
第1スイッチング素子であるnpn型バイポーラトランジスタQLは、そのコレクタがダイオードDhとコンデンサCLとの接続点である点Gに接続され、そのエミッタが第1線路上の点Eに接続されている。第2スイッチング素子であるpnp型バイポーラトランジスタQhは、そのエミッタが第1線路上の点Eに接続され、そのコレクタがダイオードDLとコンデンサChとの接続点である点Hに接続されている。
第1線路上においてノーマルモードチョークコイルCH2の出力端と点Eとの間には誘導素子であるコイルLnfが挿入接続され、コイルLnfの入力端と第2線路上の点Fの間には、前述のコンデンサCnf1が接続されている。
バイポーラトランジスタQLとバイポーラトランジスタQhの制御端であるベースは共通接続され、コイルLnfの入力端とコンデンサCnf1との接続点に接続されている。
コイルLnfとコンデンサCnf1とは、第1線路と第1線路間に発生する負荷側に発明する高周波ノイズを除去し、バイポーラトランジスタQLとバイポーラトランジスタQhのベースに伝達されにくくするハイカットフィルタを構成している。したがって、バイポーラトランジスタQLとバイポーラトランジスタQhのベースには、ノイズ成分のない入力交流電源の電圧が印加されている。
(2−4)過電圧/ノイズ抑制部15の動作
<通常時の状態>
先ず、通常時(過電圧およびノイズのない状態)においては、入力交流電源からの電圧が外部の負荷へ供給されている。コンデンサCLおよびコンデンサChは、入力交流電源により所定の電圧値にそれぞれ充電されている。この充電は、それぞれダイオードDhおよびダイオードDLを介して行われる。
<通常時の状態>
先ず、通常時(過電圧およびノイズのない状態)においては、入力交流電源からの電圧が外部の負荷へ供給されている。コンデンサCLおよびコンデンサChは、入力交流電源により所定の電圧値にそれぞれ充電されている。この充電は、それぞれダイオードDhおよびダイオードDLを介して行われる。
充電された通常時のコンデンサCLの他端である点Gの電位は、第1線路に印加される入力交流電源の電圧の正の尖塔値電位と同電位(100V商用電源の場合は141V)となる。通常時の第1線路の電位は点Gの電位以下であるから、ダイオードDhは逆方向となり導通しない。
また、充電された通常時のコンデンサChの他端である点Hの電位は、第1線路に印加される入力交流電源の電圧の負の尖塔値電位と同電位(100V商用電源の場合は−141V)となる。通常時の第1線路の電位は点Hの電位以上であるから、ダイオードDLは逆方向となり導通しない。
通常時におけるバイポーラトランジスタQLは、エミッタ電位が第1線路の入力電位をローパスフィルタ(コイルLnfとコンデンサCnf1で構成)に通した電位であり、ベース電位が第1線路の電位であるから、エミッタ電位とベース電位は同電位でありオフ状態である。
同様に、バイポーラトランジスタQhも、エミッタ電位が第1線路の入力電位をローパスフィルタ(コイルLnfとコンデンサCnf1で構成)に通した電位であり、ベース電位が第1線路の電位であるから、エミッタ電位とベース電位は同電位でありオフ状態である。
<過電圧保護動作>
上記のような通常時の状態において過電圧が印加された場合の動作は、次の通りである。
第1線路の電位(点Eの電位)がコンデンサCLの他端の電位(点Gの電位)より高くなるような正の過電圧が印加されたときは、ダイオードDhが順方向となる(ダイオードDLは逆方向である)。この結果、ダイオードDhを通して電流が流れることにより、コンデンサCLが過電圧を吸収し、過電圧がパルス状の時間の短い過電圧である場合、この過電圧をコンデンサCLの通常時の充電電圧値に抑制する。
上記のような通常時の状態において過電圧が印加された場合の動作は、次の通りである。
第1線路の電位(点Eの電位)がコンデンサCLの他端の電位(点Gの電位)より高くなるような正の過電圧が印加されたときは、ダイオードDhが順方向となる(ダイオードDLは逆方向である)。この結果、ダイオードDhを通して電流が流れることにより、コンデンサCLが過電圧を吸収し、過電圧がパルス状の時間の短い過電圧である場合、この過電圧をコンデンサCLの通常時の充電電圧値に抑制する。
一方、第1線路の電位(点Eの電位)がコンデンサChの他端の電位(点Hの電位)より低くなるような負の過電圧が印加されたときは、ダイオードDLが順方向となる(ダイオードDhは逆方向である)。この結果、ダイオードDLを通して電流が流れることにより、コンデンサChが過電圧を吸収し、過電圧がパルス状の時間の短い過電圧である場合、この過電圧をコンデンサChの通常時の充電電圧値に抑制する。
<ノイズ抑制動作>
上記のような通常時の状態において第1線路と第2線路間の負荷側にノイズが発生した場合の動作は、次の通りである。
第2線路の電位(点Fの電位)に対する第1線路の電位(点Eの電位)が通常時より低下する方向のノイズ電圧が発生したとき、バイポーラトランジスタQLのエミッタ電位がノイズ電圧の大きさだけ低下する。一方、そのベースには、入力交流電源の電圧がそのまま印加されるため相対的にベース電位が上昇することとなる。よって、バイポーラトランジスタQLは順バイアスされオンする(バイポーラトランジスタQhは逆バイアスである)。このとき、第1線路の電位は、コンデンサCLの他端の電位(点Gの電位)より低電位であるからコンデンサCLの電荷が放電され第1線路の電位を補償する。これは、第1および第2線路間にコンデンサCLが並列接続された状態であるから、コンデンサCLの両端電圧は入力交流電源の電圧に追随する形態でノイズ成分を除去し元々の入力交流電源電圧の波形に整形する。
上記のような通常時の状態において第1線路と第2線路間の負荷側にノイズが発生した場合の動作は、次の通りである。
第2線路の電位(点Fの電位)に対する第1線路の電位(点Eの電位)が通常時より低下する方向のノイズ電圧が発生したとき、バイポーラトランジスタQLのエミッタ電位がノイズ電圧の大きさだけ低下する。一方、そのベースには、入力交流電源の電圧がそのまま印加されるため相対的にベース電位が上昇することとなる。よって、バイポーラトランジスタQLは順バイアスされオンする(バイポーラトランジスタQhは逆バイアスである)。このとき、第1線路の電位は、コンデンサCLの他端の電位(点Gの電位)より低電位であるからコンデンサCLの電荷が放電され第1線路の電位を補償する。これは、第1および第2線路間にコンデンサCLが並列接続された状態であるから、コンデンサCLの両端電圧は入力交流電源の電圧に追随する形態でノイズ成分を除去し元々の入力交流電源電圧の波形に整形する。
一方、第2線路の電位(点Fの電位)に対する第1線路の電位(点Eの電位)が通常時より上昇する方向のノイズ電圧が発生したときは、バイポーラトランジスタQhのエミッタ電位がノイズ電圧の大きさだけ上昇する。一方、そのベースには、入力交流電源の電圧がそのまま印加されるため相対的にベース電位が低下することとなる。よって、バイポーラトランジスタQhは順バイアスされオンする(バイポーラトランジスタQLは逆バイアスである)。このとき、第1線路の電位は、コンデンサChの他端の電位(点Hの電位)より高電位(たとえば、コンデンサChの他端が−141Vで、第1線路電位が波高値−100Vのような場合)であるからコンデンサChの電荷が放電され第1線路の電位を補償する。これは、第1および第2線路間にコンデンサChが並列接続された状態であるから、コンデンサChの両端電圧は入力交流電源の電圧に追随する形態でノイズ成分を除去し元々の入力交流電源電圧の波形に整形する。
(2−5)試験結果
図7は、図6に示した過電圧/ノイズ抑制部15におけるノイズ抑制動作の試験結果を示すデータ波形図である。試験は、一例として負荷側に掃除機のような、負荷電流導通角制御を行う(モータ回転速度制御のトライアック)機器を接続して第1線路上にノイズを発生させた状態で行った。このようなノイズが発生すると、この回路の端子3と端子4間に接続されている他の負荷へ悪影響を及ぼすおそれがある。
図7は、図6に示した過電圧/ノイズ抑制部15におけるノイズ抑制動作の試験結果を示すデータ波形図である。試験は、一例として負荷側に掃除機のような、負荷電流導通角制御を行う(モータ回転速度制御のトライアック)機器を接続して第1線路上にノイズを発生させた状態で行った。このようなノイズが発生すると、この回路の端子3と端子4間に接続されている他の負荷へ悪影響を及ぼすおそれがある。
図7(A)は、図6の過電圧/ノイズ抑制部15を動作させない状態で計測した出力波形である。例えば、ローパスフィルタの出力電位をバイポーラトランジスタQLおよびQhのベースに印加せず、両トランジスタをオンさせない状態で計測する。この出力波形は、第1線路の電位変化を示している。
入力交流電源の電圧が正のときにノイズ電圧n1を発生させ、負のときにノイズ電圧n2を発生させている。ノイズ電圧n1およびn2の波形は、入力交流電源の電圧に対して正側にも負側にも振動している。過電圧/ノイズ抑制部15を動作させない場合、ノイズ電圧n1およびn2が入力交流電源の電圧に重畳され、抑制されない。
図7(B)は、図6の過電圧/ノイズ抑制部15を動作させた状態で計測した出力波形である。ノイズ電圧n1およびn2が除去され、入力交流電源の電圧波形のみが計測された。これは、バイポーラトランジスタQL、Qhがオンとなることにより、第1および第2線路間にコンデンサCL、Chがそれぞれ並列接続された状態となるため、コンデンサCL、Chの両端電圧が入力交流電源の電圧に追随する(通常の商用系統は出力インピーダンスが十分低いため)形態でノイズ成分を除去し元々の入力交流電源電圧の波形に整形することができるからである。
図7(A)のノイズ波形は、掃除機のように負荷電流導通角制御を行うと負荷への電流の供給がオン・オフのパルス状に行われるため、オンされた途端、電流路間の電圧が瞬間的に低下し、その後共振により振動が残ることにより現れる。同図の入力交流電源の正および負の両サイクルにおいて、ノイズ発生による線路間電圧の低下が見られる。これは、トランジスタQL、Qhにとっては、第2線路電位からみて第1線路電位の低下、上昇と見られる。特に負の半サイクルにおいて、線路間電圧の低下は、第2線路からみると第1線路の電位が上昇したこととなり、トランジスタQhがまず最初に働く。
図7(B)では、バイポーラトランジスタQLおよびQhをそれぞれ流れる電流も同時に計測している。ここで、図7(A)のノイズ波形を観ると、入力交流電源の電圧が正のときに発生したノイズ電圧n1は、最初に負側へ振れており(第1線路の電位が第2線路の電位に対して低下)、次に正側へ振れている(第1線路の電位が第2線路の電位に対して上昇)。このグラフでは0Vのラインを第2線路の電位とみなせばよい。これに対応して、図7(B)に示すように、先ずバイポーラトランジスタQLがオンして電流が流れ、次にバイポーラトランジスタQhがオンして電流が流れることが確認された。
図7(B)では、バイポーラトランジスタQLおよびQhをそれぞれ流れる電流も同時に計測している。ここで、図7(A)のノイズ波形を観ると、入力交流電源の電圧が正のときに発生したノイズ電圧n1は、最初に負側へ振れており(第1線路の電位が第2線路の電位に対して低下)、次に正側へ振れている(第1線路の電位が第2線路の電位に対して上昇)。このグラフでは0Vのラインを第2線路の電位とみなせばよい。これに対応して、図7(B)に示すように、先ずバイポーラトランジスタQLがオンして電流が流れ、次にバイポーラトランジスタQhがオンして電流が流れることが確認された。
また、入力交流電源の電圧が負のときに発生したノイズ電圧n2は、最初に正側へ振れており(第1線路の電位が第2線路の電位に対して上昇)、次に負側へ振れている(第1線路の電位が第2線路の電位に対して低下)。これに対応して、先ずバイポーラトランジスタQhがオンして電流が流れ、次にバイポーラトランジスタQLがオンして電流が流れることが確認された。
(3)過電圧保護回路の第3の実施形態
(3−1)概要
図8は、本発明による過電圧保護回路の第3の実施形態を含む一実施例の回路図である。入力交流電源(例えば、100V商用電源)からの交流電圧は、端子1と端子2間に印加され、端子3と端子4から外部の負荷へ出力される。
図8の過電圧保護回路1Cは、入力側から順に、過電圧緩衝部11Aおよび過電圧/ノイズ抑制部16の各回路を設けている。その他の部分は、図1の第1の第1の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
(3−1)概要
図8は、本発明による過電圧保護回路の第3の実施形態を含む一実施例の回路図である。入力交流電源(例えば、100V商用電源)からの交流電圧は、端子1と端子2間に印加され、端子3と端子4から外部の負荷へ出力される。
図8の過電圧保護回路1Cは、入力側から順に、過電圧緩衝部11Aおよび過電圧/ノイズ抑制部16の各回路を設けている。その他の部分は、図1の第1の第1の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
図8の過電圧緩衝部11Aは、図6の過電圧緩衝部11Aと同構成である。図6の過電圧緩衝部11Aと相違する点は、コンデンサCnf1が後述する過電圧/ノイズ抑制部16により兼用されておらず、専らこの過電圧緩衝部11Aの構成要素として機能し、ノーマルモードノイズの吸収を行うことである。その他のコモンモードチョークコイルCH1およびノーマルモードチョークコイルCH2の構成および動作は、図1の過電圧緩衝部11と同じである。
(3−2)過電圧/ノイズ抑制部16の構成および動作
図8の過電圧/ノイズ抑制部16の構成は、図6の過電圧/ノイズ抑制部15とほぼ同じ構成である。相違する点は、ローパスフィルタの構成である。
図8の過電圧/ノイズ抑制部16の構成は、図6の過電圧/ノイズ抑制部15とほぼ同じ構成である。相違する点は、ローパスフィルタの構成である。
図8の過電圧/ノイズ抑制部16では、第1線路上の点EとバイポーラトランジスタQLおよびQhのベースとの間に抵抗素子Rnfが接続されている。さらに、第3容量素子であるコンデンサCnf2が、抵抗素子Rnfと各ベースとの接続点と第2線路間に接続されている。
抵抗素子RnfとコンデンサCnf2とは、第1線路と第2線路間に発生するノイズを除去するためのローパスフィルタを構成しており、第1線路の電位がこのローパスフィルタに入力され、その出力電位がバイポーラトランジスタQLおよびQhのベースにバイアス電位として印加される。ローパスフィルタの遮断周波数は、入力交流電源は通過させ、想定されるノイズは除去するように設定される。
図8の過電圧/ノイズ抑制部16の動作は、図6の過電圧/ノイズ抑制部15の動作と同じである。ただし、図8の回路のローパスフィルタは、第1線路と第2線路間の負荷側のみでなく入力側に発生するノイズに対しても動作する。
(4)過電圧保護回路の第4の実施形態
(4−1)概要
図9は、本発明による過電圧保護回路の第4の実施形態を含む一実施例の回路図である。入力交流電源(例えば、100V商用電源)からの交流電圧は、端子1と端子2間に印加され、端子3と端子4から外部の負荷へ出力される。
図9の過電圧保護回路1Dは、入力側から順に、過電圧緩衝部11Aおよび過電圧/ノイズ抑制部17の各回路を設けている。その他の部分は、図1の第1の第1の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
(4−1)概要
図9は、本発明による過電圧保護回路の第4の実施形態を含む一実施例の回路図である。入力交流電源(例えば、100V商用電源)からの交流電圧は、端子1と端子2間に印加され、端子3と端子4から外部の負荷へ出力される。
図9の過電圧保護回路1Dは、入力側から順に、過電圧緩衝部11Aおよび過電圧/ノイズ抑制部17の各回路を設けている。その他の部分は、図1の第1の第1の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
図9の過電圧緩衝部11Aは、図8の過電圧緩衝部11Aと同構成である。コンデンサCnf1は、ノーマルモードノイズの吸収を行う。その他のコモンモードチョークコイルCH1およびノーマルモードチョークコイルCH2の構成および動作は、図1の過電圧緩衝部11と同じである。
(4−2)過電圧/ノイズ抑制部17の構成および動作
図9の過電圧/ノイズ抑制部17の構成は、図8の過電圧/ノイズ抑制部15とほぼ同じ構成である。相違する点は、ローパスフィルタの構成である。
図9の過電圧/ノイズ抑制部17の構成は、図8の過電圧/ノイズ抑制部15とほぼ同じ構成である。相違する点は、ローパスフィルタの構成である。
図9の過電圧/ノイズ抑制部17では、第1線路上の点EとバイポーラトランジスタQLおよびQhのベースとの間に直列逆接続された定電流素子である定電流ダイオードCRD1およびCRD2が接続されている。定電流ダイオードCRD1とCRD2の直列逆接続は、カソード同士でもアノード同士でもよい。定電流ダイオードCRD1とCRD2を直列逆接続しているのは、交流に対応するためである。さらに、第3容量素子であるコンデンサCnf2が、定電流ダイオードCRD2と各ベースとの接続点と第2線路間に接続されている。
なお、定電流ダイオードCRD1およびCRD2の保護のために、ツェナーダイオードZn4およびZn5が直列逆接続されて定電流ダイオードの両端に接続されている。
定電流ダイオードCRD1およびCRD2とコンデンサCnf2とは、第1線路と第2線路間に発生するノイズを除去するためのローパスフィルタを構成しており、第1線路の電位がこのローパスフィルタに入力され、その出力電位がバイポーラトランジスタQLおよびQhのベースにバイアス電位として印加される。ローパスフィルタの遮断周波数は、入力交流電源は通過させ、想定されるノイズは除去するように設定される。
図9の過電圧/ノイズ抑制部17の動作は、図6の過電圧/ノイズ抑制部15の動作と同じである。ただし、図9の回路のローパスフィルタは、第1線路と第2線路間の負荷側のみでなく入力側に発生するノイズに対しても動作する。
また、図9の過電圧/ノイズ抑制部17の定電流ダイオードと容量素子を用いたローパスフィルタは、ノイズ電圧が大きくなっても定電流ダイオードにより容量素子を通る電流が制限されるため、電圧の上昇が抑制される。したがって、抵抗素子と組み合わせた場合より、ノイズカット効果の大きいローパスフィルタを構成できる。容量素子を通る電流は取りも直さず、カット対象とするところの高周波ノイズだからである。この定電流ダイオードを用いたローパスフィルタについては、次項において詳細に説明する。
(5)定電流ダイオードを用いたローパスフィルタ
図9の過電圧/ノイズ抑制部17における定電流ダイオードと容量素子を用いたローパスフィルタ(以下、「定電流ダイオードフィルタ」と称する)は、独立したローパスフィルタとしても有用である。すなわち、それぞれの一端が直列逆接続された定電流ダイオード(少なくとも2つで構成)の両側の他端のうち、第1の他端が第1の入力端を構成し、第2の他端と容量素子の一端との接続点が第1の出力端を構成し、その容量素子の他端が第2の入力端および第2の出力端を構成する。
図9の過電圧/ノイズ抑制部17における定電流ダイオードと容量素子を用いたローパスフィルタ(以下、「定電流ダイオードフィルタ」と称する)は、独立したローパスフィルタとしても有用である。すなわち、それぞれの一端が直列逆接続された定電流ダイオード(少なくとも2つで構成)の両側の他端のうち、第1の他端が第1の入力端を構成し、第2の他端と容量素子の一端との接続点が第1の出力端を構成し、その容量素子の他端が第2の入力端および第2の出力端を構成する。
一例として図9の回路を参照すると、このローパスフィルタの第1の入力端は定電流ダイオードCRD1のアノードであり、第1の出力端は定電流ダイオードCRD2のアノードとコンデンサCnf2との接続点であり、第2の入力端および第2の出力端はコンデンサCnf2と第2線路との接続点である。
定電流ダイオードのそれぞれの一端を直列逆接続することにより、交流に対応できる。各定電流ダイオードは、それぞれが順方向となる向きの電流に対してその電流を一定の電流値に抑制する動作を行うこととなる。これにより、例えば図9の回路例では、第2線路に対する第1線路の電位が低下または上昇するいずれの方向のノイズも除去することができる。
さらに、定電流ダイオードフィルタは、抵抗素子と容量素子によるローパスフィルタ(以下、「RCフィルタ」と称する)に比べて、ノイズ電圧の抑制効果が大きいという特徴がある。これは、定電流ダイオードと組み合わせた容量素子の端子電圧は、ノイズ電圧が大きくなっても定電流ダイオードにより容量素子を通る電流が制限されるため、容量素子の端子間電圧の上昇が抑制されるためである。したがって、抵抗素子と組み合わせた場合より、ノイズカット効果の大きいローパスフィルタを構成できる。容量素子を通る電流は取りも直さず、カット対象である高周波ノイズだからである。
一方、RCフィルタでは、定電流ダイオードフィルタとカットオフ周波数特性は同様であってもノイズ電圧の上昇が直接容量素子の端子間電圧の上昇に繋がるため、ノイズ減衰効果は定電流ダイオードフィルタに劣る。すなわち、定電流ダイオードフィルタは、定電流ダイオードの定電流特性による電流制限効果が現れたとき以降ノイズ電圧が上昇しても、このフィルタから出力されるノイズ電圧は上昇を制限される。
図10(A)は、本発明による定電流ダイオードフィルタに入力する電圧を1〜20V(印加電圧波数1kHz)まで変化させた場合の出力電圧の波形データを示すグラフである。図10(B)は、RCフィルタにおける同様の波形データである。
図10(A)に示すように、定電流ダイオードフィルタでは、入力電圧を上昇させていくと、定電流ダイオードの規定の電流値に到達するまでは、電流が増加していくため出力電圧が増加していくが、一定の電流値に達するとそれ以上電流は増加せず、よって出力電圧の増加も抑制される。
これに対し、図10(B)に示すように、RCフィルタでは、入力電圧を上昇させていくと、電流も比例して増加していくため、出力電圧も同様に増加していく。
なお、定電流ダイオードフィルタの特性により、出力波形に歪みが現れるとしても、図9の回路例のようにノイズの除去に用いる場合には、そもそも入力波形がノイズであるため波形歪みは全く問題にならず、非常に良好な遮断特性をもつローパスフィルタとして利用できる。
1A、1B、1C、1D 過電圧保護回路
11、11A 過電圧緩衝部
12 過電圧抑制部
13 過電圧短絡部
14 接地電位イコライザー部
15、16、17 過電圧/ノイズ抑制部
11、11A 過電圧緩衝部
12 過電圧抑制部
13 過電圧短絡部
14 接地電位イコライザー部
15、16、17 過電圧/ノイズ抑制部
Claims (9)
- (a)コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、
(b)入力交流電源の一方の相である第1線路に挿入された第1のコイルと、該第1のコイルに磁気結合するとともに該入力交流電源の他方の相である第2線路に挿入された第2のコイルとを具備するコモンモードチョークコイルと、
(c)前記コモンモードチョークコイルの前記第1のコイルと直列接続され前記第1線路に挿入されたノーマルモードチョークコイルと、を備え、
(d)前記外部の負荷に電源を供給しているとき、前記ノーマルモードチョークコイルが過電流を抑制することにより前記コモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、該外部の負荷への該コモンモード過電圧の通過を抑止することを特徴とする過電圧保護回路。 - (a)入力交流電源の電圧が第1のアノード・カソード接続端と第2のアノード・カソード接続端間に印加されるダイオードブリッジと、
(b)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間の過電圧を検出するべく前記ダイオードブリッジのアノード・アノード接続端とカソード・カソード接続端間の線路に挿入されたツェナーダイオードと、
(c)前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続され前記ツェナーダイオードの導通により順バイアスされる制御端を具備するスイッチング素子と、を備え、
(d)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間に過電圧が印加されることにより前記ツェナーダイオードが導通したとき、前記スイッチング素子がオンし、該第1のアノード・カソード接続端と該第2のアノード・カソード接続端間に該スイッチング素子を経て電流が流れることにより該過電圧が前記ツェナーダイオードのツェナー電圧に抑制されることを特徴とする過電圧保護回路。 - (a)前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続された容量素子をさらに備え、
(b)前記第1のアノード・カソード接続端と前記第2のアノード・カソード接続端間に過電圧が印加されたとき前記容量素子に電流が流れることにより該過電圧が抑制されることを特徴とする請求項2に記載の過電圧保護回路。 - (a)入力交流電源の一方の相である第1線路上に正極端が接続された第1整流素子と、該第1線路上に負極端が接続された第2整流素子と、
(b)前記入力交流電源の他方の相である第2線路上に一端が接続され前記第1整流素子の負極端に他端が接続された第1容量素子と、該第2線路上に一端が接続され前記第2整流素子の正極端に他端が接続された第2容量素子と、
(c)前記第1線路上に一端が接続され前記第1整流素子と前記第1容量素子との接続点に他端が接続された制御端を有する第1スイッチング素子と、該第1線路上に一端が接続され前記第2整流素子と前記第2容量素子との接続点に他端が接続された制御端を有する第2スイッチング素子と、
(d)前記第1線路と前記第2線路間に発生するノイズを除去し、前記第1および第2スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
(e)前記第1整流素子に順方向となる過電圧が印加されたとき、該第1整流素子および前記第1容量素子を通して電流が流れることにより該過電圧を抑制し、
(f)前記第2整流素子に順方向となる過電圧が印加されたとき、該第2整流素子および前記第2容量素子を通して電流が流れることにより該過電圧を抑制し、
(g)前記第2線路の電位に対する前記第1線路の電位が低下する方向のノイズが発生したとき、前記第1スイッチング素子の制御端が順バイアスされることにより該第1スイッチング素子がオンし前記第1容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去し、
(h)前記第2線路の電位に対する前記第1線路の電位が上昇する方向のノイズが発生したとき、前記第2スイッチング素子の制御端が順バイアスされることにより該第2スイッチング素子がオンし前記第2容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去することを特徴とする過電圧保護およびノイズ抑制回路。 - 前記ローパスフィルタが、前記第1線路と前記第1および第2スイッチング素子の各制御端間に接続された抵抗素子と、該抵抗素子と該各制御端との接続点と前記第2線路間に接続された第3容量素子とを備えたことを特徴とする請求項4に記載の過電圧保護およびノイズ抑制回路。
- 前記ローパスフィルタが、前記第1線路と前記第1および第2スイッチング素子の各制御端間に直列逆接続された定電流素子と、該定電流素子と該各制御端との接続点と前記第2線路間に接続された第3容量素子とを備えたことを特徴とする請求項4に記載の過電圧保護およびノイズ抑制回路。
- (a)入力交流電源の一方の相である第1線路上に正極端が接続された第1整流素子と、該第1線路上に負極端が接続された第2整流素子と、
(b)前記入力交流電源の他方の相である第2線路上に一端が接続され前記第1整流素子の負極端に他端が接続された第1容量素子と、該第2線路上に一端が接続され前記第2整流素子の正極端に他端が接続された第2容量素子と、
(c)前記第1線路上に一端が接続され前記第1整流素子と前記第1容量素子との接続点に他端が接続された制御端を有する第1スイッチング素子と、該第1線路上に一端が接続され前記第2整流素子と前記第2容量素子との接続点に他端が接続された制御端を有する第2スイッチング素子と、
(d)前記第1線路と前記第2線路間の負荷側に発生するノイズを除去し、前記第1および第2スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
(e)前記第1整流素子に順方向となる過電圧が印加されたとき、該第1整流素子および前記第1容量素子を通して電流が流れることにより該過電圧を抑制し、
(f)前記第2整流素子に順方向となる過電圧が印加されたとき、該第2整流素子および前記第2容量素子を通して電流が流れることにより該過電圧を抑制し、
(g)負荷側における前記第2線路の電位に対する前記第1線路の電位が低下する方向のノイズが発生したとき、前記第1スイッチング素子の制御端が順バイアスされることにより該第1スイッチング素子がオンし前記第1容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去し、
(h)負荷側における前記第2線路の電位に対する前記第1線路の電位が上昇する方向のノイズが発生したとき、前記第2スイッチング素子の制御端が順バイアスされることにより該第2スイッチング素子がオンし前記第2容量素子の電荷を放電して該第1線路の電位を補償することにより該ノイズを除去することを特徴とする過電圧保護およびノイズ抑制回路。 - 前記ローパスフィルタが、前記第1及び第2整流素子並びに前記第1および第2スイッチング素子の前記第1線路上の接続点より入力側にて該第1線路に挿入された誘導素子と、該誘導素子の入力端と前記第2線路間に接続された第3容量素子とを備え、該誘導素子の入力端が該第1および第2スイッチング素子の各制御端に接続されることを特徴とする請求項7に記載の過電圧保護およびノイズ抑制回路。
- それぞれの一端が直列逆接続された定電流素子の第1の他端が第1の入力端を構成し、該定電流素子の第2の他端と容量素子の一端との接続点が第1の出力端を構成し、該容量素子の他端が、第2の入力端および第2の出力端を構成することを特徴とするローパスフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006165264A JP2007336682A (ja) | 2006-06-14 | 2006-06-14 | 過電圧保護回路並びに過電圧保護およびノイズ抑制回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006165264A JP2007336682A (ja) | 2006-06-14 | 2006-06-14 | 過電圧保護回路並びに過電圧保護およびノイズ抑制回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007336682A true JP2007336682A (ja) | 2007-12-27 |
Family
ID=38935609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006165264A Pending JP2007336682A (ja) | 2006-06-14 | 2006-06-14 | 過電圧保護回路並びに過電圧保護およびノイズ抑制回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007336682A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045567A (ja) * | 2008-08-12 | 2010-02-25 | Ntt Data Intellilink Corp | 直流過電流遮断装置 |
KR101400436B1 (ko) | 2013-04-29 | 2014-05-30 | 오범석 | 접지를 보호하기 위한 회로가 구비된 전원 공급 장치 |
KR20190114831A (ko) * | 2018-03-30 | 2019-10-10 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
KR20190114829A (ko) * | 2018-03-30 | 2019-10-10 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
KR20190114830A (ko) * | 2018-03-30 | 2019-10-10 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
-
2006
- 2006-06-14 JP JP2006165264A patent/JP2007336682A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045567A (ja) * | 2008-08-12 | 2010-02-25 | Ntt Data Intellilink Corp | 直流過電流遮断装置 |
KR101400436B1 (ko) | 2013-04-29 | 2014-05-30 | 오범석 | 접지를 보호하기 위한 회로가 구비된 전원 공급 장치 |
KR20190114831A (ko) * | 2018-03-30 | 2019-10-10 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
KR20190114829A (ko) * | 2018-03-30 | 2019-10-10 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
KR20190114830A (ko) * | 2018-03-30 | 2019-10-10 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
KR102110840B1 (ko) | 2018-03-30 | 2020-05-14 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
KR102181796B1 (ko) | 2018-03-30 | 2020-11-23 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
KR102191200B1 (ko) | 2018-03-30 | 2020-12-15 | 가부시키가이샤 도요다 지도숏키 | 차량 탑재용 전동 압축기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1332074C (en) | Surge protection device | |
US5388021A (en) | Voltage surge suppression power circuits | |
US8289737B2 (en) | Bridgeless boost PFC circuits and systems with reduced common mode EMI | |
US8520355B2 (en) | Methods and systems for transient voltage protection | |
US20150222109A1 (en) | Surge protection circuit | |
US20080246459A1 (en) | Common-Mode Surge Suppression | |
US6744613B2 (en) | System and method for filtering multiple adverse characteristics from a power supply source | |
JP2007336682A (ja) | 過電圧保護回路並びに過電圧保護およびノイズ抑制回路 | |
US10461731B2 (en) | Power supply device | |
CN210351011U (zh) | 一种电源防护电路及电源转换模组 | |
KR101033699B1 (ko) | 누전차단기의 고주파 오동작 방지 회로 | |
CN111900874A (zh) | 一种plc电源前端emc保护电路及plc电源 | |
US20160322810A1 (en) | System and method for providing surge protection | |
JP4792308B2 (ja) | デジタルアンプの保護装置 | |
KR20150052446A (ko) | 전원장치용 보호회로 | |
KR101544573B1 (ko) | 서지 보호 시스템 | |
KR101515878B1 (ko) | 전원보호 기능을 갖는 능동 어레스터 | |
JP2011243288A (ja) | 溶断遮断回路及びアーク放電抑止回路 | |
CN111064165A (zh) | 保护电路、变频器装置及电器设备 | |
CN218041200U (zh) | 一种运动控制板卡电源防护电路 | |
JP5618817B2 (ja) | 放電度数計 | |
JP6701827B2 (ja) | スイッチング電源装置 | |
JP6828839B2 (ja) | スイッチング電源装置 | |
JP7267162B2 (ja) | 直流電源回路 | |
CN113036741B (zh) | 一种短路保护电路 |