JP6084056B2 - 充放電制御回路及びバッテリ装置 - Google Patents

充放電制御回路及びバッテリ装置 Download PDF

Info

Publication number
JP6084056B2
JP6084056B2 JP2013021630A JP2013021630A JP6084056B2 JP 6084056 B2 JP6084056 B2 JP 6084056B2 JP 2013021630 A JP2013021630 A JP 2013021630A JP 2013021630 A JP2013021630 A JP 2013021630A JP 6084056 B2 JP6084056 B2 JP 6084056B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
transistor
charge
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013021630A
Other languages
English (en)
Other versions
JP2014155283A (ja
Inventor
智幸 小池
智幸 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2013021630A priority Critical patent/JP6084056B2/ja
Priority to TW102145873A priority patent/TWI580154B/zh
Priority to KR1020140005907A priority patent/KR102108780B1/ko
Priority to CN201410028226.2A priority patent/CN103972949B/zh
Priority to US14/173,496 priority patent/US9214821B2/en
Publication of JP2014155283A publication Critical patent/JP2014155283A/ja
Application granted granted Critical
Publication of JP6084056B2 publication Critical patent/JP6084056B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H02J7/0048—Detection of remaining charge capacity or state of charge [SOC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/382—Arrangements for monitoring battery or accumulator variables, e.g. SoC
    • G01R31/3835—Arrangements for monitoring battery or accumulator variables, e.g. SoC involving only voltage measurements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection

Description

本発明は、二次電池の電圧や異常を検知する充放電制御回路及びバッテリ装置に関し、特に、低電圧の信号を正極および負極の高電圧の信号に変換するレベルシフタ回路を内蔵した充放電制御回路及びバッテリ装置に関する。
図４に、従来の充放電制御回路を備えたバッテリ装置の回路図を示す。従来の充放電制御回路を備えたバッテリ装置は、二次電池１と、二次電池１の電圧を監視する制御回路２と、ＰＭＯＳトランジスタ４０１、４０８、４０９と、ＮＭＯＳトランジスタ４０２、４１０と、インバータ４０７と、二次電池１の充電と放電を制御するスイッチ回路３と、充電器８または負荷９が接続される外部端子４及び外部端子５と、レベルシフタ回路７４と、プルダウン抵抗４１１と、ＶＤＤ端子と、ＶＳＳ端子と、充電制御端子１３と、放電制御端子１２と、過電流検出端子１４を備えている。
レベルシフタ回路７４は、ＰＭＯＳトランジスタ４０３、４０５と、ＮＭＯＳトランジスタ４０４、４０６を備えている。スイッチ回路３は、放電制御スイッチ１０と充電制御スイッチ１１を備えている。
制御回路２は二次電池１の電圧を監視しており、充電器８が接続され二次電池１の電池電圧が過充電状態になった時、放電制御スイッチ１０をオンする様にＨｉｇｈの信号を出力し、充電制御スイッチ１１をオフする様にＨｉｇｈの信号を出力する。こうして充電器８からの充電電流が遮断され二次電池１への充電が停止される。負荷９が接続され二次電池１の電圧が過放電状態の時、制御回路２は放電制御スイッチ１０をオフする様にＬｏｗの信号を出力し、充電制御スイッチ１１をオンする様にＬｏｗの信号を出力する。こうして負荷９への放電電流が遮断され二次電池１の放電が停止される。
以上により、二次電池１が過充電または過放電になったとき放電制御スイッチ１０または充電制御スイッチ１１を制御して、充電電流または放電電流を停止させる事ができる（例えば、特許文献１図１参照）。
特開平１０−２２５００７号公報
しかしながら、従来の技術では、レベルシフタ回路７４にゲート耐圧の低いトランジスタを用いて構成すると充電器接続時にトランジスタが破壊されてしまうという課題があった。また、充電器接続時の破壊を防止するため高耐圧構造のＭＯＳトランジスタを用いると、ＭＯＳトランジスタの面積が大きくなりレイアウト面積が増加するという課題があった。
本発明は、以上のような課題を解決するために考案されたものであり、レベルシフタ回路にどのようなＭＯＳトランジスタを用いても充電器接続時に破壊されることがなく、レイアウト面積を縮小できる充放電制御回路及びバッテリ装置を提供するものである。
従来の課題を解決するために、本発明の充放電制御回路を備えたバッテリ装置は以下のような構成とした。
二次電池の電圧を監視する制御回路の出力する充電制御信号の電圧をレベル変換するレベルシフタ回路は、ゲートがレベルシフタ回路の入力端子に接続され、ソースが第一電源端子に接続された第一導電型の第一トランジスタと、一方の端子がレベルシフタ回路の入力端子に接続された第一抵抗と、ゲートが第一抵抗の他方の端子に接続され、ドレインが第一トランジスタのドレインに接続され、ソースがレベル変換すべき電圧が入力される端子に接続された第二導電型の第二トランジスタと、ゲート及びドレインが第一抵抗の他方の端子に接続され、ソースがレベル変換すべき電圧が入力される端子に接続された第二導電型の第三トランジスタと、を備えた充放電制御回路。また、その充放電制御回路を備えたバッテリ装置。
本発明の充放電制御回路を備えたバッテリ装置によれば、レベルシフタ回路にどのようなＭＯＳトランジスタを用いても充電器接続時に破壊されることを防止することができる。また、ＭＯＳトランジスタの面積の小さい素子を使用できレイアウト面積を小さくできるという効果がある。
第一の実施形態の充放電制御回路を備えたバッテリ装置の回路図である。 第二の実施形態の充放電制御回路を備えたバッテリ装置の回路図である。 第三の実施形態の充放電制御回路を備えたバッテリ装置の回路図である。 従来の充放電制御回路を備えたバッテリ装置の回路図である。
以下、本実施形態について図面を参照して説明する。
＜実施形態１＞
図１は、第一の実施形態の充放電制御回路を備えたバッテリ装置の回路図である。第一の実施形態の充放電制御回路を備えたバッテリ装置は、充放電制御回路２０と、二次電池１と、二次電池１の充電と放電を制御するスイッチ回路３と、充電器８または負荷９が接続される外部端子４及び外部端子５を備えている。
充放電制御回路２０は、二次電池１の電圧を監視する制御回路２と、ＰＭＯＳトランジスタ４０１、４０８、４０９と、ＮＭＯＳトランジスタ４０２、４１０と、レベルシフタ回路７１と、インバータ４０７と、プルダウン抵抗４１１と、ＶＤＤ端子と、ＶＳＳ端子と、充電制御端子１３と、放電制御端子１２と、過電流検出端子１４を備えている。
レベルシフタ回路７１は、ＮＭＯＳトランジスタ１０２、１０３と、ＰＭＯＳトランジスタ１０１と、抵抗１０４を備えている。スイッチ回路３は、放電制御スイッチ１０と充電制御スイッチ１１を備えている。
二次電池１の正極はＶＤＤ端子及び外部端子４に接続され、負極はＶＳＳ端子及び放電制御スイッチ１０のソース及びバックゲートに接続される。制御回路２は、第一の入力端子はＶＤＤ端子に接続され、第二の入力端子はＶＳＳ端子に接続され、第一の出力端子はＰＭＯＳトランジスタ４０１のゲートとＮＭＯＳトランジスタ４０２のゲートに接続され、第二の出力端子は放電制御端子１２に接続される。ＰＭＯＳトランジスタ４０１は、ソースはＶＤＤ端子に接続され、ドレインは抵抗１０４及びＰＭＯＳトランジスタ１０１のゲートに接続される。ＮＭＯＳトランジスタ４０２は、ソースはＶＳＳ端子に接続され、ドレインはＰＭＯＳトランジスタ１０１のゲートに接続される。ＮＭＯＳトランジスタ１０３は、ゲート及びドレインが抵抗１０４のもう一方の端子に接続され、ソースが過電流検出端子１４に接続される。ＰＭＯＳトランジスタ１０１は、ソースがＶＤＤ端子に接続され、ドレインがインバータ４０７の入力及びＮＭＯＳトランジスタ１０２のドレインに接続される。ＮＭＯＳトランジスタ１０２は、ゲートがＮＭＯＳトランジスタ１０３のゲートに接続され、ソースが過電流検出端子１４に接続される。ＰＭＯＳトランジスタ４０８は、ゲートがインバータ４０７の出力及びＮＭＯＳトランジスタ４１０のゲートに接続され、ドレインがＰＭＯＳトランジスタ４０９のソースに接続され、ソースがＶＤＤ端子に接続される。ＰＭＯＳトランジスタ４０９は、ゲートがＶＳＳ端子に接続され、ドレインがＮＭＯＳトランジスタ４１０のドレイン及びプルダウン抵抗４１１及び充電制御端子１３に接続される。ＮＭＯＳトランジスタ４１０のソースは過電流検出端子１４に接続され、プルダウン抵抗４１１のもう一方の端子は過電流検出端子１４に接続される。放電制御スイッチ１０は、ゲートは放電制御端子１２に接続され、ドレインは充電制御スイッチ１１のドレインに接続される。充電制御スイッチ１１は、ゲートは充電制御端子１３に接続され、ソース及びバックゲートは外部端子５及び過電流検出端子１４に接続される。
制御回路２は、二次電池１の電圧で動作し二次電池１の電圧を監視する。二次電池１の電圧が過充電電圧未満の場合、制御回路２は第一の出力端子と第二の出力端子にＨｉｇｈの信号を出力し、ＰＭＯＳトランジスタ４０１をオフ、ＮＭＯＳトランジスタ４０２をオンさせ、放電制御スイッチ１０をオンさせる。ＮＭＯＳトランジスタ４０２からはＬｏｗの信号が出力され、ＰＭＯＳトランジスタ１０１がオン、ＮＭＯＳトランジスタ１０２はオフされインバータ４０７にＨｉｇｈの信号が入力される。この信号を受けてインバータ４０７はＬｏｗの信号を出力しＰＭＯＳトランジスタ４０８をオン、ＮＭＯＳトランジスタ４１０をオフさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＨｉｇｈの信号が出力され充電制御スイッチ１１をオンさせる。こうして、充電電流を許可し充電を可能とするように動作する。
二次電池１の電圧が増加し過充電電圧以上になった場合、制御回路２は第一の出力端子にＬｏｗ、第二の出力端子にＨｉｇｈの信号を出力し、ＰＭＯＳトランジスタ４０１をオン、ＮＭＯＳトランジスタ４０２をオフさせる。ＮＭＯＳトランジスタ４０１からはＨｉｇｈの信号が出力され、ＰＭＯＳトランジスタ１０１がオフ、ＮＭＯＳトランジスタ１０２はオンされインバータ４０７にＬｏｗの信号が入力される。この信号を受けてインバータ４０７はＨｉｇｈの信号を出力しＰＭＯＳトランジスタ４０８をオフ、ＮＭＯＳトランジスタ４１０をオンさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＬｏｗの信号が出力され充電制御スイッチ１１をオフさせる。こうして、充電電流を遮断し充電を禁止するように動作する。
二次電池１の電圧が減少し過放電電圧以下になった場合、制御回路２は第一の出力端子にＨｉｇｈ、第二の出力端子にＬｏｗの信号を出力し、ＰＭＯＳトランジスタ４０１をオフ、ＮＭＯＳトランジスタ４０２をオンさせ、放電制御スイッチ１０をオフさせる。ＮＭＯＳトランジスタ４０２からはＬｏｗの信号が出力され、ＰＭＯＳトランジスタ１０１がオン、ＮＭＯＳトランジスタ１０２はオフされインバータ４０７にＨｉｇｈの信号が入力される。この信号を受けてインバータ４０７はＬｏｗの信号を出力しＰＭＯＳトランジスタ４０８をオン、ＮＭＯＳトランジスタ４１０をオフさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＨｉｇｈの信号が出力され充電制御スイッチ１１をオンさせる。こうして、放電電流を遮断し放電を禁止するように動作する。
二次電池１の電圧がさらに減少しＰＭＯＳトランジスタ４０９のしきい値より低くなった場合、ＰＭＯＳトランジスタ４０９はオフし充電制御端子１３にＬｏｗの信号が出力され充電制御スイッチ１１をオフさせる。この場合は制御回路２の出力に関わらず充電制御端子１３にＬｏｗの信号が出力され、充電制御スイッチ１１をオフして充電電流を遮断し充電を禁止するように動作する。
充電制御スイッチ１１はオフすると、外部端子４と外部端子５の間には充電器８の開放電圧がかかり、レベルシフタ回路７１のＮＭＯＳトランジスタ１０２、１０３のゲートが開放電圧で破壊される事を防ぐ必要がある。充電器８の電流は、ＰＭＯＳトランジスタ４０１、抵抗１０４、ＮＭＯＳトランジスタ１０３、過電流検出端子１４を通って外部端子５に流れる。このため、充電器８の開放電圧は、ＰＭＯＳトランジスタ４０１のオン抵抗と抵抗１０４とＮＭＯＳトランジスタ１０３のオン抵抗で分圧され抵抗１０４を調節することでＮＭＯＳトランジスタ１０３のゲート・ソース間電圧を耐圧以下に設定することができる。
充電器の開放電圧をＶＣＨＡ、ＰＭＯＳトランジスタ４０１のオン抵抗値をＲＯＮ（４０１）、抵抗１０４の抵抗値をＲ１０４、ＮＭＯＳトランジスタ１０３のオン抵抗値をＲＯＮ（１０３）、ＮＭＯＳトランジスタ１０３と１０２のゲート・ソース間耐圧をＶＧＳＳとすると、ＮＭＯＳトランジスタ１０３と１０２のゲート・ソース間耐圧を以下のように設定することで破壊される事を防止する事ができる。
ＶＣＨＡ×ＲＯＮ（１０３）／（ＲＯＮ（４０１）＋Ｒ１０４＋ＲＯＮ（１０３））＜ＶＧＳＳ・・・（１）
ＮＭＯＳトランジスタ１０３のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１０２のゲート・ソース間電圧と等しいので、ＮＭＯＳトランジスタ１０２のゲート・ソース間電圧も耐圧以下に設定することができる。こうして、ＮＭＯＳトランジスタ１０２、１０３のゲートには開放電圧がなくなるためゲート・ソース間耐圧の低いトランジスタを用いて構成することが可能になる。
以上により、抵抗１０４を調節することでＮＭＯＳトランジスタ１０２、１０３のゲートにゲート・ソース間耐圧以上の電圧がかかる事を防ぎ、ゲート・ソース間耐圧がどのようなＭＯＳトランジスタを用いても充電器接続時に破壊されることを防止することができる。また、ＭＯＳトランジスタの面積の小さい素子を使用できレイアウト面積を小さくすることができる。
＜実施形態２＞
図２は、第二の実施形態の充放電制御回路を備えたバッテリ装置の回路図である。第一の実施形態との違いは、ツェナーダイオード２０１と抵抗２０２を追加した点である。接続については、ＰＭＯＳトランジスタ１０１のドレインにツェナーダイオード２０１のアノードが接続され、ソースにツェナーダイオード２０１のカソードが接続される。抵抗２０２は、一方の端子はＰＭＯＳトランジスタ１０１のドレインに接続され、もう一方の端子はＮＭＯＳトランジスタ１０２のドレイン及びインバータ４０７の入力に接続される。他は図１の接続と同様である。
制御回路２は、二次電池１の電圧で動作し二次電池１の電圧を監視する。二次電池１の電圧が過充電電圧未満の場合、制御回路２は第一の出力端子と第二の出力端子にＨｉｇｈの信号を出力し、ＰＭＯＳトランジスタ４０１をオフ、ＮＭＯＳトランジスタ４０２をオンさせ、放電制御スイッチ１０をオンさせる。ＮＭＯＳトランジスタ４０２からはＬｏｗの信号が出力され、ＰＭＯＳトランジスタ１０１がオン、ＮＭＯＳトランジスタ１０２はオフされインバータ４０７にＨｉｇｈの信号が入力される。この信号を受けてインバータ４０７はＬｏｗの信号を出力しＰＭＯＳトランジスタ４０８をオン、ＮＭＯＳトランジスタ４１０をオフさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＨｉｇｈの信号が出力され充電制御スイッチ１１をオンさせる。こうして、充電電流を許可し充電を可能とするように動作する。
二次電池１の電圧が増加し過充電電圧以上になった場合、制御回路２は第一の出力端子にＬｏｗ、第二の出力端子にＨｉｇｈの信号を出力し、ＰＭＯＳトランジスタ４０１をオン、ＮＭＯＳトランジスタ４０２をオフさせる。ＮＭＯＳトランジスタ４０１からはＨｉｇｈの信号が出力され、ＰＭＯＳトランジスタ１０１がオフ、ＮＭＯＳトランジスタ１０２はオンされインバータ４０７にＬｏｗの信号が入力される。この信号を受けてインバータ４０７はＨｉｇｈの信号を出力しＰＭＯＳトランジスタ４０８をオフ、ＮＭＯＳトランジスタ４１０をオンさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＬｏｗの信号が出力され充電制御スイッチ１１をオフさせる。こうして、充電電流を遮断し充電を禁止するように動作する。
二次電池１の電圧が減少し過放電電圧以下になった場合、制御回路２は第一の出力端子にＨｉｇｈ、第二の出力端子にＬｏｗの信号を出力し、ＰＭＯＳトランジスタ４０１をオフ、ＮＭＯＳトランジスタ４０２をオンさせ、放電制御スイッチ１０をオフさせる。ＮＭＯＳトランジスタ４０２からはＬｏｗの信号が出力され、ＰＭＯＳトランジスタ１０１がオン、ＮＭＯＳトランジスタ１０２はオフされインバータ４０７にＨｉｇｈの信号が入力される。この信号を受けてインバータ４０７はＬｏｗの信号を出力しＰＭＯＳトランジスタ４０８をオン、ＮＭＯＳトランジスタ４１０をオフさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＨｉｇｈの信号が出力され充電制御スイッチ１１をオンさせる。こうして、放電電流を遮断し放電を禁止するように動作する。
二次電池１の電圧がさらに減少しＰＭＯＳトランジスタ４０９のしきい値より低くなった場合、ＰＭＯＳトランジスタ４０９はオフし充電制御端子１３にＬｏｗの信号が出力され充電制御スイッチ１１をオフさせる。この場合は制御回路２の出力に関わらず充電制御端子１３にＬｏｗの信号が出力され、充電制御スイッチ１１をオフして充電電流を遮断し充電を禁止するように動作する。
充電制御スイッチ１１はオフすると、外部端子４と外部端子５の間には充電器８の開放電圧がかかり、レベルシフタ回路７１のＮＭＯＳトランジスタ１０２、１０３のゲートとＮＭＯＳトランジスタ１０２、ＰＭＯＳトランジスタ１０１のドレインが開放電圧で破壊される事を防ぐ必要がある。充電器８の電流は、ＰＭＯＳトランジスタ４０１、抵抗１０４、ＮＭＯＳトランジスタ１０３、過電流検出端子１４を通って外部端子５に流れる。このため、充電器８の開放電圧は、ＰＭＯＳトランジスタ４０１のオン抵抗と抵抗１０４とＮＭＯＳトランジスタ１０３のオン抵抗で分圧され抵抗１０４を調節することでＮＭＯＳトランジスタ１０３のゲート・ソース間電圧を耐圧以下に設定することができる。
充電器の開放電圧をＶＣＨＡ、ＰＭＯＳトランジスタ４０１のオン抵抗値をＲＯＮ（４０１）、抵抗１０４の抵抗値をＲ１０４、ＮＭＯＳトランジスタ１０３のオン抵抗値をＲＯＮ（１０３）、ＮＭＯＳトランジスタ１０３と１０２のゲート・ソース間耐圧をＶＧＳＳとすると、ＮＭＯＳトランジスタ１０３と１０２のゲート・ソース間耐圧を式１のように設定することで破壊される事を防止する事ができる。
ＮＭＯＳトランジスタ１０３のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１０２のゲート・ソース間電圧と等しいので、ＮＭＯＳトランジスタ１０２のゲート・ソース間電圧も耐圧以下に設定することができる。こうして、ＮＭＯＳトランジスタ１０２、１０３のゲートには開放電圧がなくなるためゲート・ソース間耐圧の低いトランジスタを用いて構成することが可能になる。
充電器８の電流は、ツェナーダイオード２０１、抵抗２０２、ＮＭＯＳトランジスタ１０２、過電流検出端子１４を通って外部端子５に流れる。このため、充電器８の開放電圧は、ツェナーダイオード２０１のツェナー電圧と抵抗２０２とＮＭＯＳトランジスタ１０２のオン抵抗で分圧され、抵抗２０２を調節することでＰＭＯＳトランジスタ１０１のドレイン・ソース間電圧を耐圧以下に設定することができる。
ＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２のドレイン・ソース間耐圧をＶＤＳＳ、ツェナーダイオード２０１のツェナー電圧をＶｚ、抵抗２０２の抵抗値をＲ２０２、ＮＭＯＳトランジスタ１０２のオン抵抗をＲＯＮ（１０２）とする。Ｖｚ＜ＶＤＳＳと設定することでＰＭＯＳトランジスタ１０１のドレイン・ソース間電圧が破壊される事を防ぐことができる。充電制御スイッチ１１がオフの時は、ＮＭＯＳトランジスタ１０２のドレイン・ソース間電圧を以下のように設定することで破壊される事を防止する事ができる。
(ＶＣＨＡ−Ｖｚ)×ＲＯＮ（１０２）／（Ｒ２０２＋ＲＯＮ（１０２））＜ＶＤＳＳ・・・（２）
式２から、Ｒ２０２を調節することでＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２のドレイン・ソース間には開放電圧がかからなくなり、ドレイン耐圧の低いトランジスタを用いて構成することが可能になる。
以上により、抵抗１０４を調節することでＮＭＯＳトランジスタ１０２、１０３のゲートに開放電圧がかかる事を防ぎ、どのようなＭＯＳトランジスタを用いても充電器接続時に破壊されることを防止することができる。また、抵抗２０２を調節することでＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２のドレインに開放電圧がかかる事を防ぎ、どのようなＭＯＳトランジスタを用いても充電器接続時に破壊されることを防止することができる。さらにＭＯＳトランジスタの面積の小さい素子を使用できレイアウト面積を小さくすることができる。
＜実施形態３＞
図３は、第三の実施形態の充放電制御回路を備えたバッテリ装置の回路図である。第二の実施形態との違いは、ツェナーダイオード２０１をダイオード３０１に変更した点である。接続については、ダイオード３０１のカソードはＰＭＯＳトランジスタ１０１のドレインに接続され、アノードはＶＳＳ端子に接続される。他は図２の接続と同様である。
制御回路２は、二次電池１の電圧で動作し二次電池１の電圧を監視する。二次電池１の電圧が過充電電圧未満の場合、制御回路２は第一の出力端子と第二の出力端子にＨｉｇｈの信号を出力し、ＰＭＯＳトランジスタ４０１をオフ、ＮＭＯＳトランジスタ４０２をオンさせ、放電制御スイッチ１０をオンさせる。ＮＭＯＳトランジスタ４０２からはＬｏｗの信号が出力され、ＰＭＯＳトランジスタ１０１がオン、ＮＭＯＳトランジスタ１０２はオフされインバータ４０７にＨｉｇｈの信号が入力される。この信号を受けてインバータ４０７はＬｏｗの信号を出力しＰＭＯＳトランジスタ４０８をオン、ＮＭＯＳトランジスタ４１０をオフさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＨｉｇｈの信号が出力され充電制御スイッチ１１をオンさせる。こうして、充電電流を許可し充電を可能とするように動作する。
二次電池１の電圧が増加し過充電電圧以上になった場合、制御回路２は第一の出力端子にＬｏｗ、第二の出力端子にＨｉｇｈの信号を出力し、ＰＭＯＳトランジスタ４０１をオン、ＮＭＯＳトランジスタ４０２をオフさせる。ＮＭＯＳトランジスタ４０１からはＨｉｇｈの信号が出力され、ＰＭＯＳトランジスタ１０１がオフ、ＮＭＯＳトランジスタ１０２はオンされインバータ４０７にＬｏｗの信号が入力される。この信号を受けてインバータ４０７はＨｉｇｈの信号を出力しＰＭＯＳトランジスタ４０８をオフ、ＮＭＯＳトランジスタ４１０をオンさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＬｏｗの信号が出力され充電制御スイッチ１１をオフさせる。こうして、充電電流を遮断し充電を禁止するように動作する。
二次電池１の電圧が減少し過放電電圧以下になった場合、制御回路２は第一の出力端子にＨｉｇｈ、第二の出力端子にＬｏｗの信号を出力し、ＰＭＯＳトランジスタ４０１をオフ、ＮＭＯＳトランジスタ４０２をオンさせ、放電制御スイッチ１０をオフさせる。ＮＭＯＳトランジスタ４０２からはＬｏｗの信号が出力され、ＰＭＯＳトランジスタ１０１がオン、ＮＭＯＳトランジスタ１０２はオフされインバータ４０７にＨｉｇｈの信号が入力される。この信号を受けてインバータ４０７はＬｏｗの信号を出力しＰＭＯＳトランジスタ４０８をオン、ＮＭＯＳトランジスタ４１０をオフさせる。ＰＭＯＳトランジスタ４０９はオンしている状態のため、充電制御端子１３にＨｉｇｈの信号が出力され充電制御スイッチ１１をオンさせる。こうして、放電電流を遮断し放電を禁止するように動作する。
二次電池１の電圧がさらに減少しＰＭＯＳトランジスタ４０９のしきい値より低くなった場合、ＰＭＯＳトランジスタ４０９はオフし充電制御端子１３にＬｏｗの信号が出力され充電制御スイッチ１１をオフさせる。この場合は制御回路２の出力に関わらず充電制御端子１３にＬｏｗの信号が出力され、充電制御スイッチ１１をオフして充電電流を遮断し充電を禁止するように動作する。
充電制御スイッチ１１はオフすると、外部端子４と外部端子５の間には充電器８の開放電圧がかかり、レベルシフタ回路７１のＮＭＯＳトランジスタ１０２、１０３のゲートとＮＭＯＳトランジスタ１０２、ＰＭＯＳトランジスタ１０１のドレインが開放電圧で破壊される事を防ぐ必要がある。充電器８の電流は、ＰＭＯＳトランジスタ４０１、抵抗１０４、ＮＭＯＳトランジスタ１０３、過電流検出端子１４を通って外部端子５に流れる。このため、充電器８の開放電圧は、ＰＭＯＳトランジスタ４０１のオン抵抗と抵抗１０４とＮＭＯＳトランジスタ１０３のオン抵抗で分圧され抵抗１０４を調節することでＮＭＯＳトランジスタ１０３のゲート・ソース間電圧を耐圧以下に設定することができる。
充電器の開放電圧をＶＣＨＡ、ＰＭＯＳトランジスタ４０１のオン抵抗値をＲＯＮ（４０１）、抵抗１０４の抵抗値をＲ１０４、ＮＭＯＳトランジスタ１０３のオン抵抗値をＲＯＮ（１０３）、ＮＭＯＳトランジスタ１０３と１０２のゲート・ソース間耐圧をＶＧＳＳとすると、ＮＭＯＳトランジスタ１０３と１０２のゲート・ソース間耐圧を式１のように設定することで破壊される事を防止する事ができる。
ＮＭＯＳトランジスタ１０３のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１０２のゲート・ソース間電圧と等しいので、ＮＭＯＳトランジスタ１０２のゲート・ソース間電圧も耐圧以下に設定することができる。こうして、ＮＭＯＳトランジスタ１０２、１０３のゲートには開放電圧がなくなるためゲート耐圧の低いトランジスタを用いて構成することが可能になる。
充電器８の電流は、二次電池１、ダイオード３０１、抵抗２０２、ＮＭＯＳトランジスタ１０２、過電流検出端子１４を通って外部端子５に流れる。このため、充電器８の開放電圧は、二次電池１の電圧とダイオード３０１の順方向電圧と抵抗２０２とＮＭＯＳトランジスタ１０２のオン抵抗で分圧され抵抗２０２を調節することでＰＭＯＳトランジスタ１０１のドレイン・ソース間電圧を耐圧以下に設定することができる。
ＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２のドレイン・ソース間耐圧をＶＤＳＳ、ダイオード３０１の順方向電圧をＶＦ、抵抗２０２の抵抗値をＲ２０２、ＮＭＯＳトランジスタ１０２のオン抵抗をＲＯＮ（１０２）、二次電池１の電圧をＶＢＡＴとする。ＶＢＡＴ＋ＶＦ＜ＶＤＳＳにＶＦを設定することでＰＭＯＳトランジスタ１０１のドレイン・ソース間電圧が破壊される事を防ぐことができる。充電制御スイッチ１１がオフの時は、ＮＭＯＳトランジスタ１０２のドレイン・ソース間電圧を以下のように設定することで破壊される事を防止する事ができる。
（ＶＣＨＡ−（（ＶＢＡＴ＋ＶＦ））×ＲＯＮ（１０２）／（Ｒ２０２＋ＲＯＮ（１０２））＜ＶＤＳＳ・・・（３）
式３から、Ｒ２０２を調節することでＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２のドレイン・ソース間には開放電圧がかからなくなり、ドレイン耐圧の低いトランジスタを用いて構成することが可能になる。
以上により、抵抗１０４を調節することでＮＭＯＳトランジスタ１０２、１０３のゲートに開放電圧がかかる事を防ぎ、どのようなＭＯＳトランジスタを用いても充電器接続時に破壊されることを防止することができる。また、抵抗２０２を調節することでＰＭＯＳトランジスタ１０１とＮＭＯＳトランジスタ１０２のドレインに開放電圧がかかる事を防ぎ、どのようなＭＯＳトランジスタを用いても充電器接続時に破壊されることを防止することができる。さらにＭＯＳトランジスタの面積の小さい素子を使用できレイアウト面積を小さくすることができる。
なお、本発明の実施形態は、ＶＳＳ端子と外部端子５の間に接続されたスイッチ回路３で二次電池１の充放電を制御する構成で説明したが、ＶＤＤ端子と外部端子４の間に接続されたスイッチ回路３で二次電池１の充放電を制御する構成であっても、レベルシフタ回路７１を構成するトランジスタの導電型を変更し、回路接続をそれに対応するように変更すれば、同様の効果を得ることが出来る。
１ 二次電池
２ 制御回路
３ スイッチ回路
８ 充電器
１０ 放電制御スイッチ
１１ 充電制御スイッチ
２０ 充放電制御回路
７１、７４ レベルシフタ回路
２０１ ツェナーダイオード
３０１ ダイオード

Claims (2)

  1. 第一端子と第二端子の間に接続される二次電池の充放電を制御する充放電制御回路であって、
    前記充放電制御回路は、
    前記第一端子と前記第二端子の間に接続され前記二次電池の電圧を監視する制御回路と、前記制御回路の出力する充電制御信号の電圧をレベル変換するレベルシフタ回路と、レベル変換すべき電圧が入力される第三端子と、を備え、
    前記レベルシフタ回路は、
    ゲートが前記レベルシフタ回路の入力端子に接続され、ソースが前記第一端子に接続された第一導電型の第一トランジスタと、
    一方の端子が前記レベルシフタ回路の入力端子に接続された第一抵抗と、
    一方の端子が前記第一トランジスタのドレインに接続された第二抵抗と、
    ゲートが前記第一抵抗の他方の端子に接続され、ドレインが前記第二抵抗の他方の端子に接続され、ソースが前記第三端子に接続された第二導電型の第二トランジスタと、
    ゲート及びドレインが前記第一抵抗の他方の端子に接続され、ソースが前記第三端子に接続された第二導電型の第三トランジスタと、
    カソードが前記第一トランジスタのドレインに接続され、アノードが前記第二端子に接続されたダイオードと、を備えた
    ことを特徴とする充放電制御回路。
  2. 二次電池と、
    前記二次電池の充放電経路に設けられた充放電制御スイッチと、
    前記二次電池の電圧を監視し、前記充放電制御スイッチを開閉することによって前記二次電池の充放電を制御することを特徴とする請求項１に記載の充放電制御回路と、を備えたバッテリ装置。
JP2013021630A 2013-02-06 2013-02-06 充放電制御回路及びバッテリ装置 Expired - Fee Related JP6084056B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013021630A JP6084056B2 (ja) 2013-02-06 2013-02-06 充放電制御回路及びバッテリ装置
TW102145873A TWI580154B (zh) 2013-02-06 2013-12-12 充放電控制電路及電池裝置
KR1020140005907A KR102108780B1 (ko) 2013-02-06 2014-01-17 충방전 제어 회로 및 배터리 장치
CN201410028226.2A CN103972949B (zh) 2013-02-06 2014-01-21 充放电控制电路以及电池装置
US14/173,496 US9214821B2 (en) 2013-02-06 2014-02-05 Charge/discharge control circuit and battery device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013021630A JP6084056B2 (ja) 2013-02-06 2013-02-06 充放電制御回路及びバッテリ装置

Publications (2)

Publication Number Publication Date
JP2014155283A JP2014155283A (ja) 2014-08-25
JP6084056B2 true JP6084056B2 (ja) 2017-02-22

Family

ID=51242149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013021630A Expired - Fee Related JP6084056B2 (ja) 2013-02-06 2013-02-06 充放電制御回路及びバッテリ装置

Country Status (5)

Country Link
US (1) US9214821B2 (ja)
JP (1) JP6084056B2 (ja)
KR (1) KR102108780B1 (ja)
CN (1) CN103972949B (ja)
TW (1) TWI580154B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6688568B2 (ja) * 2015-06-30 2020-04-28 エイブリック株式会社 充放電制御回路、充放電制御装置およびバッテリ装置
CN105006969A (zh) * 2015-07-28 2015-10-28 丁振荣 一种直流-直流变换器及包含其的移动电源
JP6903456B2 (ja) * 2017-03-15 2021-07-14 エイブリック株式会社 充放電制御回路およびバッテリ装置
TWI612750B (zh) * 2017-03-22 2018-01-21 華碩電腦股份有限公司 電子裝置及其充電方法
JP7039589B6 (ja) * 2017-07-19 2022-04-01 三洋電機株式会社 電池の保護回路とこの保護回路を備える電源装置
CN108790892A (zh) * 2018-06-20 2018-11-13 重庆明斯克电气有限公司 一种电动汽车的充电监控管理装置
CN112491117A (zh) * 2020-12-09 2021-03-12 上海芯跳科技有限公司 用于锂电池保护芯片中的充放电控制电路
CN112583078B (zh) * 2020-12-17 2022-06-21 西安稳先半导体科技有限责任公司 一种电池组件、电池保护芯片和电子产品
CN112615072A (zh) * 2020-12-17 2021-04-06 西安稳先半导体科技有限责任公司 一种电池组件、电池保护芯片和电子产品
CN114977361A (zh) * 2022-02-22 2022-08-30 深圳市磐鼎科技有限公司 双电源双电池的供电电路及平板终端

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369316A (ja) * 1986-09-11 1988-03-29 Matsushita Electric Ind Co Ltd Ｍｏｓ型ｆｅｔを用いた駆動回路
JPS63139426A (ja) * 1986-12-02 1988-06-11 Mitsubishi Electric Corp 半導体ブ−トストラツプ回路
JP2850599B2 (ja) * 1991-10-23 1999-01-27 富士電機株式会社 アナログ出力回路
JP3291530B2 (ja) * 1992-09-17 2002-06-10 ソニー株式会社 バッテリー保護回路
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
JP3384399B2 (ja) * 1995-06-28 2003-03-10 富士電機株式会社 高耐圧ｉｃの高耐圧レベルシフト回路
JP3157121B2 (ja) * 1997-02-04 2001-04-16 セイコーインスツルメンツ株式会社 充電式電源装置
JP3676018B2 (ja) * 1997-02-25 2005-07-27 シャープ株式会社 電圧レベルシフター回路
JP3469466B2 (ja) * 1997-06-09 2003-11-25 株式会社リコー 充放電保護回路及びバッテリーパック
JP3037236B2 (ja) * 1997-11-13 2000-04-24 日本電気アイシーマイコンシステム株式会社 レベルシフタ回路
JP3610890B2 (ja) * 1999-09-20 2005-01-19 株式会社デンソー 電気負荷駆動回路
KR100308255B1 (ko) * 1999-12-21 2001-10-17 윤종용 저전원전압 반도체 장치의 기준전압 발생회로 및 방법
US6501248B2 (en) * 2000-09-28 2002-12-31 Ricoh Company, Ltd. Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same
JP4641660B2 (ja) * 2001-05-18 2011-03-02 三菱電機株式会社 レベルシフト回路
JP3779904B2 (ja) * 2001-10-05 2006-05-31 三菱電機株式会社 レベルシフト回路
JP4200683B2 (ja) * 2002-04-16 2008-12-24 セイコーエプソン株式会社 駆動回路、電気光学パネル、及び電子機器
JP3922553B2 (ja) * 2002-09-12 2007-05-30 株式会社リコー 充放電保護回路
US6856523B2 (en) * 2003-06-30 2005-02-15 Northrop Grumman Corporation Level shifted drive for clamp device
US7212033B2 (en) * 2004-03-26 2007-05-01 International Rectifier Corporation High speed transient immune differential level shifting device
US7183832B1 (en) * 2004-08-30 2007-02-27 Marvell International, Ltd Level shifter with boost and attenuation programming
US7511552B2 (en) * 2006-06-15 2009-03-31 Texas Instruments Incorporated Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay
US7994819B2 (en) * 2008-02-12 2011-08-09 Texas Instruments Incorporated Level-shifter circuit
CN101983469B (zh) * 2008-04-02 2014-06-04 无穷动力解决方案股份有限公司 与能量采集关联的储能装置的无源过电压/欠电压控制和保护
US7928695B2 (en) * 2008-04-15 2011-04-19 Hycon Technology Corp. Rechargeable battery protection device
US7750717B2 (en) * 2008-07-25 2010-07-06 Texas Instruments Incorporated Single supply level shifter circuit for multi-voltage designs, capable of up/down shifting
US7710183B2 (en) * 2008-09-04 2010-05-04 Qualcomm Incorporated CMOS level shifter circuit design
JP5379612B2 (ja) * 2009-09-02 2013-12-25 セイコーインスツル株式会社 バッテリ状態監視回路及びバッテリ装置
US8643340B1 (en) * 2009-09-29 2014-02-04 Cirrus Logic, Inc. Powering a circuit by alternating power supply connections in series and parallel with a storage capacitor
JP5638795B2 (ja) * 2009-12-11 2014-12-10 セイコーインスツル株式会社 バッテリ状態監視回路及びバッテリ装置
JP5780650B2 (ja) * 2011-11-11 2015-09-16 株式会社Ｊｏｌｅｄ レベルシフタ回路、走査回路、表示装置、及び、電子機器

Also Published As

Publication number Publication date
TWI580154B (zh) 2017-04-21
US9214821B2 (en) 2015-12-15
US20140217988A1 (en) 2014-08-07
CN103972949A (zh) 2014-08-06
KR20140100408A (ko) 2014-08-14
KR102108780B1 (ko) 2020-05-11
JP2014155283A (ja) 2014-08-25
TW201444227A (zh) 2014-11-16
CN103972949B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
JP6084056B2 (ja) 充放電制御回路及びバッテリ装置
JP5706649B2 (ja) 充放電制御回路及びバッテリ装置
KR102005703B1 (ko) 배터리 보호 ｉｃ 및 배터리 장치
KR102130290B1 (ko) 충방전 제어 회로 및 배터리 장치
TWI617111B (zh) 充放電控制電路、充放電控制裝置及電池裝置
CN106100008B (zh) 电池装置以及电池装置的制造方法
JP2012060762A (ja) 充放電制御回路及びバッテリ装置
KR20110108307A (ko) 배터리 상태 감시 회로 및 배터리 장치
KR20110105735A (ko) 배터리 상태 감시 회로 및 배터리 장치
KR20140109307A (ko) 배터리 장치
US9401615B2 (en) Charging and discharging control circuit and battery device
JP5588370B2 (ja) 出力回路、温度スイッチｉｃ、及び、電池パック
TW201503536A (zh) 開關電路、半導體裝置及電池裝置
CN102983557A (zh) 一种电池保护电路及其充电功率开关控制信号产生电路
KR101791698B1 (ko) 충방전 제어 회로 및 배터리 장치
KR101457251B1 (ko) 배터리 상태 감시 회로 및 배터리 장치
KR20180106923A (ko) 충방전 제어 회로 및 배터리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170124

R150 Certificate of patent or registration of utility model

Ref document number: 6084056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees