CN112491117A

CN112491117A - 用于锂电池保护芯片中的充放电控制电路

Info

Publication number: CN112491117A
Application number: CN202011450864.5A
Authority: CN
Inventors: 陈昊; 尹喜珍
Original assignee: Shanghai Xintiao Technology Co ltd
Current assignee: Shanghai Xintiao Technology Co ltd
Priority date: 2020-12-09
Filing date: 2020-12-09
Publication date: 2021-03-12
Also published as: CN113381485B; CN113381485A

Abstract

本发明涉及锂电池保护芯片技术领域，尤其涉及一种用于锂电池保护芯片中的充放电控制电路，包括译码器、第一驱动器、第二驱动器、第三驱动器、第一反相器、第二反相器、第三反相器和控制电路，控制电路包括第一电平转换电路、第二电平转换电路、充放电主控制管、第一CMOS开关和第二CMOS开关。本发明通过动态地控制衬底和栅极的电位切换，实现充放电控制的功能，在保持小导通电阻的前提下，大大减小MOS管所占的面积，大大减小制造成本。

Description

用于锂电池保护芯片中的充放电控制电路

技术领域

本发明涉及锂电池保护芯片技术领域，尤其涉及一种用于锂电池保护芯片中的充放电控制电路。

背景技术

目前的电池保护芯片通过检测VDD和VM电压，对电池电压和流经电池的电流大小进行监测，如图9所示，在必要时切断充电或者放电回路，从而起到对电池的保护作用。现有技术中充放电控制管集成在芯片内部，由两个NMOS分别控制充电通路和放电通路，由于要求这两个MOS管导通时的导通电阻尽可能小，这两个MOS的面积往往非常大，导致芯片成本过高或者封装过大，如果面积小又会导致芯片功耗过大，因此，对于把充放电控制管集成在芯片内部的方案存在很大的瓶颈。

发明内容

本发明提供了一种用于锂电池保护芯片中的充放电控制电路，具有兼容性高、尺寸小、减小芯片发热功率等优点。

为了实现本发明的目的，所采用的技术方案是：用于锂电池保护芯片中的充放电控制电路，包括译码器、第一驱动器、第二驱动器、第三驱动器、第一反相器、第二反相器、第三反相器和控制电路，控制电路包括第一电平转换电路、第二电平转换电路、充放电主控制管、第一CMOS开关和第二CMOS开关，译码器输出的数字信号V1依次经过第一驱动器、第一反相器和第一电平转换电路控制充放电主控制管的栅极电位VG1，译码器输出的数字信号V2依次经过第二驱动器、第二反相器控制第二CMOS开关的闭合和断开，译码器输出的数字信号V3依次经过第三驱动器、第三反相器和第二电平转换电路控制第一CMOS开关的闭合和断开，第一CMOS开关第二CMOS开关联合控制充放电主控制管的衬底电位。

作为本发明的优化方案，第一电平转换电路包括第一PMOS管M6、第一电阻R1、第一NMOS管M4、第二NMOS管M5、第二电阻R2和第二PMOS管M7，第一PMOS管M6的漏极和第一NMOS管M4的漏极通过第一电阻R1连接，第二PMOS管M7的漏极和第二NMOS管M5的漏极通过第二电阻R2连接，第一PMOS管M6的源极和第二PMOS管M7的源极相连，第一NMOS管M4的源极和第二NMOS管M5的源极相连，第一PMOS管M6的漏极和第二NMOS管M5的栅极相连，第一NMOS管M4的栅极和第二PMOS管M7的漏极相连。

作为本发明的优化方案，第二电平转换电路包括第三PMOS管M10、第三电阻R3、第三NMOS管M8、第四NMOS管M9、第四电阻R4和第四PMOS管M11，第三PMOS管M10的漏极和第三NMOS管M8的漏极通过第三电阻R3连接，第四PMOS管M11的漏极和第四NMOS管M9的漏极通过第四电阻R4连接，第三PMOS管M10的源极和第四PMOS管M11的源极相连，第三NMOS管M8的源极和第四NMOS管M9的源极相连，第三PMOS管M10的漏极和第四NMOS管M9的栅极相连，第三NMOS管M8的栅极和第四PMOS管M11的漏极相连。

作为本发明的优化方案，第一CMOS开关包括第五NMOS管M3和第五PMOS管M12，第五PMOS管M12的漏极与第五NMOS管M3的源极相连，第五NMOS管M3的衬底和漏极均与第五PMOS管M12的源极相连。

作为本发明的优化方案，第二CMOS开关包括第六NMOS管M2和第六PMOS管M13，第六PMOS管M13的源极与第六NMOS管M2的漏极相连，第六NMOS管M2的衬底和源极均与第六PMOS管M13的漏极相连。

作为本发明的优化方案，充放电主控制管的栅极与第一PMOS管M6的漏极相连，充放电主控制管的衬底与第二NMOS管M5的源极相连，第二NMOS管M5的源极与第六NMOS管M2的源极相连，充放电主控制管的源极与第五NMOS管M3的源极相连，充放电主控制管的漏极与第六NMOS管M2的漏极相连，第五NMOS管M3的漏极与第六NMOS管M2的源极相连，第五PMOS管M12的栅极与第三PMOS管M10的漏极相连，第五NMOS管M3的栅极与第四PMOS管M11的漏极相连。

本发明具有积极的效果：1)本发明与传统方案兼容，DFO和CFO是在传统方案中分别控制放电管和充电管的逻辑控制信号。本电路的输入仍然为DFO和CFO的好处是设计者不需要修改传统方案的逻辑控制部分，只需要修改充放电MOS管的控制部分即可。

2)把传统方案中的充电控制MOS和放电控制MOS合并成一个充放电主控制管，大大减小MOS管在芯片中所占的面积，减小制造成本，减小封装尺寸。

3)由于在工艺中，MOS管的导通电阻和面积的乘积接近于一个定值。在同等的面积下，使用一个NMOS管的导通电阻是使用两个NMOS管的导通电阻的1/4，大大减小了芯片的发热功率，降低芯片过热的概率，减小封装散热的压力。

4)使用CMOS开关控制衬底的切换可以减小开关导通时的导通电阻，减少CMOS开关上产生的压降。

5)在现有的其它衬底切换方案中，栅极控制和衬底控制是两个电路，本发明将合并成一个控制电路，降低了控制的复杂度。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是本发明的整体电路原理示意图；

图2是本发明的整体电路原理框图；

图3是第一电平转换电路的电路原理图；

图4是第二电平转换电路的电路原理图；

图5是第一CMOS开关的电路原理图；

图6是第二CMOS开关的电路原理图；

图7是控制电路的电路原理图；

图8是本发明应用在电池保护芯片系统中的原理示意图；

图9是电池保护芯片的检测原理示意图；

图10是传统的充放电控制原理图。

其中：101、译码器，102、第一驱动器，103、第二驱动器，104、第三驱动器，105、第一反相器，106、第二反相器，107、第三反相器，108、控制电路，109、第一电平转换电路，110、第二电平转换电路，111、充放电主控制管，112、第一CMOS开关，113、第二CMOS开关。

具体实施方式

如图1和2所示，本发明公开了一种用于锂电池保护芯片中的充放电控制电路，包括译码器101、第一驱动器102、第二驱动器103、第三驱动器104、第一反相器105、第二反相器106、第三反相器107和控制电路108，控制电路108包括第一电平转换电路109、第二电平转换电路110、充放电主控制管111、第一CMOS开关112和第二CMOS开关113，译码器101输出的数字信号V1依次经过第一驱动器102、第一反相器105和第一电平转换电路109控制充放电主控制管111的栅极电位VG1，使得VG1为VDD或者VB1。译码器101输出的数字信号V2依次经过第二驱动器103、第二反相器106控制第二CMOS开关113的闭合和断开，译码器101输出的数字信号V3依次经过第三驱动器104、第三反相器107和第二电平转换电路110控制第一CMOS开关112的闭合和断开，第一CMOS开关112第二CMOS开关113联合控制充放电主控制管111的衬底电位，使得衬底的电位是VM或者GND。其中，电路的输入为DFO和CFO，和传统方案的逻辑输出一致，达到了和传统方案很好的兼容效果。DFO和CFO经过译码器101得到三个数字信号V1、V2和V3。

译码器101的真值表如表1所示：

表1

如图3所示，第一电平转换电路109包括第一PMOS管M6、第一电阻R1、第一NMOS管M4、第二NMOS管M5、第二电阻R2和第二PMOS管M7，第一PMOS管M6的漏极和第一NMOS管M4的漏极通过第一电阻R1连接，第二PMOS管M7的漏极和第二NMOS管M5的漏极通过第二电阻R2连接，第一PMOS管M6的源极和第二PMOS管M7的源极相连，第一NMOS管M4的源极和第二NMOS管M5的源极相连，第一PMOS管M6的漏极和第二NMOS管M5的栅极相连，第一NMOS管M4的栅极和第二PMOS管M7的漏极相连。

如图4所示，第二电平转换电路110包括第三PMOS管M10、第三电阻R3、第三NMOS管M8、第四NMOS管M9、第四电阻R4和第四PMOS管M11，第三PMOS管M10的漏极和第三NMOS管M8的漏极通过第三电阻R3连接，第四PMOS管M11的漏极和第四NMOS管M9的漏极通过第四电阻R4连接，第三PMOS管M10的源极和第四PMOS管M11的源极相连，第三NMOS管M8的源极和第四NMOS管M9的源极相连，第三PMOS管M10的漏极和第四NMOS管M9的栅极相连，第三NMOS管M8的栅极和第四PMOS管M11的漏极相连。

如图5所示，第一CMOS开关112包括第五NMOS管M3和第五PMOS管M12，第五PMOS管M12的漏极与第五NMOS管M3的源极相连，第五NMOS管M3的衬底和漏极均与第五PMOS管M12的源极相连。

如图6所示，第二CMOS开关113包括第六NMOS管M2和第六PMOS管M13，第六PMOS管M13的源极与第六NMOS管M2的漏极相连，第六NMOS管M2的衬底和源极均与第六PMOS管M13的漏极相连。

如图7所示，充放电主控制管111的栅极与第一PMOS管M6的漏极相连，充放电主控制管111的衬底与第二NMOS管M5的源极相连，第二NMOS管M5的源极与第六NMOS管M2的源极相连，充放电主控制管111的源极与第五NMOS管M3的源极相连，充放电主控制管111的漏极与第六NMOS管M2的漏极相连，第五NMOS管M3的漏极与第六NMOS管M2的源极相连，第五PMOS管M12的栅极与第三PMOS管M10的漏极相连，第五NMOS管M3的栅极与第四PMOS管M11的漏极相连。

将本方案的用于锂电池保护芯片中的充放电控制电路应用与电池保护芯片系统中，如图8所示。

下面具体阐述用于锂电池保护芯片中的充放电控制电路如何控制衬底和栅极电压。

1)当电池保护芯片未检测到电压或者电流异常时，DFO和CFO为GND电压。在传统方案中(如图10)，这意味着CO和DO均为VDD，充电控制管和放电控制管均处于导通状态，电池可以自由地充放电。在本方案中，按照表1，若DFO＝CFO＝0＝GND，那么V1＝V2＝0＝GND，V3＝1＝VDD。V1＝GND，此时图7中的VG1_EN＝GND；VG1_EN_N＝VDD，第一电平转换电路109的输出VG1＝VDD，也即充放电主控制管111的栅极电压是VDD，充放电主控制管111处于导通状态。V2＝GND，此时图7中的VG2＝GND，VG2_N＝VDD，也即第二CMOS开关113关断。V3＝VDD，此时图7中的VG3_EN＝VDD，VG3_EN_N＝GND，那么VG3＝VDD，VG3_EN＝VM，也即第一CMOS开关112导通。第二CMOS开关113关断并且第一CMOS开关112导通意味着充放电主控制管111的衬底VB1＝GND。综合来看，在本方案中，DFO＝CFO＝GND时，电池可以正常充放电。

当充电导致电池电压过高或者充电电流过大时，DFO＝GND，CFO＝VDD。在传统方案中(如图10)，这意味着DO＝VDD，CO＝VM，放电控制管导通，充电控制管关断，电池不能被充电器充电，但是还能向负载放电。在本方案中，按照表1，若DFO＝GND，CFO＝VDD，那么V1＝V2＝VDD，V3＝GND。V1＝VDD，此时图7中的VG1_EN＝VDD；VG1_EN_N＝GND，第一电平转换电路109的输出VG1＝VB1，也即充放电主控制管111的栅极电压等于衬底电压。V2＝VDD，此时图7中的VG2＝VDD，VG2_N＝GND，也即第二CMOS开关113导通。V3＝GND，此时图7中的VG3_EN＝GND，VG3_EN_N＝VDD，那么VG3＝VM，VG3_EN＝VDD，也即第一CMOS开关112关断。第二CMOS开关113导通并且第一CMOS开关112关断意味着充放电主控制管111的衬底VB1＝VM＝VG1。综合来看，在本方案中，DFO＝GND，CFO＝VDD时，电池的充电通路被关断，放电通路仍导通。

当放电导致电池电压过低、放电电流过大或者短路时，DFO＝VDD，CFO＝GND。在传统方案中(如图10)，这意味着DO＝GND，CO＝VDD，充电控制管导通，放电控制管关断，电池不能对负载放电，但是还能被充电器充电。在本方案中，按照表1，若DFO＝VDD，CFO＝GND，那么V1＝V3＝VDD，V2＝GND。V1＝VDD，此时图7中的VG1_EN＝VDD；VG1_EN_N＝GND，第一电平转换电路109的输出VG1＝VB1，也即充放电主控制管111的栅极电压等于衬底电压。V2＝GND，此时图7中的VG2＝GND，VG2_N＝VDD，也即第二CMOS开关113关断。V3＝VDD，此时图7中的VG3_EN＝VDD，VG3_EN_N＝GND，那么VG3＝VDD，VG3_EN＝VM，也即第一CMOS开关112导通。第一CMOS开关112导通并且第二CMOS开关113关断意味着充放电主控制管111的衬底VB1＝GND＝VG1。综合来看，在本方案中，DFO＝GND，CFO＝VDD时，电池的放电通路被关断，充电通路仍导通。

使用一个充放电主控制管111，在与传统方案兼容的条件下，通过动态地控制衬底和栅极的电位切换，实现充放电控制的功能，在保持小导通电阻的前提下，大大减小MOS管所占的面积，大大减小制造成本。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.用于锂电池保护芯片中的充放电控制电路，包括译码器(101)、第一驱动器(102)、第二驱动器(103)、第三驱动器(104)、第一反相器(105)、第二反相器(106)、第三反相器(107)和控制电路(108)，其特征在于：所述控制电路(108)包括第一电平转换电路(109)、第二电平转换电路(110)、充放电主控制管(111)、第一CMOS开关(112)和第二CMOS开关(113)，译码器(101)输出的数字信号V1依次经过第一驱动器(102)、第一反相器(105)和第一电平转换电路(109)控制充放电主控制管(111)的栅极电位VG1，译码器(101)输出的数字信号V2依次经过第二驱动器(103)、第二反相器(106)控制第二CMOS开关(113)的闭合和断开，译码器(101)输出的数字信号V3依次经过第三驱动器(104)、第三反相器(107)和第二电平转换电路(110)控制第一CMOS开关(112)的闭合和断开，第一CMOS开关(112)第二CMOS开关(113)联合控制充放电主控制管(111)的衬底电位。

2.根据权利要求1所述的用于锂电池保护芯片中的充放电控制电路，其特征在于：所述的第一电平转换电路(109)包括第一PMOS管M6、第一电阻R1、第一NMOS管M4、第二NMOS管M5、第二电阻R2和第二PMOS管M7，第一PMOS管M6的漏极和第一NMOS管M4的漏极通过第一电阻R1连接，第二PMOS管M7的漏极和第二NMOS管M5的漏极通过第二电阻R2连接，第一PMOS管M6的源极和第二PMOS管M7的源极相连，第一NMOS管M4的源极和第二NMOS管M5的源极相连，第一PMOS管M6的漏极和第二NMOS管M5的栅极相连，第一NMOS管M4的栅极和第二PMOS管M7的漏极相连。

3.根据权利要求2所述的用于锂电池保护芯片中的充放电控制电路，其特征在于：所述的第二电平转换电路(110)包括第三PMOS管M10、第三电阻R3、第三NMOS管M8、第四NMOS管M9、第四电阻R4和第四PMOS管M11，第三PMOS管M10的漏极和第三NMOS管M8的漏极通过第三电阻R3连接，第四PMOS管M11的漏极和第四NMOS管M9的漏极通过第四电阻R4连接，第三PMOS管M10的源极和第四PMOS管M11的源极相连，第三NMOS管M8的源极和第四NMOS管M9的源极相连，第三PMOS管M10的漏极和第四NMOS管M9的栅极相连，第三NMOS管M8的栅极和第四PMOS管M11的漏极相连。

4.根据权利要求3所述的用于锂电池保护芯片中的充放电控制电路，其特征在于：第一CMOS开关(112)包括第五NMOS管M3和第五PMOS管M12，第五PMOS管M12的漏极与第五NMOS管M3的源极相连，第五NMOS管M3的衬底和漏极均与第五PMOS管M12的源极相连。

5.根据权利要求4所述的用于锂电池保护芯片中的充放电控制电路，其特征在于：第二CMOS开关(113)包括第六NMOS管M2和第六PMOS管M13，第六PMOS管M13的源极与第六NMOS管M2的漏极相连，第六NMOS管M2的衬底和源极均与第六PMOS管M13的漏极相连。

6.根据权利要求5所述的用于锂电池保护芯片中的充放电控制电路，其特征在于：充放电主控制管(111)的栅极与第一PMOS管M6的漏极相连，充放电主控制管(111)的衬底与第二NMOS管M5的源极相连，第二NMOS管M5的源极与第六NMOS管M2的源极相连，充放电主控制管(111)的源极与第五NMOS管M3的源极相连，充放电主控制管(111)的漏极与第六NMOS管M2的漏极相连，第五NMOS管M3的漏极与第六NMOS管M2的源极相连，第五PMOS管M12的栅极与第三PMOS管M10的漏极相连，第五NMOS管M3的栅极与第四PMOS管M11的漏极相连。