CN117155370B - 一种防倒灌电路 - Google Patents

Abstract

本发明公开一种防倒灌电路，涉及电路设计技术领域，解决防倒灌电路占用芯片体积大的问题。包括电压比较电路、开关电路和自衬底充电电路；电压比较电路中的反相器连接驱动信号输出端和第二NMOS管，第二NMOS管连接在第一PMOS管和第三NMOS管间，第一PMOS管和第三NMOS管连接芯片，第一PMOS管和第二NMOS管间有外部芯片引脚；第四NMOS管连接驱动信号输出端；第三NMOS接地；第一PMOS管、第二NMOS管和第三NMOS管的连接处为电压比较电路输出端；开关电路分别连接驱动信号输出端、电压比较电路输出端和自衬底充电电路；自衬底充电电路将外部电压输送至衬底。本发明减小了防倒灌电路在芯片内占用体积。

Description

一种防倒灌电路

技术领域

本发明涉及电路设计技术领域，尤其涉及一种防倒灌电路。

背景技术

通用型输入/输出（General-purpose input/output，GPIO）电路是芯片中经常用到的一个功能模块，可以通过配置寄存器实现数字输入、数字输出、模拟输入等功能。

为保证包含GPIO电路的芯片的质量，需要对GPIO电路进行防倒灌控制，在当前芯片断电时，完全切断其他芯片到当前芯片的通路，但是现有的防倒灌电路一般需要电容，导致防倒灌电路在芯片内占用体积较大，无法很好的满足日益复杂的芯片设计需求。

因此，需要设计一种在芯片内占用体积较小的防倒灌电路。

发明内容

本发明的目的在于提供一种防倒灌电路，用于解决防倒灌电路在芯片内占用体积较大的问题。

为了实现上述目的，本发明提供如下技术方案：

一种防倒灌电路，所述防倒灌电路包括：电压比较电路、开关电路和自衬底充电电路；

所述电压比较电路包括反相器、第一PMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述反相器的输入端连接芯片的驱动信号输出端，用于接收所述芯片的输出信号；所述反相器的输出端与所述第二NMOS管的栅极相连；所述第二NMOS管连接在所述第一PMOS管和所述第三NMOS管之间；所述第一PMOS管的栅极连接所述芯片，用于接收所述芯片的内部电压；所述第一PMOS管和所述第二NMOS管之间连接有外部芯片引脚，用于接收所述外部芯片引脚的外部电压；所述第三NMOS管的栅极连接所述芯片，用于接收所述芯片的额定电压；所述第四NMOS管的栅极连接所述驱动信号输出端，用于接收所述输出信号；所述第三NMOS管经过所述第四NMOS管接地；所述第一PMOS管、第二NMOS管和第三NMOS管之间的连接处设置有电压比较电路输出端；

所述开关电路的输入端分别连接所述驱动信号输出端和所述电压比较电路输出端，所述开关电路的输出端连接所述自衬底充电电路；所述自衬底充电电路用于将所述外部电压输送至衬底。

与现有技术相比，本发明提供的一种防倒灌电路，包括电压比较电路、开关电路和自衬底充电电路；

所述电压比较电路包括反相器、第一PMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述反相器的输入端连接芯片的驱动信号输出端，用于接收所述芯片的输出信号；所述反相器的输出端与所述第二NMOS管的栅极相连；所述第二NMOS管连接在所述第一PMOS管和所述第三NMOS管之间；所述第一PMOS管的栅极连接所述芯片，用于接收所述芯片的内部电压；所述第一PMOS管和所述第二NMOS管之间连接有外部芯片引脚，用于接收所述外部芯片引脚的外部电压；所述第三NMOS管的栅极连接所述芯片，用于接收所述芯片的额定电压，故第三NMOS管为常通状态；所述第四NMOS管的栅极连接所述驱动信号输出端，用于接收所述输出信号；所述第三NMOS管经过所述第四NMOS管接地；所述第一PMOS管、第二NMOS管和第三NMOS管之间的连接处设置有电压比较电路输出端；所述开关电路的输入端分别连接所述驱动信号输出端和所述电压比较电路输出端，通过电压比较电路的输出端的输出电压控制开关电路的通断，所述开关电路的输出端连接所述自衬底充电电路；所述自衬底充电电路用于将所述外部电压输送至衬底，以防止外部电压倒灌入芯片内。本发明通过PMOS管和NMOS管构成在芯片内占用体积较小的电压比较电路，且电路中无需电容也能实现防倒灌控制，因此本发明的防倒灌电路在芯片内占用体积较小，解决了现有的防倒灌电路在芯片内占用体积较大的问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明提供的一种防倒灌电路图；

图2为本发明提供的一种防倒灌电路中的电压比较电路图；

图3为本发明提供的一种防倒灌电路中的开关电路图；

图4为本发明提供的一种防倒灌电路中的自衬底充电电路图；

图5为本发明提供的GPIO电路中输出通路的防倒灌电路连接关系示意图。

具体实施方式

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项（个）”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。例如，a，b或c中的至少一项（个），可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

随着集成技术的发展，芯片的应用场景多为多个芯片通过IO引脚并联于同一总线上的模式，不同的芯片根据应用需求独立工作。但是，在多颗芯片连接到同一总线上时，通常会有防止倒灌(fail-safe)的要求，即一颗芯片断电时，其他芯片不断电，且其他芯片不能继续给断电芯片供电。如其他芯片通过IO引脚继续给断电芯片供电，则会造成功能紊乱。

而现有的防倒灌电路中一般需要电容进行分压、滤波或充放电，以实现防倒灌控制，而电容的面积或体积较大，会限制芯片的体积或面积，无法很好的满足日益复杂的芯片设计需求。

基于此，本发明提供一种在芯片内占用提及较小的防倒灌电路，接下来结合附图对本申请的技术方案进行说明：

如图1所示，本发明提供一种防倒灌电路，所述防倒灌电路包括：电压比较电路、开关电路和自衬底充电电路；

所述电压比较电路包括反相器、第一PMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述反相器的输入端连接芯片的驱动信号输出端，用于接收所述芯片的输出信号；所述反相器的输出端与所述第二NMOS管的栅极相连；所述第二NMOS管连接在所述第一PMOS管和所述第三NMOS管之间；所述第一PMOS管的栅极连接所述芯片，用于接收所述芯片的内部电压；所述第一PMOS管和所述第二NMOS管之间连接有外部芯片引脚，用于接收所述外部芯片引脚的外部电压；所述第三NMOS管的栅极连接所述芯片，用于接收所述芯片的额定电压；所述第四NMOS管的栅极连接所述驱动信号输出端，用于接收所述输出信号；所述第三NMOS管经过所述第四NMOS管接地；所述第一PMOS管、第二NMOS管和第三NMOS管之间的连接处设置有电压比较电路输出端；

所述开关电路的输入端分别连接所述驱动信号输出端和所述电压比较电路输出端，所述开关电路的输出端连接所述自衬底充电电路；所述自衬底充电电路用于将所述外部电压输送至衬底。

具体的，通过反相器、第一PMOS管、第二NMOS管、第三NMOS管和第四NMOS管连接构成电压比较电路，将反相器的输入端连接芯片的驱动信号输出端，以接收芯片的输出信号；将反相器的输出端与第二NMOS管的栅极相连，使第二NMOS管能够接收到经过反相器变换后的输出信号，通过比较输出信号的电平与栅极导通电压的电平，控制第二NMOS管的导通；将第二NMOS管连接在所述第一PMOS管和所述第三NMOS管之间，其中，外部电压位于第一PMOS管与第二NMOS管的相交处，第三NMOS管与第二NMOS管的相交处作为本发明提供的电压比较电路的输出端；将第一PMOS管的栅极连接所述芯片，以接收所述芯片的内部电压；在第一PMOS管和第二NMOS管之间连接有外部芯片引脚，用于接收所述外部芯片引脚的外部电压，通过本发明提供的防倒灌电路，使外部电压通过电压比较电路、开关电路和自衬底充电电路流入衬底，从而避免外部电压倒灌入芯片；将第三NMOS管的栅极连接所述芯片，接收所述芯片的额定电压，使第三NMOS处于常通状态，为第四NMOS管分压，防止第四NMOS管损坏；将第四NMOS管的栅极连接所述驱动信号输出端，以直接接收芯片的驱动信号输出端的输出信号，基于输出信号的电平的高低与第四NMOS管的导通电压，控制第四NMOS管的开关；所述第三NMOS管经过所述第四NMOS管接地，第四NMOS管导通时，输出电压流经第三NMOS管和第四NMOS管后接地；所述第一PMOS管、第二NMOS管和第三NMOS管之间的连接处设置有电压比较电路输出端，电压比较电路输出端所输出的电压即为电压比较电路的输出电压。

开关电路的输入端分别连接所述驱动信号输出端和所述电压比较电路输出端，通过电压比较电路的输出端的输出电压控制开关电路的通断，开关电路的输出端连接所述自衬底充电电路；其中，自衬底充电电路用于将所述外部电压输送至衬底，晶体管衬底的电压为衬底电压（Substrate Voltage），位于晶体管中衬底区域，其中，衬底区域是与栅极和源极、漏极相隔的区域，通常用P型或N型半导体材料构成，本防倒灌电路中的衬底电压为V0。

本发明仅通过MOS管构成防倒灌电路，未使用电容、二极管等，使本发明的防倒灌电路在芯片内占用体积较小。

作为一种可选的实施方式，所述第二NMOS管的漏极与所述第一PMOS管的漏极相连，用于接收外部芯片引脚的外部电压；所述电压比较电路输出端输出所述电压比较电路的第二电压，所述第二电压的大小根据所述电压比较电路获得；所述第三NMOS管的栅极接收第一电压，所述第一电压为所述芯片的额定电压；所述第三NMOS管的漏极接收所述第二电压；所述第三NMOS管的源级连接所述第四NMOS管的漏极；所述第四NMOS管的源级接地。

具体的，电压比较电路中具体的电路连接关系可以是：第二NMOS管的漏极与所述第一PMOS管的漏极相连，电压比较电路输出端输出第二电压，第三NMOS管的栅极接收芯片的额定电压，第三NMOS管的漏极接收第二电压，第三NMOS管的源级连接第四NMOS管的漏极，第四NMOS管的源级接地。其中，如图2所示，外部芯片的引脚为PAD，其携带的外部电压为VPAD，当前芯片的内部电压为AVDD，当前芯片内的额定电压为V1，电压比较电路输出端输出的电压为第二电压V2，经过反相器后的输出信号的电压为V3。

作为一种可选的实施方式，所述开关电路包括第九NMOS管、第十PMOS管和第十一PMOS管；所述第九NMOS管的栅极接收所述第一电压，所述第九NMOS管的漏极分别连接所述第十PMOS管的源级和所述第十一PMOS管的源级，所述第九NMOS管的源级分别连接所述第十PMOS管的漏极和所述驱动信号输出端；所述第十PMOS管的栅极接收所述第二电压，所述第十PMOS管的衬底设置在所述衬底上，所述衬底由多个与所述外部芯片引脚相连的PMOS管的衬底组成；所述第十一PMOS管的栅极接收所述第一电压，所述第十一PMOS管的漏极连接所述外部芯片引脚，用于接收所述外部电压，所述第十一PMOS管的源级连接所述自衬底充电电路。

具体的，如图3所示，由第九NMOS管、第十PMOS管和第十一PMOS管构成本防倒灌电路中的开关电路，第九NMOS管的栅极接收所述第一电压，在芯片没有防倒灌风险时，第九NMOS管为常通状态；第九NMOS管的漏极分别连接所述第十PMOS管的源级和所述第十一PMOS管的源级，三者相交处为本开关电路的输出端；第九NMOS管的源级分别连接所述第十PMOS管的漏极和所述驱动信号输出端，使本开关电路开启时，第九NMOS管和第十PMOS管的源极漏极导通，驱动信号输出端的输出信号能够传递至本开关电路；第十PMOS管的栅极接收所述第二电压，第十PMOS管的衬底设置在所述衬底上，所述衬底由多个与所述外部芯片引脚相连的PMOS管的衬底组成，使第二电压可以被衬底吸收，防止其倒灌入芯片内；第十一PMOS管的栅极接收所述第一电压，由于第一电压为当前芯片的额定电压，所以第十一PMOS管为常通状态，第十一PMOS管的漏极连接所述外部芯片引脚PAD，以接收外部电压VPAD，第十一PMOS管的源级连接所述自衬底充电电路，当第十一PMOS管开启时，即第十一PMOS管的源极漏极导通时，开关电路输出端的电压能够流入自衬底充电电路，防止其倒灌入芯片。

作为一种可选的实施方式，所述自衬底充电电路包括第六PMOS管、第七NMOS管和第八NMOS管；所述第六PMOS管的栅极连接所述开关电路，所述第六PMOS管的漏极接收所述内部电压，所述第六PMOS管的源级分别连接所述第七NMOS管的漏极和所述外部芯片引脚；所述第六PMOS管的衬底设置在所述衬底上；所述第七NMOS管的栅极接收所述第一电压，所述第七NMOS管的源级连接所述第八NMOS管的漏极；所述第八NMOS管的栅极连接所述驱动信号输出端，所述第八NMOS管的源级接地。

具体的，如图4所示，本发明的自衬底充电电路由第六PMOS管、第七NMOS管和第八NMOS管构成：第六PMOS管的栅极连接所述开关电路，第六PMOS管的漏极接收所述内部电压，第六PMOS管的源级分别连接第七NMOS管的漏极和外部芯片引脚；所述第六PMOS管的衬底设置在所述衬底上，使外部电压可以被衬底吸收，第七NMOS管的栅极接收所述第一电压，第七NMOS管为常通状态，第七NMOS管的源级连接所述第八NMOS管的漏极，通过第七NMOS管的分压以保护第八NMOS管不被损坏，第八NMOS管的栅极连接所述驱动信号输出端，第八NMOS管的源级接地，使PAD引脚处的电压接地。通过本发明设计的使衬底吸收有倒灌风险的外部电压，防止其流入芯片，以实现对芯片的防倒灌控制。

其中，MOS管防倒灌电路的设计目标是在MOS管关闭时，通过合理的电路设计，将倒灌电流限制在安全范围内，避免对MOS管造成损害，常见的MOS管防倒灌电路包括反并联二极管、电容器和电阻等元件的组合：反并联二极管是在MOS管的漏极和源极之间，串联一个反并联二极管，当倒灌电流出现时，二极管会迅速导通，将电流绕过MOS管，从而保护MOS管不受损害；电容器是在MOS管的漏极和源极之间，串联一个电容器，电容器的作用是吸收倒灌电流的能量，减缓电流的上升速度，从而降民对MOS管的冲击；电阻是在MOS管的漏极和源极之间，串联一个电阳以限制倒灌电流的大小，防止电流过大对MOS管造成损害、MOS管防倒灌电路的应用。而本发明采用晶体管实现芯片的防倒灌控制，通过设计反相器、晶体管和电阻的连接关系，将外部电压导入衬底中，较现有技术在芯片内占用体积更小、灵活性更高且电路整体采用元件种类少，电路更为工整。

作为一种可选的实施方式，所述电压比较电路还包括：第一电阻和第二电阻；所述第一电阻设置在所述第一PMOS管和所述外部芯片引脚之间，用于限制所述外部芯片引脚的所述外部电压的大小；所述第二电阻设置在所述第一PMOS和所述芯片之间，用于限制所述芯片的所述内部电压的大小。

具体的，电阻是一种电器元件，其作用为：限制电流、调节电压、分压作用、保护电路、产生热量和调节信号，通过改变电阻的大小，可以改变电路的阻抗，从而调节信号的传输特性。本防倒灌电路的第一电阻设置在所述第一PMOS管和所述外部芯片引脚之间，作分压限流作用，用于限制所述外部芯片引脚的所述外部电压的大小，防止其损坏晶体管；第二电阻设置在所述第一PMOS和所述芯片之间，作分压限流作用，用于限制所述芯片的所述内部电压的大小，防止其损坏晶体管，且第二电阻也用于表示芯片连接至本防倒灌电路时流经的导线电阻或元件电阻。同时，MOSFET的栅极连接限流电阻还可以抑制浪涌和减少振荡，降低电路误差的同时，还避免了电路中的元件损坏。

作为一种可选的实施方式，所述输出信号为低电平时，若所述外部电压大于或等于倒灌阈值，所述第一PMOS管开启；若所述外部电压小于倒灌阈值，所述第二NMOS管开启。

具体的，在常见的CMOS工艺里，MOS管的工作电压包括0.8V、2.5V、3.3V等。以工作电压最高的MOS管为例，其最高能承受电压不超过3.3V的10％，即3.63V：如图2所示，在输出信号为低电平时，若VPAD≥3.3+Vgs1，存在VPAD倒灌到AVDD的风险，此时M1（第一PMOS管）的栅源电压Vgs1为高（3.3V），M1开启，V2=VPAD，此时外部电压VPAD通过电压比较电路的输出端（V2端）流入衬底，防止外部电压倒灌入芯片；若VPAD＜3.3+Vgs1，则不存在VPAD倒灌到AVDD的风险，此时M2开启，V2=VPAD-Vgs2。其中，栅源电压（gate-source voltage，简称Vgs）是指场效应管的栅极和源极之间的电压差，当栅源电压超过一定阈值时，场效应管会开始导通，电流从漏极流向源极，本防倒灌电路通过栅源电压控制各个晶体管导通和阻断状态，使防倒灌控制具有非常好的开关特性和驱动特性。

同时，NMOS管的特性为高通，栅源电压大于必定的值就会导通，PMOS管的特性为低通，栅源电压小于必定的值就会导通，相较于NMOS管，PMOS管的导通电阻大、价格贵，本防倒灌电路中的晶体管大部分采用了NMOS管，降低了防倒灌电路的成本。

作为一种可选的实施方式，所述输出信号为高电平时，所述第四NMOS管开启。

具体的，如图2所示，当输出信号为高电平时，若VPAD≤AVDD，由于M4的gate电压为高电平（3.3V），故M4开启，V2≈0V，此时不存在VPAD倒灌到AVDD的风险。

作为一种可选的实施方式，所述第二电压大于所述内部电压时，所述开关电路开启；所述第九NMOS管和第十PMOS管关闭，所述第十一PMOS管开启。

具体的，以工作电压最高的MOS管为例，其最高能承受电压不超过3.3V的10％，即3.63V，在产品需求中，GPIO引脚上的电压超过3.63V，达到5V，导致常规结构下MOS管无法正常工作且发生损坏，严重降低产品的使用寿命。

本发明的防倒灌电路为了保证外部电压小于5V但是大于内部电压（5V>VPAD>AVDD）时不会发生防倒灌，如图1所示，需要保证M6的栅极电压（Vg6）和衬底的电压（V0）都等于外部芯片引脚的电压（VPAD）。因此，本防倒灌电路中，当第二电压大于所述内部电压时，所述开关电路开启，若此时VPAD>AVDD，则M9、M10关闭，M11开启，Vg6=VPAD；同时，由于V0为所有与PAD相连的PMOS管的衬底电压，其具体电压值受VPAD电压控制，所以，当VPAD>AVDD时，M6的漏极和衬底存在正偏电压，则衬底电压V0会被抬高到VPAD，即V0=VPAD；当VPAD≤AVDD时，V0=AVDD，保证了M6的栅极电压（Vg6）和衬底的电压（V0）都等于外部芯片引脚的电压（VPAD），防止了外部电压小于5V但是大于内部电压时的外部电压倒灌问题，实现了芯片的防倒灌控制。

作为一种可选的实施方式，所述第二电压小于或等于所述内部电压时，所述开关电路关闭；所述第九NMOS管和第十PMOS管开启。

具体的，当第二电压小于或等于所述内部电压时，开关电路关闭，第九NMOS管和第十PMOS管开启，M6受输出预驱动控制，此时芯片没有倒灌风险。

作为一种可选的实施方式，所述开关电路为多个。

具体的，在M6的右侧还连接有开关电路，包括第十二NMOS管、第十三PMOS管和第十四PMOS管，第十二NMOS管的栅极接收所述第一电压，在芯片没有防倒灌风险时，第十二NMOS管为常通状态；第十二NMOS管的漏极分别连接所述第十三PMOS管的源级和所述第十四PMOS管的源级，三者相交处为本开关电路的输出端；第十二NMOS管的源级分别连接所述第十三PMOS管的漏极和所述驱动信号输出端，使本开关电路开启时，第十二NMOS管和第十三PMOS管的源极漏极导通，驱动信号输出端的输出信号能够传递至本开关电路；第十三PMOS管的栅极接收所述第二电压，第十三PMOS管的衬底设置在所述衬底上，所述衬底由多个与所述外部芯片引脚相连的PMOS管的衬底组成，使第二电压可以被衬底吸收，防止其倒灌入芯片内；第十四PMOS管的栅极接收所述第一电压，由于第一电压为当前芯片的额定电压，所以第十四PMOS管为常通状态，第十四PMOS管的漏极连接所述外部芯片引脚PAD，以接收外部电压VPAD，第十四PMOS管的源级连接所述自衬底充电电路，当第十四PMOS管开启时，即第十四PMOS管的源极漏极导通时，开关电路输出端的电压能够通过第五PMOS管流入自衬底充电电路，防止其倒灌入芯片。

如图5所示，GPIO电路包含数字通路、模拟通路以及上下拉部分，本专利所讨论部分为输出通路中的防倒灌电路。本发明的防倒灌电路应用于连接芯片的逻辑单元以及IO引脚的GPIO电路上，通过反相器的输入端连接芯片的驱动信号输出端，接收驱动信号输出端的输出信号；反相器的输出端与第二NMOS管的栅极相连，将输出信号经过反相后传递至第二NMOS管，当经过反相后的输出信号满足第二NMOS管的导通电压时，第二NMOS管导通；第二NMOS管的漏极与第一PMOS管的漏极相连，用于接收外部芯片引脚的外部电压；第二NMOS管的源极与第一PMOS管的源级相连，用于输出电压比较电路的第二电压，第二NMOS管导通时，第二电压为外部电压与第二NMOS管的栅源电压之差；第一PMOS管的栅极用于接收芯片的内部电压，当外部电压过大，使第一PMOS管存在倒灌风险时，第一PMOS管开启，第二电压等于外部电压；第三NMOS管的栅极连接芯片的第一电压；第一电压为芯片的额定电压，由于第三NMOS管连接芯片的额定电压，所以第三NMOS管为常通状态；第三NMOS管的漏极连接第二电压；第三NMOS管的源级连接第四NMOS管的漏极；第四NMOS管的源级接地；第四NMOS管的栅极连接输出信号，第四NMOS管直接与输出使能信号相连，输出使能信号满足第四NMOS管的导通电压时，第四NMOS管导通，第二电压的引脚接地，第二电压为0；开关电路的输入端连接驱动信号输出端，在第二电压等于外部电压时，第二电压直接输入开关电路的衬底，防止外部电压倒灌入芯片，此时开关电路开启，其受驱动信号输出端控制；开关电路的输出端连接自衬底充电电路，当外部电压大于内部电压时，开关电路关闭，外部电压直接输入至自衬底充电电路；自衬底充电电路用于将外部电压输送至衬底，防止外部电压倒灌入芯片内部，实现GPIO电路在输出驱动模式下的防倒灌控制，本发明通过PMOS和NMOS构成的电压比较电路输出的电压控制开关电路的通断，进而通过自衬底充电电路吸收外部电压，防止外部电压倒灌入芯片内部，解决防倒灌电路在芯片内占用体积较大的问题。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”（comprising）一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种防倒灌电路，其特征在于，所述防倒灌电路包括：电压比较电路、开关电路和自衬底充电电路；

所述电压比较电路包括反相器、第一PMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述反相器的输入端连接芯片的驱动信号输出端，用于接收所述芯片的输出信号；所述反相器的输出端与所述第二NMOS管的栅极相连；所述第二NMOS管连接在所述第一PMOS管和所述第三NMOS管之间；所述第一PMOS管的栅极连接所述芯片，用于接收所述芯片的内部电压；所述第一PMOS管和所述第二NMOS管之间连接有外部芯片引脚，用于接收所述外部芯片引脚的外部电压；所述第三NMOS管的栅极连接所述芯片，用于接收所述芯片的额定电压；所述第四NMOS管的栅极连接所述驱动信号输出端，用于接收所述输出信号；所述第三NMOS管经过所述第四NMOS管接地；所述第一PMOS管、所述第二NMOS管和所述第三NMOS管之间的连接处设置有电压比较电路输出端；

所述开关电路的输入端分别连接所述驱动信号输出端和所述电压比较电路输出端，所述开关电路的输出端连接所述自衬底充电电路；所述自衬底充电电路用于将所述外部电压输送至衬底。

2.根据权利要求1所述的一种防倒灌电路，其特征在于，所述第二NMOS管的漏极与所述第一PMOS管的漏极相连，用于接收外部芯片引脚的外部电压；所述电压比较电路输出端输出所述电压比较电路的第二电压，所述第二电压的大小根据所述电压比较电路获得；所述第三NMOS管的栅极接收第一电压，所述第一电压为所述芯片的额定电压；所述第三NMOS管的漏极接收所述第二电压；所述第三NMOS管的源级连接所述第四NMOS管的漏极；所述第四NMOS管的源级接地。

3.根据权利要求2所述的一种防倒灌电路，其特征在于，所述开关电路包括第九NMOS管、第十PMOS管和第十一PMOS管；所述第九NMOS管的栅极接收所述第一电压，所述第九NMOS管的漏极分别连接所述第十PMOS管的源级和所述第十一PMOS管的源级，所述第九NMOS管的源级分别连接所述第十PMOS管的漏极和所述驱动信号输出端；所述第十PMOS管的栅极接收所述第二电压，所述第十PMOS管的衬底设置在所述衬底上，所述衬底由多个与所述外部芯片引脚相连的PMOS管的衬底组成；所述第十一PMOS管的栅极接收所述第一电压，所述第十一PMOS管的漏极连接所述外部芯片引脚，用于接收所述外部电压，所述第十一PMOS管的源级连接所述自衬底充电电路。

4.根据权利要求2所述的一种防倒灌电路，其特征在于，所述自衬底充电电路包括第六PMOS管、第七NMOS管和第八NMOS管；所述第六PMOS管的栅极连接所述开关电路，所述第六PMOS管的漏极接收所述内部电压，所述第六PMOS管的源级分别连接所述第七NMOS管的漏极和所述外部芯片引脚；所述第六PMOS管的衬底设置在所述衬底上；所述第七NMOS管的栅极接收所述第一电压，所述第七NMOS管的源级连接所述第八NMOS管的漏极；所述第八NMOS管的栅极连接所述驱动信号输出端，所述第八NMOS管的源级接地。

5.根据权利要求1所述的一种防倒灌电路，其特征在于，所述电压比较电路还包括：第一电阻和第二电阻；所述第一电阻设置在所述第一PMOS管和所述外部芯片引脚之间，用于限制所述外部芯片引脚的所述外部电压的大小；所述第二电阻设置在所述第一PMOS和所述芯片之间，用于限制所述芯片的所述内部电压的大小。

6.根据权利要求1所述的一种防倒灌电路，其特征在于，所述输出信号为低电平时，若所述外部电压大于或等于倒灌阈值，所述第一PMOS管开启；若所述外部电压小于倒灌阈值，所述第二NMOS管开启。

7.根据权利要求1所述的一种防倒灌电路，其特征在于，所述输出信号为高电平时，所述第四NMOS管开启。

8.根据权利要求3所述的一种防倒灌电路，其特征在于，所述第二电压大于所述内部电压时，所述开关电路开启；所述第九NMOS管和第十PMOS管关闭，所述第十一PMOS管开启。

9.根据权利要求3所述的一种防倒灌电路，其特征在于，所述第二电压小于或等于所述内部电压时，所述开关电路关闭；所述第九NMOS管和第十PMOS管开启。

10.根据权利要求1所述的一种防倒灌电路，其特征在于，所述开关电路为多个。