CN117749158B - 一种接口芯片掉电的防倒灌保护电路 - Google Patents
一种接口芯片掉电的防倒灌保护电路 Download PDFInfo
- Publication number
- CN117749158B CN117749158B CN202410183010.7A CN202410183010A CN117749158B CN 117749158 B CN117749158 B CN 117749158B CN 202410183010 A CN202410183010 A CN 202410183010A CN 117749158 B CN117749158 B CN 117749158B
- Authority
- CN
- China
- Prior art keywords
- circuit
- pipe
- input end
- power supply
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 230000002265 prevention Effects 0.000 claims abstract description 34
- 238000001514 detection method Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 101150070189 CIN3 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 1
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 1
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种接口芯片掉电的防倒灌保护电路，包括芯片驱动子电路和衬底电位生成子电路，芯片驱动子电路的第一输入端作为防倒灌保护电路的数据信号输入端、第二输入端作为防倒灌保护电路的使能信号输入端、第一输出端与衬底电位生成子电路的输入端连接、第二输出端与衬底电位生成子电路的输出端连接作为防倒灌保护电路的输出端OUT；芯片驱动子电路用于在防倒灌保护电路电源掉电情况下，防止输出端OUT倒灌电流到防倒灌保护电路的电源电压；本申请可以实现通过防倒灌电路提供新的衬底电路生成方式；使电源电压VCC与外部端口之间的P型晶体管在电源电压VCC掉电情况下保持关断状态。
Description
技术领域
本申请涉及电子电路技术领域，特别涉及一种接口芯片掉电的防倒灌保护电路。
背景技术
当芯片接入总线或者两个电子系统之间传输信号，可能存在本芯片掉电，而总线或对方电子系统上电导致信号线依然存在高电平的状态，如果不做防倒灌电路，芯片上拉管PMOS的衬底与电源电压直接相连，这种连接方式下，会导致信号线高电平通过PMOS的寄生二极管导通到电源电压，除自身芯片损坏外，还会影响总线设备或者对方电子系统，造成更大的损失，因此使用具有防倒灌电路的芯片可以有效的避免这种情况下的芯片损坏；
但现有技术中，例如公开的专利文献：CN202210146706.3记载的防倒灌电路中，均无法解决以下三个问题：
一：压降问题，一般肖特基二极管的压降为0.2~0.5V，降压幅度不够；
二：工艺问题，使用肖特基二极管在反偏情况下特别是高低温下的漏电流与工艺相关性很大，工艺要求过高；
三：芯片掉电为0，但输出端OUT为高时，无法完全这一情况的电流倒灌问题。
有鉴于此，目前亟需一种接口芯片掉电的防倒灌保护电路，解决传统问题的补足。
发明内容
鉴于以上所述现有技术的缺点，本申请提出一种接口芯片掉电的防倒灌保护电路，解决了现有技术中电流倒灌的问题。
本申请为了实现上述目的具体采用以下技术方案：
一种接口芯片掉电的防倒灌保护电路，包括芯片驱动子电路和衬底电位生成子电路，其中：
所述芯片驱动子电路的第一输入端作为防倒灌保护电路的数据信号输入端、第二输入端作为防倒灌保护电路的使能信号输入端、第一输出端与衬底电位生成子电路的输入端连接、第二输出端与衬底电位生成子电路的输出端连接作为防倒灌保护电路的输出端OUT；
所述芯片驱动子电路用于在防倒灌保护电路电源掉电情况下，防止输出端OUT倒灌电流到防倒灌保护电路的电源电压VCC；所述衬底电位生成子电路用于控制输出端OUT与电源电压VCC之间P型晶体管的衬底电压VSUB，使防倒灌保护电路中的寄生二极管处于反偏状态,确保芯片驱动子电路处于关断状态。
作为一种可选的技术方案，所述芯片驱动子电路包括第一与非门电路及第一或非门电路，通过第一与非门电路及第一或非门电路控制电源端VCC与输出端OUT的导通或关断。
作为一种可选的技术方案，所述第一与非门电路连接PM1管的衬底及衬底电位生成子电路，第一输入端通过第一反相器连接防倒灌保护电路的数据信号输入端，第二输入端连接防倒灌保护电路的使能信号输入端；输出端连接PM1管的栅极；
所述第一或非门电路连接电源电压VCC，第一输入端通过第一反相器连接防倒灌保护电路的数据信号输入端，第二输入端通过第二反相器连接防倒灌保护电路的使能信号输入端，输出端接NM1管的栅极。
作为一种可选的技术方案，所述PM1管被配置为：源极接电源电压VCC、漏极接NM1管的漏极并共同连接输出端OUT、衬底接衬底电位生成子电路；
所述NM1管被配置为：源极和衬底接地。
作为一种可选的技术方案，所述衬底电位生成子电路包括PM2管、PM3管和PM4管，其中：
所述PM2管被配置为：栅极接传输门的一端、源极接电源电压VCC、漏极接PM3管的漏极；
所述PM3管被配置为：栅极接电源电压VCC、源极接传输门的另一端及输出端OUT；
所述PM4管与NM2管组成传输门，并被配置为：栅极通过偶数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，漏极接PM3管的漏极、NM2管的源极及输出端OUT，源极接PM2管的栅极、NM3管的漏极及NM2管的漏极；
所述NM2管被配置为：栅极通过奇数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，源极输出端OUT、接衬底接地；
所述NM3管被配置为：栅极通过偶数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，源极和衬底均接地；
其中PM2管、PM3管和PM4管的衬底相互连接并接PM1管的衬底及第一与非门电路，所述PM1管的衬底通过PM2管与PM3管的衬底连线与PM2管与PM3管的漏极连接。
作为一种可选的技术方案，所述偶数个与电源电压VCC供电的反相器包括第三反相器与第四反相器，其中：
第三反相器的输入端为电源探测电路模块输出信号，输出端接第四反相器的输入端，第四反相器的输出端接PM4管的栅极、NM3管的栅极。
作为一种可选的技术方案，所述奇数个与电源电压VCC供电的反相器包括第三反相器，其中：
第三反相器的输入端为电源探测电路模块输出信号，输出端接NM2管的栅极。
作为一种可选的技术方案，还包括第一电阻，所述第一电阻的一端连接PM4管的源极与NM2管的漏极、另一端连接PM2管的栅极与NM3管的漏极。
作为一种可选的技术方案，还包括第二电阻，所述第二电阻的一端连接电源电压VCC、另一端连接PM3管的栅极。
本申请的有益效果包括：
本电路可以实现在电源电压VCC掉电，外部端口仍然存在高电平情况下引起的电流倒灌，从而保护芯片，通过防倒灌电路提供新的衬底电路生成方式；使电源电压VCC与外部端口之间的P型晶体管在电源电压VCC掉电情况下保持关断状态。
本申请的其他有益效果或优势将在具体实施方式中结合具体结构进行详细描述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。此外，应当理解，本说明书附图中的各个部件的比例关系不代表实际选材设计时的比例关系，其仅仅为结构或者位置的示意图，其中：
图1为本申请中电路100的结构示意图；
图2为现有技术电路200的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，所使用的术语，例如“顶部”和“底部”，指的是本申请在使用状态下靠近上方的部分为顶部，靠近下方的部分为底部；所使用的术语，例如“第一”和“第二”，仅是为了区分表述，而不是指示或暗示其具有重要性或顺序性的区别；所使用的术语，如“内”、“外”，指的是具体轮廓的内和外。上述术语的使用仅是为了便于清楚且简单地表述本申请的技术方案，不能理解为对本申请的限制。
为了便于理解，对图1中的电路100中的内容进一步解释：
DATA_n表示数据信号；
EN表示使能信号；
OUT_FB：输出端OUT经过传输门后的反馈信号；
Power_ON,PWR_ON_n,PWR_ON:电源上电指示信号，Power_ON信号为电源探测电路模块输出信号，电源供电正常，则电平为高，电源供电异常，则电平为低，PWR_ON信号为经过偶数个反相器处理后的信号，与Power_ON信号逻辑相同，PWR_ON_n信号为经过奇数个反相器处理后的信号与Power_ON逻辑相反；
NM1管为第一个为NMOS管；
NM2管为第二个为NMOS管；
NM3管为第三个为NMOS管；
PM1管为第一个PMOS管；
PM2管为第二个PMOS管；
PM3管为第三个PMOS管；
PM4管为第四个PMOS管；
INV1为第一反相器；
INV2为第二反相器；
INV3为第三反相器；
INV4为第四反相器；
NAND1为第一与非门电路；
NOR1为第一或非门电路；
实施例：
本申请提供一种接口芯片掉电的防倒灌保护电路，包括芯片驱动子电路和衬底电位生成子电路，其中：所述芯片驱动子电路的第一输入端作为防倒灌保护电路的数据信号输入端、第二输入端作为防倒灌保护电路的使能信号输入端、第一输出端与衬底电位生成子电路的输入端连接、第二输出端与衬底电位生成子电路的输出端连接作为防倒灌保护电路的输出端OUT；所述芯片驱动子电路用于在防倒灌保护电路电源掉电情况下，防止输出端OUT倒灌电流到防倒灌保护电路的电源电压VCC；所述衬底电位生成子电路用于控制输出端OUT与电源电压VCC之间P型晶体管的衬底电压VSUB，使防倒灌保护电路中的寄生二极管处于反偏状态,确保芯片驱动子电路处于关断状态。
可以理解的是：CN202210146706.3记载的防倒灌电路中，当电源电压VCC掉电时，OUT端口存在高和低两种状态，当输出端OUT为低时，专利申请文件CN202210146706.3记载的防倒灌电路可以实现防止倒灌的问题，但当输出端OUT为高时，会出现以下问题：
如图2，电路200所示：
当电源电压VCC为低，输出端OUT为高情况下，首先VBias通过晶体管P1产生高电平的衬底电压，并为四个晶体管（P1,P2,P3及P4）提供衬底电位。此时的晶体管P3由于栅极接电源电压VCC，使得输出端OUT与晶体管P0的栅极（同时也是晶体管P4的漏极）所在端的电压为高，会将晶体管P0关断。但是由于晶体管P4端的漏极为高，源极接电源电压VCC（此时电源电压VCC为0），那么DIN（相当于本申请文件电路100中的DATA_n信号）的高低就决定了晶体管P4是否导通。当DIN为高时，此时P4关闭，整个电路完成了保护作用，但是当DIN为0时，P4处于导通状态，存在着OUT->P3->P4->VCC的通路，会导致实际上电路没有起到保护作用，换言之，这个电路起到保护作用是有条件的即DIN必须在VCC掉电的情况下保持高。
而本申请的核心目标是，当电源电压VCC为0，输出端OUT外部接的总线为高时，这种情况下Power_ON指示信号为低，PWR_ON信号为经过偶数个反相器处理后的信号，与Power_ON信号逻辑相同，所以PWR_ON信号也为低， NM3管关断，PM4管导通，使得输出端OUT与反馈信号OUT_FB连接。电源电压VCC为0导致PM3管导通，衬底电压VSUB和输出端OUT导通，使得衬底电压VSUB拉高。反馈信号OUT_FB为高，使得PM2管关断。第一与非门NAND1的供电和衬底都使用了衬底电压VSUB，电源电压VCC掉电为0使得DATA_n无论为高为低，都使得第一与非门NAND1的输入为低，进而第一与非门NAND1的输出为高，导致PM1管关断，此时截断了输出端OUT与电源电压VCC之间的所有通路，完成电路的保护作用。
进一步可以理解地，一般肖特基二极管的压降为0.2~0.5V，而本方案记载的各种MOS管的压降可以降到0.1V以下，当电路处于正常工作状态，特别是1.2V低压的情况下这个压降就会显得很关键，这个压降会造成工作频率的降低；使用D1在反偏情况下特别是高低温下的漏电流与工艺相关性很大，但是本方案记载的各种MOS管的关断漏电流与工艺相关性较小。
作为一种可能实施的方案，所述芯片驱动子电路包括第一与非门电路及第一或非门电路，通过第一与非门电路及第一或非门电路控制电源端VCC与输出端OUT的导通或关断。所述第一与非门电路连接PM1管的衬底及衬底电位生成子电路，第一输入端通过第一反相器连接防倒灌保护电路的数据信号输入端，第二输入端连接防倒灌保护电路的使能信号输入端；输出端连接PM1管的栅极；所述第一或非门电路连接电源电压VCC，第一输入端通过第一反相器连接防倒灌保护电路的数据信号输入端，第二输入端通过第二反相器连接防倒灌保护电路的使能信号输入端，输出端接NM1管的栅极。
所述PM1管被配置为：源极接电源电压VCC、漏极接NM1管的漏极并共同连接输出端OUT、衬底接衬底电位生成子电路；
所述NM1管被配置为：源极和衬底接地。
所述衬底电位生成子电路包括PM2管、PM3管和PM4管，其中：
所述PM2管被配置为：栅极接传输门的一端、源极接电源电压VCC、漏极接PM3管的漏极；
所述PM3管被配置为：栅极接电源电压VCC、源极接传输门的另一端及输出端OUT；
所述PM4管与NM2管组成传输门，并被配置为：栅极通过偶数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，漏极接PM3管的漏极、NM2管的源极及输出端OUT，源极接PM2管的栅极、NM3管的漏极及NM2管的漏极；
所述NM2管被配置为：栅极通过奇数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，源极输出端OUT、接衬底接地；
所述NM3管被配置为：栅极通过偶数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，源极和衬底均接地；
其中PM2管、PM3管和PM4管的衬底相互连接并接PM1管的衬底及第一与非门电路，所述PM1管的衬底通过PM2管与PM3管的衬底连线与PM2管与PM3管的漏极连接。
详细的工作过程为：
当电源电压VCC正常供电时，电源探测电路模块输出信号Power_ON为高，经过奇数个反相器后，PWR_ON_n为低并连接NM2管栅极，使NM2管关断；经过偶数个反相器后，PWR_ON保持高并连接PM4管栅极与NM3管，使PM4管关断、NM3管导通；
NM2管与PM4管形成的传输门关断，输出端OUT与PM2管、NM3管之间的连接关断；NM3管导通，使PM2管导通，电源电压VCC与衬底电压VSUB之间导通，使PM1管、PM2管、PM3管和PM4管的衬底电压均拉高；同时电源电压VCC正常上电导致PM3管关断，不影响电路的正常工作,需要注意的是第一与非门电路NAND1的供电和衬底都使用衬底电压VSUB
当电源电压VCC掉电为0后，电源探测电路模块输出信号Power_ON为低，经过奇数个反相器后，PWR_ON_n为高并连接NM2管栅极，使NM2管导通；经过偶数个反相器后，PWR_ON保持低并连接PM4管栅极与NM3管，使PM4管导通、NM3管关断；
输出端OUT与PM2管、NM3管连接时，需进一步分析输出端OUT连接的外部总线情况，具体地：
当输出端OUT连接的外部总线电平为低时，PM2管和PM3管依然处于关断状态，不存在倒灌情况；
当输出端OUT连接的外部总线电平为高时，电源电压VCC掉电为0导致PM3管导通，衬底电压VSUB和输出端OUT导通，使衬底电压VSUB拉高，PM2管的栅极为高，使得PM2管关断；
第一与非门电路的供电和衬底都使用了衬底电压VSUB，电源电压VCC掉电为0使得第一与非门电路的输入为低，从而使得第一与非门电路的输出为高，导致PM1管关断；
可以看到通过上述电路，在这种情况下，输出端OUT与电源电压VCC之间的通路完全切断，同时四个P管的衬底电压VSUB始终保持高，进一步保证寄生二极管处于反偏状态,确保芯片驱动子电路处于关断状态,达到本方案的最终目的，输出端OUT无法通过寄生二极管倒灌电流。
特别说明的是：寄生二极管存在与每一个P型晶体管，电路100中仅仅画出了PM1管的寄生二极管，以D1和D2表示，其余的寄生二极管在图中省略。
作为一种可能实施的方案，所述偶数个与电源电压VCC供电的反相器包括两个反相器，具体为：第三反相器INV3与第四反相器INV4，其中：
第三反相器INV3的输入端为电源探测电路模块输出信号Power_ON，输出端接第四反相器INV4的输入端，第四反相器INV4的输出端接PM4管的栅极、NM3管的栅极。
作为一种可能实施的方案，所述奇数个与电源电压VCC供电的反相器包括一个反相器，具体为：第三反相器，其中：
第三反相器INV3的输入端为电源探测电路模块输出信号Power_ON，输出端接NM2管的栅极。
作为一种可能实施的方案，还包括第一电阻，所述第一电阻的一端连接PM4管的源极与NM2管的漏极、另一端连接PM2管的栅极与NM3管的漏极。还包括第二电阻，所述第二电阻的一端连接电源电压VCC、另一端连接PM3管的栅极。
可以理解的是，电阻设置的意义是为了进一步保护电路中的部分电子器件。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (7)
1.一种接口芯片掉电的防倒灌保护电路，其特征在于，包括芯片驱动子电路和衬底电位生成子电路，其中：
所述芯片驱动子电路的第一输入端作为防倒灌保护电路的数据信号输入端、第二输入端作为防倒灌保护电路的使能信号输入端、第一输出端与衬底电位生成子电路的输入端连接、第二输出端与衬底电位生成子电路的输出端连接作为防倒灌保护电路的输出端OUT；
所述芯片驱动子电路用于在防倒灌保护电路电源掉电情况下，防止输出端OUT倒灌电流到防倒灌保护电路的电源电压VCC；所述衬底电位生成子电路用于控制输出端OUT与电源电压VCC之间P型晶体管的衬底电压VSUB，使防倒灌保护电路中的寄生二极管处于反偏状态,确保芯片驱动子电路处于关断状态；
所述芯片驱动子电路包括第一与非门电路及第一或非门电路，通过第一与非门电路及第一或非门电路控制电源端VCC与输出端OUT的导通或关断；
所述衬底电位生成子电路包括PM2管、PM3管和PM4管，其中：所述PM2管被配置为：栅极接传输门的一端、源极接电源电压VCC、漏极接PM3管的漏极；所述PM3管被配置为：栅极接电源电压VCC、源极接传输门的另一端及输出端OUT；所述PM4管与NM2管组成传输门，并被配置为：栅极通过偶数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，漏极接PM3管的漏极、NM2管的源极及输出端OUT，源极接PM2管的栅极、NM3管的漏极及NM2管的漏极；所述NM2管被配置为：栅极通过奇数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，源极输出端OUT、接衬底接地；所述NM3管被配置为：栅极通过偶数个与电源电压VCC供电的反相器接电源探测电路模块输出信号，源极和衬底均接地；
其中，PM2管、PM3管和PM4管的衬底相互连接并接PM1管的衬底及第一与非门电路，所述PM1管的衬底通过PM2管与PM3管的衬底连线与PM2管与PM3管的漏极连接。
2.如权利要求1所述的一种接口芯片掉电的防倒灌保护电路，其特征在于，所述第一与非门电路连接PM1管的衬底及衬底电位生成子电路，第一输入端通过第一反相器连接防倒灌保护电路的数据信号输入端，第二输入端连接防倒灌保护电路的使能信号输入端；输出端连接PM1管的栅极；
所述第一或非门电路连接电源电压VCC，第一输入端通过第一反相器连接防倒灌保护电路的数据信号输入端，第二输入端通过第二反相器连接防倒灌保护电路的使能信号输入端，输出端接NM1管的栅极。
3.如权利要求2所述的一种接口芯片掉电的防倒灌保护电路，其特征在于，所述PM1管被配置为：源极接电源电压VCC、漏极接NM1管的漏极并共同连接输出端OUT、衬底接衬底电位生成子电路；
所述NM1管被配置为：源极和衬底接地。
4.如权利要求1所述的一种接口芯片掉电的防倒灌保护电路，其特征在于，所述偶数个与电源电压VCC供电的反相器包括第三反相器与第四反相器，其中：
第三反相器的输入端为电源探测电路模块输出信号，输出端接第四反相器的输入端，第四反相器的输出端接PM4管的栅极、NM3管的栅极。
5.如权利要求1所述的一种接口芯片掉电的防倒灌保护电路，其特征在于，所述奇数个与电源电压VCC供电的反相器包括第三反相器，其中：
第三反相器的输入端为电源探测电路模块输出信号，输出端接NM2管的栅极。
6.如权利要求1所述的一种接口芯片掉电的防倒灌保护电路，其特征在于，还包括第一电阻，所述第一电阻的一端连接PM4管的源极与NM2管的漏极、另一端连接PM2管的栅极与NM3管的漏极。
7.如权利要求1所述的一种接口芯片掉电的防倒灌保护电路，其特征在于，还包括第二电阻，所述第二电阻的一端连接电源电压VCC、另一端连接PM3管的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410183010.7A CN117749158B (zh) | 2024-02-19 | 2024-02-19 | 一种接口芯片掉电的防倒灌保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410183010.7A CN117749158B (zh) | 2024-02-19 | 2024-02-19 | 一种接口芯片掉电的防倒灌保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117749158A CN117749158A (zh) | 2024-03-22 |
| CN117749158B true CN117749158B (zh) | 2024-04-19 |
Family
ID=90281613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410183010.7A Active CN117749158B (zh) | 2024-02-19 | 2024-02-19 | 一种接口芯片掉电的防倒灌保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117749158B (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036695A (ko) * | 1996-11-19 | 1998-08-05 | 문정환 | 출력버퍼회로 |
| JP2013033873A (ja) * | 2011-08-03 | 2013-02-14 | Denso Corp | 半導体装置 |
| US9584118B1 (en) * | 2015-08-26 | 2017-02-28 | Nxp Usa, Inc. | Substrate bias circuit and method for biasing a substrate |
| CN106786477A (zh) * | 2017-03-22 | 2017-05-31 | 湘潭大学 | 一种防止电流倒灌电源的保护电路 |
| CN108847654A (zh) * | 2018-06-26 | 2018-11-20 | 南京微盟电子有限公司 | 一种pfm同步升压dc-dc转换器的关断和保护电路 |
| CN111146770A (zh) * | 2019-12-31 | 2020-05-12 | 三维通信股份有限公司 | GaN功率器件的保护电路 |
| CN113703513A (zh) * | 2021-10-27 | 2021-11-26 | 浙江大学 | 防倒灌保护模块、低压差线性稳压器、芯片及供电系统 |
| CN114499490A (zh) * | 2022-02-17 | 2022-05-13 | 甘肃省科学院传感技术研究所 | 一种接口芯片掉电保护电路及方法 |
| CN114498572A (zh) * | 2022-02-17 | 2022-05-13 | 甘肃省科学院传感技术研究所 | 一种cmos工艺兼容的接口芯片掉电保护电路及方法 |
| CN217282904U (zh) * | 2022-01-26 | 2022-08-23 | 苏州纳芯微电子股份有限公司 | 输入输出接口电路及电子设备 |
| CN115033050A (zh) * | 2022-05-25 | 2022-09-09 | 苏州华太电子技术有限公司 | 一种防倒灌电路、gpio电路、芯片、电子设备 |
| CN115498857A (zh) * | 2022-09-23 | 2022-12-20 | 思瑞浦微电子科技（苏州）股份有限公司 | 一种驱动电路、芯片及电子设备 |
| CN115603732A (zh) * | 2022-11-09 | 2023-01-13 | 湖南国科微电子股份有限公司（Cn） | 一种耐高压接口电路、接口设备及cmos芯片 |
| CN115629643A (zh) * | 2022-09-30 | 2023-01-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种宽输入范围线性稳压器的防倒灌保护电路 |
| CN116170006A (zh) * | 2023-02-09 | 2023-05-26 | 北京炬力北方微电子股份有限公司 | 一种通信接口电路及通信接口 |
| CN117155370A (zh) * | 2023-10-27 | 2023-12-01 | 成都爱旗科技有限公司 | 一种防倒灌电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090040668A1 (en) * | 2007-08-10 | 2009-02-12 | Zi-Ping Chen | Esd protection circuits for mixed-voltage buffers |
-
2024
- 2024-02-19 CN CN202410183010.7A patent/CN117749158B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036695A (ko) * | 1996-11-19 | 1998-08-05 | 문정환 | 출력버퍼회로 |
| JP2013033873A (ja) * | 2011-08-03 | 2013-02-14 | Denso Corp | 半導体装置 |
| US9584118B1 (en) * | 2015-08-26 | 2017-02-28 | Nxp Usa, Inc. | Substrate bias circuit and method for biasing a substrate |
| CN106786477A (zh) * | 2017-03-22 | 2017-05-31 | 湘潭大学 | 一种防止电流倒灌电源的保护电路 |
| CN108847654A (zh) * | 2018-06-26 | 2018-11-20 | 南京微盟电子有限公司 | 一种pfm同步升压dc-dc转换器的关断和保护电路 |
| CN111146770A (zh) * | 2019-12-31 | 2020-05-12 | 三维通信股份有限公司 | GaN功率器件的保护电路 |
| CN113703513A (zh) * | 2021-10-27 | 2021-11-26 | 浙江大学 | 防倒灌保护模块、低压差线性稳压器、芯片及供电系统 |
| CN217282904U (zh) * | 2022-01-26 | 2022-08-23 | 苏州纳芯微电子股份有限公司 | 输入输出接口电路及电子设备 |
| CN114498572A (zh) * | 2022-02-17 | 2022-05-13 | 甘肃省科学院传感技术研究所 | 一种cmos工艺兼容的接口芯片掉电保护电路及方法 |
| CN114499490A (zh) * | 2022-02-17 | 2022-05-13 | 甘肃省科学院传感技术研究所 | 一种接口芯片掉电保护电路及方法 |
| CN115033050A (zh) * | 2022-05-25 | 2022-09-09 | 苏州华太电子技术有限公司 | 一种防倒灌电路、gpio电路、芯片、电子设备 |
| CN115498857A (zh) * | 2022-09-23 | 2022-12-20 | 思瑞浦微电子科技（苏州）股份有限公司 | 一种驱动电路、芯片及电子设备 |
| CN115629643A (zh) * | 2022-09-30 | 2023-01-20 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种宽输入范围线性稳压器的防倒灌保护电路 |
| CN115603732A (zh) * | 2022-11-09 | 2023-01-13 | 湖南国科微电子股份有限公司（Cn） | 一种耐高压接口电路、接口设备及cmos芯片 |
| CN116170006A (zh) * | 2023-02-09 | 2023-05-26 | 北京炬力北方微电子股份有限公司 | 一种通信接口电路及通信接口 |
| CN117155370A (zh) * | 2023-10-27 | 2023-12-01 | 成都爱旗科技有限公司 | 一种防倒灌电路 |
Non-Patent Citations (2)
| Title |
|---|
| Research on ESD Protection Design Principle of FPGA;Zhimei ZHOU等;《2020 3rd International Conference on Advanced Electronic Materials, Computers and Software Engineering (AEMCSE)》;20200702;727-730 * |
| 基于嵌入式控制器的浪涌抑制电路设计与实现;郑泽宇;《中国优秀硕士学位论文全文数据库工程科技Ⅱ辑》;20230115(第01（2023）期);C042-2810 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117749158A (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3796034B2 (ja) | レベル変換回路および半導体集積回路装置 | |
| US5654858A (en) | Overvoltage control circuitry | |
| US7205820B1 (en) | Systems and methods for translation of signal levels across voltage domains | |
| US7477075B2 (en) | CMOS output driver using floating wells to prevent leakage current | |
| CN112596570B (zh) | 输入/输出电路 | |
| US8258853B2 (en) | Power switch circuit for tracing a higher supply voltage without a voltage drop | |
| CN115033050B (zh) | 一种防倒灌电路、gpio电路、芯片、电子设备 | |
| KR100257272B1 (ko) | 출력 구동 회로 및 반도체 장치 | |
| US6265931B1 (en) | Voltage reference source for an overvoltage-tolerant bus interface | |
| US6201428B1 (en) | 5-volt tolerant 3-volt drive push-pull buffer/driver | |
| US6064231A (en) | CMOS input buffer protection circuit | |
| JP4451442B2 (ja) | 電力低下及び過電圧トレランスを有するバスホールド回路 | |
| KR100357279B1 (ko) | 풀업회로및반도체장치 | |
| CN117749158B (zh) | 一种接口芯片掉电的防倒灌保护电路 | |
| US6043680A (en) | 5V tolerant I/O buffer | |
| CN217282904U (zh) | 输入输出接口电路及电子设备 | |
| JP3940743B2 (ja) | 半導体集積回路装置およびレベル変換回路 | |
| US5963083A (en) | CMOS reference voltage generator | |
| CN113965195B (zh) | 一种通用输入输出接口防漏电电路、芯片和电子设备 | |
| WO1997034373A1 (fr) | Circuit de sortie | |
| KR19990083515A (ko) | 씨모스출력버퍼보호회로 | |
| US7002372B2 (en) | Moderate current 5V tolerant buffer using a 2.5 volt power supply | |
| CN111049513A (zh) | 一种带冷备份功能的轨到轨总线保持电路 | |
| US6580290B1 (en) | Open collector/drain and SSTL compliant output driver circuit and method for operating the circuit | |
| US6977524B2 (en) | High current 5V tolerant buffer using a 2.5 volt power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |