CN113703513A - 防倒灌保护模块、低压差线性稳压器、芯片及供电系统 - Google Patents

Abstract

本发明提供一种防倒灌保护模块、低压差线性稳压器、芯片及供电系统，包括：倒灌检测单元，基于输入、输出电压产生检测信号；分压单元，连接于输入电压与第一PMOS管的源极之间；第一PMOS管，漏极连输出电压，栅极连倒灌检测单元输出端；第二PMOS管，漏极连第三、第四PMOS管的栅极，源极连第一PMOS管源极，栅极连分压单元输出端；第三PMOS管，漏极连输入电压，源极和衬底连第四PMOS管的源极和衬底，栅极连驱动信号；第四PMOS管，漏极连输出电压，栅极连驱动信号。本发明应用于全集成LDO线性稳压器芯片内部，不增加外部电路复杂性；适用于MOS管栅源耐压仅为5V的薄栅工艺，在输出端接最高20V电位时能对芯片进行有效的保护；在实际应用中减少了备用电源的能量消耗。

Description

防倒灌保护模块、低压差线性稳压器、芯片及供电系统

技术领域

本发明涉及电源管理领域，特别是涉及一种防倒灌保护模块、低压差线性稳压器、芯片及供电系统。

背景技术

随着5G、物联网的飞速发展，各类电子设备不断升级，需求量也日益增加。这类电子设备一般不使用电网直接供电，而是将外部高压通过变压器和开关电源转换成低压，再经过LDO线性稳压器得到精确、稳定的电源电压。因此LDO线性稳压器自上世纪诞生以来，一直在模拟芯片中占据重要地位，其在低噪声、低压差等方面的研究和改进也持续至今。

在外部电压经过LDO线性稳压器为设备供电的同时，为防止外部电压突然掉电导致设备无法正常工作甚至关机的问题，往往还为其设置了备用电源，比如电池。这样一来设备供电的安全性得到了保障，但稳压器的输出端与备用电源相连，另一个问题由此产生：当稳压器的输入电压低于备用电源电压，甚至稳压器的输入电压直接降低至0V，则会在其输出端出现电流经过LDO功率PMOS管的衬底寄生二极管倒灌进稳压器的现象，进而损坏芯片。

目前市场上针对LDO线性稳压器输出端电流倒灌的问题，解决方案一般分为两种，一种是在片内对功率PMOS管的衬底连接进行处理。通过比较稳压器的输入电位VIN和输出电位VOUT，使功率PMOS管的衬底切换选择连接至VIN和VOUT之间的最高电位，并将栅极也拉高至VIN和VOUT之间的最高电位，从而使衬底寄生二极管始终无法导通，功率PMOS管沟道也无法导通，阻止电流倒灌。另一种是在片外通过在输出端和负载端之间串联二极管来实现防倒灌。

这两种方案均存在明显缺陷。片内对衬底连接进行处理的方案，在防倒灌状态下，功率PMOS管栅极拉高至与VOUT相等，而源极与VIN相连，由于薄栅工艺中，PMOS管栅源耐压为5V，所以该技术仅能在VOUT与VIN相差不大于5V时实现防倒灌保护，超过5V时，PMOS管栅源超压，造成功率管损坏。片外串联二极管的方案，由于二极管正向导通电压在0.7V左右，大大增加了能量损耗。

因此，如何扩大防倒灌保护方案的适用范围、减小能量损耗，已成为本领域技术人员亟待解决的技术问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种防倒灌保护模块、低压差线性稳压器、芯片及供电系统，用于解决现有技术中防倒灌保护方案适用范围小，能耗大等问题。

为实现上述目的及其他相关目的，本发明提供一种防倒灌保护模块，用于低压差线性稳压器，所述防倒灌保护模块至少包括：

倒灌检测单元、分压单元、第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管；

所述倒灌检测单元连接输入电压及输出电压，基于所述输入电压与所述输出电压的大小关系产生相应的检测信号；

所述分压单元的一端连接所述输入电压，另一端连接所述第一PMOS管的源极；

所述第一PMOS管的漏极连接所述输出电压，栅极连接所述倒灌检测单元的输出端，发生倒灌时所述第一PMOS管导通；

所述第二PMOS管的漏极连接所述第三PMOS管及所述第四PMOS管的栅极，源极连接所述第一PMOS管的源极，栅极连接所述分压单元的输出端；

所述第三PMOS管的漏极连接所述输入电压，源极连接所述第四PMOS管的源极，栅极连接驱动信号，衬底和源极连接在一起；所述第四PMOS管的漏极连接所述输出电压，栅极连接所述驱动信号，衬底和源极连接在一起；基于所述第三PMOS管及所述第四PMOS管调整所述输出电压的大小。

可选地，所述倒灌检测单元包括第一电阻及至少两个PNP三极管；所述第一电阻的第一端连接所述输入电压，第二端作为所述倒灌检测单元的输出端；各PNP三极管采用二极管接法且依次串联，PNP三极管串联结构的一端连接所述第一电阻的第二端，另一端连接所述输出电压。

更可选地，所述倒灌检测单元包括四个PNP三极管；第一PNP三极管的集电极和基极连接所述第一电阻的第二端；第二PNP三极管的集电极和基极连接所述第一PNP三极管的发射极；第三PNP三极管的集电极和基极连接所述第二PNP三极管的发射极；第四PNP三极管的集电极和基极连接所述第三PNP三极管的发射极，发射极连接所述输出电压。

可选地，所述分压单元包括第二电阻及第三电阻；所述第二电阻的第一端连接所述输入电压，第二端作为所述分压单元的输出端；所述第三电阻的第一端连接所述第二电阻的第二端，第二端连接所述第一PMOS管的源极。

可选地，所述防倒灌保护模块还包括第四电阻；所述第四电阻连接于所述驱动信号与所述第三PMOS管及所述第四PMOS管的栅极之间。

更可选地，所述第三PMOS管与所述第四PMOS管的尺寸相同。

为实现上述目的及其他相关目的，本发明还提供一种低压差线性稳压器，所述低压差线性稳压器至少包括：

参考电压产生模块，误差放大模块及上述防倒灌保护模块；

所述参考电压产生模块接收输入电压，基于所述输入电压产生参考电压；

所述误差放大模块的输入端分别连接所述参考电压及输出电压的反馈电压，基于所述参考电压与所述反馈电压的差值产生驱动信号；

所述防倒灌保护模块接收所述输入电压，并连接所述误差放大模块的输出端，基于所述驱动信号调整所述输出电压的大小；还基于所述输出电压与所述输入电压的大小关系对所述低压差线性稳压器进行防倒灌保护。

可选地，所述参考电压产生模块包括第一基准单元、稳压单元及第二基准单元；所述第一基准单元接收所述输入电压，基于所述输入电压产生基准电压；所述稳压单元接收所述输入电压，并连接于所述第一基准单元的输出端，为所述第二基准单元供电；所述第二基准单元连接于所述稳压单元的输出端，产生所述参考电压。

可选地，所述低压差线性稳压器还包括限流保护模块，所述限流保护模块连接所述防倒灌保护模块，对输出电流进行检测，并基于检测结果产生过流保护信号。

更可选地，所述限流保护模块包括电流检测单元及限流控制单元；所述电流检测单元连接所述输出电压，输出电流检测信号；所述限流控制单元连接于所述电流检测单元的输出端，基于所述电流检测信号与预设信号的比较结果产生过流保护信号，所述过流保护信号作用于所述误差放大模块的输出端。

可选地，所述误差放大模块的正相输入端连接所述反馈电压，反相输入端连接所述参考电压，输出端连接所述防倒灌保护模块。

为实现上述目的及其他相关目的，本发明还提供一种芯片，所述芯片包括上述低压差线性稳压器。

为实现上述目的及其他相关目的，本发明还提供一种供电系统，所述供电系统至少包括：

负载，备用电源及上述低压差线性稳压器；

所述低压差线性稳压器及所述备用电源的输出端连接在一起，并连接所述负载，为所述负载供电。

如上所述，本发明的防倒灌保护模块、低压差线性稳压器、芯片及供电系统，具有以下有益效果：

1、本发明的防倒灌保护模块、低压差线性稳压器、芯片及供电系统使用两个同等尺寸串联的功率管作为保护电路的核心器件，在防倒灌状态下，功率管的沟道均截止，无电流通过，其次由于这两个功率管源极相连，所以其各自的寄生二极管呈阴极面对面方式连接，二极管的单向导通性进一步阻止电流从输出端经过衬底倒灌进入芯片。

2、本发明的防倒灌保护模块、低压差线性稳压器、芯片及供电系统应用于全集成LDO线性稳压器芯片内部，不增加外部电路复杂性。

3、本发明的防倒灌保护模块、低压差线性稳压器、芯片及供电系统适用于MOS管栅源耐压仅为5V的薄栅工艺，在输出端接最高20V电位时能对芯片进行有效的保护。

4、本发明的防倒灌保护模块、低压差线性稳压器、芯片及供电系统在实际应用中减少了备用电源的能量消耗。

附图说明

图1显示为本发明的防倒灌保护模块的结构示意图。

图2显示为本发明的衬底寄生二极管产生原理示意图。

图3显示为本发明的防倒灌保护模块的工作原理示意图。

图4显示为本发明的低压差线性稳压器的结构示意图。

图5显示为本发明的供电系统的结构示意图。

图6显示为本发明的低压差线性稳压器的仿真结果示意图。

元件标号说明

1-低压差线性稳压器；11-防倒灌保护模块；111-倒灌检测单元；112-分压单元；12-参考电压产生模块；121-第一基准单元；122-稳压单元；123-第二基准单元；13-误差放大模块；14-限流保护模块；141-电流检测单元；142-限流控制单元；2-备用电源；3-负载。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1~图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1-图3所示，本实施例提供一种防倒灌保护模块11，用于低压差线性稳压器，所述防倒灌保护模块11包括：

倒灌检测单元111，分压单元112，第一PMOS管M1，第二PMOS管M2，第三PMOS管M3及第四PMOS管M4。

如图1所示，所述倒灌检测单元111连接输入电压VIN及输出电压VOUT，基于所述输入电压VIN与所述输出电压VOUT的大小关系产生相应的检测信号Vb1。

具体地，所述倒灌检测单元111的一端连接低压差线性稳压器的输入电压VIN，另一端连接所述低压差线性稳压器的输出电压VOUT，用于判断所述输入电压VIN与所述输出电压VOUT的大小关系。当所述输出电压VOUT大于所述输入电压VIN时，所述倒灌检测单元111输出的所述检测信号Vb1起效。

更具体地，在本实施例中，所述倒灌检测单元111包括第一电阻R1及至少两个PNP三极管。所述第一电阻R1的第一端连接所述输入电压VIN，第二端作为所述倒灌检测单元111的输出端；各PNP三极管采用二极管接法且依次串联，PNP三极管串联结构的一端连接所述第一电阻R1的第二端，另一端连接所述输出电压VOUT。作为示例，所述倒灌检测单元111包括四个PNP三极管；第一PNP三极管Q1的集电极和基极连接所述第一电阻R1的第二端；第二PNP三极管Q2的集电极和基极连接所述第一PNP三极管Q1的发射极；第三PNP三极管Q3的集电极和基极连接所述第二PNP三极管Q2的发射极；第四PNP三极管Q4的集电极和基极连接所述第三PNP三极管Q3的发射极，第四PNP三极管Q4的发射极连接所述输出电压VOUT。在所述输入电压VIN和所述输出电压VOUT之间，由所述第一电阻R1和PNP型三极管Q1、Q2、Q3、Q4组成一个用于提供所述第一PMOS管M1栅极偏置电压的支路，各PNP三极管Q1、Q2、Q3、Q4均采用二极管接法，当所述输入电压VIN>所述输出电压VOUT时，低压差线性稳压器正常工作，该支路不导通，Vb1=VIN；当所述输入电压VIN<所述输出电压VOUT时，低压差线性稳压器进入防倒灌状态，该支路导通，假设PNP三极管Q1、Q2、Q3、Q4完全一样，那么Vb1=VOUT-4*Veb，其中Veb为三极管发射极与基极间的导通压降，大约700mV。

需要说明的是，任意可对输入电压和输出电压的大小进行比较，并产生相应检测信号的电路结构均适用于本发明的倒灌检测单元，不以本实施例为限。

如图1所示，所述分压单元112的一端连接所述输入电压VIN，另一端连接所述第一PMOS管M1的源极。

具体地，在本实施例中，所述分压单元112包括第二电阻R2及第三电阻R3。所述第二电阻R2的第一端连接所述输入电压VIN，第二端作为所述分压单元112的输出端；所述第三电阻R3的第一端连接所述第二电阻R2的第二端，第二端连接所述第一PMOS管M1的源极。在所述输入电压VIN与所述第一PMOS管M1源极之间，由所述第二电阻R2及所述第三电阻R3组成一个用于提供所述第二PMOS管M2栅极偏置电压的支路。

如图1所示，所述第一PMOS管M1的漏极连接所述输出电压VOUT，栅极连接所述倒灌检测单元111的输出端。发生倒灌时所述第一PMOS管M1导通，所述分压单元112输出相应的偏置电压Vb2。

如图1所示，所述第二PMOS管M2的漏极连接所述第三PMOS管M3及所述第四PMOS管M4的栅极，源极连接所述第一PMOS管M1的源极，栅极连接所述分压单元112的输出端；用于在防倒灌状态下，控制所述第三PMOS管M3及所述第四PMOS管M4的栅极电压。

如图1所示，所述第三PMOS管M3的漏极连接所述输入电压VIN，源极连接所述第四PMOS管M4的源极，栅极连接驱动信号EAOUT，衬底和源极连接在一起；所述第四PMOS管M4 的漏极连接所述输出电压VOUT，栅极连接所述驱动信号EAOUT，衬底和源极连接在一起；基于所述第三PMOS管M3及所述第四PMOS管M4调整所述输出电压VOUT的大小。

具体地，所述第三PMOS管M3及所述第四PMOS管M4为低压差线性稳压器的功率管，通过调整所述第三PMOS管M3及所述第四PMOS管M4的栅极电压控制流经所述第三PMOS管M3及所述第四PMOS管M4的电流，进而可调整所述输出电压VOUT的大小。所述第三PMOS管M3与所述第四PMOS管M4的尺寸相同，所述第三PMOS管M3的漏极与所述输入电压VIN连接，所述第三PMOS管M3的源极与所述第四PMOS管M4的源极相连，所述第四PMOS管M4的漏极与所述输出电压VOUT相连，所述第三PMOS管M3与所述第四PMOS管M4的衬底均与各自源极相连，因此形成了两个阴极面对面放置的寄生二极管D1和D2。

更具体地，所述第三PMOS管M3和所述第四PMOS管M4的衬底寄生二极管产生原理如图2所示。首先在p型衬底上分别注入两个n阱，用于将两个PMOS管衬底隔离，随后再通过掺杂、刻蚀等步骤，分别制作出所述第三PMOS管M3和所述第四PMOS管M4的源极S、漏极D、栅极G和衬底B，将所述第三PMOS管M3和所述第四PMOS管M4的衬底与各自的源极相连，使体效应可以忽略。由于漏极为p型掺杂，衬底为n型掺杂，因此在漏极和衬底交界处存在寄生二极管D1和D2，在衬底与源极短接时，该二极管就表现在MOS管的源漏两极之间。

如图1所示，作为本发明的一种实现方式，所述防倒灌保护模块11还包括第四电阻R4，所述第四电阻R4连接于所述驱动信号EAOUT与所述第三PMOS管M3及所述第四PMOS管M4的栅极之间。所述第四电阻R4用于防止出现电压钳位，并起到限流作用。

所述防倒灌保护模块11的工作原理如下：

（1）防倒灌保护模块正常工作：VIN>VOUT，所述第三PMOS管M3和所述第四PMOS管M4的栅极仅受驱动信号EAOUT的控制，因为VIN>VOUT，所述倒灌检测单元111中各PNP三极管不导通，Vb1=VIN，所述第一PMOS管M1截止，因此Vb2=VIN，所述第二PMOS管M2截止。电流由电源输入端（VIN）流经所述第三PMOS管M3及所述第四PMOS管M4的沟道，到达输出端（VOUT），进而为负载供电。

（2）防倒灌保护模块进入防倒灌状态：VIN<VOUT，该状态下电路中电流走向如图3所示，所有MOS管的衬底均与其源极相连。因为VIN<VOUT，所述倒灌检测单元111中各PNP三极管导通，电流I1流经所述倒灌检测单元111，电流I1的大小可由所述第一电阻R1控制，此时Vb1=VOUT-4*Veb，即Vb1电位相对于输出电压VOUT电位低了4倍的三极管发射极与基极间导通压降，大约2.8V，VOUT与Vb1的电压差值大于所述第一PMOS管M1的阈值电压，从而使所述第一PMOS管M1导通，电流I2流过所述第一PMOS管M1，电流I2向上分为电流I3和电流I4两路。通过所述第二电阻R2和所述第三电阻R3的分压，使所述第二PMOS管M2管的栅极电压比源极低一个阈值电压以上，同时确保所述输出电压VOUT电位最高（作为示例20V）且所述输入电压VIN电位降为0V时，所述第二PMOS管M2栅源之间不会超压。此时所述第二PMOS管M2导通，使得所述第三PMOS管M3及所述第四PMOS管M4的栅极电压Vg=VOUT-Vdsat1-Vdsat2，Vdsat1和Vdsat2分别是所述第一PMOS管M1和所述第二PMOS管M2的过驱动电压；作为示例，通过适当扩大所述第一PMOS管M1和所述第二PMOS管M2的尺寸，将Vdsat降低至60mV，则Vg=VOUT-120mV。由于所述第四PMOS管M4的寄生二极管的阳极处于高电位VOUT，二极管导通，作为示例，导通压降约180mV，因此所述第三PMOS管M3及所述第四PMOS管M4的源极电位Vs=VOUT-180mV，与Vg非常接近，故所述第三PMOS管M3和所述第四PMOS管M4的沟道均不会导通，且不会出现栅源之间超压的危险。流过所述第二PMOS管M2的电流I4最终流入前级电路（作为示例，前级电路为误差放大模块），为防止出现电压钳位，影响所述第三PMOS管M3和所述第四PMOS管M4栅极电压的拉高，设置所述第四电阻R4，并起到限流的作用。倒灌电流Irev从输出端流入，由于所述第三PMOS管M3的沟道关闭，以及所述寄生二极管D1的阻断作用，倒灌电流Irev并不能倒灌回电源输入端，由此实现防倒灌功能。

实施例二

如图4所示，本实施例提供一种低压差线性稳压器1，所述低压差线性稳压器1包括：

防倒灌保护模块11，参考电压产生模块12及误差放大模块13。

如图4所示，所述参考电压产生模块12接收输入电压VIN（外部电源），基于所述输入电压VIN产生参考电压VREF。

具体地，在本实施例中，所述参考电压产生模块12包括第一基准单元121、稳压单元122及第二基准单元123。所述第一基准单元121接收所述输入电压VIN，基于所述输入电压VIN产生基准电压；作为示例，所述第一基准单元121采用带隙基准电路（Bandgap）实现。所述稳压单元122接收所述输入电压VIN（作为电源），并连接于所述第一基准单元121的输出端，为所述第二基准单元123供电；作为示例，所述稳压单元122采用低压差线性稳压器实现。所述第二基准单元123连接于所述稳压单元122的输出端，基于所述稳压单元122的输出信号产生所述参考电压VREF；作为示例，所述第二基准单元123采用带隙基准电路实现。外部电源（VIN）直接给所述第一基准单元121供电，由于输入电源范围较宽，所述第一基准单元121只能提供精度不高的基准电压；所述稳压单元122以所述第一基准单元121产生的基准电压为参考，得到稳定的电压输出，为所述第二基准单元123供电；所述第二基准单元123得到一个精度较高，且具有高电源抑制比、低噪声的参考电压VREF。

需要说明的是，任意可基于外部电源产生参考电压的电路结构均适用于本发明的参考电压产生模块，不以本实施例为限。

如图4所示，所述误差放大模块13的输入端分别连接所述参考电压VREF及输出电压的反馈电压VFB，基于所述参考电压VREF与所述反馈电压VFB的差值产生驱动信号EAOUT。

具体地，在本实施例中，所述误差放大模块13的正相输入端连接所述反馈电压VFB，反相输入端连接所述参考电压VREF，输出端连接所述防倒灌保护模块11。在实际使用中，可根据需要调整所述误差放大模块13的输入信号与对应输入端口极性的关系，采用包括但不限于增加反相器的方式调整极性，能实现本发明的功能即可，不以本实施例为限。

需要说明的是，所述反馈信号VFB可由所述输出电压VOUT通过电阻分压后得到，任意能反馈所述输出电压VOUT的方式均适用，在此不一一赘述。

如图4所示，所述防倒灌保护模块11接收所述输入电压VIN，并连接所述误差放大模块13的输出端，基于所述驱动信号EAOUT调整所述输出电压VOUT的大小；还基于所述输出电压VOUT与所述输入电压VIN的大小关系对所述低压差线性稳压器1进行防倒灌保护。

具体地，所述防倒灌保护模块11的结构及工作原理参见实施例一，在此不一一赘述。

如图4所示，作为本实施例的另一组成部分，所述低压差线性稳压器1还包括限流保护模块14，所述限流保护模块14连接所述防倒灌保护模块11，对输出电流进行检测，并基于检测结果产生过流保护信号。在本实施例中，所述限流保护模块14包括电流检测单元141及限流控制单元142；所述电流检测单元141连接所述输出电压VOUT，输出电流检测信号；所述限流控制单元142连接于所述电流检测单元141的输出端，基于所述电流检测信号与预设信号的比较结果产生过流保护信号，所述过流保护信号作用于所述误差放大模块13的输出端，与所述误差放大模块13的输出信号共同构成所述驱动信号EAOUT。

需要说明的是，所述低压差线性稳压器1可集成于芯片内，构成低压差线性稳压器芯片，作为示例，所述低压差线性稳压器芯片包括电源输入端口VIN、电压输出端口VOUT、反馈端口FB、使能端口EN和接地端口GND。

所述低压差线性稳压器1的工作原理如下：

当VFB>VREF，表明输出电压VOUT高于要求值，则所述误差放大模块13输出升高，降低所述防倒灌保护模块11中所述第三PMOS管M3及所述第四PMOS管M4的导通电流，进而降低所述输出电压VOUT。当VFB<VREF，表明输出电压VOUT低于要求值，则所述误差放大模块13输出降低，增加所述防倒灌保护模块11中所述第三PMOS管M3及所述第四PMOS管M4的导通电流，进而升高所述输出电压VOUT，以此实现闭环控制，为负载提供精确的供电电压。此外，所述低压差线性稳压器1还配备过流保护功能，使用采样管对输出电流进行采样，判断其超过限流点时，拉高所述第三PMOS管M3及所述第四PMOS管M4的栅极电位，限制输出电流。

实施例三

如图5所示，本实施例提供一种供电系统，所述供电系统包括：

低压差线性稳压器1，备用电源2及负载3。

如图5所示，所述低压差线性稳压器1及所述备用电源2的输出端连接在一起，并连接所述负载3，为所述负载3供电。

具体地，所述低压差线性稳压器1的结构及原理参见实施例二，在此不一一赘述。

具体地，在本实施例中，所述备用电源2为电池，在实际使用中，可根据需要设置所述备用电源2的类型，不以本实施例为限。在所述低压差线性稳压器1无法输出所需电压时，自动切换至所述备用电源2为负载供电，以防止所述低压差线性稳压器1输入端掉电，无法为后级负载3提供维持其正常工作的电压。

在virtuoso平台对本发明的低压差线性稳压器进行瞬态仿真，结果如图6所示，在0-200µs，所述低压差线性稳压器正常为负载供电，VIN=14V，VOUT=12V，通过功率管（第三PMOS管及第四PMOS管）的电流Imp约1A；在200-400µs，所述低压差线性稳压器的输入端掉电至0V，启动备用电源，维持12V的VOUT输出，在跳变瞬间存在2.5A的脉冲电流为该节点充电，持续时间不超过1µs，不会对所述低压差线性稳压器造成损坏，此时倒灌回功率管的电流Imp仅在纳安级别，这是因为功率管存在漏电；在400-600µs，所述低压差线性稳压器恢复正常工作，由于所述低压差线性稳压器启动需要时间，因此VOUT端电位存在短暂的下跌。

所述低压差线性稳压器1正常工作情况下，防倒灌保护模块11不采取保护措施。当所述低压差线性稳压器1的输入电压VIN低于外部备用电源2的电压时，防倒灌保护模块11开始工作，关闭功率管（第三PMOS管及第四PMOS管）的沟道，并利用两个反向的衬底寄生二极管，阻止电流倒灌进入所述低压差线性稳压器1，从而实现保护的作用。本发明在双电源备份应用中，备用电源最高20V电压的情况下，能有效保护稳压器芯片的内部电路，并减少了备用电源的能量消耗。

综上所述，本发明提供一种防倒灌保护模块、低压差线性稳压器、芯片及供电系统，包括：倒灌检测单元、分压单元、第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管；所述倒灌检测单元连接输入电压及输出电压，基于所述输入电压与所述输出电压的大小关系产生相应的检测信号；所述分压单元的一端连接所述输入电压，另一端连接所述第一PMOS管的源极；所述第一PMOS管的漏极连接所述输出电压，栅极连接所述倒灌检测单元的输出端，发生倒灌时所述第一PMOS管导通；所述第二PMOS管的漏极连接所述第三PMOS管及所述第四PMOS管的栅极，源极连接所述第一PMOS管的源极，栅极连接所述分压单元的输出端；所述第三PMOS管的漏极连接所述输入电压，源极连接所述第四PMOS管的源极，栅极连接驱动信号，衬底和源极连接在一起；所述第四PMOS管的漏极连接所述输出电压，栅极连接所述驱动信号，衬底和源极连接在一起；基于所述第三PMOS管及所述第四PMOS管调整所述输出电压的大小。本发明的防倒灌保护模块、低压差线性稳压器、芯片及供电系统使用两个同等尺寸串联的功率管作为保护电路的核心器件，在防倒灌状态下，功率管的沟道均截止，无电流通过，其次由于这两个功率管源极相连，所以其各自的寄生二极管呈阴极面对面方式连接，二极管的单向导通性进一步阻止电流从输出端经过衬底倒灌进入芯片；应用于全集成LDO线性稳压器芯片内部，不增加外部电路复杂性；适用于MOS管栅源耐压仅为5V的薄栅工艺，在输出端接最高20V电位时能对芯片进行有效的保护；在实际应用中减少了备用电源的能量消耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种防倒灌保护模块，用于低压差线性稳压器，其特征在于，所述防倒灌保护模块至少包括：

倒灌检测单元、分压单元、第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管；

所述倒灌检测单元连接输入电压及输出电压，基于所述输入电压与所述输出电压的大小关系产生相应的检测信号；

所述分压单元的一端连接所述输入电压，另一端连接所述第一PMOS管的源极；

所述第一PMOS管的漏极连接所述输出电压，栅极连接所述倒灌检测单元的输出端，发生倒灌时所述第一PMOS管导通；

所述第二PMOS管的漏极连接所述第三PMOS管及所述第四PMOS管的栅极，源极连接所述第一PMOS管的源极，栅极连接所述分压单元的输出端；

所述第三PMOS管的漏极连接所述输入电压，源极连接所述第四PMOS管的源极，栅极连接驱动信号，衬底和源极连接在一起；所述第四PMOS管的漏极连接所述输出电压，栅极连接所述驱动信号，衬底和源极连接在一起；基于所述第三PMOS管及所述第四PMOS管调整所述输出电压的大小。

2.根据权利要求1所述的防倒灌保护模块，其特征在于：所述倒灌检测单元包括第一电阻及至少两个PNP三极管；所述第一电阻的第一端连接所述输入电压，第二端作为所述倒灌检测单元的输出端；各PNP三极管采用二极管接法且依次串联，PNP三极管串联结构的一端连接所述第一电阻的第二端，另一端连接所述输出电压。

3.根据权利要求2所述的防倒灌保护模块，其特征在于：所述倒灌检测单元包括四个PNP三极管；第一PNP三极管的集电极和基极连接所述第一电阻的第二端；第二PNP三极管的集电极和基极连接所述第一PNP三极管的发射极；第三PNP三极管的集电极和基极连接所述第二PNP三极管的发射极；第四PNP三极管的集电极和基极连接所述第三PNP三极管的发射极，发射极连接所述输出电压。

4.根据权利要求1所述的防倒灌保护模块，其特征在于：所述分压单元包括第二电阻及第三电阻；所述第二电阻的第一端连接所述输入电压，第二端作为所述分压单元的输出端；所述第三电阻的第一端连接所述第二电阻的第二端，第二端连接所述第一PMOS管的源极。

5.根据权利要求1所述的防倒灌保护模块，其特征在于：所述防倒灌保护模块还包括第四电阻；所述第四电阻连接于所述驱动信号与所述第三PMOS管及所述第四PMOS管的栅极之间。

6.根据权利要求1-5任意一项所述的防倒灌保护模块，其特征在于：所述第三PMOS管与所述第四PMOS管的尺寸相同。

7.一种低压差线性稳压器，其特征在于，所述低压差线性稳压器至少包括：

参考电压产生模块，误差放大模块及如权利要求1-6任意一项所述的防倒灌保护模块；

所述参考电压产生模块接收输入电压，基于所述输入电压产生参考电压；

所述误差放大模块的输入端分别连接所述参考电压及输出电压的反馈电压，基于所述参考电压与所述反馈电压的差值产生驱动信号；

所述防倒灌保护模块接收所述输入电压，并连接所述误差放大模块的输出端，基于所述驱动信号调整所述输出电压的大小；还基于所述输出电压与所述输入电压的大小关系对所述低压差线性稳压器进行防倒灌保护。

8.根据权利要求7所述的低压差线性稳压器，其特征在于：所述参考电压产生模块包括第一基准单元、稳压单元及第二基准单元；所述第一基准单元接收所述输入电压，基于所述输入电压产生基准电压；所述稳压单元接收所述输入电压，并连接于所述第一基准单元的输出端，为所述第二基准单元供电；所述第二基准单元连接于所述稳压单元的输出端，产生所述参考电压。

9.根据权利要求7所述的低压差线性稳压器，其特征在于：所述低压差线性稳压器还包括限流保护模块，所述限流保护模块连接所述防倒灌保护模块，对输出电流进行检测，并基于检测结果产生过流保护信号。

10.根据权利要求9所述的低压差线性稳压器，其特征在于：所述限流保护模块包括电流检测单元及限流控制单元；所述电流检测单元连接所述输出电压，输出电流检测信号；所述限流控制单元连接于所述电流检测单元的输出端，基于所述电流检测信号与预设信号的比较结果产生过流保护信号，所述过流保护信号作用于所述误差放大模块的输出端。

11.根据权利要求7所述的低压差线性稳压器，其特征在于：所述误差放大模块的正相输入端连接所述反馈电压，反相输入端连接所述参考电压，输出端连接所述防倒灌保护模块。

12.一种芯片，其特征在于，所述芯片包括：如权利要求7-11任意一项所述的低压差线性稳压器。

13.一种供电系统，其特征在于，所述供电系统至少包括：

负载，备用电源及如权利要求7-11任意一项所述的低压差线性稳压器；

所述低压差线性稳压器及所述备用电源的输出端连接在一起，并连接所述负载，为所述负载供电。

Images