CN114978126B - 电压比较电路及电子设备 - Google Patents
电压比较电路及电子设备 Download PDFInfo
- Publication number
- CN114978126B CN114978126B CN202110191728.7A CN202110191728A CN114978126B CN 114978126 B CN114978126 B CN 114978126B CN 202110191728 A CN202110191728 A CN 202110191728A CN 114978126 B CN114978126 B CN 114978126B
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- power interface
- source
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 101100074998 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) nmp-2 gene Proteins 0.000 claims abstract description 38
- 101000635955 Homo sapiens Myelin P2 protein Proteins 0.000 claims abstract description 27
- 102100030738 Myelin P2 protein Human genes 0.000 claims abstract description 27
- 101100519623 Homo sapiens PEX2 gene Proteins 0.000 claims abstract description 25
- 101001099381 Homo sapiens Peroxisomal biogenesis factor 19 Proteins 0.000 claims abstract description 25
- 101100074988 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) nmp-1 gene Proteins 0.000 claims abstract description 25
- 101100190845 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pmp-1 gene Proteins 0.000 claims abstract description 25
- 101150002010 PMP3 gene Proteins 0.000 claims abstract description 25
- 102100038883 Peroxisomal biogenesis factor 19 Human genes 0.000 claims abstract description 25
- 102100025516 Peroxisome biogenesis factor 2 Human genes 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 6
- 101150110971 CIN7 gene Proteins 0.000 claims description 3
- 101150110298 INV1 gene Proteins 0.000 claims description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种电压比较电路及电子设备。电压比较电路，包括比较电路，电平转换电路，以及用于提供第一保护电压和第二保护电压的保护电压生成电路；比较电路包括晶体管PMP1、晶体管PMP2、晶体管PMP3、晶体管NMP1、晶体管NMP2、晶体管PMIN1和晶体管PMIN2；上述电压比较电路，将两个电源直接输入到晶体管PMP1、PMIN1的源极进行比较，其比较电路的电路结构中，所有晶体管的栅氧电压均小于第一保护电压(如3.3V)，不需要进行额外的耐压电路设计，不需要高阻电阻进行分压，从而使得电压比较精度高、速度快和成本低。
Description
技术领域
本申请涉及双电源电子设备技术领域，特别是涉及一种电压比较电路及电子设备。
背景技术
近年来，各种各样的便携式电子产品发展迅猛，而电源是电子产品一个重要的组成部分。对于大多数便携式电子产品来说，均内置锂电池并具备USB(中英文全称)充电接口用于对电池进行充电。因此，对于产品芯片而言，需要支持USB5V和电池VBAT4.2V的双电源供电及切换。对于双电源供电，芯片电路需要对这两个电源电压高低进行判断，并把判断结果送去CPU(中英文全称)进一步做处理。
在实现过程中，发明人发现传统技术中至少存在如下问题：传统电压比较电路存在比较速度慢等问题。
发明内容
基于此，有必要针对上述技术问题，提供一种加快电压比较速度的电压比较电路及电子设备。
为了实现上述目的，一方面，本发明实施例提供了一种电压比较电路，包括比较电路，电平转换电路，以及用于提供第一保护电压和第二保护电压的保护电压生成电路；
比较电路包括晶体管PMP1、晶体管PMP2、晶体管PMP3、晶体管NMP1、晶体管NMP2、晶体管PMIN1和晶体管PMIN2；
晶体管PMP1的源极用于连接第一电源接口，栅极接入第一保护电压，漏极连接晶体管PMIN2的源极，衬底用于分别连接第一电源接口和第二电源接口；晶体管PMIN2的栅极连接晶体管PMP2的漏极，漏极连接晶体管PMP3的源极；晶体管PMP2的栅极接入第一保护电压，源极分别连接晶体管PMIN1的栅极和晶体管PMIN1的漏极，衬底用于分别连接第一电源接口和第二电源接口；晶体管PMIN1的源极用于连接第二电源接口，漏极连接晶体管NMP1的漏极；晶体管NMP1的源极用于接地，栅极接入第二保护电压；
晶体管PMP3的栅极接入第一保护电压，漏极连接晶体管NMP2的漏极，衬底用于分别连接第一电源接口和第二电源接口；晶体管NMP2的源极连接电平转换电路的输入端且用于接地，栅极接入第二保护电压；电平转换电路的输出端用于输出比较信号。
在其中一个实施例中，比较电路还包括电流源I1和电流源I2；
晶体管NMP1的源极通过电流源I1接地，晶体管NMP2的源极通过电流源I2接地。
在其中一个实施例中，电平转换电路包括晶体管NML1、反相器INV1、反相器INV2和电流源I3；
晶体管NML1的栅极连接晶体管NMP2的源极，源极用于接地，漏极通过电流源I3连接外部电源，且连接反相器INV1的输入端；反相器INV1的输出端连接反相器INV2的输入端；反相器INV2的输出端用于连接处理器。
在其中一个实施例中，晶体管NML1的漏极接入电压为3.3V。
在其中一个实施例中，还包括第一二极管和第二二极管；
晶体管PMP1的衬底通过第一二极管连接第一电源接口，通过第二二极管连接第二电源接口；晶体管PMP2的衬底通过第一二极管连接第一电源接口，通过第二二极管连接第二电源接口；晶体管PMP3的衬底通过第一二极管连接第一电源接口，通过第二二极管连接第二电源接口。
在其中一个实施例中，保护电压生成电路的供电端分别连接第一二极管的阴极和第二二极管的阴极，第一输出端分别连接晶体管PMP1的栅极、晶体管PMP2的栅极和晶体管PMP3的栅极，第二输出端分别连接晶体管NMP1的栅极、晶体管NMP2的栅极。
在其中一个实施例中，第一保护电压小于第二保护电压。
在其中一个实施例中，第一保护电压为1.7V；第二保护电压为3.3V。
在其中一个实施例中，第一电源接口为USB电源接口；第二电源接口为电池电源接口。
另一方面，本发明实施例还提供了一种电子设备，包括第一电源、第二电源、处理器以及如上述任一项电压比较电路；
处理器连接电平转换电路的输出端。
上述技术方案中的一个技术方案具有如下优点和有益效果：
上述电压比较电路，将两个电源直接输入到晶体管PMP1、PMIN1的源极进行比较，其比较电路的电路结构中，所有晶体管的栅氧电压均小于第一保护电压(如3.3V)，不需要进行额外的耐压电路设计，不需要高阻电阻进行分压，从而使得电压比较精度高、速度快和成本低。
附图说明
通过附图中所示的本申请的优选实施例的更具体说明，本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1为一个实施例中传统高压比较器的示意图；
图2为一个实施例中电压比较电路的第一示意性电路图；
图3为一个实施例中电压比较电路的第二示意性电路图；
图4为一个实施例中电平转换电路的电路图；
图5为一个实施例中保护电压生成电路的电路图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
传统的高压比较器如图1所示，通过把高压信号通过电阻分压的方式进行降压，并把低压信号送去比较器进行判断输出结果。此方法有三个明显的不足。第一，由于USB5V及VBAT用各自的电阻串分压，会存在失配，从而导致电压判断上有误差；第二，在低至1-2uA的低功耗设计中，需要把电阻串阻值设到几十兆、甚至上百兆级别，导致成本增大；第三，由于电阻串分压点属于高阻节点，判断电路上速度较慢。
而本申请提供的电压比较电路可以有效解决上述问题。
在一个实施例中，如图2所示，提供了一种电压比较电路，包括比较电路，电平转换电路，以及用于提供第一保护电压和第二保护电压的保护电压生成电路；
比较电路包括晶体管PMP1、晶体管PMP2、晶体管PMP3、晶体管NMP1、晶体管NMP2、晶体管PMIN1和晶体管PMIN2；
晶体管PMP1的源极用于连接第一电源接口VBAT，栅极接入第一保护电压PV1，漏极连接晶体管PMIN2的源极，衬底用于分别连接第一电源接口VBAT和第二电源接口USB；晶体管PMIN2的栅极连接晶体管PMP2的漏极，漏极连接晶体管PMP3的源极；晶体管PMP2的栅极接入第一保护电压PV1，源极分别连接晶体管PMIN1的栅极和晶体管PMIN1的漏极，衬底用于分别连接第一电源接口VBAT和第二电源接口USB；晶体管PMIN1的源极用于连接第二电源接口PV2，漏极连接晶体管NMP1的漏极；晶体管NMP1的源极用于接地，栅极接入第二保护电压PV2；
晶体管PMP3的栅极接入第一保护电压PV1，漏极连接晶体管NMP2的漏极，衬底用于分别连接第一电源接口VBAT和第二电源接口USB；晶体管NMP2的源极连接电平转换电路的输入端且用于接地，栅极接入第二保护电压PV2；电平转换电路的输出端用于输出比较信号。
其中，第一电源接口和第二电源接口用于连接不同类型的电源。例如第一电源接口用于连接电池，第二电源接口用于连接外部电源。电平转换信号用于根据NMP2的源极电压，输出对应的比较信号，如高低电平信号等。晶体管可以为MOS管、三极管中的一种。
具体而言，若第一电源接口接入电源，第二电源接口未接入电源，也即第一电源接口提供电压(如4.2V)，第二电源接口不提供电压的情况下，衬底接入的电压为第一电源接口的电压4.2V。由于第二电源接口未接入电源，晶体管PMIN1的源极和漏极，晶体管NMP1的源极和漏极均为0。对于晶体管PMP2，衬底电压为4.2V，而由于其寄生反向二极管漏电，其漏极和晶体管PMIN2的栅极电压降低。由于第一电源接口的电压为4.2V，那么PMP1的漏极、PMIN的源极和漏极、PMP3的源极和漏极、NMP2的漏极的电压均为4.2V。对于晶体管NMP2而言，其栅极电压为保护电压生成电路的第二保护电压。由于晶体管NMP2为N型MOS管，只能将低于栅极电压的电压传递到源极，所以NMP2的源极电压为低于或等于第二保护电压的电压(如3.3V)。电平转换电路将NMP2的源极电压转换为比较信号。所有的晶体管的栅氧电压均不超过第二保护电压的电压(如3.3V)。
若第一电源接口未接入电源，第二电源接口接入电源，也即第一电源接口不提供电压，第二电源接口提供电压(如5V)的情况下，衬底接入电压为第二电源接口的电压5V。PMIN1的源极电压为5V，由于其二极管连接，故PMIN1的栅极、漏极电压为一个域值电压压降，如4.5V。同样的，由于NMP1为NMOS管，其栅极电压为第二保护电压(如3.3V)，只能将低于栅极电压的电压传递到源极，所以NMP1的源极电压为3.3V。对于PMP2为PMOS管，栅极电压为第二保护电压(如1.7V)，将源极4.5V传到漏极，即PMIN2的栅极电压也为4.5V。对于PMP1由于寄生反向二极管漏电，其漏端即PMIN2的源极电压(如2.0V)小于第二保护电压。同样的，PMP3的源极为2.0V。由于NMP2的栅极电压为第二保护电压(如3.3V)，将漏极电压下拉至源极电位，而源极电压被下拉至0V。电平转换电路将NMP2的源极电压0V转换为比较信号。所有的晶体管的栅氧电压均不超过第二保护电压的电压(如3.3V)。
若第一电源接口和第二电源接口均接入电源，且第一电源接口接入的第一电源电压小于第二电源接口接入的第二电源电压。例如第二电源电压为5V，第一电源电压4.2V，衬底电压为5.0V，PMIN1的源极电压为5.0V，由于二极管连接，故PMIN1的栅极、漏极电压为一个域值电压压降，如4.5V。同样的，由于NMP1为NMOS管，其栅极电压为3.3V，只能传低于栅极电压到源端，所以NMP1的源极电压为3.3V。对于PMP2为PMOS管，栅极电压为1.7V，将源极4.5V传到漏端，即PMIN2的栅极电压也为4.5V。PMP1为P型MOS管，栅端电压为1.7V，将高压的源极电压4.2V传至漏极，但PMIN2的栅极电压为4.5V，大于源极电压，即PMIN2为关闭状态。对PMP3，由于反向二极管漏电，源端源极电压(如1.7V)小于第二保护电压。由于NMP2的栅端电压为第二保护电压(如3.3V)，将漏极电压下拉至源极电位，而源极电压下拉至0V。NML1的栅端电压为0V，NML1管关闭，电流镜I3将漏端电压拉到3.3V，电平转换电路将NMP2的源极电压0V转换为比较信号。所有的晶体管的栅氧电压均不超过第二保护电压的电压(如3.3V)。
若第一电源接口和第二电源接口均接入电源，且第一电源接口接入的第一电源电压大于第二电源接口接入的第二电源电压。例如第一电源电压为3V，第二电源电压为4.2V，衬底电压也即为4.2V。PMIN1的源极电压为3.0V，由于二极管连接，故栅极、漏极电压为一个域值电压压降，如为2.5V。由于NMP1为NMOS管，其栅极电压为第二保护电压(如3.3V)，可以将其漏极电压2.5V，传至源极。对于PMP2为PMOS管，栅极电压为1.7V，将源极2.5V传到漏端，即PMIN2的栅端电压也为2.5V。由于第二电源电压4.2V，那么PMP1的漏极、PMIN2的源极和漏极、PMP3的源极和漏端、NMP2的漏端电压均为4.2V。由于NMP2为NMOS管，其栅端电压为第二保护电压(如3.3V)，只能传低于栅端电压到源端，所以NMP2的源端电压为3.3V，电平转换电路将NMP2的源极电压0V转换为比较信号。所有的晶体管的栅氧电压均不超过第二保护电压的电压(如3.3V)。
上述电压比较电路，将两个电源直接输入到晶体管PMP1、PMIN1的源极进行比较，其比较电路的电路结构中，所有晶体管的栅氧电压均小于第二保护电压(如3.3V)，不需要进行额外的耐压电路设计，不需要高阻电阻进行分压，从而使得电压比较精度高、速度快和成本低。
在一个具体实施例中，如图3所示，比较电路还包括电流源I1和电流源I2；
晶体管NMP1的源极通过电流源I1接地，晶体管NMP2的源极通过电流源I2接地。
具体的，通过电流源I1和电流源I2起直流偏置作用。
在一个具体实施例中，如图4所示，电平转换电路包括晶体管NML1、反相器INV1、反相器INV2和电流源I3；
晶体管NML1的栅极连接晶体管NMP2的源极，源极用于接地，漏极通过电流源I3连接外部电源，且连接反相器INV1的输入端；反相器INV1的输出端连接反相器INV2的输入端；反相器INV2的输出端用于连接处理器。
具体的，晶体管NML1的栅极用于接收比较电路输出的比较信号。在接收到高电平信号(如3.3V)时，NML1导通，其漏极电压被下拉至0V，比较器输出为0。在NML1接收到低电平信号(如0V)时，NML1截止，其漏极电压被上拉至外部电源电压(如3.3V)，比较器输出为3.3V。而根据上述实施例的推定，在第一电源接口的电压大于第二电源接口的电压时，比较电路输出的电平信号为高电平信号，电平转换电路输出低电平信号0V。在第一电源接口的电压小于第二电源接口的电压时，比较电路输出的信号为低电平信号，电平转换电路输出高电平信号。通过电平转换电路，可以NMP2的源极电压转换为比较信号进行输出。
在一个具体实施例中，晶体管NML1的漏极接入电压为3.3V。
具体的，NML1的漏极接入电压为3.3V，以使得NML1可以选择低耐压的开关管。
在一个具体实施例中，如图5所示，还包括第一二极管D1和第二二极管D2；
晶体管PMP1的衬底通过第一二极管连接第一电源接口，通过第二二极管连接第二电源接口；晶体管PMP2的衬底通过第一二极管连接第一电源接口，通过第二二极管连接第二电源接口；晶体管PMP3的衬底通过第一二极管连接第一电源接口，通过第二二极管连接第二电源接口。
具体的，晶体管PMP1、PMP2、PMP3的衬底均通过第一二极管连接第一电源接口，通过第二二极管连接第二电源接口，以对各晶体管进行保护。具体的，晶体管PMP1的衬底连接第一二极管的阴极和第二二极管的阴极；晶体管PMP2的衬底连接第一二极管的阴极和第二二极管的阴极；晶体管PMP3的衬底连接第一二极管的阴极和第二二极管的阴极；第一二极管的阳极连接第一电源接口，第二二极管的阳极连接第二电源接口。
在一个具体实施例中，如图5所示，保护电压生成电路的供电端分别连接第一二极管的阴极和第二二极管的阴极，第一输出端分别连接晶体管PMP1的栅极、晶体管PMP2的栅极和晶体管PMP3的栅极，第二输出端分别连接晶体管NMP1的栅极、晶体管NMP2的栅极。
具体的，保护电压生成电路通过第一电源接口和/或第二电源接口进行供电。第一输出端用于提供第二保护电压，第二输出端用于提供第一保护电压。在其中一个实施例中，第一保护电压小于第二保护电压。在其中一个实施例中，第一保护电压为1.7V；第二保护电压为3.3V。在其中一个实施例中，第一电源接口为USB电源接口；第二电源接口为电池电源接口。
在一个实施例中，还提供了一种电子设备，包括第一电源、第二电源、处理器以及如上述任一项电压比较电路；
处理器连接电平转换电路的输出端。
具体的，电压比较电路具体可以包括比较电路，电平转换电路，以及用于提供第一保护电压和第二保护电压的保护电压生成电路；比较电路包括晶体管PMP1、晶体管PMP2、晶体管PMP3、晶体管NMP1、晶体管NMP2、晶体管PMIN1和晶体管PMIN2；晶体管PMP1的源极用于连接第一电源接口，栅极接入第一保护电压，漏极连接晶体管PMIN2的源极，衬底用于分别连接第一电源接口和第二电源接口；晶体管PMIN2的栅极连接晶体管PMP2的漏极，漏极连接晶体管PMP3的源极；晶体管PMP2的栅极接入第一保护电压，源极分别连接晶体管PMIN1的栅极和晶体管PMIN1的漏极，衬底用于分别连接第一电源接口和第二电源接口；晶体管PMIN1的源极用于连接第二电源接口，漏极连接晶体管NMP1的漏极；晶体管NMP1的源极用于接地，栅极接入第二保护电压；晶体管PMP3的栅极接入第一保护电压，漏极连接晶体管NMP2的漏极，衬底用于分别连接第一电源接口和第二电源接口；晶体管NMP2的源极连接电平转换电路的输入端且用于接地，栅极接入第二保护电压；电平转换电路的输出端用于输出比较信号。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种电压比较电路，其特征在于，包括比较电路，电平转换电路，以及用于提供第一保护电压和第二保护电压的保护电压生成电路；
所述比较电路包括晶体管PMP1、晶体管PMP2、晶体管PMP3、晶体管NMP1、晶体管NMP2、晶体管PMIN1和晶体管PMIN2；
所述晶体管PMP1的源极用于连接第一电源接口，栅极接入所述第一保护电压，漏极连接所述晶体管PMIN2的源极，衬底用于分别连接所述第一电源接口和第二电源接口；所述晶体管PMIN2的栅极连接所述晶体管PMP2的漏极，漏极连接所述晶体管PMP3的源极；所述晶体管PMP2的栅极接入所述第一保护电压，源极分别连接所述晶体管PMIN1的栅极和所述晶体管PMIN1的漏极，衬底用于分别连接所述第一电源接口和所述第二电源接口；所述晶体管PMIN1的源极用于连接所述第二电源接口，漏极连接所述晶体管NMP1的漏极；所述晶体管NMP1的源极用于接地，栅极接入所述第二保护电压；
所述晶体管PMP3的栅极接入所述第一保护电压，漏极连接所述晶体管NMP2的漏极，衬底用于分别连接所述第一电源接口和所述第二电源接口；所述晶体管NMP2的源极连接所述电平转换电路的输入端且用于接地，栅极接入所述第二保护电压；所述电平转换电路的输出端用于输出比较信号。
2.根据权利要求1所述的电压比较电路，其特征在于，所述比较电路还包括电流源I1和电流源I2；
所述晶体管NMP1的源极通过所述电流源I1接地，所述晶体管NMP2的源极通过所述电流源I2接地。
3.根据权利要求1所述的电压比较电路，其特征在于，所述电平转换电路包括晶体管NML1、反相器INV1、反相器INV2和电流源I3；
所述晶体管NML1的栅极连接所述晶体管NMP2的源极，源极用于接地，漏极通过所述电流源I3连接外部电源，且连接所述反相器INV1的输入端；所述反相器INV1的输出端连接所述反相器INV2的输入端；所述反相器INV2的输出端用于连接处理器。
4.根据权利要求3所述的电压比较电路，其特征在于，所述晶体管NML1的漏极接入电压为3.3V。
5.根据权利要求1所述的电压比较电路，其特征在于，还包括第一二极管和第二二极管；
所述晶体管PMP1的衬底通过所述第一二极管连接所述第一电源接口，通过所述第二二极管连接所述第二电源接口；所述晶体管PMP2的衬底通过所述第一二极管连接所述第一电源接口，通过所述第二二极管连接所述第二电源接口；所述晶体管PMP3的衬底通过所述第一二极管连接所述第一电源接口，通过所述第二二极管连接所述第二电源接口。
6.根据权利要求5所述的电压比较电路，其特征在于，所述保护电压生成电路的供电端分别连接所述第一二极管的阴极和所述第二二极管的阴极，第一输出端分别连接所述晶体管PMP1的栅极、所述晶体管PMP2的栅极和所述晶体管PMP3的栅极，第二输出端分别连接所述晶体管NMP1的栅极、所述晶体管NMP2的栅极。
7.根据权利要求6所述的电压比较电路，其特征在于，所述第一保护电压小于所述第二保护电压。
8.根据权利要求7所述的电压比较电路，其特征在于，所述第一保护电压为1.7V；所述第二保护电压为3.3V。
9.根据权利要求1至7任一项所述的电压比较电路，其特征在于，所述第一电源接口为USB电源接口；第二电源接口为电池电源接口。
10.一种电子设备，其特征在于，包括第一电源、第二电源、处理器以及如权利要求1至9任一项所述的电压比较电路；
所述处理器连接所述电平转换电路的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110191728.7A CN114978126B (zh) | 2021-02-20 | 2021-02-20 | 电压比较电路及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110191728.7A CN114978126B (zh) | 2021-02-20 | 2021-02-20 | 电压比较电路及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114978126A CN114978126A (zh) | 2022-08-30 |
| CN114978126B true CN114978126B (zh) | 2024-06-07 |
Family
ID=82954482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110191728.7A Active CN114978126B (zh) | 2021-02-20 | 2021-02-20 | 电压比较电路及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114978126B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123430A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
| CN202424678U (zh) * | 2011-12-09 | 2012-09-05 | 无锡中星微电子有限公司 | 一种电源转换器及差分电路 |
| JP2013150180A (ja) * | 2012-01-20 | 2013-08-01 | New Japan Radio Co Ltd | レベル変換回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3593486B2 (ja) * | 2000-01-28 | 2004-11-24 | 株式会社東芝 | 電圧比較回路およびこれを用いた基板バイアス調整回路 |
-
2021
- 2021-02-20 CN CN202110191728.7A patent/CN114978126B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101123430A (zh) * | 2006-08-10 | 2008-02-13 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
| CN202424678U (zh) * | 2011-12-09 | 2012-09-05 | 无锡中星微电子有限公司 | 一种电源转换器及差分电路 |
| JP2013150180A (ja) * | 2012-01-20 | 2013-08-01 | New Japan Radio Co Ltd | レベル変換回路 |
Non-Patent Citations (1)
| Title |
|---|
| 一种基于多输入单电子晶体管的比较器电路;刘河潮, 蔡理, 王森;微电子学;20050220(01);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114978126A (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10177764B2 (en) | Input/output circuit | |
| TWI491180B (zh) | 具高輸出電壓的低電壓傳輸裝置 | |
| CN110149050B (zh) | 一种基于dmos管的电平转移电路及芯片 | |
| WO2021196958A1 (zh) | 一种电容隔离电路、接口模块、芯片和系统 | |
| CN106027012B (zh) | 一种下拉电阻开关电路 | |
| CN102299501B (zh) | 一种欠压保护电路 | |
| US20180287615A1 (en) | Level shifter and level shifting method | |
| US9941885B2 (en) | Low power general purpose input/output level shifting driver | |
| CN103269217B (zh) | 输出缓冲器 | |
| CN112653431B (zh) | 低压锁存电路 | |
| US6717456B2 (en) | Level conversion circuit | |
| CN114978126B (zh) | 电压比较电路及电子设备 | |
| CN112019208A (zh) | 一种跨电源域电路及信号处理方法 | |
| CN218162431U (zh) | 一种双向电平转换电路 | |
| WO2023024805A1 (zh) | 电平移位电路及电子设备 | |
| CN202602615U (zh) | 一种轨到轨使能信号的控制电路及电平转换电路 | |
| CN115940110A (zh) | 电压选择电路、电压选择系统及电子设备 | |
| CN110545098B (zh) | 一种cmos电平转换器、运行方法、装置、设备 | |
| CN103312313A (zh) | 一种轨到轨使能信号的控制方法、电路及电平转换电路 | |
| CN203086436U (zh) | 集成电路 | |
| CN209572001U (zh) | 一种信号传输管的驱动电路和电平转换电路 | |
| CN100490325C (zh) | 一种电压转换电路 | |
| CN112204884B (zh) | 上电复位电路及隔离式半桥驱动器 | |
| CN111049502A (zh) | 低压锁存电路 | |
| CN104467799A (zh) | 输入输出电路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |