CN112204884B - 上电复位电路及隔离式半桥驱动器 - Google Patents

Abstract

本申请公开了一种上电复位电路及隔离式半桥驱动器，该上电复位电路包括：延时电路、反相电路和开关电路。其中，延时电路的一端耦合至电源，延时电路的另一端耦合至地。延时电路用于在电源电压从零电压上升至稳态电压的过程中，输出电压信号。反相电路用于对电压信号执行反相处理，得到控制信号。开关电路用于在控制信号的控制下导通，以将电源或者地作为复位信号输出。本申请实施例提供的方案，在电源上电的过程中，借助于电源电压将开关电路导通，从而将电源或者地作为复位信号输出，实现了在电源上电的整个过程中都能稳定输出复位信号，提高了POR电路的可靠性。

Description

上电复位电路及隔离式半桥驱动器

技术领域

本申请实施例涉及电路技术领域，特别涉及一种上电复位(Power On Reset，POR)电路及隔离式半桥驱动器。

背景技术

目前，高速隔离通信接口应用十分广泛，比如开关式包络跟踪器、高功率密度和效率的隔离式DC-DC(直流-直流)电源模块、需要高隔离电压和高可靠性的逆变器、以及高度自动测试设备等。高速隔离通信接口中的一个重要模块为高速高压隔离模块，也即隔离式半桥驱动器。

常见的隔离式半桥驱动器基于电磁耦合实现，其采用变压器实现信号整形传输，在变压器的输出端采用迟滞比较器实现信号的恢复。迟滞比较器通常偏置在阈值处，在电源上电过程中，迟滞比较器的输出端的逻辑电平处于未知状态。如果从这种不确定的初始状态开始运行，很可能会造成系统的错误执行，甚至会破坏整个系统的正常工作能力。因此，需要POR电路在电源上电的过程中，将迟滞比较器置初态。

请参考图1，其示例性示出了一种现有的POR电路的示意图。由带隙基准(bandgapreference，BGR)电路11产生一基准电压，而后通过比较器12将电源的分压与上述基准电压作比较，并根据比较结果在输出端13输出复位信号。其中，通过串联的电阻R1和电阻R2对电源进行分压。

然而，当上述基于带隙基准实现的POR电路应用在快速上电的过程中，由于基准电压建立时间较长，如果在快速上电过程中基准电压还未建立，则无法在快速上电过程中产生所需的上电复位信号。

发明内容

本申请实施例提供了一种应用于隔离式半桥驱动器中的上电复位电路，可用于解决基于带隙基准实现的POR电路应用在快速上电过程中的情况下，由于基准电压建立时间较长，如果在快速上电过程中基准电压还未建立，则无法在快速上电过程中产生上电复位信号的问题，从而提高POR电路的可靠性。

一方面，本申请实施例提供一种上电复位电路，该上电复位电路包括：延时电路、反相电路和开关电路。其中，延时电路的一端耦合至电源，延时电路的另一端耦合至地。延时电路用于在电源电压从零电压上升至稳态电压的过程中，输出电压信号。反相电路用于对电压信号执行反相处理，得到控制信号。开关电路用于在控制信号的控制下导通，以将电源或者地作为复位信号输出。

本申请实施例提供的方案中，在电源上电的过程中，借助于电源电压将开关电路导通，从而将电源或者地作为复位信号输出，实现了在电源上电的整个过程中都能稳定输出复位信号，提高了POR电路的可靠性。

在一个可能的设计中，开关电路包括：第一NMOS管。第一NMOS管的栅极用于接收控制信号，并在所述控制信号的控制下导通该第一NMOS管，第一NMOS管的源极耦合至地，第一NMOS管的漏极用于将地作为复位信号输出。

可选地，当开关电路包括第一NMOS管时，如果延时电路输出的电压信号为高电平信号，则反相电路包括2n个级联的反相器，反相电路用于对电压信号执行2n次反相处理，得到控制信号，该控制信号为高电平信号，n为正整数；如果延时电路输出的电压信号为低电平信号，则反相电路包括1个反相器或2m+1个级联的反相器，反相电路用于对电压信号执行1次或2m+1次反相处理，得到控制信号，该控制信号为高电平信号，m为正整数。

在另一个可能的设计中，开关电路包括：第一PMOS管。第一PMOS管的栅极用于接收控制信号，并在所述控制信号的控制下导通该第一PMOS管，第一PMOS管的源极耦合至电源，第一PMOS管的漏极用于将电源作为复位信号输出。

可选地，当开关电路包括第一PMOS管时，如果延时电路输出的电压信号为低电平信号，则反相电路包括2n个级联的反相器，反相电路用于对电压信号执行2n次反相处理，得到控制信号，该控制信号为低电平信号，n为正整数；如果延时电路输出的电压信号为高电平信号，则反相电路包括1个反相器或2m+1个级联的反相器，反相电路用于对电压信号执行1次或2m+1次反相处理，得到控制信号，该控制信号为低电平信号，m为正整数。

针对NMOS管和PMOS管不同的导通特性，NMOS管在高电平信号的驱动下导通，PMOS管在低电平信号的驱动下导通，因此通过反相器对电压信号进行处理，能够生成用于触发MOS管导通的控制信号。

本申请实施例还提供了几种针对延时电路的设计方案：

在一个可能的设计中，延时电路包括：第一电阻和第一电容。第一电阻的第一端耦合至电源，第一电阻的第二端和第一电容的第一端耦合于第一节点，第一电容的第二端耦合至地；在电源电压从零电压上升至稳态电压的过程中，第一节点用于输出电压信号，该电压信号为低电平信号。

在另一个可能的设计中，延时电路包括：第二电阻和第二电容。第二电容的第一端耦合至电源，第二电容的第二端和第二电阻的第一端耦合于第二节点，第二电阻的第二端耦合至地；在电源电压从零电压上升至稳态电压的过程中，第二节点用于输出电压信号，该电压信号为高电平信号。

在另一个可能的设计中，延时电路包括：第二PMOS管、第二NMOS管和第三电阻。第二PMOS管的栅极和第三电阻的第一端耦合，第二PMOS管的源极耦合至电源，第二PMOS管的漏极和第二NMOS管的栅极耦合于第三节点；第三电阻的第二端、第二NMOS管的源极和第二NMOS管的漏极均耦合至地；在电源电压从零电压上升至稳态电压的过程中，第三节点用于输出电压信号，该电压信号为低电平信号。

另一方面，本申请实施例提供一种隔离式半桥驱动器，该隔离式半桥驱动器包括：变压器、迟滞比较器、以及如上述方面所述的上电复位电路。变压器的输出端和迟滞比较器的输入端耦合。上电复位电路用于输出复位信号，以将迟滞比较器置初态。

可选地，上电复位电路具体用于输出复位信号至迟滞比较器的输入端；或者，输出复位信号至迟滞比较器的输出端。

通过将POR电路的输出端耦合至迟滞比较器的输入端或者输出端，实现在电源上电的过程中，将迟滞比较器置初态。

相较于现有技术，本申请实施例提供的方案中，在电源上电的过程中，借助于电源电压将开关电路导通，从而将电源或者地作为复位信号输出，实现了在电源上电的整个过程中都能稳定输出复位信号，提高了POR电路的可靠性。

附图说明

图1是一种现有的POR电路的示意图；

图2是本申请一个实施例提供的POR电路的结构框图；

图3至图5是本申请实施例提供的几种延时电路的电路结构图；

图6至图11是本申请实施例提供的几种POR电路的电路结构图；

图12和图13是本申请实施例提供的隔离式半桥驱动器的电路结构图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

请参考图2，其示出了本申请一个实施例提供的POR电路的结构框图。该POR电路20包括：延时电路30、反相电路40和开关电路50。其中，延时电路30的一端耦合至电源，延时电路30的另一端耦合至地。

延时电路30，用于在电源电压从零电压上升至稳态电压的过程中，输出电压信号。具体地，延时电路30的输出端和反相电路40的输入端耦合，延时电路30的输出端输出上述电压信号至反相电路40的输入端。

电源用于为POR电路20提供电能，以使得POR电路20能够正常工作。在电源上电的过程中，电源电压将会从零电压上升至稳态电压，稳态电压也可称为正常工作电压。稳态电压的取值可以由实际电路结构和应用场景决定，本申请实施例对此不作限定。

可选地，延时电路30为RC延时电路。

在一个示例中，如图3所示，延时电路30包括：第一电阻R1和第一电容C1。第一电阻R1和第一电容C1串联耦合。第一电阻R1的第一端耦合至电源，第一电阻R1的第二端和第一电容C1的第一端耦合于第一节点31，第一电容C1的第二端耦合至地。第一节点31即为延时电路30的输出端，在电源电压从零电压上升至稳态电压的过程中，第一节点31用于输出电压信号。在电源电压从零电压上升至稳态电压的过程中，第一节点31处的电压相较于电源电压为低电平，因此图3所示的延时电路30输出的电压信号为低电平信号。

在另一个示例中，如图4所示，延时电路30包括：第二电阻R2和第二电容C2。第二电容C2和第二电阻R2串联耦合。第二电容C2的第一端耦合至电源，第二电容C2的第二端和第二电阻R2的第一端耦合于第二节点32，第二电阻R2的第二端耦合至地。第二节点32即为延时电路30的输出端，在电源电压从零电压上升至稳态电压的过程中，第二节点32用于输出电压信号。在电源电压从零电压上升至稳态电压的过程中，因第二电容C2上的电压不能突变，第二电阻R2的电压(也即第二节点32处的电压)随电源电压增加，因此图4所示的延时电路30输出的电压信号为高电平信号。

在又一个示例中，如图5所示，延时电路30包括：第二PMOS管P2、第二NMOS管N2和第三电阻R3。第二PMOS管P2的栅极和第三电阻R3的第一端耦合，第二PMOS管P2的源极耦合至电源，第二PMOS管P2的漏极和第二NMOS管N2的栅极耦合于第三节点33。第三电阻R3的第二端、第二NMOS管N2的源极和第二NMOS管N2的漏极均耦合至地。第三节点33即为延时电路30的输出端，在电源电压从零电压上升至稳态电压的过程中，第三节点33用于输出电压信号。在电源电压从零电压上升至稳态电压的过程中，第三节点33处的电压相较于电源电压为低电平，因此图5所示的延时电路30输出的电压信号为低电平信号。

在本申请实施例中，对上文所述的电阻(包括第一电阻R1、第二电阻R2、第三电阻R3)的类型不作限定，例如其可以是MOS电阻、多晶电阻(也即Poly电阻)等，其只要能够实现电阻功能即可。在本申请实施例中，对上文所述的电容(包括第一电容C1、第二电容C2)的类型也不作限定，例如其可以是MOS电容、MIM电容、MOM电容等，其只要能够实现电容功能即可。

反相电路40，用于对电压信号执行反相处理，得到控制信号。

可选地，反相电路40包括一个或者多个反相器，通过反相器将电压信号转换为控制信号。反相电路40的输出端和开关电路50的输入端耦合，反相电路40的输出端输出上述控制信号至开关电路50的输入端。

开关电路50，用于在控制信号的控制下导通，以将电源或者地作为复位信号输出。

在本申请实施例中，在电源上电的过程中，借助于电源电压将开关电路50导通，从而将电源或者地作为复位信号输出。

可选地，开关电路50中包括可控开关，可控开关是指能够通过信号控制其导通或断开的开关器件。可选地，可控开关为电压型开关控制器件。电压型开关控制器件能够根据不同的电压，在导通和断开两种不同状态间切换。示例性地，电压型开关控制器件包括以下任意一种：MOSFET(metallic oxide semiconductor field effect transistor，金属氧化物半导体场效应晶体管)、IGBT(insulated gate bipolar transistor，绝缘栅双极型晶体管)、MCT(MOS controlled thyristor，MOS控制晶闸管)、SIT(static inductiontransistor，静电感应晶体管)。可控开关用于在控制信号的控制下导通，以将电源或者地作为复位信号输出。

在一种可能的实施方式中，开关电路50包括第一NMOS管，也即上述可控开关为第一NMOS管。第一NMOS管的栅极用于接收控制信号，并在控制信号的控制下导通第一NMOS管，第一NMOS管的源极耦合至地，第一NMOS管的漏极用于将地作为复位信号输出。

在另一种可能的实施方式中，开关电路50包括第一PMOS管，也即上述可控开关为第一PMOS管。第一PMOS管的栅极用于接收控制信号，并在控制信号的控制下导通第一PMOS管，第一PMOS管的源极耦合至电源，第一PMOS管的漏极用于将电源作为复位信号输出。

由于NMOS管的栅极在高电平信号下导通，因此当可控开关为第一NMOS管时，反相电路40需要输出高电平信号作为控制信号。可选地，当延时电路30输出的电压信号为高电平信号时(例如当延时电路30采用图4所示结构时)，反相电路40包括2n个级联的反相器，反相电路40用于对电压信号执行2n次反相处理，得到控制信号，该控制信号为高电平信号，n为正整数。当延时电路30输出的电压信号为低电平信号时(例如当延时电路30采用图3或图5所示结构时)，反相电路40包括1个反相器或2m+1个级联的反相器，反相电路40用于对电压信号执行1次或2m+1次反相处理，得到控制信号，该控制信号为高电平信号，m为正整数。当反相电路40包括1个反相器时，反相电路40用于对电压信号执行1次反相处理得到控制信号；当反相电路40包括2m+1个级联的反相器时，反相电路40用于对电压信号执行2m+1次反相处理得到控制信号。

由于PMOS管的栅极在低电平信号下导通，因此当可控开关为第一PMOS管时，反相电路40需要输出低电平信号作为控制信号。可选地，当延时电路30输出的电压信号为低电平信号时(例如当延时电路30采用图3或图5所示结构时)，反相电路40包括2n个级联的反相器，反相电路40用于对电压信号执行2n次反相处理，得到控制信号，该控制信号为低电平信号，n为正整数。当延时电路30输出的电压信号为高电平信号时(例如当延时电路30采用图4所示结构时)，反相电路40包括1个反相器或2m+1个级联的反相器，反相电路40用于对电压信号执行1次或2m+1次反相处理，得到控制信号，该控制信号为低电平信号，m为正整数。当反相电路40包括1个反相器时，反相电路40用于对电压信号执行1次反相处理得到控制信号；当反相电路40包括2m+1个级联的反相器时，反相电路40用于对电压信号执行2m+1次反相处理得到控制信号。

当电压信号和控制信号均为高电平信号时，或者当电压信号和控制信号均为低电平信号时，反相电路40包括2n个(也即偶数个)级联的反相器。上述2n个反相器中，第i个反相器的输出端和第i+1个反相器的输入端耦合，i为小于2n的正整数。其中，第1个反相器的输入端和延时电路30的输出端耦合，第2n个反相器的输出端和开关电路50的输入端耦合。

当电压信号为高电平信号且控制信号为低电平信号时，或者当电压信号为低电平信号且控制信号为高电平信号时，反相电路40包括1个反相器或2m+1个(也即奇数个)级联的反相器。当反相电路40包括1个反相器时，这一个反相器的输入端和延时电路30的输出端耦合，这一个反相器的输出端和开关电路50的输入端耦合。当反相电路40包括2m+1个级联的反相器时，第j个反相器的输出端和第j+1个反相器的输入端耦合，j为小于2m+1的正整数。其中，第1个反相器的输入端和延时电路30的输出端耦合，第2m+1个反相器的输出端和开关电路50的输入端耦合。

请参考图6-图8，其示出了当开关电路50包括第一NMOS管N1时，3种不同的POR电路20的示意图。

在图6中，延时电路30采用图3所示结构。第一NMOS管N1的栅极和反相电路40的输出端耦合，第一NMOS管N1的源极耦合至地，第一NMOS管N1的漏极为POR电路20的输出端21。在图6中，反相电路40包括1个反相器40a，该反相器40a的输入端和第一节点31耦合，该反相器40a的输出端和第一NMOS管N1的栅极耦合。在电源上电过程中，第一节点31处的电压V1相较于电源电压为低电平，经过反相器40a的转换，V2保持输出高电平，第一NMOS管N1导通，产生一个到地的低阻抗通路，从而将地作为复位信号输出。

在图7中，延时电路30采用图4所示结构。第一NMOS管N1的栅极和反相电路40的输出端耦合，第一NMOS管N1的源极耦合至地，第一NMOS管N1的漏极为POR电路20的输出端21。在图7中，反相电路40包括2个级联的反相器40b和40c，反相器40b的输入端和第二节点32耦合，反相器40b的输出端和反相器40c的输入端耦合，反相器40c的输出端和第一NMOS管N1的栅极耦合。在电源上电过程中，因第二电容C2上的电压不能突变，第二电阻R2的电压(也即第二节点32处的电压)V1随电源电压增加，经反相器40b和反相器40c的转换后，V2保持输出高电平，第一NMOS管N1导通，产生一个到地的低阻抗通路，从而将地作为复位信号输出。

在图8中，延时电路30采用图5所示结构。第一NMOS管N1的栅极和反相电路40的输出端耦合，第一NMOS管N1的源极耦合至地，第一NMOS管N1的漏极为POR电路20的输出端21。在图8中，反相电路40包括1个反相器40d，该反相器40d的输入端和第三节点33耦合，该反相器40d的输出端和第一NMOS管N1的栅极耦合。在电源上电过程中，第三节点33处的电压V1相较于电源电压为低电平，经过反相器40d的转换，V2保持输出高电平，第一NMOS管N1导通，产生一个到地的低阻抗通路，从而将地作为复位信号输出。

请参考图9-图11，其示出了当开关电路50包括第一PMOS管P1时，3种不同的POR电路20的示意图。

在图9中，延时电路30采用图3所示结构。第一PMOS管P1的栅极和反相电路40的输出端耦合，第一PMOS管P1的源极耦合至电源，第一PMOS管P1的漏极为POR电路20的输出端21。在图9中，反相电路40包括2个级联的反相器40e和40f，反相器40e的输入端和第一节点31耦合，反相器40e的输出端和反相器40f的输入端耦合，反相器40f的输出端和第一PMOS管P1的栅极耦合。在电源上电过程中，第一节点31处的电压V1相较于电源电压为低电平，经反相器40e和反相器40f的转换后，V2保持输出低电平，第一PMOS管P1导通，产生一个到电源的低阻抗通路，从而将电源作为复位信号输出。

在图10中，延时电路30采用图4所示结构。第一PMOS管P1的栅极和反相电路40的输出端耦合，第一PMOS管P1的源极耦合至电源，第一PMOS管P1的漏极为POR电路20的输出端21。在图10中，反相电路40包括1个反相器40g，反相器40g的输入端和第二节点32耦合，反相器40g的输出端和第一PMOS管P1的栅极耦合。在电源上电过程中，因第二电容C2上的电压不能突变，第二电阻R2的电压(也即第二节点32处的电压)V1随电源电压增加，经反相器40g的转换后，V2保持输出低电平，第一PMOS管P1导通，产生一个到电源的低阻抗通路，从而将电源作为复位信号输出。

在图11中，延时电路30采用图5所示结构。第一PMOS管P1的栅极和反相电路40的输出端耦合，第一PMOS管P1的源极耦合至电源，第一PMOS管P1的漏极为POR电路20的输出端21。在图11中，反相电路40包括2个级联的反相器40h和40i，反相器40h的输入端和第三节点33耦合，反相器40h的输出端和反相器40i的输入端耦合，反相器40i的输出端和第一PMOS管P1的栅极耦合。在电源上电过程中，第三节点33处的电压V1相较于电源电压为低电平，经反相器40h和反相器40i的转换后，V2保持输出低电平，第一PMOS管P1导通，产生一个到电源的低阻抗通路，从而将电源作为复位信号输出。

另外，在电源电压达到稳态电压之后，延时电路30的输出端继续输出电压信号，电压信号经反相电路40转换生成控制信号，开关电路50在控制信号的控制下断开，从而停止输出复位信号。

综上所述，本申请实施例提供的技术方案中，在电源上电的过程中，借助于电源电压将开关电路导通，从而将电源或者地作为复位信号输出，实现了在电源上电的整个过程中都能稳定输出复位信号，提高了POR电路的可靠性。

另外，基于带隙基准实现的POR电路中的BGR电路和比较器在正常工作时需要消耗一定的静态功耗，而本申请实施例提供的POR电路，在正常工作时MOS管无静态电流，因此无静态功耗。

请参考图12和图13，其示出了本申请一个实施例提供的隔离式半桥驱动器的电路示意图。该隔离式半桥驱动器包括：变压器T、迟滞比较器60、以及上文介绍的POR电路20。其中，变压器T的输出端和迟滞比较器60的输入端耦合。

图12和图13所示的隔离式半桥驱动器基于电磁耦合实现，其采用变压器T实现信号整形传输，在变压器T的输出端采用迟滞比较器60实现信号的恢复。

具体来讲，变压器T的输入端用于接收输入信号，例如当变压器T的输入端和驱动电路的输出端耦合时，变压器T的输入端用于接收驱动电路输出的信号。变压器T用于对上述输入信号进行整形处理，并在变压器T的输出端输出整形处理后的信号。在图12和图13中，仅以变压器T的副边包含两个线圈为例，在实际应用中，变压器T的副边可以包含一个线圈，也可以包含多个线圈，本申请实施例对此不作限定。

迟滞比较器60用于接收上述整形处理后的信号，并将该整形处理后的信号转换为方波信号。迟滞比较器60的输出端用于输出上述方波信号。例如，如图12和图13所示，迟滞比较器60的输出端可以和驱动器的输入端耦合，驱动器的输出端(图中所示的OUT1和OUT2)可以分别耦合驱动管，通过上述方波信号实现对驱动管进行控制。

POR电路20和隔离式半桥驱动器共用同一电源，该电源能够为POR电路20中的各个元器件提供电能，使得其正常工作。POR电路20用于在电源上电的过程中，输出复位信号，以将迟滞比较器60置初态。当POR电路20输出的复位信号为下拉电平信号(也即如图6-图8所示，将地作为复位信号输出)时，将迟滞比较器60下拉置初态；当POR电路20输出的复位信号为上拉电平信号(也即如图9-图11所示，将电源作为复位信号输出)时，将迟滞比较器60上拉置初态。

在一个示例中，如图12所示，POR电路20的输出端与迟滞比较器60的输入端耦合，POR电路20具体用于输出复位信号至迟滞比较器60的输入端，如图中节点A和B所示。也即，通过POR电路20对迟滞比较器60的输入端的信号进行控制，从而确保迟滞比较器60在输出端输出期望的信号。

在另一个示例中，如图13所示，POR电路20的输出端与迟滞比较器60的输出端耦合，POR电路20具体用于输出复位信号至迟滞比较器60的输出端，如图中节点C和D所示。也即，通过POR电路20直接对迟滞比较器60的输出端的信号进行控制，以使得迟滞比较器60在输出端输出期望的信号。

综上所述，本申请实施例提供的方案中，通过将POR电路的输出端耦合至迟滞比较器的输入端或者输出端，实现在电源上电的过程中，将迟滞比较器置初态。

在本文中所述的“耦合”可以是直接相连，也可以间接相连，本申请实施例对此不作限定。

以上所述的具体实施方式，对本申请实施例的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请实施例的具体实施方式而已，并不用于限定本申请实施例的保护范围，凡在本申请实施例的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请实施例的保护范围之内。

Claims (10)

1.一种上电复位电路，其特征在于，所述上电复位电路包括：延时电路、反相电路和开关电路；其中，所述延时电路的一端耦合至电源，所述延时电路的另一端耦合至地；

所述延时电路，用于在所述电源电压从零电压上升至稳态电压的过程中，输出电压信号，在所述电源电压从零电压上升至稳态电压的过程中所述电压信号均为高电平信号，或者在所述电源电压从零电压上升至稳态电压的过程中所述电压信号均为低电平信号；

所述反相电路，用于对所述电压信号执行反相处理，得到控制信号，在所述电源电压从零电压上升至稳态电压的过程中所述控制信号均为高电平信号，或者在所述电源电压从零电压上升至稳态电压的过程中所述控制信号均为低电平信号；

所述开关电路，用于在所述控制信号的控制下导通，以在所述电源电压从零电压上升至稳态电压的过程中将所述电源作为复位信号输出，或者在所述电源电压从零电压上升至稳态电压的过程中将所述地作为复位信号输出。

2.根据权利要求1所述的上电复位电路，其特征在于，所述开关电路包括：第一NMOS管；

所述第一NMOS管的栅极用于接收所述控制信号，并在所述控制信号的控制下导通所述第一NMOS管；

所述第一NMOS管的源极耦合至所述地；

所述第一NMOS管的漏极用于将所述地作为所述复位信号输出。

3.根据权利要求2所述的上电复位电路，其特征在于，

当所述电压信号为高电平信号时，所述反相电路包括2n个级联的反相器，所述反相电路用于对所述电压信号执行2n次反相处理，得到所述控制信号，所述控制信号为高电平信号，所述n为正整数；

或者，

当所述电压信号为低电平信号时，所述反相电路包括1个反相器或2m+1个级联的反相器，所述反相电路用于对所述电压信号执行1次或2m+1次反相处理，得到所述控制信号，所述控制信号为高电平信号，所述m为正整数。

4.根据权利要求1所述的上电复位电路，其特征在于，所述开关电路包括：第一PMOS管；

所述第一PMOS管的栅极用于接收所述控制信号，并在所述控制信号的控制下导通所述第一PMOS管；

所述第一PMOS管的源极耦合至所述电源；

所述第一PMOS管的漏极用于将所述电源作为所述复位信号输出。

5.根据权利要求4所述的上电复位电路，其特征在于，

当所述电压信号为低电平信号时，所述反相电路包括2n个级联的反相器，所述反相电路用于对所述电压信号执行2n次反相处理，得到所述控制信号，所述控制信号为低电平信号，所述n为正整数；

或者，

当所述电压信号为高电平信号时，所述反相电路包括1个反相器或2m+1个级联的反相器，所述反相电路用于对所述电压信号执行1次或2m+1次反相处理，得到所述控制信号，所述控制信号为低电平信号，所述m为正整数。

6.根据权利要求1至5任一项所述的上电复位电路，其特征在于，所述延时电路包括：第一电阻和第一电容；

所述第一电阻的第一端耦合至所述电源；

所述第一电阻的第二端和所述第一电容的第一端耦合于第一节点；

所述第一电容的第二端耦合至所述地；

在所述电源电压从零电压上升至稳态电压的过程中，所述第一节点用于输出所述电压信号，所述电压信号为低电平信号。

7.根据权利要求1至5任一项所述的上电复位电路，其特征在于，所述延时电路包括：第二电阻和第二电容；

所述第二电容的第一端耦合至所述电源；

所述第二电容的第二端和所述第二电阻的第一端耦合于第二节点；

所述第二电阻的第二端耦合至所述地；

在所述电源电压从零电压上升至稳态电压的过程中，所述第二节点用于输出所述电压信号，所述电压信号为高电平信号。

8.根据权利要求1至5任一项所述的上电复位电路，其特征在于，所述延时电路包括：第二PMOS管、第二NMOS管和第三电阻；

所述第二PMOS管的栅极和所述第三电阻的第一端耦合，所述第二PMOS管的源极耦合至所述电源，所述第二PMOS管的漏极和所述第二NMOS管的栅极耦合于第三节点；

所述第三电阻的第二端、所述第二NMOS管的源极和所述第二NMOS管的漏极均耦合至所述地；

在所述电源电压从零电压上升至稳态电压的过程中，所述第三节点用于输出所述电压信号，所述电压信号为低电平信号。

9.一种隔离式半桥驱动器，其特征在于，所述隔离式半桥驱动器包括：变压器、迟滞比较器、以及如权利要求1至8任一项所述的上电复位电路；

所述变压器的输出端和所述迟滞比较器的输入端耦合；

所述上电复位电路用于输出所述复位信号，以将所述迟滞比较器置初态。

10.根据权利要求9所述的隔离式半桥驱动器，其特征在于，

所述上电复位电路具体用于输出所述复位信号至所述迟滞比较器的输入端；或者，输出所述复位信号至所述迟滞比较器的输出端。