CN115940110A - 电压选择电路、电压选择系统及电子设备 - Google Patents
电压选择电路、电压选择系统及电子设备 Download PDFInfo
- Publication number
- CN115940110A CN115940110A CN202211524423.4A CN202211524423A CN115940110A CN 115940110 A CN115940110 A CN 115940110A CN 202211524423 A CN202211524423 A CN 202211524423A CN 115940110 A CN115940110 A CN 115940110A
- Authority
- CN
- China
- Prior art keywords
- node
- voltage
- coupled
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
提供了一种电压选择电路、电压选择系统及电子设备,属于电子技术领域。该电压选择电路包括两个开关电路和两个输出电路。其中,每个开关电路均能够在自身所耦接的节点和另一开关电路所耦接的节点的双重控制下,控制自身所耦接的节点的电位。两个输出电路能够分别基于两个开关电路自身所耦接的节点的电位控制所耦接的电压输入端与电压输出端之间的通断。如此,可以通过开关控制逻辑,使得在同一时段仅一个电压输入端与电压输出端可靠连通,即使得仅选择一个电压输入端提供的输入电压给电压输出端,从而快速实现电压选择,避免向电压输出端传输的电压掉电,整个电路结构也较为简单。
Description
技术领域
本申请涉及电子技术领域,特别涉及一种电压选择电路、电压选择系统及电子设备。
背景技术
在多电压供电场景下,常需要设置电压选择电路从前级供电电路提供的多个不同的电压中选择一个合适的电压提供给后级负载,以为后级负载供电。
相关技术中,电压选择电路一般包括:采样电路、比较电路、电平转移电路和多个输出晶体管。其中,采样电路分别与多个电压输入端和比较电路耦接,比较电路还与电平转移电路耦接,电平转移电路还与多个输出晶体管耦接,多个输出晶体管还分别与多个电压输入端和电压输出端耦接。采样电路用于采集多个电压输入端提供的电压,并将采集到的电压传输至电平转移电路。比较电路用于比较多个电压的大小,并根据比较结果控制电平转移电路驱动其中一个输出晶体管开启,以使得该输出晶体管耦接的一个电压输入端与电压输出端连通,进而使得该一个电压输入端向电压输出端传输电压,实现电压选择。
但是,相关技术中的电压选择电路不仅结构较为复杂,而且因需要经采样、比较和电平转移等一系列过程完成电压选择,故导致整个电压选择时长较长,从而造成向电压输出端传输的电压易发生掉电。
发明内容
提供了一种电压选择电路、电压选择系统及电子设备,可以解决相关技术中电压选择电路结构复杂,电压选择时长较长,导致向电压输出端传输的电压易发生掉电的问题。所述技术方案如下:
一方面,提供了一种电压选择电路,所述电压选择电路包括:
第一开关电路,分别与第一电压输入端、第一节点、第二节点和第三节点耦接,用于基于所述第三节点的电位和所述第一节点的电位,控制所述第一电压输入端与所述第一节点的通断,以及基于所述第二节点的电位,控制所述第一节点与所述第二节点的通断;
第二开关电路,分别与第二电压输入端、第四节点、所述第三节点和所述第二节点耦接,用于基于所述第二节点的电位和所述第四节点的电位,控制所述第二电压输入端与所述第四节点的通断,以及基于所述第三节点的电位,控制所述第四节点与所述第三节点的通断;
第一输出电路,分别与所述第四节点、所述第一电压输入端和电压输出端耦接,用于基于所述第四节点的电位,控制所述第一电压输入端与所述电压输出端的通断;
第二输出电路,分别与所述第一节点、所述第二电压输入端和所述电压输出端耦接,用于基于所述第一节点的电位,控制所述第二电压输入端与所述电压输出端的通断。
可选的,所述第一开关电路包括:
第一开关子电路,分别与所述第一电压输入端、所述第一节点和所述第三节点耦接,用于基于所述第三节点的电位和所述第一节点的电位,控制所述第一电压输入端与所述第一节点的通断;
第二开关子电路,分别与所述第一节点和所述第二节点耦接,用于基于所述第二节点的电位,控制所述第一节点与所述第二节点的通断。
可选的,所述第一开关子电路包括:第一晶体管和第二晶体管;所述第二开关子电路包括:第三晶体管;
所述第一晶体管的栅极和第二极均与所述第一节点耦接,所述第一晶体管的第一极与所述第一电压输入端耦接;
所述第二晶体管的栅极与所述第三节点耦接,所述第二晶体管的第一极与所述第一电压输入端耦接,所述第二晶体管的第二极与所述第一节点耦接;
所述第三晶体管的栅极和第二极均与所述第二节点耦接,所述第三晶体管的第一极与所述第一节点耦接。
可选的,所述第一开关电路还包括:
第一电流产生子电路,分别与所述第二节点和下拉电源端耦接,用于基于所述第二节点的电位和所述下拉电源端提供的下拉电源信号,产生偏置电流。
可选的,所述第一电流产生子电路包括:第一电流源;
所述第一电流源的输入端与所述第二节点耦接,所述第一电流源的输出端与所述下拉电源端耦接。
可选的,所述第二开关电路包括:
第三开关子电路,分别与所述第二电压输入端、所述第四节点和所述第二节点耦接,用于基于所述第四节点的电位和所述第二节点的电位,控制所述第二电压输入端与所述第四节点的通断;
第四开关子电路,分别与所述第四节点和所述第三节点耦接,用于基于所述第三节点的电位,控制所述第四节点与所述第三节点的通断。
可选的,所述第三开关子电路包括:第四晶体管和第五晶体管;所述第四开关子电路包括:第六晶体管;
所述第四晶体管的栅极和第二极均与所述第四节点耦接,所述第四晶体管的第一极与所述第二电压输入端耦接;
所述第五晶体管的栅极与所述第二节点耦接,所述第五晶体管的第一极与所述第二电压输入端耦接,所述第五晶体管的第二极与所述第四节点耦接;
所述第六晶体管的栅极和第二极均与所述第三节点耦接,所述第六晶体管的第一极与所述第四节点耦接。
可选的,所述第二开关电路还包括:
第二电流产生子电路,分别与所述第三节点和下拉电源端耦接,用于基于所述第三节点的电位和所述下拉电源端提供的下拉电源信号,产生偏置电流。
可选的,所述第二电流产生子电路包括:第二电流源;
所述第二电流源的输入端与所述第三节点耦接,所述第二电流源的输出端与所述下拉电源端耦接。
可选的,所述第一输出电路包括:第七晶体管,以及在所述第七晶体管的衬底与漏极之间形成的第一衬底二极管;所述第二输出电路包括:第八晶体管,以及在所述第八晶体管的衬底与漏极之间形成的第二衬底二极管;
所述第七晶体管的栅极与所述第四节点耦接,所述第七晶体管的漏极与所述第一电压输入端耦接,所述第七晶体管的源极与所述电压输出端耦接;
所述第一衬底二极管的正极与所述第七晶体管的漏极耦接,负极与所述第七晶体管的衬底耦接;
所述第八晶体管的栅极与所述第一节点耦接,所述第八晶体管的漏极与所述第二电压输入端耦接,所述第八晶体管的源极与所述电压输出端耦接;
所述第二衬底二极管的正极与所述第八晶体管的漏极耦接,负极与所述第八晶体管的衬底耦接。
可选的,所述电压选择电路还包括:
偏置电压产生电路,分别与所述电压输出端、下拉电源端和控制节点耦接,用于基于所述电压输出端提供的电压输出信号和所述下拉电源端提供的下拉电源信号,向所述控制节点传输开启偏置电压;
第一保护电路,分别与所述控制节点、所述第一节点、所述第四节点、所述第一输出电路和所述第二输出电路耦接,用于基于所述开启偏置电压,控制所述第一节点与所述第二输出电路导通,以及控制所述第四节点与所述第一输出电路导通。
可选的,所述偏置电压产生电路包括:二极管和电阻;所述第一保护电路包括:第九晶体管和第十晶体管;
所述二极管的正极和所述电阻的一端均与所述控制节点耦接,所述二极管的负极与所述电压输出端耦接,所述电阻的另一端与所述下拉电源端耦接;
所述第九晶体管的栅极与所述控制节点耦接,所述第九晶体管的第一极与所述第一节点耦接,所述第九晶体管的第二极与所述第二输出电路耦接;
所述第十晶体管的栅极与所述控制节点耦接,所述第十晶体管的第一极与所述第四节点耦接,所述第十晶体管的第二极与所述第一输出电路耦接。
可选的,所述电压选择电路还包括:
第二保护电路,分别与所述控制节点、所述第二节点、所述第三节点、所述第一开关电路和所述第二开关电路耦接,用于基于所述开启偏置电压,控制所述第二节点与所述二开关电路导通,以及控制所述第三节点与所述第一开关电路导通。
可选的,所述第二保护电路包括:第十一晶体管和第十二晶体管;
所述第十一晶体管的栅极与所述控制节点耦接,所述第十一晶体管的第一极与所述第二节点耦接,所述第十一晶体管的第二极与所述第二开关电路耦接;
所述第十二晶体管的栅极与所述控制节点耦接,所述第十二晶体管的第一极与所述第三节点耦接,所述第十二晶体管的第二极与所述第一开关电路耦接。
可选的,所述电压选择电路中包括的晶体管均为P型晶体管。
另一方面,提供了一种电压选择系统,所述电压选择系统包括:多个级联的如上述方面所述的电压选择电路,且前一级电压选择电路的电压输出端与后一级电压选择电路的第一电压输入端或第二电压输入端耦接。
又一方面,提供了一种电子设备,所述电子设备包括:前级供电电路,后级负载,以及如上述方面所述的电压选择系统;
所述前级供电电路与所述电压选择系统耦接,所述电压选择系统与所述后级负载耦接,所述前级供电电路用于向所述电压选择系统传输不同大小的多个输入电压,所述电压选择系统用于从所述多个输入电压中选择一个输入电压作为输出电压传输至所述后级负载,以为所述后级负载供电。
综上所述,本公开实施例提供的技术方案带来的有益效果至少可以包括:
提供了一种电压选择电路、电压选择系统及电子设备。该电压选择电路包括两个开关电路和两个输出电路。其中,每个开关电路均能够在自身所耦接的节点和另一开关电路所耦接的节点的双重控制下,控制自身所耦接的节点的电位。两个输出电路能够分别基于两个开关电路自身所耦接的节点的电位控制所耦接的电压输入端与电压输出端之间的通断。如此,可以通过开关控制逻辑,使得在同一时段仅一个电压输入端与电压输出端可靠连通,即使得仅选择一个电压输入端提供的输入电压给电压输出端,从而快速实现电压选择,避免向电压输出端传输的电压掉电,整个电路结构也较为简单。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种电压选择电路的结构示意图;
图2是本公开实施例提供的另一种电压选择电路的结构示意图;
图3是本公开实施例提供的又一种电压选择电路的结构示意图;
图4是本公开实施例提供的再一种电压选择电路的结构示意图;
图5是本公开实施例提供的再一种电压选择电路的结构示意图;
图6是本公开实施例提供的再一种电压选择电路的结构示意图;
图7是本公开实施例提供的一种电压选择电路的工作时序示意图;
图8是本公开实施例提供的一种电压选择系统的结构示意图;
图9是本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
在直流(direct current,DC)变换器,即DCDC电路中,或者采用多个电压对系统供电的芯片中,涉及到的电压阈较为复杂。基于此,常需要设置电压选择电路从供电电源提供的多个电压中进行电压选择,同样也会涉及到电压阈的切换。但是,如背景技术记载,目前的电压选择电路既需要通过采样电路对每个输入电压进行采样,又需要通过比较电路对每一个输入电压进行比较,又需要通过电平转移电路(level shift)来控制输出晶体管的通断,实现选通或关断相应输入与输出之间的支路。电压选择电路的结构较为复杂,各个电路占用的面积较大,工作功耗较大,且整个选择过程时长较长,容易造成在电压选择切换时传输至电压输出端的输出电压下掉。为此,目前还提出另一种电压选择电路,主要是通过将比较电路替换为开关管来实现电压比较。但是,当多个电压输入端提供的输入电压较为接近甚至相等时,在开关管的控制下,多个输出晶体管均会处于导通状态,使得不同电压输入端之间存在漏电,造成效率损失。
本公开实施例提供了一种结构简单的电压选择电路,可以解决目前电压选择电路结构复杂,功耗较大,占用面积较大,以及漏电等一系列问题。
图1是本公开实施例提供的一种电压选择电路的结构示意图。如图1所示,该电压选择电路包括:第一开关电路01,第二开关电路02,第一输出电路03,以及第二输出电路04。
其中,第一开关电路01分别与第一电压输入端VIN1、第一节点A、第二节点B和第三节点C耦接(即,电连接)。第一开关电路01用于基于第三节点C的电位和第一节点A的电位,控制第一电压输入端VIN1与第一节点A的通断,以及基于第二节点B的电位,控制第一节点A与第二节点B的通断。
例如,该第一开关电路01可以在第三节点C的电位和/或第一节点A的电位为第一电位时,控制第一电压输入端VIN1与第一节点A导通。以及,该第一开关电路01可以在第三节点C的电位和第一节点A的电位均为第二电位时,控制第一电压输入端VIN1与第一节点A断开耦接。
又例如,该第一开关电路01可以在第二节点B的电位为第一电位时,控制第一节点A与第二节点B导通。以及,该第一开关电路01可以在第二节点B的电位为第二电位时,控制第一节点A与第二节点B断开耦接。
可选的,在本公开实施例中,第一电位可以为有效电位,第二电位可以为无效电位。且,第一电位相对于第二电位可以为低电位。当然,在一些其他实施例中,第一电位相对于第二电位也可以为高电位。
第二开关电路02分别与第二电压输入端VIN2、第四节点D、第三节点C和第二节点B耦接。第二开关电路02用于基于第二节点B的电位和第四节点D的电位,控制第二电压输入端VIN2与第四节点D的通断,以及基于第三节点C的电位,控制第四节点D与第三节点C的通断。
例如,该第二开关电路02可以在第二节点B的电位和/或第四节点D的电位为第一电位时,控制第二电压输入端VIN2与第四节点D导通。以及,该第二开关电路02可以在第二节点B的电位和第四节点D的电位均为第二电位时,控制第二电压输入端VIN2与第四节点D断开耦接。
又例如,该第二开关电路02可以在第三节点C的电位为第一电位时,控制第四节点D与第三节点C导通。以及,该第二开关电路02可以在第三节点C的电位为第二电位时,控制第四节点D与第三节点C断开耦接。
第一输出电路03分别与第四节点D、第一电压输入端VIN1和电压输出端VCOM耦接。第一输出电路03用于基于第四节点D的电位,控制第一电压输入端VIN1与电压输出端VCOM的通断。
例如,该第一输出电路03可以在第四节点D的电位为第一电位时,控制第一电压输入端VIN1与电压输出端VCOM导通,此时,第一电压输入端VIN1提供的第一输入电压可以传输至电压输出端VCOM,即此时可以选择第一输入电压作为输出电压。以及,该第一输出电路03可以在第四节点D的电位为第二电位时,控制第一电压输入端VIN1与电压输出端VCOM断开耦接。
第二输出电路04分别与第一节点A、第二电压输入端VIN2和电压输出端VCOM耦接。第二输出电路04用于基于第一节点A的电位,控制第二电压输入端VIN2与电压输出端VCOM的通断。
例如,该第二输出电路04可以在第一节点A的电位为第一电位时,控制第二电压输入端VIN2与电压输出端VCOM导通,此时,第二电压输入端VIN2提供的第二输入电压可以传输至电压输出端VCOM,即此时可以选择第二输入电压作为输出电压。以及,该第二输出电路04可以在第一节点A的电位为第二电位时,控制第二电压输入端VIN2与电压输出端VCOM断开耦接。
由上述实施例记载可知,第一开关电路01和第二开关电路02中,任一开关电路均可以在自身耦接的节点和另一开关电路耦接的节点的控制下,控制所耦接的电压输入端与自身耦接的该节点的通断。如此,可以通过一个开关电路实现对另一个开关电路的钳制,使得在同一时刻,基于第一电压输入端VIN1提供的第一输入电压和第二电压输入端VIN2提供的第二输入电压,使得第一节点A和第四节点D中仅一个节点的电位为第一电位,进而使得第一输出电路03和第二输出电路04中仅一个输出电路控制所耦接的电压输入端与电压输出端VCOM导通,从而实现电压的可靠选择。此外,还可以避免第一输出电路03和第二输出电路04均与电压输出端VCOM导通,而发生漏电问题。
并且,在本公开实施例中,在各电路配合工作下,当第一输入电压大于第二输入电压时,第一节点A的电位可以为第二电位,第四节点D的电位可以为第一电位。此时,第一输出电路03可以基于第四节点D的第一电位,控制第一电压输入端VIN1与电压输出端VCOM导通。第二输出电路04可以基于第一节点A的第二电位,控制第二电压输入端VIN2与电压输出端VCOM断开耦接。从而使得电压较大的第一输入电压能够可靠传输至电压输出端VCOM。当第二输入电压大于第一输入电压时,第一节点A的电位可以为第一电位,第四节点D的电位可以为第二电位。此时,第二输出电路04可以基于第一节点A的第一电位,控制第二电压输入端VIN2与电压输出端VCOM导通。第一输出电路03可以基于第四节点D的第二电位,控制第一电压输入端VIN1与电压输出端VCOM断开耦接。从而使得电压较大的第二输入电压能够可靠传输至电压输出端VCOM。当第一输入电压等于或接近第二输入电压时,第一节点A的电位和第四节点D的电位可以均为第二电位,第一输出电路03可以基于第四节点D的第二电位,控制第一电压输入端VIN1与电压输出端VCOM断开耦接。第二输出电路04可以基于第一节点A的第二电位,控制第二电压输入端VIN2与电压输出端VCOM断开耦接。即,该电压选择电路可以在两个输入电压中选择较高电压传输至电压输出端VCOM,相应的,也可以称为高压选择电路。
综上所述,本公开实施例提供了一种电压选择电路。该电压选择电路包括两个开关电路和两个输出电路。其中,每个开关电路均能够在自身所耦接的节点和另一开关电路所耦接的节点的双重控制下,控制自身所耦接的节点的电位。两个输出电路能够分别基于两个开关电路自身所耦接的节点的电位控制所耦接的电压输入端与电压输出端之间的通断。如此,可以通过开关控制逻辑,使得在同一时段仅一个电压输入端与电压输出端可靠连通,即使得仅选择一个电压输入端提供的输入电压给电压输出端,从而快速实现电压选择,避免向电压输出端传输的电压掉电,整个电路结构也较为简单。
图2是本公开实施例提供的另一种电压选择电路的结构示意图。如图2所示,本公开实施例记载的第一开关电路01可以包括:第一开关子电路011和第二开关子电路012。
其中,第一开关子电路011可以分别与第一电压输入端VIN1、第一节点A和第三节点C耦接。第一开关子电路011可以用于基于第三节点C的电位和第一节点A的电位,控制第一电压输入端VIN1与第一节点A的通断。
例如,该第一开关子电路011可以在第三节点C的电位和/或第一节点A的电位为第一电位时,控制第一电压输入端VIN1与第一节点A导通。以及,该第一开关子电路011可以在第三节点C的电位和第一节点A的电位均为第二电位时,控制第一电压输入端VIN1与第一节点A断开耦接。
第二开关子电路012可以分别与第一节点A和第二节点B耦接。第二开关子电路012可以用于基于第二节点B的电位,控制第一节点A与第二节点B的通断。
例如,该第二开关子电路012可以在第二节点B的电位为第一电位时,控制第一节点A与第二节点B导通。以及,该第二开关子电路012可以在第二节点B的电位为第二电位时,控制第一节点A与第二节点B断开耦接。
可选的,继续参考图2可以看出,本公开实施例记载的第二开关电路02可以包括:第三开关子电路021和第四开关子电路022。
其中,第三开关子电路021可以分别与第二电压输入端VIN2、第四节点D和第二节点B耦接。第三开关子电路021可以用于基于第四节点D的电位和第二节点B的电位,控制第二电压输入端VIN2与第四节点D的通断。
例如,该第三开关子电路021可以在第二节点B的电位和/或第四节点D的电位为第一电位时,控制第二电压输入端VIN2与第四节点D导通。以及,该第三开关子电路021可以在第二节点B的电位和第四节点D的电位均为第二电位时,控制第二电压输入端VIN2与第四节点D断开耦接。
第四开关子电路022可以分别与第四节点D和第三节点C耦接。第四开关子电路022可以用于基于第三节点C的电位,控制第四节点D与第三节点C的通断。
例如,该第四开关子电路022可以在第三节点C的电位为第一电位时,控制第四节点D与第三节点C导通。以及,该第四开关子电路022可以在第三节点C的电位为第二电位时,控制第四节点D与第三节点C断开耦接。
可选的,继续参考图2还可以看出,本公开实施例记载的第一开关电路01还可以包括:第一电流产生子电路013。
该第一电流产生子电路013可以分别与第二节点B和下拉电源端GND耦接。该第一电流产生子电路013可以用于基于第二节点B的电位和下拉电源端GND提供的下拉电源信号,产生偏置电流。
可选的,继续参考图2还可以看出,本公开实施例记载的第二开关电路02还可以包括:第二电流产生子电路023。
该第二电流产生子电路023可以分别与第三节点C和下拉电源端GND耦接。该第二电流产生子电路023可以用于基于第三节点C的电位和下拉电源端GND提供的下拉电源信号,产生偏置电流。
此处,以地端GND表示下拉电源端,在一些其他实施例中,下拉电源端还可以为能够提供低电位的其他电源端,如VGL电源端。结合图2,图1还示意性示出第一开关电路01和第二开关电路02均接地。
图3是本公开实施例提供的再一种电压选择电路的结构示意图。如图3所示,本公开实施例记载的第一开关子电路011可以包括:第一晶体管MP1和第二晶体管MP2。第二开关子电路012可以包括:第三晶体管MP3。
其中,第一晶体管MP1的栅极和第二极可以均与第一节点A耦接,第一晶体管MP1的第一极可以与第一电压输入端VIN1耦接。
第二晶体管MP2的栅极可以与第三节点C耦接,第二晶体管MP2的第一极可以与第一电压输入端VIN1耦接,第二晶体管MP2的第二极可以与第一节点A耦接。
第三晶体管MP3的栅极和第二极可以均与第二节点B耦接,第三晶体管MP3的第一极可以与第一节点A耦接。
可选的,继续参考图3可以看出,第三开关子电路021可以包括:第四晶体管MP4和第五晶体管MP5。第四开关子电路022可以包括:第六晶体管MP6。
第四晶体管MP4的栅极和第二极可以均与第四节点D耦接,第四晶体管MP4的第一极可以与第二电压输入端VIN2耦接。
第五晶体管MP5的栅极可以与第二节点B耦接,第五晶体管MP5的第一极可以与第二电压输入端VIN2耦接,第五晶体管MP5的第二极可以与第四节点D耦接。
第六晶体管MP6的栅极和第二极可以均与第三节点C耦接,第六晶体管MP6的第一极可以与第四节点D耦接。
可选的,继续参考图3可以看出,第一电流产生子电路013可以包括:第一电流源IB1。
第一电流源IB1的输入端可以与第二节点B耦接,第一电流源IB1的输出端可以与下拉电源端GND耦接。
可选的,继续参考图3可以看出,第二电流产生子电路023可以包括:第二电流源IB2。
第二电流源IB2的输入端可以与第三节点C耦接,第二电流源IB2的输出端可以与下拉电源端GND耦接。
当然,在一些其他实施例中,第一电流产生子电路013和/或第二电流产生子电路023也可以包括:电阻。即,可以将电流源替换为电阻来产生偏置电流。
需要说明的是,本公开实施例中晶体管的第一极可以是指晶体管的输入级,如源极。第二极可以是指晶体管的输出级,如漏极。
可选的,继续参考图3可以看出,本公开实施例记载的第一输出电路03可以包括:第七晶体管MP7,以及在第七晶体管MP7的衬底与漏极之间形成的第一衬底二极管D1。第二输出电路04可以包括:第八晶体管MP8,以及在第八晶体管MP8的衬底与漏极之间形成的第二衬底二极管D2。
第七晶体管MP7的栅极可以与第四节点D耦接,第七晶体管MP7的漏极可以与第一电压输入端VIN1耦接,第七晶体管MP7的源极可以与电压输出端VCOM耦接。
第一衬底二极管D1的正极可以与第七晶体管MP7的漏极耦接,第一衬底二极管D1的负极可以与第七晶体管MP7的衬底耦接。
第八晶体管MP8的栅极可以与第一节点A耦接,第八晶体管MP8的漏极可以与第二电压输入端VIN2耦接,第八晶体管MP8的源极可以与电压输出端VCOM耦接。
第二衬底二极管D2的正极可以与第八晶体管MP8的漏极耦接,第二衬底二极管D2的负极可以与第八晶体管MP8的衬底耦接。
可选的,在本公开实施例中,第七晶体管MP7和第八晶体管MP8可以均为衬底B采用N阱工艺制成的P型金属氧化物半导体(metal-oxide-semiconductor,MOS)管。N阱工艺是指采用轻掺杂P型硅晶圆片作为衬底B,在衬底B上做出N阱,以用于制作PMOS管的一种工艺。
需要说明的是,这里的第一衬底二极管D1和第二衬底二极管D2可以是指在衬底与漏极端形成的一种寄生二极管,不代表具有该衬底二极管的结构。
在图2示出的框图结构基础上,图4示出了本公开实施例提供的再一种电压选择电路的结构示意图。如图4所示,本公开实施例记载的电压选择电路还可以包括:偏置电压产生电路05和第一保护电路06。
其中,偏置电压产生电路05可以分别与电压输出端VCOM、下拉电源端GND和控制节点S1耦接。偏置电压产生电路05可以用于基于电压输出端VCOM提供的电压输出信号和下拉电源端GND提供的下拉电源信号,向控制节点S1传输开启偏置电压。
第一保护电路06可以分别与控制节点S1、第一节点A、第四节点D、第一输出电路03和第二输出电路04耦接。第一保护电路06可以用于基于开启偏置电压,控制第一节点A与第二输出电路04导通,以及控制第四节点D与第一输出电路03导通。如此,可以在第一电压输入端VIN1提供的第一输入电压与第二电压输入端VIN2提供的第二输入电压的压差过大时,保护第一输出电路03和第二输出电路04,即,保护第七晶体管MP7和第八晶体管MP8的栅极,避免第一输出电路03和第二输出电路04损坏。
在图4示出的框图结构基础上,图5示出了本公开实施例提供的再一种电压选择电路的结构示意图。如图5所示,本公开实施例记载的电压选择电路还可以包括:第二保护电路07。
第二保护电路07可以分别与控制节点S1、第二节点B、第三节点C、第一开关电路01和第二开关电路02耦接。第二保护电路07可以用于基于开启偏置电压,控制第二节点B与第二开关电路02导通,以及控制第三节点C与第一开关电路01导通。可选的,结合图2所示的第一开关电路01和第二开关电路02,此处第二保护电路07可以是与第一开关电路01中的第一开关子电路011耦接,以及可以是与第二开关电路02中的第三开关子电路021耦接。
同第一保护电路06,通过设置第二保护电路07,可以在第一电压输入端VIN1提供的第一输入电压与第二电压输入端VIN2提供的第二输入电压的压差过大时,保护第一开关电路01中的第一开关子电路011和第二开关电路02中的第三开关子电路021,即,保护第二晶体管MP2和第五晶体管MP5的栅极,避免第一开关子电路011和第三开关子电路021损坏。即,通过设置偏置电压产生电路05、第一保护电路06和第二保护电路07,可以实现对电压选择电路中各电路的保护,确保电压选择电路的工作可靠性较好。
可选的,图6是本公开实施例提供的再一种电压选择电路的结构示意图。如图6所示,本公开实施例记载的偏置电压产生电路05可以包括:二极管D0和电阻R0。第一保护电路06可以包括:第九晶体管MP9和第十晶体管MP10。
其中,二极管D0的正极和电阻R0的一端可以均与控制节点S1耦接,二极管D0的负极可以与电压输出端VCOM耦接,电阻R0的另一端可以与下拉电源端GND耦接。
第九晶体管MP9的栅极可以与控制节点S1耦接,第九晶体管MP9的第一极可以与第一节点A耦接,第九晶体管MP9的第二极可以与第二输出电路04耦接。即,结合图3,第九晶体管MP9的第二极可以与第八晶体管MP8的栅极耦接。
第十晶体管MP10的栅极可以与控制节点S1耦接,第十晶体管MP10的第一极可以与第四节点D耦接,第十晶体管MP10的第二极可以与第一输出电路03耦接。即,结合图3,第十晶体管MP10的第二极可以与第七晶体管MP7的栅极耦接。
也即是,在本公开实施例中,可以在第一节点A与第二输出电路04包括的第八晶体管MP8的栅极之间串联第九晶体管MP9,在第四节点D与第一输出电路03包括的第七晶体管MP7的栅极之间串联第十晶体管MP10,使得第八晶体管MP8的栅极与第一节点A间接耦接,并使得第七晶体管MP7的栅极与第四节点D间接耦接。以及,可以通过串联于电压输出端VCOM和地端GND之间的二极管D0和电阻R0生成开启偏置电压,确保第九晶体管MP9和第十晶体管MP10处于常导通状态,从而在使得第一节点A与第八晶体管MP8的栅极可靠连通,且第四节点D与第七晶体管MP7的栅极可靠连通的基础上,还通过第九晶体管MP9和第十晶体管MP10的第二极可以耐受高压的特性,实现对第七晶体管MP7和第八晶体管MP8的栅极的保护,避免栅极损坏。
当然,在一些其他实施例中,二极管D0也可以采用其他结构代替,如可以采用串联的多个晶体管代替。电阻R0也可以采用其他结构代替,如可以采用电流源代替。也即是,偏置电压产生电路05除可以包括如图6所示的串联的二极管D0和电阻R0之外,还可以包括串联的多个晶体管和电阻。只要能基于电压输出端VCOM提供的输出电压生成开启偏置电压即可。
可选的,继续参考图6可以看出,本公开实施例记载的第二保护电路07可以包括:第十一晶体管MP11和第十二晶体管MP12。
其中,第十一晶体管MP11的栅极可以与控制节点S1耦接,第十一晶体管MP11的第一极可以与第二节点B耦接,第十一晶体管MP11的第二极可以与第二开关电路02耦接。即,结合图3,第十一晶体管MP11的第二极可以与第五晶体管MP5的栅极耦接。
第十二晶体管MP12的栅极可以与控制节点S1耦接,第十二晶体管MP12的第一极可以与第三节点C耦接,第十二晶体管MP12的第二极可以与第一开关电路01耦接。即,结合图3,第十二晶体管MP12的第二极可以与第二晶体管MP2的栅极耦接。
也即是,在本公开实施例中,还可以在第二节点B与第二开关电路02包括的第五晶体管MP5的栅极之间串联第十一晶体管MP11,在第三节点C与第一开关电路01包括的第二晶体管MP2的栅极之间串联第十二晶体管MP12,使得第五晶体管MP5的栅极与第二节点B间接耦接,并使得第二晶体管MP2的栅极与第三节点C间接耦接。以及,可以通过串联于电压输出端VCOM和地端之间的二极管D0和电阻R0生成开启偏置电压,确保第十一晶体管MP11和第十二晶体管MP12处于常导通状态,从而在使得第二节点B与第五晶体管MP5的栅极可靠连通,且第三节点C与第二晶体管MP2的栅极可靠连通的基础上,还通过第十一晶体管MP11和第十二晶体管MP12的第二极可以耐受高压的特性,实现对第二晶体管MP2和第五晶体管MP5的栅极的保护,避免栅极损坏。例如,可以将第五晶体管MP5的栅源电压差Vgs钳位在:Vcom-Vd0+VgsMP11的电压范围。其中Vcom是指输出电压,Vd0是指二极管D0上的压降,VgsMP11是指第十一晶体管MP11的栅源电压差。第二晶体管MP2的栅源的电压差Vgs同理。
可选的,结合图6,本公开实施例记载的电压选择电路中包括的晶体管(即,第一晶体管MP1至第十二晶体管MP12)可以均为P型晶体管。如,PMOS管。相应的,结合P型晶体管的工作特性可知,本公开实施例记载的第一电位(即,有效电位)可以为低电位,第二电位(即,无效电位)可以为高电位。
需要说明的是,以上仅是示意性示出两个电压输入端VIN1和VIN2作为输入电压提供端,在多电压供电系统中,还可以涉及到更多数量的电压输入端,选择原理可以参考上述实施例记载,不再赘述。以图6所示结构为例,对本公开实施例记载的电压选择电路的工作原理介绍如下:
示例的,参考图7,其示出了一种电位示意图。结合图6和图7可知,第二节点B的电位VB可以满足:VB=VA-VgsMP3,其中VA是指第一节点A的电位,VgsMP3是指第三晶体管MP3的栅源电压差。因第三晶体管MP3的栅源电压差VgsMP3一般为定值,故可知,第二节点B的电位VB可以随第一节点A的电位VA的变化而变化。同理,第三节点C的电位VC可以满足:VC=VD-VgsMP6,其中VD是指第四节点D的电位,VgsMP6是指第六晶体管MP6的栅源电压差。因第六晶体管MP6的栅源电压差VgsMP6一般为定值,故可知,第三节点C的电位VC可以随第四节点D的电位VD的变化而变化。
初始状态下,第一电压输入端VIN1提供的第一输入电压Vin1可以为高,第二电压输入端VIN2提供的第二输入电压Vin2可以为低,即,第一输入电压Vin1可以远大于第二输入电压Vin2。此时,第四节点D的电位VD和第三节点C的电位VC均远低于第一输入电压Vin1。相应的,第四节点D的电位VD可以通过常导通的第十晶体管MP10传输至第七晶体管MP7的栅极,使得第七晶体管MP7开启,进而可以使得第一输入电压Vin1经第七晶体管MP7传输至电压输出端VCOM,即此时电压输出端VCOM的输出电压Vcom等于Vin1(即,Vcom=Vin1)。以及,第三节点C的电位VC可以通过常导通的第十二晶体管MP12传输至第二晶体管MP2的栅极,使得第二晶体管MP2开启,进而使得第一输入电压Vin1可以经第二晶体管MP2传输至第一节点A,即此时第一节点A的电位VA可以等于Vin1(即,VA=Vin1),再结合上述实施例记载,此时第二节点B的电位VB=VA-VgsMP3=Vin1-VgsMP3。相应的,虽然该第一节点A的电位VA可以通过常导通的第九晶体管MP9传输至第八晶体管MP8的栅极,但第八晶体管MP8无法开启。同理,虽然该第二节点B的电位VB可以通过常导通的第十一晶体管MP11传输至第五晶体管MP5的栅极,但第五晶体管MP5也无法开启。即,在第一输入电压Vin1远大于第二输入电压Vin2时,可以仅控制耦接第一电压输入端VIN1的第七晶体管MP7导通,使得第一输入电压Vin1传输至电压输出端VCOM,即此时选择的即为较高电压的第一输入电压Vin1。
继续参考图7可以看出,随着第二输入电压Vin2逐渐升高,直至第二节点B的电位通过常导通的第十一晶体管MP11传输至第五晶体管MP5的栅极,使得第五晶体管MP5开启时,第四节点D的电位VD可以等于第二输入电压Vin2(即,VD=Vin2)。此时,第四节点D的电位VD通过常导通的第十晶体管MP10传输至第七晶体管MP7的栅极,可以使得第七晶体管MP7关断。在通过常导通的第九晶体管MP9传输至第八晶体管MP8的栅极的第一节点A的电位VA依然较低,还无法控制第八晶体管MP8开启时,若此时第一输入电压Vin1大于第二输入电压Vin2(即,Vin1>Vin2),则传输至电压输出端VCOM的输出电压Vcom可以满足:Vcom=Vin1-VdMP7,其中VdMP7可以是指第七晶体管MP7的衬底与漏极之间形成的第一衬底二极管D1上的压降。反之,若此时第二输入电压Vin2大于第一输入电压Vin1(即Vin2>Vin1),则传输至电压输出端VCOM的输出电压Vcom可以满足:Vcom=Vin2-VdMP8,其中VdMP8可以是指第八晶体管MP8的衬底与漏极之间形成的第二衬底二极管D2上的压降。
继续参考图7可以看出,当第二输入电压Vin2大于第一输入电压Vin1,且第二输入电压Vin2更高,直至第三节点C的电位VC>Vin1-VthMP2时,该第三节点C的电位VC通过常导通的第十二晶体管MP12传输至第二晶体管MP2的栅极,可以使得第二晶体管MP2关断,其中VthMP2是指第二晶体管MP2的阈值电压。此时,第一节点A的电位VA可以满足:VA=Vin1-VgsMP1,其中VgsMP1是指第一晶体管MP1的栅源电压差。且因第二输入电压Vin2更高,第七晶体管MP7可以保持关断状态。该第一节点A的电位VA通过常导通的第九晶体管MP9传输至第八晶体管MP8的栅极,可以使得第八晶体管MP8开启,进而可以使得第二输入电压Vin2经第八晶体管MP传输至电压输出端VCOM,即此时电压输出端VCOM的输出电压Vcom等于Vin2(即,Vcom=Vin2)。也即是,在第二输入电压Vin2远大于第一输入电压Vin1时,可以仅控制耦接第二电压输入端VIN2的第八晶体管MP8导通,使得第二输入电压Vin2传输至电压输出端VCOM,即此时选择的即为较高电压的第二输入电压Vin2。
基于上述记载可知,本公开实施例中各个晶体管可以基于自身产生的栅源电压差Vgs和接收到的电位相互交叉驱动两个输出电路包括的晶体管开启或关断,无需对电压进行判断,在电压大小切换变化时,输出电压也能无缝切换,不会存在压降现象,进而不会对后级负载造成影响。此外,因本公开实施例提供的电压选择电路因无需设置采样电路、比较电路和电平转移电路,即可实现电压选择,故不仅结构较为简单,各晶体管占用面积较小,而且整个电压选择过程无需涉及采样和比较等一系列操作,电压选择时长可以较短,从而可以避免向电压输出端VCOM传输的输出电压发生掉电。再者,本公开实施例通过由一个开关电路控制的节点钳制另一个开关电路的工作,可以避免两个输出电路包括的晶体管同时开启,进而避免漏电发生,工作可靠性较好。
综上所述,本公开实施例提供了一种电压选择电路。该电压选择电路包括两个开关电路和两个输出电路。其中,每个开关电路均能够在自身所耦接的节点和另一开关电路所耦接的节点的双重控制下,控制自身所耦接的节点的电位。两个输出电路能够分别基于两个开关电路自身所耦接的节点的电位控制所耦接的电压输入端与电压输出端之间的通断。如此,可以通过开关控制逻辑,使得在同一时段仅一个电压输入端与电压输出端可靠连通,即使得仅选择一个电压输入端提供的输入电压给电压输出端,从而快速实现电压选择,避免向电压输出端传输的电压掉电,整个电路结构也较为简单。
图8是本公开实施例提供的一种电压选择系统的结构示意图。如图8所示,该电压选择系统可以包括:多个级联的如图1至图6任一所示的电压选择电路00,且前一级电压选择电路00的电压输出端VCOM可以与后一级电压选择电路00的第一电压输入端VIN1或第二电压输入端VIN2耦接。
图9是本公开实施例提供的一种电子设备的结构示意图。如图9所示,该电子设备包括:前级供电电路100,后级负载200,以及如图8所示的电压选择系统000。
其中,前级供电电路100可以与电压选择系统000耦接,电压选择系统000可以与后级负载200耦接。前级供电电路100可以用于向电压选择系统000传输不同大小的多个输入电压,电压选择系统000可以用于从多个输入电压中选择一个输入电压作为输出电压传输至后级负载200,以为后级负载200供电。
如,前级供电电路100可以与电压选择系统000中的电压输入端(如,第一电压输入端VIN1和第二电压输入端VIN2)耦接,以为该电压输入端传输输入电压。电压选择系统000可以通过电压输出端VCOM与后级负载200耦接,以在多个输入电压选择一个输入电压经电压输出端VCOM传输至后级负载200。
可选的,本公开实施例记载的电子设备可以为包括显示面板的显示设备,相应的,后级负载200可以为显示设备中的负载。即本公开实施例提供的电压选择电路可以应用于显示设备中。示例的,该显示设备可以为:有机发光二极管(organic light-emittingdiode,OLED)显示装置、手机、平板电脑、柔性显示装置、电视机和显示器等任何具有显示功能的产品或部件。
本公开的实施方式部分使用的术语仅用于对本公开的实施例进行解释,而非旨在限定本公开。除非另作定义,本公开的实施方式使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。
如,本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”或者“第三”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。
同样,“一个”或者“一”等类似词语也不表示数量限制,而是表示存在至少一个。
“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同,并不排除其他元件或者物件。
“上”、“下”、“左”或者“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则所述相对位置关系也可能相应地改变。“连接”或者“耦接”是指电连接。
“和/或”,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (17)
1.一种电压选择电路,其特征在于,所述电压选择电路包括:
第一开关电路(01),分别与第一电压输入端(VIN1)、第一节点(A)、第二节点(B)和第三节点(C)耦接,用于基于所述第三节点(C)的电位和所述第一节点(A)的电位,控制所述第一电压输入端(VIN1)与所述第一节点(A)的通断,以及基于所述第二节点(B)的电位,控制所述第一节点(A)与所述第二节点(B)的通断;
第二开关电路(02),分别与第二电压输入端(VIN2)、第四节点(D)、所述第三节点(C)和所述第二节点(B)耦接,用于基于所述第二节点(B)的电位和所述第四节点(D)的电位,控制所述第二电压输入端(VIN2)与所述第四节点(D)的通断,以及基于所述第三节点(C)的电位,控制所述第四节点(D)与所述第三节点(C)的通断;
第一输出电路(03),分别与所述第四节点(D)、所述第一电压输入端(VIN1)和电压输出端(VCOM)耦接,用于基于所述第四节点(D)的电位,控制所述第一电压输入端(VIN1)与所述电压输出端(VCOM)的通断;
第二输出电路(04),分别与所述第一节点(A)、所述第二电压输入端(VIN2)和所述电压输出端(VCOM)耦接,用于基于所述第一节点(A)的电位,控制所述第二电压输入端(VIN2)与所述电压输出端(VCOM)的通断。
2.根据权利要求1所述的电压选择电路,其特征在于,所述第一开关电路(01)包括:
第一开关子电路(011),分别与所述第一电压输入端(VIN1)、所述第一节点(A)和所述第三节点(C)耦接,用于基于所述第三节点(C)的电位和所述第一节点(A)的电位,控制所述第一电压输入端(VIN1)与所述第一节点(A)的通断;
第二开关子电路(012),分别与所述第一节点(A)和所述第二节点(B)耦接,用于基于所述第二节点(B)的电位,控制所述第一节点(A)与所述第二节点(B)的通断。
3.根据权利要求2所述的电压选择电路,其特征在于,所述第一开关子电路(011)包括:第一晶体管(MP1)和第二晶体管(MP2);所述第二开关子电路(012)包括:第三晶体管(MP3);
所述第一晶体管(MP1)的栅极和第二极均与所述第一节点(A)耦接,所述第一晶体管(MP1)的第一极与所述第一电压输入端(VIN1)耦接;
所述第二晶体管(MP2)的栅极与所述第三节点(C)耦接,所述第二晶体管(MP2)的第一极与所述第一电压输入端(VIN1)耦接,所述第二晶体管(MP2)的第二极与所述第一节点(A)耦接;
所述第三晶体管(MP3)的栅极和第二极均与所述第二节点(B)耦接,所述第三晶体管(MP3)的第一极与所述第一节点(A)耦接。
4.根据权利要求3所述的电压选择电路,所述第一开关电路(01)还包括:
第一电流产生子电路(013),分别与所述第二节点(B)和下拉电源端(GND)耦接,用于基于所述第二节点(B)的电位和所述下拉电源端(GND)提供的下拉电源信号,产生偏置电流。
5.根据权利要求4所述的电压选择电路,其特征在于,所述第一电流产生子电路(013)包括:第一电流源(IB1);
所述第一电流源(IB1)的输入端与所述第二节点(B)耦接,所述第一电流源(IB1)的输出端与所述下拉电源端(GND)耦接。
6.根据权利要求1至5任一所述的电压选择电路,其特征在于,所述第二开关电路(02)包括:
第三开关子电路(021),分别与所述第二电压输入端(VIN2)、所述第四节点(D)和所述第二节点(B)耦接,用于基于所述第四节点(D)的电位和所述第二节点(B)的电位,控制所述第二电压输入端(VIN2)与所述第四节点(D)的通断;
第四开关子电路(022),分别与所述第四节点(D)和所述第三节点(C)耦接,用于基于所述第三节点(C)的电位,控制所述第四节点(D)与所述第三节点(C)的通断。
7.根据权利要求6所述的电压选择电路,其特征在于,所述第三开关子电路(021)包括:第四晶体管(MP4)和第五晶体管(MP5);所述第四开关子电路(022)包括:第六晶体管(MP6);
所述第四晶体管(MP4)的栅极和第二极均与所述第四节点(D)耦接,所述第四晶体管(MP4)的第一极与所述第二电压输入端(VIN2)耦接;
所述第五晶体管(MP5)的栅极与所述第二节点(B)耦接,所述第五晶体管(MP5)的第一极与所述第二电压输入端(VIN2)耦接,所述第五晶体管(MP5)的第二极与所述第四节点(D)耦接;
所述第六晶体管(MP6)的栅极和第二极均与所述第三节点(C)耦接,所述第六晶体管(MP6)的第一极与所述第四节点(D)耦接。
8.根据权利要求6所述的电压选择电路,其特征在于,所述第二开关电路(02)还包括:
第二电流产生子电路(023),分别与所述第三节点(C)和下拉电源端(GND)耦接,用于基于所述第三节点(C)的电位和所述下拉电源端(GND)提供的下拉电源信号,产生偏置电流。
9.根据权利要求8所述的电压选择电路,其特征在于,所述第二电流产生子电路(023)包括:第二电流源(IB2);
所述第二电流源(IB2)的输入端与所述第三节点(C)耦接,所述第二电流源(IB2)的输出端与所述下拉电源端(GND)耦接。
10.根据权利要求1至5任一所述的电压选择电路,其特征在于,所述第一输出电路(03)包括:第七晶体管(MP7),以及在所述第七晶体管(MP7)的衬底与漏极之间形成的第一衬底二极管(D1);所述第二输出电路(04)包括:第八晶体管(MP8),以及在所述第八晶体管(MP8)的衬底与漏极之间形成的第二衬底二极管(D2);
所述第七晶体管(MP7)的栅极与所述第四节点(D)耦接,所述第七晶体管(MP7)的漏极与所述第一电压输入端(VIN1)耦接,所述第七晶体管(MP7)的源极与所述电压输出端(VCOM)耦接;
所述第一衬底二极管(D1)的正极与所述第七晶体管(MP7)的漏极耦接,负极与所述第七晶体管(MP7)的衬底耦接;
所述第八晶体管(MP8)的栅极与所述第一节点(A)耦接,所述第八晶体管(MP8)的漏极与所述第二电压输入端(VIN2)耦接,所述第八晶体管(MP8)的源极与所述电压输出端(VCOM)耦接;
所述第二衬底二极管(D2)的正极与所述第八晶体管(MP8)的漏极耦接,负极与所述第八晶体管(MP8)的衬底耦接。
11.根据权利要求1至5任一所述的电压选择电路,其特征在于,所述电压选择电路还包括:
偏置电压产生电路(05),分别与所述电压输出端(VCOM)、下拉电源端(GND)和控制节点(S1)耦接,用于基于所述电压输出端(VCOM)提供的电压输出信号和所述下拉电源端(GND)提供的下拉电源信号,向所述控制节点(S1)传输开启偏置电压;
第一保护电路(06),分别与所述控制节点(S1)、所述第一节点(A)、所述第四节点(D)、所述第一输出电路(03)和所述第二输出电路(04)耦接,用于基于所述开启偏置电压,控制所述第一节点(A)与所述第二输出电路(04)导通,以及控制所述第四节点(D)与所述第一输出电路(03)导通。
12.根据权利要求11所述的电压选择电路,其特征在于,所述偏置电压产生电路(05)包括:二极管(D0)和电阻(R0);所述第一保护电路(06)包括:第九晶体管(MP9)和第十晶体管(MP10);
所述二极管(D0)的正极和所述电阻(R0)的一端均与所述控制节点(S1)耦接,所述二极管(D0)的负极与所述电压输出端(VCOM)耦接,所述电阻(R0)的另一端与所述下拉电源端(GND)耦接;
所述第九晶体管(MP9)的栅极与所述控制节点(S1)耦接,所述第九晶体管(MP9)的第一极与所述第一节点(A)耦接,所述第九晶体管(MP9)的第二极与所述第二输出电路(04)耦接;
所述第十晶体管(MP10)的栅极与所述控制节点(S1)耦接,所述第十晶体管(MP10)的第一极与所述第四节点(D)耦接,所述第十晶体管(MP10)的第二极与所述第一输出电路(03)耦接。
13.根据权利要求11所述的电压选择电路,其特征在于,所述电压选择电路还包括:
第二保护电路(07),分别与所述控制节点(S1)、所述第二节点(B)、所述第三节点(C)、所述第一开关电路(01)和所述第二开关电路(02)耦接,用于基于所述开启偏置电压,控制所述第二节点(B)与所述二开关电路(02)导通,以及控制所述第三节点(C)与所述第一开关电路(01)导通。
14.根据权利要求13所述的电压选择电路,其特征在于,所述第二保护电路(07)包括:第十一晶体管(MP11)和第十二晶体管(MP12);
所述第十一晶体管(MP11)的栅极与所述控制节点(S1)耦接,所述第十一晶体管(MP11)的第一极与所述第二节点(B)耦接,所述第十一晶体管(MP11)的第二极与所述第二开关电路(02)耦接;
所述第十二晶体管(MP12)的栅极与所述控制节点(S1)耦接,所述第十二晶体管(MP12)的第一极与所述第三节点(C)耦接,所述第十二晶体管(MP12)的第二极与所述第一开关电路(01)耦接。
15.根据权利要求1至6任一所述的电压选择电路,其特征在于,所述电压选择电路中包括的晶体管均为P型晶体管。
16.一种电压选择系统,其特征在于,所述电压选择系统包括:多个级联的如权利要求1至15任一所述的电压选择电路(00),且前一级电压选择电路(00)的电压输出端(VCOM)与后一级电压选择电路(00)的第一电压输入端(VIN1)或第二电压输入端(VIN2)耦接。
17.一种电子设备,其特征在于,所述电子设备包括:前级供电电路(100),后级负载(200),以及如权利要求16所述的电压选择系统(000);
所述前级供电电路(100)与所述电压选择系统(000)耦接,所述电压选择系统(000)与所述后级负载(200)耦接,所述前级供电电路(100)用于向所述电压选择系统(000)传输不同大小的多个输入电压,所述电压选择系统(000)用于从所述多个输入电压中选择一个输入电压作为输出电压传输至所述后级负载(200),以为所述后级负载(200)供电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211524423.4A CN115940110A (zh) | 2022-11-30 | 2022-11-30 | 电压选择电路、电压选择系统及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211524423.4A CN115940110A (zh) | 2022-11-30 | 2022-11-30 | 电压选择电路、电压选择系统及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115940110A true CN115940110A (zh) | 2023-04-07 |
Family
ID=86655331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211524423.4A Pending CN115940110A (zh) | 2022-11-30 | 2022-11-30 | 电压选择电路、电压选择系统及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115940110A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117811371A (zh) * | 2024-02-28 | 2024-04-02 | 杰华特微电子股份有限公司 | 最大输入电压选择输出电路、方法及应用其的芯片 |
-
2022
- 2022-11-30 CN CN202211524423.4A patent/CN115940110A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117811371A (zh) * | 2024-02-28 | 2024-04-02 | 杰华特微电子股份有限公司 | 最大输入电压选择输出电路、方法及应用其的芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11128130B2 (en) | Protection circuit with bidirectional surge protection | |
CN104319275B (zh) | 静电放电保护电路 | |
CN102130492B (zh) | 电源选择装置和方法 | |
CN101421925B (zh) | 为mosfet开关降低插入损耗并提供掉电保护的方法 | |
CN101826794A (zh) | 逆流防止电路以及电源切换装置 | |
CN103091526B (zh) | 电压检测电路 | |
CN213717633U (zh) | 一种充电保护电路、充电电路以及电子设备 | |
CN104883170A (zh) | 可作为电子开关操作的电子电路 | |
CN115940110A (zh) | 电压选择电路、电压选择系统及电子设备 | |
CN107894933B (zh) | 支持冷备份应用的cmos输出缓冲电路 | |
US20180287615A1 (en) | Level shifter and level shifting method | |
CN112444664B (zh) | 用于多通道电位转换器模组的过电流侦测器 | |
US9178508B2 (en) | High voltage switch with two or more outputs | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
CN216774327U (zh) | 电池保护芯片及电池系统 | |
CN113114219B (zh) | 电平转换电路和电平转换方法 | |
CN107306129B (zh) | 集成电路的输出级电路 | |
US7663398B1 (en) | Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing | |
CN210693552U (zh) | 一种双电源切换电路 | |
CN105049021A (zh) | 高可靠性负压电荷泵电路与集成电路 | |
CN114696810A (zh) | 一种栅极自举开关电路及其控制方法 | |
US8228115B1 (en) | Circuit for biasing a well from three voltages | |
CN110798192A (zh) | 一种能够实现零电位位置自动切换的切换开关 | |
CN212367240U (zh) | 阻挡mos管的寄生二极管导通的电路及电荷泵 | |
CN113489477B (zh) | 新型的pmos管衬底切换电路控制方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |