CN213717633U - 一种充电保护电路、充电电路以及电子设备 - Google Patents

一种充电保护电路、充电电路以及电子设备 Download PDF

Info

Publication number
CN213717633U
CN213717633U CN202021249029.0U CN202021249029U CN213717633U CN 213717633 U CN213717633 U CN 213717633U CN 202021249029 U CN202021249029 U CN 202021249029U CN 213717633 U CN213717633 U CN 213717633U
Authority
CN
China
Prior art keywords
terminal nmos
switching tube
voltage
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021249029.0U
Other languages
English (en)
Inventor
王怀锋
杨江涛
王行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to TW109146796A priority Critical patent/TWI792132B/zh
Priority to TW109217328U priority patent/TWM617154U/zh
Application granted granted Critical
Publication of CN213717633U publication Critical patent/CN213717633U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/30—Charge provided using DC bus or data bus of a computer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请涉及一种充电保护电路，该充电保护电路利用四端NMOS开关管实现过流保护。在本申请提供的方案中，对该四端NMOS开关管的Sub端口进行浮动管理。具体的，在该四端NMOS开关管导通时，该Sub端口的电位被上拉，避免由于该Sub端口与该四端NMOS开关管的漏极之间的电压过大，而导致该四端NMOS开关管的内阻过大。另外，本申请还提供了一种充电电路和电子设备。

Description

一种充电保护电路、充电电路以及电子设备
技术领域
本申请涉及功率半导体技术和电源系统技术领域，尤其涉及一种充电保护电路、充电电路以及电子设备。
背景技术
如今，很多电子设备具有双向充电能力。例如智能手机，不仅可以接收来自外部电源的电量(通常称为正向充电)，还可以在与其连接的其他电子设备电量不足的情况下，向该其他电子设备充电(通常称为反向充电)。在电子设备具有双向充电能力的情况下，位于该电子设备的充电电路上的开关器件需要具备双向阻断能力。金属氧化物半导体(MetalOxide Semiconductor，MOS)开关管作为常用的开关器件，具有单向阻断能力，所以通常会使用共源级串联的两个MOS开关管实现双向阻断功能。
参见附图1，为现有技术中设置于电子设备内部的充电保护电路的示意图。该充电保护电路包括一个用于实现双向阻断的开关管，该开关管包括共源级串联的两个NMOS开关管。该开关管的一端连接所述电子设备的通用串行总线USB接口，另一端连接电池。通过控制该开关管内两个NMOS开关管的栅极驱动电压，能够控制这两个NMOS开关管的导通和关断。无论是正向充电还是反向充电时，这两个NMOS开关管均处于导通状态，如果发生过压，则通过控制这两个NMOS开关管的栅极驱动电压，使这两个NMOS开关管中的至少一个处于关断状态，从而起到过压保护的作用。
但是在这两个NMOS开关管都导通时，这两个NMOS开关管的内阻都会产生损耗，从而导致该充电保护电路的内耗比较大，并且使用两个NMOS开关管实现双向阻断，会导致该充电保护电路的成本比较高。
发明内容
本申请提供了一种充电保护电路，该充电保护电路采用一个四端NMOS开关管(即第一四端NMOS开关管)实现双向阻断功能，用于至少在一定程度上降低该充电保护电路的内耗以及成本。在本申请的充电保护电路内，还对该充电保护电路内的第一四端NMOS开关管的Sub端口的电位进行浮动管理，以在该第一四端NMOS开关管导通时，降低该第一四端NMOS开关管内的与第一供电接口连接的第一漏极与该Sub端口之间的电压，进而减弱衬底偏置效应。另外，本申请还提供了一种充电电路和包括该充电电路的电子设备。
第一方面，本申请提供了一种充电保护电路。该充电保护电路包括第一四端NMOS开关管和衬底(Substrate，简称为Sub)端口管理电路。该第一四端NMOS开关管包括第一漏极、第二漏极、栅极和Sub端口。其中，该第一漏极连接第一供电接口，该第二漏极连接负载，该栅极连接驱动电路。
该Sub端口管理电路包括与所述第一四端NMOS开关管的所述Sub端口连接的上拉电路，该上拉电路用于在所述第一四端NMOS开关管导通时，将所述Sub端口的电位上拉到所述第一漏极或所述第二漏极的电位，或者说，将所述Sub端口的电位上拉到与所述第一漏极或所述第二漏极的电位相等。
需要说明的是，在本实施例中，所述上拉电路可以位于所述Sub端口与所述第一漏极之间，也可以位于所述Sub端口与所述第二漏极之间，或者，既位于Sub端口与所述第一漏极之间，又位于所述Sub端口与所述第二漏极之间。
以所述Sub端口与所述第一漏极之间存在所述上拉电路为例，“将所述Sub端口的电位上拉到与所述第一漏极的电位相等”中的“相等”，应当是大致相等，这是因为通常所述上拉电路在导通的时候本身会有压降，所以所述Sub端口与所述第一漏极之间会有电位差，也即，所述Sub端口的电位与所述第一漏极的电位不相等。由于所述上拉电路本身的压降通常是很小的，在本实施例中，可以忽略所述上拉电路本身的压降，在这种情况下，则可以认为所述Sub端口的电位与所述第一漏极的电位是相等的。
进一步地，由于所述第一四端NMOS开关管自身也有压降，所以所述第一漏极与所述第二漏极之间有电压差，因此，所述Sub端口的电位与所述第二漏极的电位也是大致相等的。在本申请中，不考虑组件(例如上拉电路或第一四端NMOS开关管)自身的压降，所以可以认为所述Sub端口的电位等于所述第一漏极以及所述第二漏极的电位。
在所述上拉电路位于所述Sub端口与所述第二漏极之间，或者既位于所述Sub端口与所述第一漏极之间，又位于所述Sub端口与所述第二漏极之间时，也符合前述解释，因此，本申请在提及所述Sub端口等于所述第一漏极的电位或所述第二漏极的电位时，均是没有考虑组件的自身压降。值得注意的是，该第一四端NMOS开关管还包括栅极。
可选的，该第一供电接口具体为通用串行总线USB接口。
可选的，该负载可以为电池。
在本实施例中，采用所述第一四端NMOS开关管代替两个共源级且串联的NMOS开关管实现双向阻断功能。通常来说，所述第一四端NMOS开关管的内阻小于两个共源级且串联的NMOS开关管的内阻之和，且所述第一四端NMOS开关管的成本低于两个NMOS开关管的成本之和，因此，采用本实施例所述的方案可以在一定程度上降低该充电保护电路的内耗以及成本。
进一步地，以所述上拉电路位于所述Sub端口与所述第一漏极之间为例，则在本实施例中，在所述第一四端NMOS开关管导通的时候，所述Sub端口的电位被上拉到与所述第一漏极的电位相等，则所述Sub端口与所述第一漏极之间没有电位差(或者说“电压”)。另外，在所述第一四端NMOS开关管导通时，在不考虑所述第一四端NMOS开关管自身压降的情况下，所述第一漏极的电位与所述第二漏极的电位相等，则所述Sub端口与所述第二漏极之间也没有电位差。所以在本实施例中，无论是所述第一漏极与所述Sub端口之间，还是所述第二漏极与所述Sub端口之间，均不会出现所谓的衬底偏置效应(关于衬底偏置效应的含义，可以参见具体实施方式部分的解释)，则所述第一四端NMOS开关管的沟道中的自由电子数量不会减少，所述第一四端NMOS开关管的导通电阻不会增大。因此，采用本实施例，能够避免所述第一四端NMOS开关管的损耗因为衬底偏置效应而增大的问题。
值得注意的是，在所述上拉电路位于所述Sub端口与所述第二漏极之间，或者，既位于所述Sub端口与所述第一漏极之间，又位于所述Sub端口与所述第二漏极之间时，本实施例也能实现前述效果，由于原理类似，因此不再赘述。
结合第一方面，在第一种可能的实现方式下，所述上拉电路包括第一三端NMOS开关管(简称为“三端NMOS-1开关管”)。其中，所述三端NMOS-1开关管的漏极连接所述第一四端NMOS开关管的第一漏极，所述三端NMOS-1开关管的源极连接所述Sub端口，所述三端NMOS-1开关管的栅极连接所述驱动电路，且所述驱动电路提供的驱动电压用于驱动所述三端NMOS-1开关管和所述第一四端NMOS开关管均导通。
值得注意的是，所述驱动电路提供的驱动电压不仅用于驱动所述第一四端NMOS开关管导通，还用于驱动所述三端NMOS-1开关管导通，且所述三端NMOS-1开关管是在所述第一四端NMOS开关管导通期间导通的。
由于所述三端NMOS-1开关管是在所述第一四端NMOS开关管导通期间导通的，所以借助于所述三端NMOS-1开关管，所述Sub端口的电位可以被上拉到所述第一漏极的电位，或者，被上拉到与所述第一漏极的电位相等。在所述第一四端NMOS开关管导通且不考虑所述第一四端NMOS开关管自身压降的情况下，所述第一漏极的电位与所述第二漏极的电位相等，则所述Sub端口的电位也与所述第二漏极的电位相同。因此能够避免在所述第一四端NMOS开关管内出现衬底偏置效应，进而避免由于所述第一四端NMOS开关管的导通电阻比较大而导致所述第一四端NMOS开关管的自身损耗比较大。
结合第一方面的第一种可能的实现方式，在第二种可能的实现方式下，所述三端NMOS-1开关管的阈值电压与所述第一四端NMOS开关管的阈值电压大小相等，所述驱动电路用于向所述第一四端NMOS开关管的栅极和所述三端NMOS-1开关管的栅极提供相同的驱动电压。
值得注意的是，由于三端NMOS-1开关管和第一四端NMOS开关管均是N型MOS开关管，所以它们的阈值电压的相位是相同的。也即，所有的N型MOS开关管的阈值电压的相位是相同的，所有的P型MOS开关管的阈值电压的相位也是相同的，但是N型MOS开关管的阈值电压的相位与P型MOS开关管的阈值电压的相位是相反的。
由于所述三端NMOS-1开关管的阈值电压与所述第一四端NMOS开关管的阈值电压大小相，则在所述三端NMOS-1开关管的栅极与所述第一四端NMOS开关管的栅极被施加相同的驱动电压时，所述三端NMOS-1开关管与所述第一四端NMOS开关管可以同时导通且同时关断。在所述三端NMOS-1开关管与所述第一四端NMOS开关管同时导通时，所述Sub端口的电位被拉到所述第一漏极的电位。在所述第一四端NMOS开关管导通且不考虑所述第一四端NMOS开关管自身压降的情况下，所述第一漏极的电位与所述第二漏极的电位相等，则所述Sub端口的电位也与所述第二漏极的电位相同。因此能够避免在所述第一四端NMOS开关管内出现衬底偏置效应，进而避免由于所述第一四端NMOS开关管的导通电阻比较大而导致所述第一四端NMOS开关管的自身损耗比较大。
需要说明的是，在本申请中，三端NMOS开关管是指常规的包括源极、漏极和栅极的NMOS开关管，四端NMOS开关管是指包括两个漏极、一个栅极和一个Sub端口的开关管。具体的，本申请中出现的三端NMOS-1开关管、第二三端NMOS开关管(简称为“三端NMOS-2开关管”)以及第三三端NMOS开关管(简称为“三端NMOS-3开关管”)均是三端NMOS开关管。本申请中出现的第一四端NMOS开关管和第二四端NMOS开关管均是四端NMOS开关管。
结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述驱动电路包括脉冲宽度调制PWM模块和电荷泵。所述电荷泵的第一输入端与所述PWM模块的输出端连接，用于接收所述PWM模块输出的控制逻辑电压Vpwm。所述电荷泵的第二输入端与所述第一供电接口连接，用于接收从所述第一供电接口输入的总线电压Vbus。所述电荷泵的输出端连接所述第一四端NMOS开关管的栅极以及所述三端NMOS-1开关管的栅极。
所述电荷泵在所述Vpwm的控制下，对所述Vbus进行处理得到输出电压Vout，并将所述Vout施加到所述第一四端NMOS开关管的栅极和所述三端NMOS-1开关管的栅极。
结合第一方面，在第四种可能的实现方式下，所述上拉电路包括三端NMOS-2开关管。所述三端NMOS-2开关管的漏极连接所述第一四端NMOS开关管的第二漏极，所述三端NMOS-2开关管的源极连接所述Sub端口，所述三端NMOS-2开关管的栅极连接所述驱动电路，且所述驱动电路施加的驱动电压用于驱动所述三端NMOS-2开关管和所述第一四端NMOS开关管均导通。
值得注意的是，所述驱动电路提供的驱动电压不仅用于驱动所述第一四端NMOS开关管导通，还用于驱动所述三端NMOS-2开关管导通，且所述三端NMOS-2开关管是在所述第一四端NMOS开关管导通期间导通的。
由于所述三端NMOS-2开关管是在所述第一四端NMOS开关管导通期间导通的，因此借助于所述三端NMOS-2开关管，所述Sub端口的电位可以被拉到所述第二漏极的电位，或者，可以被拉到与所述第二漏极的电位相等。在所述第一四端NMOS开关管导通且不考虑所述第一四端NMOS开关管自身压降的情况下，所述第二漏极的电位与所述第一漏极的电位相等，则所述Sub端口的电位也与所述第一漏极的电位相同。因此能够避免在所述第一四端NMOS开关管内出现衬底偏置效应，进而避免由于所述第一四端NMOS开关管的导通电阻比较大而导致所述第一四端NMOS开关管的自身损耗比较大。
结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所述三端NMOS-2开关管的阈值电压与所述第一四端NMOS开关管的阈值电压大小相等。所述驱动电路用于向所述第一四端NMOS开关管的栅极以及所述三端NMOS-2开关管的栅极提供相同的驱动电压。
由于所述三端NMOS-2开关管的阈值电压与所述第一四端NMOS开关管的阈值电压大小相等，则在所述三端NMOS-2开关管的栅极与所述第一四端NMOS开关管的栅极被施加相同的驱动电压时，所述三端NMOS-2开关管与所述第一四端NMOS开关管可以同时导通且同时关断。由于在所述三端NMOS-2开关管导通时，所述Sub端口的电位能够被上拉到所述第二漏极的电位。在所述第一四端NMOS开关管导通且不考虑所述第一四端NMOS开关管自身压降的情况下，所述第二漏极的电位与所述第一漏极的电位相等，则所述Sub端口的电位也与所述第一漏极的电位相同。因此，采用本实施例提供的方案，可以避免由于该Sub端口和所述第二漏极之间有电压差，以及，该Sub端口和所述第一漏极之间有电压差，而导致的衬底偏置效应。
结合第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述驱动电路包括脉冲宽度调制PWM模块和电荷泵。所述电荷泵的第一输入端与所述PWM模块的输出端连接，用于接收所述PWM模块输出的控制逻辑电压Vpwm。所述电荷泵的第二输入端与所述第一供电接口连接，用于接收从所述第一供电接口输入的总线电压Vbus。所述电荷泵的输出端连接所述第一四端NMOS开关管的栅极以及所述三端NMOS-2开关管的栅极。
所述电荷泵在所述Vpwm的控制下，对所述Vbus进行处理得到输出电压Vout，并将所述Vout施加到所述第一四端NMOS开关管的栅极和所述三端NMOS-2开关管的栅极。
结合第一方面的第一种至第三种可能的实现方式中任一种可能的实现方式，在第七种可能的实现方式下，所述上拉电路还包括三端NMOS-2开关管。所述三端NMOS-2开关管的漏极连接所述第一四端NMOS开关管的第二漏极，所述三端NMOS-2开关管的源极连接所述Sub端口，所述三端NMOS-2开关管的栅极连接所述驱动电路，且所述驱动电路提供的驱动电压用于驱动所述三端NMOS-1开关管、所述三端NMOS-2开关管和所述第一四端NMOS开关管均导通。
在本实施例中，所述上拉电路既包括三端NMOS-1开关管，又包括三端NMOS-2开关管。这两个三端NMOS开关管相互备份，即使其中一个三端NMOS开关管(譬如是三端NMOS-1开关管)坏了，另一个三端NMOS开关管(三端NMOS-2开关管)也依然可以将所述Sub端口的电位上拉到所述第一四端NMOS开关管的所述第一漏极或所述第二漏极的电位(不考虑所述第一四端NMOS开关管的自身压降)。
结合第一方面的第七种可能的实现方式，在第八种可能的实现方式中，所述三端NMOS-1开关管的阈值电压、所述三端NMOS-2开关管的阈值电压以及所述第一四端NMOS开关管的阈值电压大小相等，所述驱动电路用于向所述第一四端NMOS开关管的栅极、所述三端NMOS-1开关管的栅极和所述三端NMOS-2开关管的栅极提供相同的驱动电压。
可知，所述第一四端NMOS开关管、所述三端NMOS-1开关管以及所述三端NMOS-2开关管同时导通且同时关断。这两个三端NMOS开关管相互备份，即使其中一个三端NMOS开关管(譬如是三端NMOS-1开关管)坏了，另一个三端NMOS开关管(三端NMOS-2开关管)也依然可以将所述Sub端口的电位上拉到所述第一四端NMOS开关管的所述第一漏极或所述第二漏极的电位(不考虑所述第一四端NMOS开关管的自身压降)，从而可以避免由于所述Sub端口与所述第一漏极之间存在电压，以及，所述Sub端口与所述第二漏极之间存在电压，而导致的衬底偏置效应，进而能够避免所述第一四端NMOS开关管的导通电阻过大而导致的内耗较大。
结合第一方面的第八种可能的实现方式，在第九种可能的实现方式中，所述驱动电路包括脉冲宽度调制PWM模块和电荷泵。所述电荷泵的第一输入端与所述PWM模块的输出端连接，用于接收所述PWM模块输出的控制逻辑电压Vpwm。所述电荷泵的第二输入端与所述第一供电接口连接，用于接收从所述第一供电接口输入的总线电压Vbus。所述电荷泵的输出端连接所述第一四端NMOS开关管的栅极、所述三端NMOS-1开关管的栅极和所述三端NMOS-2开关管的栅极。
所述电荷泵在所述Vpwm的控制下，对所述Vbus进行处理得到输出电压Vout，并将所述Vout施加到所述第一四端NMOS开关管的栅极、所述三端NMOS-1开关管的栅极和所述三端NMOS-2开关管的栅极。
结合第一方面，在第十种可能的实现方式中，所述Sub端口管理电路还包括下拉电路，所述下拉电路与所述Sub端口连接，用于在所述第一四端NMOS开关管关断时，将所述Sub端口的电位下拉至零电位。
结合第一方面的第一种、第二种、第四种、第五种以及第七种至第九种可能的实现方式中任意一种可能的实现方式，在第十一种可能的实现方式中，所述Sub端口管理电路还包括下拉电路，所述下拉电路与所述Sub端口连接，用于在所述第一四端NMOS开关管关断时，将所述Sub端口的电位下拉至零电位。
在所述第一四端NMOS开关管关断时，所述Sub端口的电位被下拉至地(GND)，从而避免了所述Sub端口悬空。在所述Sub端口的电位为零电位时，所述Sub端口与所述第二漏极之间的电压小于触发所述第一四端NMOS开关管内部寄生三极管导通的电压(请参见图7)，所以该第一四端NMOS开关管内部的寄生三极管不会被误触发，进而不会导致该第一四端NMOS开关管的耐压能力衰减。
通常，在所述三极管的基极电压大于0.7V时，所述三极管被开启。在本实施例中，所述三极管的基极电压是指所述Sub端口与所述第二漏极之间的电压。
换种说法，在本实施例中，由于所述Sub端口与GND直接连接，避免了从所述第一供电接口输入的总线电压Vbus对所述三端NMOS-2开关管的寄生电容C2充电(请参见图7)，则C2两端无电压，所以不会误触发该第一四端NMOS开关管内部寄生三极管导通，进而不会导致该第一四端NMOS开关管的耐压能力衰减。
结合第一方面的第三种、第六种或第九种可能的实现方式中任意一种可能的实现方式，在第十二种可能的实现方式中，所述Sub端口管理电路还包括下拉电路，所述下拉电路与所述Sub端口连接，用于在所述第一四端NMOS开关管关断时，将所述Sub端口的电位下拉至零电位。
结合第一方面的第十二种可能的实现方式，在第十三种可能的实施方式下，所述下拉电路包括三端NMOS-3开关管，所述三端NMOS-3开关管的源极接地，所述三端NMOS-3开关管的漏极连接所述Sub端口，所述三端NMOS-3开关管的栅极连接所述驱动电路，且所述驱动电路施加的驱动电压使所述三端NMOS-3开关管和所述第一四端NMOS开关管其中一个导通时另一个关断。
由于所述三端NMOS-3开关管与所述第一四端NMOS开关管两者中的其中一个导通时另一个关断，所以在所述第一四端NMOS开关管关断时，所述三端NMOS-3开关管导通。进一步地，在所述三端NMOS-3开关管导通时，所述Sub端口的电位被下拉至GND，所以不会触发该第一四端NMOS开关管内寄生三极管导通(具体参见前述解释)，进而不会导致该第一四端NMOS开关管的耐压能力衰减。
结合第一方面的第十三种可能的实现方式，在第十四种可能的实施方式下，所述驱动电路用于向所述三端NMOS-3开关管的栅极以及所述第一四端NMOS开关管的栅极提供相位相反的驱动电压。
需要关注的是，所述三端NMOS-3开关管的阈值电压与所述第一四端NMOS开关管的阈值电压的大小可以相等，也可以不相等。
在本实施例中，所述驱动电路用于向所述三端NMOS-3开关管和所述第一四端NMOS开关管提供相位相反的驱动电压，这样用于确保在它们中的其中一个导通时，另一个被关断。具体的，在所述第一四端NMOS开关管关断时，所述三端NMOS-3开关管导通。在所述三端NMOS-3开关管导通时，所述Sub端口的电位会被下拉至GND，从而不会触发该第一四端NMOS开关管内寄生三极管导通(具体参见前述解释)，进而不会导致该第一四端NMOS开关管的耐压能力衰减。
结合第一方面的第十四种可能的实现方式，在第十五种可能的实施方式下，所述Sub端口管理电路还包括反相器，所述反相器的一端连接所述PWM模块的输出端，另一端连接所述三端NMOS-3开关管的栅极，所述反相器用于对所述Vpwm进行反相处理得到电压Vpwm-，并将所述Vpwm-施加到所述三端NMOS-3开关管的栅极。
在本实施例中，所述三端NMOS-3开关管的阈值电压与所述第一四端NMOS开关管的阈值电压相位相同且大小不等，其中，所述第一四端NMOS开关管的阈值电压大于所述三端NMOS-3开关管的阈值电压。
结合第一方面的第十种或第十一种可能的实现方式，在第十六种可能的实施方式下，所述下拉电路包括下拉电阻，所述下拉电阻的第一端连接所述Sub端口，第二端接地。
在本实施例中，由于所述下拉电阻位于所述Sub端口与地(GND)之间，则在所述第一四端NMOS开关管关断时，所述下拉电阻上没有电流通过，因此所述下拉电阻本身没有压降，因此所述Sub端口的电压被所述下拉电阻拉至GND。由于所述Sub端口与所述第二漏极之间的电压小于触发该第一四端NMOS开关管内部寄生三极管导通的电压(通常，在所述三极管的基极电压，也即所述Sub端口与所述第二漏极之间的电压，大于0.7V时，所述三极管被开启)，所以该第一四端NMOS开关管内部的寄生三极管不会被误触发，进而不会导致该第一四端NMOS开关管的耐压能力衰减。
结合第一方面的第十种可能的实施方式，在第十七种可能的实施方式下，所述Sub端口管理电路包括补式金属氧化物半导体(CMOS)开关管，所述CMOS开关管包括共栅极的P型金属氧化物半导体(PMOS)开关管和第四三端NMOS开关管(简称为“三端NMOS-4开关管”)。
所述PMOS开关管的源极与所述第一供电接口连接，所述PMOS开关管的漏极与所述Sub端口连接，所述三端NMOS-4开关管的漏极与所述Sub端口连接，所述三端NMOS-4开关管的源极接地。
所述PMOS开关管的栅极和所述三端NMOS-4开关管的栅极被施加的驱动电压与所述第一四端NMOS开关管被施加的驱动电压是反相的。
其中，所述PMOS开关管的阈值电压和所述三端NMOS-4开关管的阈值电压大小相等且相位相反。这意味着所述PMOS开关管和所述三端NMOS-4开关管中的其中一个开关管导通时，另一个开关管关断。
可选的，所述第一四端NMOS开关管的阈值电压与所述PMOS开关管的阈值电压大小相等且相位相同。
在本实施例中，所述PMOS开关管用于在所述第一四端NMOS开关管导通时，将所述Sub端口的电位上拉至所述第一漏极或所述第二漏极的电压，因此，所述上拉电路包括所述PMOS开关管。所述三端NMOS-4开关管用于在所述第一四端NMOS开关管关断时，将所述Sub端口的电位下拉至地(GND)，因此，所述下拉电路包括所述三端NMOS-4开关管。
在所述第一四端NMOS开关管的栅极被施加高电压而导致该第一四端NMOS开关管导通时，所述CMOS开关管的栅极被施加的是低电压，则所述CMOS开关管内的PMOS开关管导通，且所述CMOS开关管内的三端NMOS-4开关管关断。这种情况下，由于所述Sub端口通过所述PMOS开关管与所述第一供电接口连接，所以所述Sub端口的对地电压Vsub等于所述第一供电接口的对地电压Vbus。结合附图11A应当知道，Vbus等于所述第一漏极的对地电压，因此可以说Vsub等于所述第一漏极的对地电压。在所述第一四端NMOS开关管导通时，在不考虑所述第一四端NMOS开关管的导通压降的情况下，所述第一漏极的对地电压等于所述第二漏极的对地电压，则Vsub也等于所述第二漏极的对地电压。因此，无论是所述第一漏极与所述sub端口之间，还是所述第二漏极与所述sub端口之间均没有电压(或均不承压)，所以避免了这两个漏极中任一漏极与衬底之间的衬底偏置效应，进而避免了由该衬底偏置效应导致的所述第一四端NMOS开关管的阈值电压以及导通电阻大幅增加，且所述第一四端NMOS开关管的损耗增大的问题。
在所述第一四端NMOS开关管的栅极接地而导致所述第一四端NMOS开关管关断时，相应的，所述CMOS开关管的栅极被施加的是高电压，且所述CMOS开光管内的PMOS开关管关断且三端NMOS-4开关管导通。这种情况下，所述Sub端口的电压被导通的所述三端NMOS-4开关管拉至地(GND)，因此避免了所述Sub端口悬空，且由于所述Sub端口与所述第二漏极之间的电压或所述Sub端口与所述第一漏极之间的电压小于触发该第一四端NMOS开关管内部寄生三极管导通的电压(通常，在所述三极管的基极电压，也即所述Sub端口与漏极2之间的电压，大于0.7V时，所述三极管导通)，所以该第一四端NMOS开关管内部的寄生三极管不会被误触发，进而不会导致该第一四端NMOS开关管的耐压能力衰减。
结合第一方面或第一方面的第一种至第十七种可能的实施方式中任意一种可能的实施方式，在第十八种可能的实施方式下，所述充电保护电路还包括第二供电接口和所述第二四端NMOS开关管，所述第二四端NMOS开关管的其中一个漏极连接所述第二供电接口，另一个漏极连接在所述第二漏极与所述负载之间。结合本实施例可知，可以通过多个供电接口向所述负载供电。
值得关注的是，所述第二四端NMOS开关管还具有一个栅极和一个Sub端口，并且所述第二四端NMOS开关管的Sub端口也可以连接有Sub端口管理电路，且该Sub端口管理电路的设置可以参见前述用于管理所述第一四端NMOS开关管的Sub端口的Sub端口管理电路，本申请对于用于管理所述第二四端NMOS开关管的Sub端口的Sub端口管理电路不再展开描述。
结合第一方面的第十八种可能的实施方式，在第十九种可能的实施方式下，所述第二供电接口包括充电线圈和无线接口芯片，所述充电线圈与所述无线接收芯片的一端连接，所述无线接口芯片的另一端连接所述第二四端NMOS开关管的一个漏极。可知，对应于所述第二供电接口的供电方式为无线的。
第二方面，本申请提供了一种充电电路。该充电电路包括第一供电接口、负载和充电保护电路。所述充电保护电路的一端连接所述第一供电接口，另一端连接所述负载。
在所述充电保护电路如第一方面或第一方面的第一种至第三种可能的实施方式中任一种可能的实施方式，则所述充电保护电路用于将从所述第一供电接口接收到的电量提供给所述负载。
在所述充电保护电路如第一方面的第四种至第六种可能的实施方式中任一种可能的实施方式，则所述充电保护电路用于将来自所述负载的电量通过所述第一供电接口发送出去。
在所述充电保护电路如第一方面的第十七种可能的实施方式或第一方面的第七种至第九种可能的实施方式中任一种可能的实施方式，则所述充电保护电路用于将从所述第一供电接口接收到的电量提供给所述负载，或者，用于将来自所述负载的电量通过所述第一供电接口发送出去。
该充电电路的效果(或进步性)可以参见前述充电保护电路的效果(或进步性)，此处不再赘述。
第三方面，本申请还提供一种电子设备。该电子设备包括如第二方面所述的充电电路和处理器，该处理器用于获取该充电电路内的负载的剩余电量信息。由于该电子设备包括前述的充电电路，而前述充电电路包括前述充电保护电路，因此该电子设备的效果可以参见前述充电保护电路的效果。
附图说明
图1为位于电子设备内的一种充电保护电路的电路结构图。
图2为位于电子设备内的另一种充电保护电路的电路结构图。
图3为图2所示的四端NMOS开关管的实物剖面图。
图4是图2所示的四端NMOS开关管在Sub端口接地时的参数传输特性曲线的仿真结果。
图5是一种MOS开关管的示意图。
图6是本申请提供的一种充电保护电路的电路结构图。
图7是图6所示充电保护电路中的四端NMOS开关管在关断时存在寄生三极管的实物剖面示意图。
图8是图6所示充电保护电路中的四端NMOS开关管在关断时存在寄生三极管的电路结构图。
图9A是在Sub端口接地时，一种四端NMOS开关管的两个漏极的耐压特性曲线图。
图9B是在Sub端口浮空时，一种四端NMOS开关管的两个漏极的耐压特性曲线图。
图10A是本申请提供的一种电子设备的示意图。
图10B是图10A所示电子设备中充电电路的电路结构图。
图11A是本申请提供的一种充电保护电路的结构图。
图11B是本申请提供的另一种充电保护电路的结构图。
图11C是本申请提供的又一种充电保护电路的结构图。
图11D是本申请提供的又一种充电保护电路的结构图。
图12是本申请提供的又一种充电保护电路的结构图。
图13是本申请提供的又一种充电保护电路的结构图。
图14是本申请提供的充电保护电路中各个电压的工作时序图。
具体实施方式
在对本申请涉及的实施例进行介绍之前，首先对接下来会出现的名词进行定义.
衬底偏置效应：当四端NMOS开关管的衬底和它的任一漏极之间的电势差不为零时，该四端NMOS开关管内部承压的反偏PN结的耗尽区将展宽，导致该四端NMOS开关管的沟道中可移动电荷减少，导电水平下降。
耗尽层：又称为耗尽区、阻挡层、势垒区或空间电荷区，是指PN结中在漂移运动和扩散作用的双重影响下载流子数量非常少的一个高电阻区域。
漂移区：是指半导体PN结中杂质掺杂浓度较低的区域。
外延层：是指生长沉积在衬底上，且位于N型漂移区与衬底之间以及P型主体部与衬底之间的半导体层。
沟道：如图5所示，它示出了一种MOS开关管的示意图，其中，沟道是指在该MOS开关管中，位于源极和漏极之间的一薄半导体层。
如图2所示，它为一种位于电子设备内部的充电保护电路的结构图。该充电保护电路中使用了能够实现双向阻断(或双向耐压)的无源极的四端NMOS开关管。该四端NMOS开关管包括第一漏极(Drain 1)、第二漏极(Drain 2)、栅极(Gate)和衬底Sub端口。在该充电保护电路中，该四端NMOS开关管的栅极(Gate)通过驱动电路(或称为“驱动芯片”)进行控制。具体的，是通过该驱动电路内部的电荷泵(Charge Pump)输出的驱动电压控制该四端NMOS开关管的开启或者关断的。结合图2容易看出，该四端NMOS开关管的Sub端口是接地的，因此，该Sub端口的电位常为低电平。
在该四端NMOS开关管导通，且该第一漏极(第一漏极是指靠近通用串行总线USB接口的漏极，或者是指靠近总线电压Vbus输入端的漏极)连接总线电压Vbus时，由于该Sub端口接地，因此该第一漏极与该Sub端口之间的寄生二极管D1的PN结，以及，该第二漏极与该Sub端口之间的寄生二极管D2的PN结，均会承受较高的反向电压Vbus(请参见附图3所示的该四端NMOS开关管的结构图)，从而导致该第一漏极与该Sub端口之间以及该第二漏极与该Sub端口之间的衬底偏置效应严重，耗尽区(或空间电荷区)大幅拓展，进而使得N型漂移区和P型外延层之间的部分载流子耗尽，导致位于P型主体部(P_body)内的N型沟道中的自由电子数量减少，甚至完全耗尽无法形成沟道。
值得注意的是，在该四端NMOS开关管导通，且不考虑该四端NMOS开关管自身压降的情况下，该第一漏极的对地电压等于该第二漏极的对地电压，或者说，该第一漏极的电位等于该第二漏极的电位。因此，在该Sub端口接地，且该第一漏极连接该总线电压Vbus时，该第一漏极与该Sub端口之间的电压Vd1s以及该第二漏极与该Sub端口之间的电压Vd2s均等于该总线电压Vbus，进而该第一漏极与该Sub端口之间的寄生二极管D1，以及，该第二漏极与该Sub端口之间的寄生二极管D2，均会承受较高的反向电压Vbus。
请参见图4，它示出了该Sub接地时，该四端NMOS开关管的参数传输特性曲线的仿真结果。如图4所示，它包括三根曲线，这三根曲线对应的电压Vd1s分别为0V，2V和5V。如前文解释的，电压Vd1s是指该第一漏极与该Sub端口之间的电压。在Vd1s等于0V时，该四端NMOS开关管的阈值电压Vgd1大概为2V。在Vd1s等于2V时，该四端NMOS开关管的阈值电压Vgd1大概为5.5V。在Vd1s等于5V时，该四端NMOS开关管的阈值电压Vgd1大概为10V。因此，随着Vd1s的增大，该四端NMOS开关管的阈值电压Vgd1也越来越大。在该四端NMOS开关管的导通电流为0.002A，且Vd1s＝0V时，该四端NMOS开关管的栅极与第一漏极之间的电压大概为3V，相应的，该四端NMOS开关管的内阻大概为1.5KΩ，且该四端NMOS开关管的损耗大概为0.006W。在该四端NMOS开关管的导通电流为0.002A，且Vd1s＝2V时，该四端NMOS开关管的栅极与第一漏极之间的电压大概为6.5V，相应的，该四端NMOS开关管的内阻大概为3.25KΩ，且该四端NMOS开关管的损耗大概为0.013W。在该四端NMOS开关管的导通电流为0.002A，且Vd1s＝5V时，该四端NMOS开关管的栅极与第一漏极之间的电压大概为12V，相应的，该四端NMOS开关管的内阻大概为6KΩ，且该四端NMOS开关管的损耗大概为0.024W。所以说，随着Vd1s的增大，该四端NMOS开关管的内阻以及内耗也越来越大。因此，降低第一漏极和Sub端口之间电压Vd1s成为需要解决的问题。
值得注意的是，在该四端NMOS开关管导通时，该四端NMOS开关管的第一漏极和第二漏极之间的电压(或该四端NMOS开关管自身的压降)大于0V(例如可以为0.1V)。在本申请中，如果没有特别说明，则忽略该四端NMOS开关管自身的压降，也即认为该四端NMOS开关管是没有压降的。
进一步地，请参见附图6，它示出了另一种充电保护电路的结构图。值得关注的是，位于该充电保护电路中的四端NMOS开关管也包括第一漏极(Drain 1)、第二漏极(Drain2)、栅极和衬底Sub端口。图6所示充电保护电路与图2所示充电保护电路的不同之处在于：在图6所示的四端NMOS开关管中，所述Sub端口一直处于悬空状态。在该四端NMOS开关管的栅极接低电位时，该四端NMOS开关管应当关断。但与此同时，如果所述第一漏极还被施加总线电压Vbus，则所述第一漏极与所述第二漏极之间的两个共阳极且背靠背的二极管(D1和D2)会承压。如图7所示，由于D1和D2均存在结电容(其中，D1的结电容为C1，D2的结电容为C2)，则该总线电压Vbus会对这两个结电容C1和C2充电，相应的，结电容C1和C2两端的电压会增加。
参见图7和图8，所述共阳极且背靠背的二极管D1和D2等效于一个NPN三极管。随着总线电压Vbus的增大，如果C2的分压超过0.7V，则触发寄生NPN三极管开启(通常，在所述三极管的基极电压，也即所述Sub端口与第二漏极之间的电压，大于0.7V时，所述三极管被开启)，对应的，该四端NMOS开关管的耐压能力会下降。请参见图9A和图9B，它们分别示出了在该四端NMOS开关管的Sub端口接地时(如图9A所示)以及悬空时(如图9B所示)，该四端NMOS开关管的第一漏极和第二漏极之间的耐压特性曲线图。
如图9A所示，在所述Sub端口接地时，该四端NMOS开关管的第一漏极和第二漏极之间可以承受的最大电压大概为32V。如图9B所示，在所述Sub端口悬空时，该四端NMOS开关管的第一漏极和第二漏极之间可以承受的最大电压大概为15V。简而言之，该四端NMOS开关管的第一漏极和第二漏极之间的耐压能力从大于30V降低小于20V。在实际使用的时候，由于该四端NMOS开关管的耐压能力下降，该四端NMOS开关管可能会被击穿，从而导致应用该四端NMOS开关管的充电保护电路发生灾难性的后果。因此，维持(或不降低)该四端NMOS开关管的耐压能力也是需要解决的问题。
结合前述描述可知，在本申请涉及的四端NMOS开关管中，如果该四端NMOS开关管的Sub端口接地，则会导致第一漏极与该Sub端口之间的电压Vd1s较大，进而导致衬底偏置效应严重，以及该四端NMOS开关管的损耗增大；如果该四端NMOS开关管的Sub端口悬空，则会影响该四端NMOS开关管的耐压能力。
为了解决前述所有的问题，本申请首先提供一种电子设备，该电子设备具体可以为智能手机、电动汽车、平板电脑、智能手表或智能手环等。具体的，该电子设备可以被充电，还可以对外部设备充电。至于充电的方式，可以为有线，也可以为无线。例如，智能手机，可以通过有线的方式被充电，还可以通过无线的方式对外部设备(例如智能手表或智能手环)充电。或者，例如，电动汽车，既可以通过有线的方式被充电，还可以通过有线的方式对智能手机等外部设备充电。
值得注意的是，如图10A所示，电子设备1包括至少一个充电电路10和处理器20。具体的，处理器20用于获取充电电路10内的负载15的剩余电量信息。自然，电子设备1还可以包括其他组件，例如存储器和驱动电路等(图中均未示出)。
如图10B所示，充电电路10包括第一供电接口11、负载15和充电保护电路13。负载15通常为电池。在电子设备1为智能手机时，第一供电接口11可以为USB接口。至于充电保护电路13，下面将进行详细的解释。
在本申请提供的充电保护电路13中，不仅采用第一四端NMOS开关管131代替两个共源级且串联的NMOS开关管实现双向阻断，而且还提供了衬底(Substrate，Sub)端口管理电路(简称为“Sub端口管理电路”)133，用于对第一四端NMOS开关管131的Sub端口的电位进行浮动管理。
为了便于说明，在图10B中，第一供电接口11为一USB接口。在图11A所示的充电保护电路13中，第一四端NMOS开关管131包括第一漏极(Drain 1)、第二漏极(Drain 2)、栅极(Gate 1)和Sub端口。其中，所述第一漏极连接USB接口11，所述第二漏极连接负载15，所述栅极连接驱动电路140。进一步地，Sub端口管理电路133包括上拉电路1331，且上拉电路1331连接所述Sub端口，上拉电路1331用于在第一四端NMOS开关管131导通时，将Sub端口上拉至所述第一漏极或所述第二漏极的电位。
如图11A所示，上拉电路1331可以为第一三端NMOS开关管121(简称为三端NMOS-1开关管)。结合图11A可知，三端NMOS-1开关管121的漏极连接所述第一漏极，三端NMOS-1开关管121的源极连接所述Sub端口，三端NMOS-1开关管121的栅极(Gate 2)连接驱动电路140，且驱动电路140提供的驱动电压用于驱动三端NMOS-1开关管121与第一四端NMOS开关管131均导通。
在具体实现时，三端NMOS-1开关管121的阈值电压与第一四端NMOS开关管131的阈值电压不仅相位相同(参见前述的有关解释)而且大小相等，且驱动电路140用于向三端NMOS-1开关管121和第一四端NMOS开关管131提供相同的栅极驱动电压。
需要解释的是，栅极驱动电压用于驱动MOS开关管的导通或关断。通常认为，在栅极驱动电压高于MOS开关管的阈值电压时，MOS开关管导通；在栅极驱动电压低于MOS开关管的阈值电压时，MOS开关管不导通(或关断)。在本实施例中，三端NMOS-1开关管121的阈值电压和第一四端NMOS开关管131的阈值电压是相等的，那么在它们的栅极被输入相同的驱动电压时，它们将均被导通或均被关断。
需要说明的是，本申请所述的三端NMOS开关管就是常规的NMOS开关管，包括源极、漏极和栅极三个端。对应的，本申请所述的四端NMOS开关管包括四个端，分别是两个漏极、一个栅极和一个Sub端口。
值得注意的是，本申请中出现的“第一”和“第二”仅用于表示是不同的同类器件，譬如，“第一四端NMOS开关管”和“第二四端NMOS开关管”，仅用来说明它们是两个不同的四端NMOS开关管，除此之外，没有其他含义。
还需要关注的是，在本申请中，如果没有特别特别说明，则也不考虑三端MOS开关管的压降，也即认为三端MOS开关管自身没有压降。
结合前述实施例，在第一四端NMOS开关管131导通时，三端NMOS-1开关管1331也会导通，则所述Sub端口的电位(或“对地电压”)会与所述第一漏极的电位(或“对地电压”)相等。又因为在第一四端NMOS开关管131导通时，所述第一漏极的电位(或“对地电压”)与所述第二漏极的电位(或“对地电压”)相等，因此所述Sub端口的电位也等于所述第二漏极的电位。因此，无论是所述第一漏极与所述Sub端口之间的电压Vd1s，还是所述第二漏极与所述Sub端口之间的电压Vd2s，均为零。
结合前述描述可以得知，采用本实施例提供的技术方案能够降低或者消除所述第一漏极与所述Sub端口之间以及所述第二漏极与所述Sub端口之间的衬底偏置效应，避免或至少在一定程度上阻止第一四端NMOS开关管131内的N型沟道中的自由电子减少，进而避免或至少在一定程度上阻止第一四端NMOS开关管131的导通电阻增大以及内耗增大。
作为本申请的另一个实施例，如图11B所示，上拉电路1331可以为第二三端NMOS开关管(简称为三端NMOS-2开关管)122。结合图11B可知，三端NMOS-2开关管122的漏极连接所述第二漏极，三端NMOS-2开关管122的源极连接所述Sub端口，三端NMOS-2开关管122的栅极(Gate 3)连接驱动电路140，且驱动电路140提供的驱动电压用于驱动三端NMOS-2开关管122与第一四端NMOS开关管131均导通。
在具体实现时，三端NMOS-2开关管122的阈值电压与第一四端NMOS开关管131的阈值电压不仅相位相同而且大小相等，因此驱动电路140用于向三端NMOS-2开关管122和第一四端NMOS开关管131提供相同的栅极驱动电压，则相应的，三端NMOS-2开关管122与第一四端NMOS开关管131均被导通以及均被关断。
由于在第一四端NMOS开关管131导通时，三端NMOS-2开关管122也会导通，则所述Sub端口的电位(或“对地电压”)会与所述第二漏极的电位相等。又因为在第一四端NMOS开关管131导通时，所述第二漏极的电位与所述第一漏极的电位相等，因此所述Sub端口的电位也等于所述第一漏极的电位。因此，无论是所述第一漏极与所述Sub端口之间的电压Vd1s，还是所述第二漏极与所述Sub端口之间的电压Vd2s，均为零。因此，采用本实施例提供的技术方案能够降低或者消除所述第一漏极与所述Sub端口之间以及所述第二漏极与所述Sub端口之间的衬底偏置效应，避免或至少在一定程度上阻止第一四端NMOS开关管131内的N型沟道中的自由电子减少，进而避免或至少在一定程度上阻止第一四端NMOS开关管131的导通电阻增大以及内耗增大。
作为本申请的再一个实施例，如图11C所示，上拉电路1331可以既包括三端NMOS-1开关管121，又包括三端NMOS-2开关管122。结合图11C可知，三端NMOS-1开关管121的漏极连接所述第一漏极，三端NMOS-2开关管122的漏极连接所述第二漏极。三端NMOS-1开关管121的源极以及三端NMOS-2开关管122的源极均连接所述Sub端口。三端NMOS-1开关管121的栅极以及三端NMOS-2开关管122的栅极均连接驱动电路140，驱动电路140施加的驱动电压用于驱动三端NMOS-1开关管121、三端NMOS-2开关管122以及第一四端NMOS开关管131均被导通。
具体实现时，三端NMOS-1开关管121的阈值电压以及三端NMOS-2开关管122的阈值电压均与第一四端NMOS开关管131的阈值电压不仅大小相等而且相位相同，相应的，驱动电路140用于向它们三个(三端NMOS-1开关管121、三端NMOS-2开关管122以及第一四端NMOS开关管131)提供相同的栅极驱动电压，用以驱动它们三个开关管均被导通或者均被关断。
在本实施例中，三端NMOS-1开关管121和三端NMOS-2开关管122起到相互备份的作用，也即，即使它们两个中的其中一个坏了，也不影响将所述Sub端口的电位上拉到所述第一漏极以及所述第二漏极的电位。
如图11A、图11B以及图11C所示，驱动电路140包括脉冲宽度调制PWM模块141和电荷泵(Charge Pump)142。其中，电荷泵142包括两个输入端和一个输出端，且这两个输入端分别被命名为第一输入端和第二输入端。具体的，电荷泵142的第一输入端连接PWM模块141的输出端，用于接收PWM模块141输出的控制逻辑电压Vpwm。电荷泵142的第二输入端连接第一供电接口11，用于接收从第一供电接口11输入的总线电压Vbus。电荷泵142用于在所述控制逻辑电压Vpwm的控制下，对接收到的所述总线电压Vbus进行处理得到输出电压Vout，并从电荷泵142的输出端输出所述输出电压Vout。
可选的，在所述Vpwm为高电位时，所述Vout为高电压；在所述Vpwm为低电位时，所述Vout为低电压。可选的，在所述Vpwm为高电位时，将从所述电荷泵的第二输入端输入的总线电压Vbus加上5V得到所述Vout。在所述Vpwm为低电位时，所述Vout的值为零。
如图11A所示，电荷泵142的输出端连接三端NMOS-1开关管121的栅极与第一四端NMOS开关管131的栅极。电荷泵142用于将所述输出电压Vout输出给三端NMOS-1开关管121的栅极与第一四端NMOS开关管131的栅极。所述输出电压Vout用作三端NMOS-1开关管121的栅极驱动电压和第一四端NMOS开关管131的栅极驱动电压，用于驱动三端NMOS-1开关管121和第一四端NMOS开关管131导通或关断。
如图11B所示，电荷泵142的输出端连接三端NMOS-2开关管122的栅极与第一四端NMOS开关管131的栅极。电荷泵142用于将所述输出电压Vout输出给三端NMOS-2开关管122的栅极与第一四端NMOS开关管131的栅极。所述输出电压Vout用作三端NMOS-2开关管122的栅极驱动电压和第一四端NMOS开关管131的栅极驱动电压，用于驱动三端NMOS-2开关管122和第一四端NMOS开关管131导通或关断。
如图11C所示，电荷泵142的输出端连接三端NMOS-1开关管121的栅极、三端NMOS-2开关管122的栅极以及第一四端NMOS开关管131的栅极。电荷泵142用于将所述输出电压Vout输出给三端NMOS-1开关管121的栅极、三端NMOS-2开关管122的栅极以及第一四端NMOS开关管131的栅极。所述输出电压Vout用作三端NMOS-1开关管121的栅极驱动电压、三端NMOS-2开关管122的栅极驱动电压和第一四端NMOS开关管131的栅极驱动电压，用于驱动三端NMOS-1开关管121、三端NMOS-2开关管122以及第一四端NMOS开关管131导通或关断。
进一步地，如图10B所示，该充电保护电路13还具有下拉电路1332，下拉电路1332连接所述Sub端口，且下拉电路1332用于在第一四端NMOS开关管131关断时，将所述Sub端口的电位下拉至零电位(或下拉至零)。在第一四端NMOS开关管131关断时，由于所述Sub端口的电位被下拉至零，所以所述Sub端口与所述第一漏极之间，或者，所述Sub端口与所述第二漏极之间的电压小于触发第一四端NMOS开关管131内部寄生三极管导通的电压(请参见附图8)，第一四端NMOS开关管131不会被误触发，进而第一四端NMOS开关管131的耐压能力不会被衰减，或者，至少在一定程度上阻止了第一四端NMOS开关管131耐压能力的衰减。
通常，三极管的基极电压大于0.7V时，该三极管被开启。在本申请中，如果电流是从第一供电接口11流向负载15，则第一四端NMOS开关管131内部寄生三极管的基极-发射极的电压(或者是基极与发射极之间的电压)是指所述Sub端口与所述第二漏极之间的电压；相应地，如果电流是从负载15流向第一供电接口11，则第一四端NMOS开关管131内部寄生三极管的基极-发射极的电压(或者是基极与发射极之间的电压)是指所述Sub端口与所述第一漏极之间的电压。为了便于描述，下文均以电流从第一供电接口11流向负载15，也即第一四端NMOS开关管131内部寄生三极管的基极-发射极的电压是指所述Sub端口与所述第二漏极之间的电压为例进行说明。值得注意的是，在图8中，电流也是从第一供电接口11流向负载15的。
更具体的，如图8所示，第一四端NMOS开关管的内部具有寄生电容C1、寄生电容C2以及寄生三极管。在第一四端NMOS开关管131关断时，由于所述Sub端口的电位被下拉至零，所以避免了从第一供电接口11输入的总线电压Vbus对三端NMOS-2开关管的寄生电容C2充电，是故所述寄生电容C2的两端无电压。进一步地，由于所述寄生电容C2的两端无电压，所以不会误触发所述寄生三极管导通，进而不会导致第一四端NMOS开关管131的耐压能力衰减。
作为一个实施例，如图11A至图11C所示，下拉电路1332具体为第二三端NMOS开关管(简称为三端NMOS-3开关管)161。其中，三端NMOS-3开关管161的源极接地，三端NMOS-3开关管161的漏极连接所述Sub端口，三端NMOS-3开关管161的栅极连接驱动电路140，其中，驱动电路140提供的驱动电压使三端NMOS-3开关管161和第一四端NMOS开关管131二者中的其中一个导通时另一个关断。
在具体应用中，驱动电路140施加给三端NMOS-3开关管161与第一四端NMOS开关管131的栅极驱动电压相位相反。
至于三端NMOS-3开关管161的阈值电压的大小与第一四端NMOS开关管131的阈值电压的大小，它们可以相同也可以不同。
可选的，如图11A至图11C所示，Sub端口管理电路133还包括反相器1333，反相器1333的输入端连接PWM模块141，输出端连接三端NMOS-3开关管161的栅极。反相器1333用于对所述Vpwm进行反相处理得到电压Vpwm-，并将所述Vpwm-施加到三端NMOS-3开关管161的栅极。可知，所述Vpwm-用作三端NMOS-3开关管161的栅极驱动电压，用于驱动三端NMOS-3开关管161的导通或关断。
由于三端NMOS-3开关管161的栅极被施加的驱动电压与第一四端NMOS开关管131的栅极被施加的驱动电压是反相的，所以在本实施例中，在第一四端NMOS开关管131关断时，三端NMOS-3开关管161导通。在三端NMOS-3开关管161导通时，由于所述Sub端口的电位被下拉至GND，从而不会触发第一四端NMOS开关管131内的寄生三极管导通，进而不会导致第一四端NMOS开关管131的耐压能力衰减。作为另一个实施例，如图11D所示，下拉电路1332具体为一个下拉电阻162。其中，下拉电阻162一端连接所述Sub端口，另一端接地。在第一四端NMOS开关管131关断时，下拉电阻162上没有电流通过，所以下拉电阻162自身没有压降，因此所述Sub端口的电压被下拉电阻162下拉至GND。由于所述Sub端口与所述第二漏极之间的电压小于触发第一四端NMOS开关管131内部寄生三极管导通的电压，所以第一四端NMOS开关管131内部的寄生三极管不会被误触发，进而第一四端NMOS开关管131的耐压能力不会被衰减，或者，该衰减至少在一定程度上被阻挡了。
如图12所示，为本申请提供的另一个充电保护电路13的示意图。充电保护电路13包括CMOS开关管17。CMOS开关管17包括共栅极的PMOS开关管171和三端NMOS-4开关管172。PMOS开关管171的源极连接第一供电接口11，漏极连接所述Sub端口。三端NMOS-4开关管172的漏极连接所述Sub端口，源极接地。值得注意的是，PMOS开关管171的阈值电压与三端NMOS-4开关管172的阈值电压大小相等且相位相反(一个P型MOS开关管，一个N型MOS开关管，它们的阈值电压的相位是相反的)，并且PMOS开关管171以及三端NMOS-4开关管172的栅极(Gate 5)被施加的电压与第一四端NMOS开关管131的栅极(Gate 1)被施加的驱动电压是反相的。
如图12所示，充电保护电路13还包括驱动电路18。其中，驱动电路18的输出端连接第一四端NMOS开关管131的栅极。驱动电路18用于向第一四端NMOS开关管131的栅极输出驱动电压，进而用于控制第一四端NMOS开关管131的导通或关断。
可选的，如图12所示，驱动电路18包括PWM模块181和电荷泵182。其中，电荷泵182包括第一输入端、第二输入端和输出端。具体的，电荷泵182的第一输入端连接PWM模块181的输出端，用于接收PWM模块181输出的控制逻辑电压Vpwm。电荷泵182的第二输入端连接第一供电接口11，用于接收从第一供电接口11输入的总线电压Vbus。电荷泵182用于在所述控制逻辑电压Vpwm的控制下，对接收到的所述总线电压Vbus进行处理得到输出电压，并从电荷泵182的输出端将所述输出电压Vout输出给第一四端NMOS开关管131的栅极。
如图12所示，充电保护电路13还包括反相器19，反相器19的一端连接PWM模块181的输出端，另一端连接CMOS开关管17(也即PMOS开关管171和三端NMOS-4开关管172)的栅极(Gate 5)，则PWM模块181将所述控制逻辑电压Vpwm输出给反相器19，反相器19对所述控制逻辑电压Vpwm进行反相处理得到电压Vpwm-，并将所述电压Vpwm-输出给CMOS开关管17(也即PMOS开关管171和三端NMOS-4开关管172)的栅极。所述电压Vpwm-用于控制PMOS开关管171的导通和关断，以及用于控制三端NMOS-4开关管172的导通和关断。
在本实施例中，在第一四端NMOS开关管131的栅极被施加高电压而导通时，CMOS开关管17的栅极被施加的是低电压，则CMOS开关管17中的PMOS开关管171导通且三端NMOS-4开关管172关断。这种情况下，所述Sub端口通过PMOS开关管171连接所述第一供电接口11，因此所述Sub端口的对地电压Vsub等于第一供电接口11的对地电压Vbus。又因为第一供电接口11与所述第一漏极相连接，所以所述第一漏极的对地电压等于第一供电接口11的对地电压Vbus。结合前述描述，能够得知，所述Sub端口的对地电压Vsub等于所述第一漏极的对地电压。在第一四端NMOS开关管131导通时，由于所述第一漏极的对地电压等于所述第二漏极的对地电压，所以所述Sub端口的对地电压Vsub还等于所述第二漏极的对地电压。因此，无论是所述第一漏极与所述Sub端口之间，还是所述第二漏极与所述Sub端口之间，均没有电压，所以避免了这两个漏极与所述Sub端口(衬底)之间的衬底偏置效应。相应的，也避免或至少在一定程度上阻止了由于衬底偏置效应导致的第一四端NMOS开关管131的阈值电压以及导通电阻增大，进而导致第一四端NMOS开关管131的损耗增大的问题。
在第一四端NMOS开关管131的栅极接地而导致第一四端NMOS开关管131关断时，CMOS开关管17的栅极被施加的是高电压，则CMOS开关管17内的三端NMOS-4开关管172导通且PMOS开关管171关断。这种情况下，所述Sub端口的电位被导通的三端NMOS-4开关管172下拉至地，所以所述Sub端口与所述第一漏极之间的电压或所述Sub端口与所述第一漏极之间的电压小于触发第一四端NMOS开关管131内部寄生三极管导通的电压。因此第一四端NMOS开关管131内部的寄生三极管不会被误触发，第一四端NMOS开关管131的耐压能力也不会被衰减，或者至少在一定程度上不会被衰减。
在前述任一实施例的基础上，如图13所示，本申请提供的充电保护电路13还包括第二供电接口21和第二四端NMOS开关管22，第二四端NMOS开关管22的一个漏极连接第二供电接口21，第二四端NMOS开关管22的另一个漏极连接在第一四端NMOS开关管131的所述第二漏极与负载15之间。需要说明的是，关于第二四端NMOS开关管22，可以参见前述关于第一四端NMOS开关管131的限定，也即可以参考本申请中对第一四端NMOS开关管131的所述Sub端口进行电位浮动管理的方法，对第二四端NMOS开关管22的Sub端口进行电位浮动管理。可知，本申请提供的充电保护电路13可以具有多个供电接口。以智能手机为例，因为智能手机既可以通过有线的方式进行充电，又可以通过无线的方式进行充电，因此智能手机至少具有两个供电接口。
值得注意的是，第二供电接口21可以包括充电线圈211和无线接收芯片212，无线接收芯片212的一端与充电线圈211连接，另一端连接第二四端NMOS开关管22的一个漏极。由于第二供电接口21包括充电线圈211，所以第二供电接口21对应的供电方式为无线方式。
如图14所示，它还示出了在本申请所述的充电保护电路的工作时序图。建议结合图11A理解图14所述的工作时序。如图14所示，第一漏极的电压Vdrain1等于总线电压Vbus，Sub端口的电压Vsub与PWM模块的输出电压Vpwm相关，其中，在Vpwm是高电压时，Vsub也是高电压；在Vpwm是低电压(或接地)时，Vsub也是低电压(或接地)。继续参见图14，第一四端NMOS开关管131的栅极驱动电压Vgate1与三端NMOS-1开关管121的栅极驱动电压Vgate2大小相等且相位相同，并且三端NMOS-3开关管161的栅极驱动电压Vgate4与Vpwm大小相等且相位相反。图11B和图11C对应的实施例也可以参见与图14类似的工作时序图，此处不再展开描述。
需要说明的是，本申请中，除了对充电保护电路的实施例的较为详细之外，对于充电电路以及电子设备的实施例描述的均比较简单。但是由于该充电电路是包括该充电保护电路且该电子设备是包括该充电电路的，因此，该充电电路以及该电子设备均可以参见本申请中描述的关于该充电保护电路的实施例。也即，其他所有实施例均可以参见本申请中任一相关部分的内容进行理解，在本申请中，各个实施例之间可以相互参见。

Claims (18)

1.一种充电保护电路，其特征在于，包括：
第一四端N型金属氧化物半导体NMOS开关管，包括第一漏极、第二漏极、栅极和衬底Sub端口，所述第一漏极连接第一供电接口，所述第二漏极连接负载，所述栅极连接驱动电路；
Sub端口管理电路，包括与所述Sub端口连接的上拉电路，所述上拉电路用于在所述第一四端NMOS开关管导通时，将所述Sub端口的电位上拉到所述第一漏极或所述第二漏极的电位。
2.根据权利要求1所述的充电保护电路，其特征在于，所述上拉电路包括第一三端NMOS开关管，
所述第一三端NMOS开关管的漏极连接所述第一四端NMOS开关管的第一漏极，所述第一三端NMOS开关管的源极连接所述Sub端口，所述第一三端NMOS开关管的栅极连接所述驱动电路，且所述驱动电路提供的驱动电压使所述第一三端NMOS开关管和所述第一四端NMOS开关管导通。
3.根据权利要求2所述的充电保护电路，其特征在于，所述第一三端NMOS开关管的阈值电压与所述第一四端NMOS开关管的阈值电压大小相等，所述驱动电路用于向所述第一四端NMOS开关管的栅极以及所述第一三端NMOS开关管的栅极提供相同的驱动电压。
4.根据权利要求1至3任一项所述的充电保护电路，其特征在于，所述上拉电路还包括第二三端NMOS开关管，
所述第二三端NMOS开关管的漏极连接所述第一四端NMOS开关管的第二漏极，所述第二三端NMOS开关管的源极连接所述Sub端口，所述第二三端NMOS开关管的栅极连接所述驱动电路，且所述驱动电路提供的驱动电压使所述第二三端NMOS开关管和所述第一四端NMOS开关管导通。
5.根据权利要求4所述的充电保护电路，其特征在于，所述第二三端NMOS开关管的阈值电压与所述第一四端NMOS开关管的阈值电压大小相等，所述驱动电路用于向所述第一四端NMOS开关管的栅极以及所述第二三端NMOS开关管的栅极提供相位相同的驱动电压。
6.根据权利要求1所述的充电保护电路，其特征在于，所述Sub端口管理电路还包括下拉电路，所述下拉电路与所述Sub端口连接，用于在所述第一四端NMOS开关管关断时，将所述Sub端口的电位下拉至零电位。
7.根据权利要求6所述的充电保护电路，其特征在于，所述下拉电路包括第三三端NMOS开关管，
所述第三三端NMOS开关管的源极接地，所述第三三端NMOS开关管的漏极连接所述Sub端口，所述第三三端NMOS开关管的栅极连接所述驱动电路，且所述驱动电路提供的驱动电压使所述第三三端NMOS开关管和所述第一四端NMOS开关管其中一个导通时另一个关断。
8.根据权利要求7所述的充电保护电路，其特征在于，所述驱动电路用于向所述第三三端NMOS开关管的栅极以及所述第一四端NMOS开关管的栅极提供相位相反的驱动电压。
9.根据权利要求7或8所述的充电保护电路，其特征在于，所述驱动电路包括脉冲宽度调制PWM模块和电荷泵，
所述电荷泵的第一输入端与所述PWM模块的输出端连接，用于接收所述电荷泵输入的控制逻辑电压Vpwm，
所述电荷泵的第二输入端与所述第一供电接口连接，用于接收从所述第一供电接口输入的总线电压Vbus，输出端连接所述第一四端NMOS开关管的栅极；
所述电荷泵在所述Vpwm的控制下，对所述Vbus进行处理得到输出电压Vout，并将所述Vout施加到所述第一四端NMOS开关管的栅极。
10.根据权利要求9所述的充电保护电路，其特征在于，所述Sub端口管理电路还包括反相器，所述反相器的一端连接所述PWM模块的输出端，另一端连接所述第三三端NMOS开关管的栅极，所述反相器用于对所述Vpwm进行反相处理得到电压Vpwm-，并将所述Vpwm-施加到所述第三三端NMOS开关管的栅极。
11.根据权利要求6至8任一项所述的充电保护电路，其特征在于，所述下拉电路包括下拉电阻，所述下拉电阻的第一端连接所述Sub端口，第二端接地。
12.根据权利要求6所述的充电保护电路，其特征在于，所述Sub端口管理电路包括互补式金属氧化物半导体CMOS开关管，所述CMOS开关管包括共栅极的P型金属氧化物半导体PMOS开关管和第四三端NMOS开关管，所述上拉电路包括所述PMOS开关管，所述下拉电路包括所述第四三端NMOS开关管，其中，所述PMOS开关管和所述第四三端NMOS开关管的阈值电压大小相等；
所述PMOS开关管的源极与所述第一供电接口连接，所述PMOS开关管的漏极与所述Sub端口连接，所述第四三端NMOS开关管的漏极与所述Sub端口连接，所述第四三端NMOS开关管的源极接地；
所述PMOS开关管的栅极和所述第四三端NMOS的栅极被施加的驱动电压与所述第一四端NMOS开关管被施加的驱动电压是反相的。
13.根据权利要求1至3、6至8以及12中的任一项所述的充电保护电路，其特征在于，还包括第二供电接口和第二四端NMOS开关管，所述第二四端NMOS开关管的一个漏极连接所述第二供电接口，另一个漏极连接在所述第一四端NMOS开关管的第二漏极与所述负载之间。
14.根据权利要求13所述的充电保护电路，其特征在于，所述第二供电接口包括充电线圈和无线接收芯片，所述充电线圈与所述无线接收芯片的一端连接，所述无线接收芯片的另一端连接在所述第二四端NMOS开关管的任一漏极。
15.根据权利要求1至3、6至8以及12中的任一项所述的充电保护电路，其特征在于，所述第一供电接口为通用串行总线USB端口。
16.根据权利要求1至3、6至8以及12中的任一项所述的充电保护电路，其特征在于，所述负载为电池。
17.一种充电电路，其特征在于，包括第一供电接口、负载和如前述权利要求1至16任一项所述的充电保护电路，所述充电保护电路的一端连接所述第一供电接口，另一端连接所述负载，用于将从所述第一供电接口接收到的电量提供给所述负载。
18.一种电子设备，其特征在于，包括如权利要求17所述的充电电路和处理器，所述处理器用于获取所述充电电路内的负载的剩余电量信息。
CN202021249029.0U 2019-12-30 2020-06-30 一种充电保护电路、充电电路以及电子设备 Active CN213717633U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109146796A TWI792132B (zh) 2019-12-30 2020-12-30 充電保護電路、充電電路以及電子設備
TW109217328U TWM617154U (zh) 2019-12-30 2020-12-30 充電保護電路、充電電路以及電子設備

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911398178 2019-12-30
CN2019113981785 2019-12-30

Publications (1)

Publication Number Publication Date
CN213717633U true CN213717633U (zh) 2021-07-16

Family

ID=72570485

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202021249029.0U Active CN213717633U (zh) 2019-12-30 2020-06-30 一种充电保护电路、充电电路以及电子设备
CN202010616212.8A Active CN111725871B (zh) 2019-12-30 2020-06-30 一种充电保护电路、充电电路以及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010616212.8A Active CN111725871B (zh) 2019-12-30 2020-06-30 一种充电保护电路、充电电路以及电子设备

Country Status (7)

Country Link
US (1) US12002801B2 (zh)
EP (1) EP4075620A4 (zh)
JP (1) JP7489469B2 (zh)
KR (1) KR20220122710A (zh)
CN (2) CN213717633U (zh)
TW (2) TWI792132B (zh)
WO (1) WO2021136025A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN213717633U (zh) * 2019-12-30 2021-07-16 华为技术有限公司 一种充电保护电路、充电电路以及电子设备
CN115088081A (zh) * 2020-12-29 2022-09-20 伏达半导体(合肥)有限公司 感应超结晶体管
CN115693818A (zh) * 2021-07-29 2023-02-03 华为技术有限公司 充电保护电路及驱动方法、芯片、封装结构、电子设备
CN117309816B (zh) * 2023-10-24 2024-06-07 希立仪器设备(广东)有限公司 一种土壤非开挖式导航仪的快速识别系统

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510747A (en) 1993-11-30 1996-04-23 Siliconix Incorporated Gate drive technique for a bidirectional blocking lateral MOSFET
JP3537061B2 (ja) * 1995-04-18 2004-06-14 株式会社ルネサステクノロジ 半導体装置
JP3258930B2 (ja) * 1997-04-24 2002-02-18 東芝マイクロエレクトロニクス株式会社 トランスミッション・ゲート
JP3687451B2 (ja) * 1999-12-17 2005-08-24 日産自動車株式会社 負荷駆動装置
JP2002110258A (ja) * 2000-10-03 2002-04-12 Alps Electric Co Ltd 保護回路付きバッテリー
JP2005160169A (ja) 2003-11-21 2005-06-16 Texas Instr Japan Ltd バッテリ保護回路
US7457092B2 (en) * 2005-12-07 2008-11-25 Alpha & Omega Semiconductor, Lld. Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost
TW200826446A (en) * 2006-12-08 2008-06-16 Ememory Technology Inc Two-phase charge pump circuit capable of avoiding body effect
JP5338387B2 (ja) * 2009-03-05 2013-11-13 ミツミ電機株式会社 電源切換え装置
CN201528193U (zh) * 2009-06-08 2010-07-14 苏州赛芯电子科技有限公司 用于电池保护的智能开关
CN101702508B (zh) 2009-11-19 2014-04-02 上海长园维安微电子有限公司 双向阻断型浪涌保护器件
US9118322B2 (en) * 2010-10-12 2015-08-25 Alpha And Omega Semiconductor (Cayman) Ltd Low leakage dynamic bi-directional body-snatching (LLDBBS) scheme for high speed analog switches
CN102005734B (zh) * 2010-10-20 2013-09-18 无锡中星微电子有限公司 电池保护集成电路及系统
CN102684301B (zh) * 2011-03-07 2014-08-06 凹凸电子（武汉）有限公司 电能管理系统和电能传输方法
CN102881725B (zh) * 2012-09-28 2016-05-04 无锡中感微电子股份有限公司 一种mos管及其制造方法以及该mos管在电池保护电路中的应用
JP6355410B2 (ja) 2014-04-25 2018-07-11 ローム株式会社 充電回路、パワーマネージメント回路、およびそれを用いた電子機器
CN104779589B (zh) * 2015-03-31 2018-03-23 无锡中感微电子股份有限公司 电池保护电路及系统
CN204651907U (zh) * 2015-03-31 2015-09-16 无锡中星微电子有限公司 电池保护电路及系统
JP6385310B2 (ja) 2015-04-21 2018-09-05 エイブリック株式会社 バッテリ装置
JP6595250B2 (ja) 2015-08-06 2019-10-23 株式会社ポラテクノ ヘッドアップディスプレイ装置
US20170207642A1 (en) 2016-01-15 2017-07-20 Renesas Electronics America Inc. E-fuse/switch by back end of line (beol) process
US10164425B2 (en) * 2016-03-29 2018-12-25 Nxp B.V. Electrostatic discharge protection
JP6038377B1 (ja) 2016-07-11 2016-12-07 ミツミ電機株式会社 二次電池保護回路
JP6577916B2 (ja) * 2016-07-11 2019-09-18 ミツミ電機株式会社 保護ｉｃ
EP3579233B1 (fr) * 2018-06-04 2021-01-27 EM Microelectronic-Marin SA Cellule elementaire et pompes de charges comprenant une telle cellule elementaire
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
CN208797598U (zh) * 2018-07-11 2019-04-26 深圳市华芯邦科技有限公司 一种电池充放电保护电路及电池保护芯片
CN110048476B (zh) * 2019-04-02 2023-05-16 西安稳先半导体科技有限责任公司 一种电池保护驱动电路和电池保护驱动系统
CN110048585A (zh) 2019-04-17 2019-07-23 世强先进(深圳)科技股份有限公司 双向导通的大电流负载开关电路、开关电源以及电子设备
CN110445099B (zh) * 2019-08-06 2020-10-23 苏州赛芯电子科技有限公司 一种集成电池保护电路的半导体结构及其制造工艺
CN213717633U (zh) * 2019-12-30 2021-07-16 华为技术有限公司 一种充电保护电路、充电电路以及电子设备

Also Published As

Publication number Publication date
US12002801B2 (en) 2024-06-04
TWM617154U (zh) 2021-09-21
US20220328469A1 (en) 2022-10-13
TWI792132B (zh) 2023-02-11
CN111725871B (zh) 2021-10-15
EP4075620A4 (en) 2023-01-18
EP4075620A1 (en) 2022-10-19
CN111725871A (zh) 2020-09-29
TW202131611A (zh) 2021-08-16
WO2021136025A1 (zh) 2021-07-08
KR20220122710A (ko) 2022-09-02
JP7489469B2 (ja) 2024-05-23
JP2023508575A (ja) 2023-03-02

Similar Documents

Publication Publication Date Title
CN213717633U (zh) 一种充电保护电路、充电电路以及电子设备
CN104319275B (zh) 静电放电保护电路
US9246329B2 (en) Electrostatic discharge protection circuit and display device including the same
CN101421925B (zh) 为mosfet开关降低插入损耗并提供掉电保护的方法
US9595954B2 (en) Method and circuit for recharging a bootstrap capacitor using a transfer capacitor
CN106653752B (zh) 半导体器件
CN110557116A (zh) 一种逻辑门电路
CN104883170A (zh) 可作为电子开关操作的电子电路
KR20110125597A (ko) 버퍼 회로
US20130249605A1 (en) Semiconductor device
JP4593126B2 (ja) 半導体装置
CN107395183B (zh) 一种脉冲大电流点火开关电路
CN207069578U (zh) 一种电源反向保护电路
CN103208988B (zh) 电平移位电路及进行正、负压电平移位的方法
CN105049029A (zh) 一种pmos管衬底切换电路
CN105097795A (zh) 具esd保护结构的半导体器件
CN115940110A (zh) 电压选择电路、电压选择系统及电子设备
CN101083463A (zh) 一种双向电平转换的装置及方法
US11637552B2 (en) Driver circuit and switch system
DE112013001888T5 (de) Hochspannungstreiber
CN107039964A (zh) 一种电源反向保护电路
CN108022549B (zh) 一种逻辑电路、移位寄存器、驱动电路及显示面板
CN108780810B (zh) 用于p-n双模态功率器件的集成高侧驱动器
CN105049021A (zh) 高可靠性负压电荷泵电路与集成电路
CN212367240U (zh) 阻挡mos管的寄生二极管导通的电路及电荷泵

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant