JP6355410B2

JP6355410B2 - 充電回路、パワーマネージメント回路、およびそれを用いた電子機器

Info

Publication number: JP6355410B2
Application number: JP2014091617A
Authority: JP
Inventors: 和晃嶋田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2014-04-25
Filing date: 2014-04-25
Publication date: 2018-07-11
Anticipated expiration: 2034-04-25
Also published as: US10079498B2; US20150311735A1; JP2015211541A

Description

本発明は、二次電池を充電する充電回路に関する。

携帯電話、タブレット端末、ノート型パーソナルコンピュータ（ＰＣ）、携帯ゲーム機器、デジタルカメラなどの電池駆動型の電子機器は、２次電池と、２次電池を充電する充電回路と、を備える。

図１は、本発明者が検討した電子機器の回路図である。電子機器１ｒは、充電回路１０ｒ、二次電池２０、電源回路２２、ＣＰＵ２４および複数の周辺回路２６を備える。二次電池２０は、リチウムイオン電池やニッケル水素電池などであり、電池電圧Ｖ_ＢＡＴを出力する。

複数の周辺回路２６は、メモリ（ＲＡＭ：Random Access Memory）、ハードディスク、ディスプレイなどを含む。電子機器１ｒの外部電源（ＥＸＴ）端子には、ＡＣアダプタやＵＳＢホストなどのＤＣ電源２が着脱可能となっており、ＤＣ電圧Ｖ_ＤＣが供給される。

充電回路１０ｒは、ＥＸＴ端子にＤＣ電源２が接続されているときには、ＤＣ電圧Ｖ_ＤＣを受け、二次電池２０を充電する。また充電回路１０ｒは、電池電圧Ｖ_ＢＡＴあるいはＤＣ電圧Ｖ_ＤＣのひとつを選択し、システム（ＳＹＳ）端子からシステム電圧Ｖ_ＳＹＳを出力する。

電源回路２２は、システム電圧Ｖ_ＳＹＳを受け、それを昇圧または降圧して電源電圧Ｖ_ＤＤを生成し、負荷であるＣＰＵ２４や周辺回路２６に供給する。電源回路２２は、ＤＣ／ＤＣコンバータやチャージポンプ回路、リニアレギュレータ（ＬＤＯ：Low Drop Output）などを含む。

充電回路１０ｒは、第１トランジスタＭ１、第２トランジスタＭ２、ＯＶＰ（Over Voltage Protection）回路１０２、ＵＶＬＯ（Under Voltage Lock Out）回路１０４、ゲートコントローラ１２０、充電コントローラ１２２を備える。

直流入力（ＤＣＩＮ）端子には、ＤＣ電源２からのＤＣ電圧Ｖ_ＤＣが入力され、電池（ＢＡＴ）端子には、二次電池２０が接続される。第１トランジスタＭ１は、ＤＣＩＮ端子とＳＹＳ端子の間に設けられる。第１トランジスタＭ１は、逆直列接続された２個のＮチャンネルＭＯＳＦＥＴを含む。

第２トランジスタＭ２は、ＳＹＳ端子とＢＡＴ端子の間に設けられる。第２トランジスタＭ２のバックゲートと第１電極の間、バックゲートと第２電極の間には、バックゲートスイッチＳＷ１１、ＳＷ１２が設けられる。

ＤＣ電源２が接続されて正常なＤＣ電圧Ｖ_ＤＣが供給されているときには、ゲートコントローラ１２０は、第１トランジスタＭ１をオンする。第１トランジスタＭ１がオンすると、ＳＹＳ端子にはＤＣ電圧Ｖ_ＤＣが現れる。

ＤＣ電圧Ｖ_ＤＣが正常か否かは、ＯＶＰ回路１０２、ＵＶＬＯ回路１０４により判定される。ＯＶＰ回路１０２は、ＤＣ電圧Ｖ_ＤＣを過電圧保護用のしきい値Ｖ_ＯＶＰと比較し、ＵＶＬＯ回路１０４は、ＤＣ電圧Ｖ_ＤＣを低電圧ロックアウト用のしきい値Ｖ_ＵＶＬＯと比較する。比較結果は、ゲートコントローラ１２０に入力される。

正常なＤＣ電圧Ｖ_ＤＣが供給されているとき、充電コントローラ１２２は二次電池２０を充電する。具体的には、バックゲートスイッチＳＷ１１がオン、ＳＷ１２がオフとなる。充電コントローラ１２２は、第２トランジスタＭ２のゲート電圧を調節し、ＣＣ（定電流）充電モードあるいはＣＶ（定電圧）充電モードで二次電池２０を充電する。

ＤＣ電源２が接続されておらず、正常なＤＣ電圧Ｖ_ＤＣが入力されない場合、バックゲートスイッチＳＷ１２がオン、ＳＷ１１がオフとなる。また充電コントローラ１２２は第２トランジスタＭ２をフルオフする。これにより、電池電圧Ｖ_ＢＡＴがＳＹＳ端子を介して電源回路２２に供給される。

特開２０１３−１２８３３８号公報

本発明者は、図１の充電回路１０ｒについて検討した結果、以下の課題を認識するに至った。
充電回路１０ｒでは、ＤＣ電源２が接続されているか否かは、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮを監視し、所定のしきい値（たとえばＶ_ＵＶＬＯ）を下回ると、ＤＣ電源２が接続されていないものと判定する。

図２は、図１の充電回路１０ｒの動作波形図である。初期状態においてＤＣ電源２が接続され、Ｖ_ＵＶＬＯ＜Ｖ_ＤＣ＜Ｖ_ＯＶＰを満たす正常なＤＣ電圧Ｖ_ＤＣが供給されており、第１トランジスタＭ１はオンしている。このとき、ＤＣＩＮ端子とＳＹＳ端子の電圧は、いずれもＤＣ電源２からの電圧Ｖ_ＤＣと等しい。

時刻ｔ０にＤＣ電源２が取り外される。このときＳＹＳ端子は電池電圧Ｖ_ＢＡＴまで低下する。この時点ではＤＣＩＮ端子とＳＹＳ端子の間は、オン状態の第１トランジスタＭ１によって接続されているため、ＤＣＩＮ端子の電位は、ＤＣ電源２が外されているにもかかわらず、電池電圧Ｖ_ＢＡＴまでしか低下しない。つまり、ＤＣＩＮ端子の電位はしきい値Ｖ_ＵＶＬＯを下回らないため、ＤＣ電源２が取り外されたことを直ちに検出することができない。やがて時刻ｔ１に、放電によって電池電圧Ｖ_ＢＡＴがしきい値Ｖ_ＵＶＬＯまで低下するとようやくＤＣ電源２が取り外されたものと判定され、第１トランジスタＭ１がオフとなる。

つまり図１の充電回路１０ｒでは、ＤＣ電源２が外されてから、取り外しが検出されるまでの期間ｔ０〜ｔ１、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮを監視する回路や、充電コントローラ１２２などを動作させ続ける必要があり、これにより二次電池２０の電力が、充電回路１０の内部で無駄に消費される。

この問題を解決するために、しきい値Ｖ_ＵＶＬＯを、電池電圧Ｖ_ＢＡＴの典型値より高く設定する方法が考えられる。ところがこの場合、ＤＣ電源２の電流供給能力が小さい場合に、大きな電流Ｉ_ＤＣが流れると、ＤＣ電源２からのＤＣ電圧Ｖ_ＤＣがドロップしてＶ_ＵＶＬＯを下回り、ＤＣ電源２が接続されているのにもかかわらず、取り外されたものと誤判定されるという別の問題が生ずる。

なお図１の充電回路１０ｒを公知技術と認定してはならず、またそこで生ずる上述の問題を当業者の一般的な認識としてとらえてはならない。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＤＣ電源の着脱を短時間で検出可能な充電回路の提供にある。

本発明のある態様は、充電回路に関する。充電回路は、ＤＣ電源からのＤＣ電圧を受けるＤＣ入力端子と、二次電池が接続される電池端子と、システム端子と、ＤＣ入力端子とシステム端子の間に設けられる第１トランジスタと、システム端子と電池端子の間に設けられる第２トランジスタと、第１トランジスタのオン、オフを制御するゲートコントローラと、第２トランジスタのゲート電圧を制御することにより、二次電池の充電を制御する充電コントローラと、ＤＣ入力端子および第１トランジスタを流れる入力電流を多段階で可変のしきい値電流と比較し、入力電流がしきい値電流に達すると、ゲートコントローラが生成する第１トランジスタのゲート電圧を、オン抵抗が増大するように変化させる過電流保護回路と、ＤＣ入力端子の電圧を所定のしきい値電圧と比較し、ＤＣ入力端子の電圧がしきい値電圧を下回ると、過電流保護回路のしきい値電流を１ステップ低下させる低電圧検出回路と、しきい値電流が最低値であるときに、ＤＣ入力端子の電圧がしきい値電圧を下回ると、ＤＣ電源が非接続状態と判定するＤＣ電源検出部と、を備える。

この態様によると、ＤＣ電源の電流容量不足によるＤＣ入力端子の電圧の低下と、ＤＣ電源の取り外しによるＤＣ入力端子の電圧の低下を区別することができ、ＤＣ電源の取り外しを確実に検出できる。

しきい値電圧は、二次電池の満充電電圧より低く設定されてもよい。

充電回路は、ＤＣ入力端子の電圧を低電圧ロックアウト用のしきい値電圧と比較する低電圧ロックアウト回路をさらに備えてもよい。

第２トランジスタは、Ｐチャンネルトランジスタであり、その第１電極がシステム端子と接続され、その第２電極が電池端子と接続されており、そのバックゲートと第１電極の間に第１バックゲートスイッチ、そのバックゲートと第２電極の間に第２バックゲートスイッチを有してもよい。充電回路は、システム端子の電圧が電池端子の電圧より高いとき、第１バックゲートスイッチをオン、第２バックゲートスイッチをオフし、システム端子の電圧が電池端子の電圧より低いとき、第１バックゲートスイッチをオフ、第２バックゲートスイッチをオンするバックゲートコントローラをさらに備えてもよい。

バックゲートコントローラは、システム端子の電圧と電池端子の電圧とを比較するコンパレータを含んでもよい。

充電回路は、コンパレータのオン、オフ状態を制御するコンパレータコントローラをさらに備えてもよい。コンパレータコントローラは、ＤＣ電源検出部が、ＤＣ電源が非接続状態であると判定し、かつ電池端子の電圧がシステム端子の電圧より高いときに、コンパレータをオフしてもよい。
これにより、ＤＣ電源が取り外された直後に、第２トランジスタおよびそのボディダイオードにラッシュ電流が流れるのを防止できる。

本発明の別の態様も、充電回路である。この充電回路は、ＤＣ電源からのＤＣ電圧を受けるＤＣ入力端子と、二次電池が接続される電池端子と、システム端子と、ＤＣ入力端子とシステム端子の間に設けられる第１トランジスタと、その第１電極がシステム端子と接続され、その第２電極が電池端子と接続されており、そのバックゲートと第１電極の間に第１バックゲートスイッチ、そのバックゲートと第２電極の間に第２バックゲートスイッチを有する第２トランジスタと、第１トランジスタのオン、オフを制御するゲートコントローラと、第２トランジスタのゲート電圧を制御することにより、二次電池の充電を制御する充電コントローラと、ＤＣ電源の接続の有無を検出するＤＣ電源検出部と、システム端子の電圧と電池端子の電圧とを比較するコンパレータを含み、システム端子の電圧が電池端子の電圧より高いとき、第１バックゲートスイッチをオン、第２バックゲートスイッチをオフし、システム端子の電圧が電池端子の電圧より低いとき、第１バックゲートスイッチをオフ、第２バックゲートスイッチをオンするバックゲートコントローラと、ＤＣ電源検出部がＤＣ電源が非接続状態であると判定し、かつ電池端子の電圧がシステム端子の電圧より高いときに、コンパレータをオフするコンパレータコントローラと、を備える。

この態様によると、ＤＣ電源が取り外された直後に、第２トランジスタおよびそのボディダイオードにラッシュ電流が流れるのを防止できる。

充電回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は、電子機器に関する。電子機器は、ＤＣ電源が接続される外部電源端子と、二次電池と、プロセッサと、上述のいずれかの充電回路と、充電回路のシステム端子の電圧を受け、少なくともプロセッサに電源電圧を供給する電源回路と、を備える。

本発明の別の態様は、パワーマネージメント回路に関する。パワーマネージメント回路は、上述のいずれかの充電回路と、充電回路のシステム端子の電圧を受け、複数の電源電圧を生成する電源回路と、電源回路を制御するパワーマネージメントコントローラと、を備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、ＤＣ電源の着脱を短時間で検出できる。

本発明者が検討した電子機器の回路図である。図１の充電回路の動作波形図である。第１の実施の形態に係る充電回路を備える電子機器の回路図である。ＤＣ電源が取り外されたときの図３の充電回路の動作波形図である。電流容量が小さいＤＣ電源が接続されたときの図３の充電回路の動作波形図である。充電回路の基本動作を説明する図である。第２の実施の形態に係る充電回路の回路図である。図８（ａ）は、図７の充電回路の動作波形図であり、図８（ｂ）は、図６の充電回路の動作波形図である。パワーマネージメントＩＣを備える電子機器の斜視図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図３は、第１の実施の形態に係る充電回路１０を備える電子機器１の回路図である。充電回路１０の周辺回路については図１と同じであるため説明を省略する。

充電回路１０は、第１トランジスタＭ１、第２トランジスタＭ２、ゲートコントローラ１２０、充電コントローラ１２２、ＯＶＰ回路１０２、ＵＶＬＯ回路１０４、ＯＣＰ回路１０６、低電圧検出回路１０８、ＤＣ電源検出部１１０を備える。

充電回路１０のＤＣＩＮ端子には、ＤＣ電源２からのＤＣ電圧Ｖ_ＤＣが入力される。ＢＡＴ端子には二次電池２０が接続され、ＳＹＳ端子には電源回路２２が接続される。

電源回路２２は、複数の電源電圧Ｖ_ＤＤを生成し、負荷であるＣＰＵ２４、周辺回路２６に供給する。電子機器１を正常に起動・停止するためには、ＣＰＵ２４や周辺回路２６に対する電源電圧Ｖ_ＤＤを所定のシーケンスにしたがって生成、停止する必要があり、そのためにパワーマネージメント（ＰＭ）コントローラ２８が搭載される場合がある。電源回路２２は、ＰＭコントローラ２８を内蔵してもよい。

第１トランジスタＭ１はＤＣＩＮ端子とＳＹＳ端子の間に設けられる。ゲートコントローラ１２０は、第１トランジスタＭ１のオン、オフを制御する。ゲートコントローラ１２０は、正常なＤＣ電圧Ｖ_ＤＣが供給されているとき、つまり第１トランジスタＭ１をオンすべき期間において、第１トランジスタＭ１をフルオンしてもよい。

あるいはゲートコントローラ１２０は、ＳＹＳ端子の電圧（システム電圧）Ｖ_ＳＹＳが所定の目標電圧に近づくように、第１トランジスタＭ１のゲート電圧Ｖ_Ｇ１を調節可能に構成されてもよい。つまりゲートコントローラ１２０および第１トランジスタＭ１は、リニアレギュレータを構成してもよい。

第２トランジスタＭ２は、ＳＹＳ端子とＢＡＴ端子の間に設けられる。充電コントローラ１２２は、第２トランジスタＭ２のゲート電圧Ｖ_Ｇ２を制御することにより、二次電池２０の充電を制御する。

ＯＣＰ回路１０６は、ＤＣＩＮ端子および第１トランジスタＭ１を流れる入力電流Ｉ_ＤＣを、多段階で可変のしきい値電流Ｉ_ＯＣＰと比較する。そしてＯＣＰ回路１０６は、入力電流Ｉ_ＤＣがしきい値電流Ｉ_ＯＣＰに達すると、過電流状態と判定し、ゲートコントローラ１２０が生成する第１トランジスタＭ１のゲート電圧Ｖ_Ｇ１を、そのオン抵抗が増大するように変化させる。つまり正常状態では、第１トランジスタＭ１をフルオンさせるために、ゲート電圧Ｖ_Ｇ１を最大値に設定される。過電流状態が検出されると、ゲート電圧Ｖ_Ｇ１を低下させ、入力電流Ｉ_ＤＣが小さくなるように第１トランジスタＭ１のオン抵抗を増大させる。

低電圧検出回路１０８は、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮを所定のしきい値電圧Ｖ_ＬＯＷと比較し、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮがしきい値電圧Ｖ_ＬＯＷを下回ると、低電圧検出信号Ｓ１をアサート（たとえばハイレベル）する。これを受けてＯＣＰ回路１０６は、しきい値電流Ｉ_ＯＣＰを１ステップ低下させる。しきい値電圧Ｖ_ＬＯＷは、二次電池２０の満充電電圧Ｖ_ＦＵＬＬより低く設定される。

ＤＣ電源検出部１１０は、しきい値電流Ｉ_ＯＣＰが最低値ＭＩＮまで低下した状態において、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮがしきい値電圧Ｖ_ＬＯＷを下回ると、ＤＣ電源２が非接続状態であるものと判定する。

ＯＶＰ回路１０２は、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮを過電圧保護用のしきい値電圧Ｖ_ＯＶＰと比較する。過電圧状態（Ｖ_ＤＣ＞Ｖ_ＯＶＰ）が検出されると、ゲートコントローラ１２０は第１トランジスタＭ１をオフする。

ＵＶＬＯ回路１０４は、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮを低電圧ロックアウト用のしきい値電圧Ｖ_ＵＶＬＯと比較する。低電圧ロックアウト状態（Ｖ_ＤＣ＜Ｖ_ＵＶＬＯ）が検出されると、ゲートコントローラ１２０は第１トランジスタＭ１をオフする。

以上が充電回路１０の構成である。続いてその動作を、（i）ＤＣ電源２が取り外された状態と、（ii）電流容量が小さいＤＣ電源２が接続された状態と、について説明する。

（i）ＤＣ電源２が取り外された状態
図４は、ＤＣ電源２が取り外されたときの図３の充電回路１０の動作波形図である。初期状態において、ＤＣ電源２が接続され、Ｖ_ＵＶＬＯ＜Ｖ_ＤＣ＜Ｖ_ＯＶＰを満たす正常なＤＣ電圧Ｖ_ＤＣが供給されている。このときゲートコントローラ１２０は、第１トランジスタＭ１をフルオンしうるゲート電圧Ｖ_Ｇ１（＝Ｖ_０）を生成する。このとき、ＤＣＩＮ端子とＳＹＳ端子の電圧は、いずれもＤＣ電源２からの電圧Ｖ_ＤＣと等しい。

時刻ｔ０にＤＣ電源２が取り外される。このときＳＹＳ端子は電池電圧Ｖ_ＢＡＴまで低下する。この時点ではＤＣＩＮ端子とＳＹＳ端子の間は、オン状態の第１トランジスタＭ１によって接続されているため、ＤＣＩＮ端子の電位は、電池電圧Ｖ_ＢＡＴまで低下する。

ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮは、しきい値電圧Ｖ_ＬＯＷより低くなるため、低電圧検出回路１０８によって低電圧検出信号Ｓ１がアサートされる。低電圧検出信号Ｓ１がアサートされると、ＯＣＰ回路１０６は、過電流しきい値Ｉ_ＯＣＰを初期値（最大値ＭＡＸ）から１ステップ低下させる。

ＤＣ電源２が取り外された状態では、入力電流Ｉ_ＤＣは実質的にゼロとなるため、Ｉ_ＤＣ＜Ｉ_ＯＣＰであるため、過電流保護はかからない。つまり、ゲートコントローラ１２０が生成するゲート電圧Ｖ_Ｇ１は最大値を維持し、第１トランジスタＭ１はフルオンし続ける。

時刻ｔ１においても、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮはしきい値電圧Ｖ_ＬＯＷより低いため、低電圧検出信号Ｓ１はハイレベル（アサート）を維持する。そしてＯＣＰ回路１０６のしきい値電流Ｉ_ＯＣＰはさらに１ステップ低下する。この動作を繰り返すことで、しきい値電流Ｉ_ＯＣＰは最小値まで低下する（時刻ｔ２）。

そして、しきい値電流Ｉ_ＯＣＰが最低値ＭＩＮまで低下した状態において、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮがしきい値電圧Ｖ_ＬＯＷを下回ると、ＤＣ電源検出部１１０は、ＤＣ電源２が非接続状態であるものと判定し、取り外し検出信号Ｓ２をアサートする。取り外し検出信号Ｓ２がアサートされると、ゲートコントローラ１２０は第１トランジスタＭ１のゲート電圧Ｖ_Ｇ１を低下させ、第１トランジスタＭ１をオフする。

（ii）電流容量が小さいＤＣ電源２が接続された状態
図５は、電流容量が小さいＤＣ電源２が接続されたときの図３の充電回路１０の動作波形図である。
初期状態において、ＤＣ電源２が接続されている。入力電流Ｉ_ＤＣは、ＤＣ電源２の電流容量より小さなＩ_０であり、Ｖ_ＵＶＬＯ＜Ｖ_ＤＣ＜Ｖ_ＯＶＰを満たす正常なＤＣ電圧Ｖ_ＤＣが供給されている。このときゲートコントローラ１２０は、第１トランジスタＭ１をフルオンしうるゲート電圧Ｖ_Ｇ１（＝Ｖ_０）を生成しており、ＤＣＩＮ端子とＳＹＳ端子の電圧は、いずれもＤＣ電源２からの電圧Ｖ_ＤＣと等しい。

時刻ｔ０に、ＤＣ電源２の負荷電流、すなわち入力電流Ｉ_ＤＣが増大し、ＤＣ電源２の電流容量を超えると、直流電圧Ｖ_ＤＣがドロップする。そしてＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮが、しきい値電圧Ｖ_ＬＯＷより低くなると、低電圧検出回路１０８によって低電圧検出信号Ｓ１がアサートされる。低電圧検出信号Ｓ１がアサートされると、ＯＣＰ回路１０６は、過電流しきい値Ｉ_ＯＣＰを初期値（最大値ＭＡＸ）から１ステップ低下させる。

時刻ｔ１においても、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮはしきい値電圧Ｖ_ＬＯＷより低いため、低電圧検出信号Ｓ１はアサートされ続ける。その結果、ＯＣＰ回路１０６は、過電流しきい値Ｉ_ＯＣＰをさらに１ステップ低下させる。

時刻ｔ１に過電流しきい値Ｉ_ＯＣＰが低下すると、入力電流Ｉ_ＤＣが過電流しきい値Ｉ_ＯＣＰを超えることとなり、過電流検出信号Ｓ３がアサートされる。過電流検出信号Ｓ３がアサートされると、ゲートコントローラ１２０は、第１トランジスタＭ１のゲート電圧Ｖ_Ｇ１を低下させ、第１トランジスタＭ１のオン抵抗を増大させる。これにより電流制限がかかり、入力電流Ｉ_ＤＣが減少する。入力電流Ｉ_ＤＣの減少により、ＤＣ電圧Ｖ_ＤＣはわずかに増大する。

時刻ｔ２においても、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮは、しきい値電圧Ｖ_ＬＯＷより低いため、低電圧検出信号Ｓ１のアサートは維持され、過電流しきい値Ｉ_ＯＣＰはさらに１ステップ低下する。このときＩ_ＤＣ＞Ｉ_ＯＣＰであるため、過電流検出信号Ｓ３のアサートも維持され、第１トランジスタＭ１のゲート電圧Ｖ_Ｇ１がさらに低下し、より強い電流制限がかかる。

電流制限の結果、入力電流Ｉ_ＤＣが減少して、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮはさらに増大する。時刻ｔ３に、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮがしきい値Ｖ_ＬＯＷを超えると、低電圧検出信号Ｓ１がネゲートされる。このときＩ_ＤＣ＜Ｉ_ＯＣＰであるため、過電流検出信号Ｓ３はネゲートされ、過電流しきい値Ｉ_ＯＣＰは最小値ＭＩＮまで到達しない。したがって取り外し検出信号Ｓ２はアサートされることはない。

以上が充電回路１０の動作である。

この充電回路１０によれば、図４を参照して説明したように、ＤＣ電源２が外されたことを、二次電池２０の放電をまたずに、短時間で確実に検出することができる。
また、ＤＣ電源２の取り外しが検出されると直ちに、充電コントローラ１２２、低電圧検出回路１０８、ＤＣ電源検出部１１０、ＯＣＰ回路１０６等を停止できるため、二次電池２０の電力が無駄に消費されるのを防止できる。

また、ＤＣ電源２が取り外されたことによるＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮの低下と、入力電流Ｉ_ＤＣの増大にともなうＤＣ電圧Ｖ_ＤＣのドロップに起因するＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮの低下と、を区別することができる。これにより、回路の安定動作が保証される。

（第２の実施の形態）
第２の実施の形態では、第１の実施の形態と組み合わせて、あるいはそれとは別に利用可能な充電回路１０について説明する。

上述のように、充電回路１０においては、ＤＣ電源２の有無に応じて、第１トランジスタＭ１と第２トランジスタＭ２のオン、オフ、ならびに第２トランジスタＭ２のバックゲートスイッチＳＷ１１、ＳＷ１２を制御する。第２の実施の形態では、これらの制御に関する問題点を解決する。

はじめに充電回路１０において生じうる問題点を図６を参照して説明する。図６は、充電回路１０の基本動作を説明する図である。

ＤＣ電源検出部１１０は、ＤＣ電源２の接続の有無を検出する。検出結果は、ゲートコントローラ１２０、充電コントローラ１２２、バックゲートコントローラ１３０に送られる。ゲートコントローラ１２０、充電コントローラ１２２、バックゲートコントローラ１３０の動作は以下の通りである。

（１）ＤＣ電源２が接続されているとき
ゲートコントローラ１２０は、第１トランジスタＭ１をオンする。充電コントローラ１２２は、第２トランジスタＭ２のゲート電圧を調節し、ＤＣ電源２からの電圧Ｖ_ＤＣによって二次電池２０を充電する。バックゲートコントローラ１３０は、システム電圧Ｖ_ＳＹＳと電池電圧Ｖ_ＢＡＴの大小関係に応じて、Ｖ_ＳＹＳ＞Ｖ_ＢＡＴのとき、第１バックゲートスイッチＳＷ１１をオン、第２バックゲートスイッチＳＷ１２をオフし、Ｖ_ＳＹＳ＜Ｖ_ＢＡＴのとき、バックゲートスイッチＳＷ１１をオフ、ＳＷ１２をオンする。

（２）ＤＣ電源２が接続されていないとき
ゲートコントローラ１２０は、第１トランジスタＭ１をオフする。充電コントローラ１２２は、第２トランジスタＭ２のゲート電圧を接地電圧（０Ｖ）として第２トランジスタＭ２をフルオンさせる。バックゲートコントローラ１３０は、バックゲートスイッチＳＷ１１をオフ、ＳＷ１２をオンする。

この動作は、ＤＣ電源２の取り外しが検出されると、ＤＣ電源検出部１１０、充電コントローラ１２２、コンパレータ１３２をオフすることで実現できる。

コンパレータ１３２がオフすることで、その出力はローレベル（接地電圧）となる。このときバックゲートスイッチＳＷ１２はＰチャンネルＭＯＳＦＥＴであり、オンとなる。ＰチャンネルＭＯＳＦＥＴであるバックゲートスイッチＳＷ１１のゲートには、インバータ１３４からハイレベル電圧が入力され、オフする。

また充電コントローラ１２２がオフすることでその出力、つまり第２トランジスタＭ２のゲート電圧は接地電圧（０Ｖ）となる。第２トランジスタＭ２のバックゲートがＢＡＴ端子側に接続されることにより、第２トランジスタＭ２はフルオンとなる。

以上が充電回路１０の基本動作である。この構成では、ＤＣ電源２が接続されていないときに、ＤＣ電源検出部１１０、充電コントローラ１２２、バックゲートコントローラ１３０をオフすることにより、二次電池２０の無駄な電力消費を抑えることができ、二次電池２０の持続時間を伸ばすことができる。ところが、この充電回路１０では、以下の問題が生じうる。

二次電池２０の電圧Ｖ_ＢＡＴが低い深放電状態でＤＣ電源２が外されたとする。Ｖ_ＳＹＳ＞Ｖ_ＢＡＴの状態で、第２トランジスタＭ２がフルオンすると、ＳＹＳ端子からＢＡＴ端子に向かってラッシュ電流Ｉ_ＲＵＳＨが流れる。またこのとき、第２トランジスタＭ２のバックゲートはＢＡＴ端子側と接続されているため、第２トランジスタＭ２のボディダイオードＢＤ１にも、過電流が流れることとなる。

したがって過電流が流れても信頼性が確保されるように、トランジスタサイズを大きくし、またボディダイオードＢＤ１と接続される配線幅を十分に太く設計する必要があり、回路面積が大きくなるという問題があった。

第２の実施の形態はかかる課題に鑑みてなされたものであり、ＤＣ電源２が外されたときのラッシュ電流を抑制可能な充電回路１０の提供を目的とする。

図７は、第２の実施の形態に係る充電回路１０ａの回路図である。充電回路１０ａは、図６の充電回路１０に加えて、コンパレータコントローラ１４０をさらに備える。

ゲートコントローラ１２０、充電コントローラ１２２は、ＤＣ電源検出部１１０によりＤＣ電源２の取り外しが検出される、取り外し検出信号Ｓ２がアサートされるとオフ状態となる。これは図６のそれと同様である。

コンパレータコントローラ１４０は、取り外し検出信号Ｓ２およびバックゲートコントローラ１３０による比較結果に応じた信号（比較信号）Ｓ４を受け、それらに応じてコンパレータ１３２のオン、オフを制御する。コンパレータ１３２のオン、オフはイネーブル信号ＥＮに応じて制御され、たとえばイネーブル信号ＥＮがハイレベルのときコンパレータ１３２はオンされ、ローレベルのときオフされる。

コンパレータコントローラ１４０は、取り外し検出信号Ｓ２がアサートされ、かつ、比較信号Ｓ４がＶ_ＳＹＳ＜Ｖ_ＢＡＴを示すときに、コンパレータコントローラ１４０をオフする。つまりコンパレータコントローラ１４０は、取り外し検出信号Ｓ２がアサートされた後、直ちにコンパレータ１３２をオフせず、Ｖ_ＳＹＳ＞Ｖ_ＢＡＴの間は、コンパレータコントローラ１４０を動作させ続ける。

以上が充電回路１０ａの構成である。続いてその動作を説明する。
図８（ａ）は、図７の充電回路１０ａの動作波形図であり、図８（ｂ）は、図６の充電回路１０の動作波形図である。トランジスタおよびスイッチを示す信号は、ローレベルがオフ、ハイレベルがオンに対応する。充電回路１０ａの利点を明確化するため、図8（ｂ）を参照して図６の充電回路１０の動作を再度説明する。

時刻ｔ０より前は、ＤＣ電源２が接続されている。Ｖ_ＤＣ≒Ｖ_ＳＹＳ＞Ｖ_ＢＡＴであるから、バックゲートコントローラ１３０によってバックゲートスイッチＳＷ１１がオン、ＳＷ１２がオフされる。第２トランジスタＭ２はオフしており、あるいは二次電池２０を充電するためにゲート電圧が調節されている。

時刻ｔ０にＤＣ電源２が取り外され、取り外し検出信号Ｓ２がアサートされると直ちに、第１トランジスタＭ１がオフし、また第２トランジスタＭ２のゲート電圧Ｖ_Ｇ２が接地電圧となる。さらにコンパレータ１３２が停止することにより、バックゲートスイッチＳＷ１１がオフ、ＳＷ１２がオンとなる。これにより第２トランジスタＭ２がフルオンし、ラッシュ電流Ｉ_ＲＵＳＨが流れる。

続いて図８（ａ）を参照して、図７の充電回路１０ａの動作を説明する。
時刻ｔ０より前は、図８（ｂ）と同様である。時刻ｔ０に取り外し検出信号Ｓ２がアサートされると、第１トランジスタＭ１がオフされる。比較信号Ｓ４が、Ｖ_ＳＹＳ＞Ｖ_ＢＡＴを示すレベル（ここではローレベル）である間、第２トランジスタＭ２は直ちにフルオンされることなく、それより前の状態を維持する。

比較信号Ｓ４は、Ｖ_ＳＹＳ＞Ｖ_ＢＡＴを示すレベル（ここではローレベル）であるから、イネーブル信号ＥＮはハイレベル（アサート）を維持し、したがってバックゲートコントローラ１３０のコンパレータ１３２は動作し続け、Ｖ_ＳＹＳ＞Ｖ_ＢＡＴである期間ｔ０〜ｔ１、バックゲートスイッチＳＷ１１がオン、ＳＷ１２がオフとなる。

時刻ｔ２にＶ_ＳＹＳ＜Ｖ_ＢＡＴとなると、バックゲートコントローラ１３０は、バックゲートスイッチＳＷ１１をオフ、ＳＷ１２をオンに切りかえる。また第２トランジスタＭ２のゲート電圧Ｖ_Ｇ２が接地電圧となり、第２トランジスタＭ２がフルオンとなる。

時刻ｔ２に、比較信号Ｓ４がＶ_ＳＹＳ＜Ｖ_ＢＡＴを示すレベル（ここではハイレベル）に遷移し、イネーブル信号ＥＮがローレベル（ネゲート）となり、コンパレータ１３２が停止する。

以上が充電回路１０ａの動作である。
この充電回路１０ａによれば、コンパレータコントローラ１４０を設け、ＤＣ電源２が取り外された後も、Ｖ_ＳＹＳ＞Ｖ_ＢＡＴの間は、バックゲートコントローラ１３０の機能である電圧比較にもとづくバックゲート制御を有効とすることにより、ラッシュ電流を抑制できる。

またＶ_ＳＹＳ＜Ｖ_ＢＡＴとなりラッシュ電流のおそれが無くなると、コンパレータ１３２をオフすることで、図６と同程度に消費電力を低減できる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
第２の実施の形態において、図７のＤＣ電源検出部１１０としては、第１の実施の形態で説明したＤＣ電源の取り外し検出技術、すなわち図３の低電圧検出回路１０８、ＯＣＰ回路１０６、ＤＣ電源検出部１１０の組み合わせを用いてもよい。あるいは、図１を参照して説明したように、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮとしきい値電圧Ｖ_ＵＶＬＯとの比較結果にもとづいて、ＤＣ電源２の取り外しを検出してもよい。

（第２変形例）
実施の形態では、充電回路１０と電源回路２２が別のＩＣである場合を説明したが、それらを一体化してもよい。
また、電子機器１を正常に起動・停止するためには、ＣＰＵ２４や周辺回路２６に対する電源電圧Ｖ_ＤＤを所定のシーケンスにしたがって生成、停止する必要があり、そのためにパワーマネージメントコントローラが搭載される場合がある。そこで充電回路１０と電源回路２２と、パワーマネージメント（ＰＭ）コントローラを、ひとつのＩＣ（ＰＭＩＣという）に集積化してもよい。

（用途）
最後に、充電回路１０の用途を説明する。図９は、ＰＭＩＣ４０を備える電子機器５００の斜視図である。電子機器５００はたとえばタブレット端末やスマートホンである。筐体５２０には、ＣＰＵ２４、ＲＡＭ、ＨＤＤなどの周辺回路２６、二次電池２０、およびＰＭＩＣ４０が内蔵される。ＰＭＩＣ４０は、ＣＰＵ２４やＲＡＭ、ＨＤＤに加えて、ディスプレイパネル５１０や、そのドライバ、オーディオ回路などに電源電圧を供給してもよい。なお電子機器５００は、ノートＰＣやコンソールゲーム機器、ポータブルゲーム機器、ウェアラブルＰＣ、ポータブルオーディオプレイヤ、デジタルカメラなどであってもよい。ＰＭＩＣ４０に代えて、充電回路１０と電源回路２２が別の部品として搭載されてもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…電子機器、２…ＤＣ電源、１０…充電回路、２０…二次電池、２２…電源回路、２４…ＣＰＵ、２６…周辺回路、２８…ＰＭコントローラ、４０…ＰＭＩＣ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、１０２…ＯＶＰ回路、１０４…ＵＶＬＯ回路、１０６…ＯＣＰ回路、１０８…低電圧検出回路、１１０…ＤＣ電源検出部、１２０…ゲートコントローラ、１２２…充電コントローラ、１３０…バックゲートコントローラ、１３２…コンパレータ、１３４…インバータ、１４０…コンパレータコントローラ、Ｓ１…低電圧検出信号、Ｓ２…取り外し検出信号、Ｓ３…過電流検出信号、Ｓ４…比較信号。

Claims

ＤＣ電源からのＤＣ電圧を受けるＤＣ入力端子と、
二次電池が接続される電池端子と、
システム端子と、
前記ＤＣ入力端子とシステム端子の間に設けられる第１トランジスタと、
前記システム端子と前記電池端子の間に設けられる第２トランジスタと、
前記第１トランジスタのオン、オフを制御するゲートコントローラと、
前記第２トランジスタのゲート電圧を制御することにより、前記二次電池の充電を制御する充電コントローラと、
前記ＤＣ入力端子および前記第１トランジスタを流れる入力電流を多段階で可変のしきい値電流と比較し、前記入力電流が前記しきい値電流に達すると、前記ゲートコントローラが生成する前記第１トランジスタのゲート電圧を、オン抵抗が増大するように変化させる過電流保護回路と、
前記ＤＣ入力端子の電圧を所定のしきい値電圧と比較し、前記ＤＣ入力端子の電圧が前記しきい値電圧を下回ると、前記過電流保護回路のしきい値電流を１ステップ低下させる低電圧検出回路と、
前記しきい値電流が最低値であるときに、前記ＤＣ入力端子の電圧が前記しきい値電圧を下回ると、前記ＤＣ電源が非接続状態と判定するＤＣ電源検出部と、
を備えることを特徴とする充電回路。
前記しきい値電圧は、前記二次電池の満充電電圧より低く設定されることを特徴とする請求項１に記載の充電回路。
前記ＤＣ入力端子の電圧を低電圧ロックアウト用のしきい値電圧と比較する低電圧ロックアウト回路をさらに備えることを特徴とする請求項１または２に記載の充電回路。
前記第２トランジスタは、Ｐチャンネルトランジスタであり、その第１電極が前記システム端子と接続され、その第２電極が前記電池端子と接続されており、そのバックゲートと第１電極の間に第１バックゲートスイッチ、そのバックゲートと第２電極の間に第２バックゲートスイッチを有し、
前記充電回路は、前記システム端子の電圧が前記電池端子の電圧より高いとき、前記第１バックゲートスイッチをオン、前記第２バックゲートスイッチをオフし、前記システム端子の電圧が前記電池端子の電圧より低いとき、前記第１バックゲートスイッチをオフ、前記第２バックゲートスイッチをオンするバックゲートコントローラをさらに備えることを特徴とする請求項１から３のいずれかに記載の充電回路。
前記バックゲートコントローラは、前記システム端子の電圧と前記電池端子の電圧とを比較するコンパレータを含むことを特徴とする請求項４に記載の充電回路。
前記コンパレータのオン、オフ状態を制御するコンパレータコントローラをさらに備え、
前記コンパレータコントローラは、前記ＤＣ電源検出部が、前記ＤＣ電源が非接続状態であると判定し、かつ前記電池端子の電圧が前記システム端子の電圧より高いときに、前記コンパレータをオフすることを特徴とする請求項５に記載の充電回路。
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から６のいずれかに記載の充電回路。
ＤＣ電源が接続される外部電源端子と、
二次電池と、
プロセッサと、
請求項１から６のいずれかに記載の充電回路と、
前記充電回路のシステム端子の電圧を受け、少なくとも前記プロセッサに電源電圧を供給する電源回路と、
を備えることを特徴とする電子機器。
請求項１から６のいずれかに記載の充電回路と、
前記システム端子の電圧を受け、複数の電源電圧を生成する電源回路と、
前記電源回路を制御するパワーマネージメントコントローラと、
を備えることを特徴とするパワーマネージメント回路。