JP6362448B2 - 電源選択回路およびそれを用いた信号処理回路、電子機器 - Google Patents
電源選択回路およびそれを用いた信号処理回路、電子機器 Download PDFInfo
- Publication number
- JP6362448B2 JP6362448B2 JP2014132537A JP2014132537A JP6362448B2 JP 6362448 B2 JP6362448 B2 JP 6362448B2 JP 2014132537 A JP2014132537 A JP 2014132537A JP 2014132537 A JP2014132537 A JP 2014132537A JP 6362448 B2 JP6362448 B2 JP 6362448B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- channel
- selection circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
Description
信号処理回路200rは、複数の電源端子VDD1〜VDD3、キャパシタ接続端子REG、電源選択回路100r、内部回路202、206、電源回路204、を備える。キャパシタ接続端子REGには、外付けのキャパシタC1が接続される。複数の電源端子VDD1〜VDD3には、異なる電源からの電源電圧VDD1〜VDD3が供給される。たとえば信号処理回路200rがノートPCに搭載される場合、電源端子VDD1〜VDD3にはそれぞれ、USBホストからのバス電圧VBUS、電池からの電池電圧VBAT、ACアダプタからの電圧VAC、が供給される。
第1スイッチをオンすることで、ダイオードクランプ回路がバイパスされ、電圧降下を小さくして電力損失を低減できる。それに加えて、優先順位が低いチャンネルの第2スイッチをオフすることで、それらのチャンネルの電源から電力が消費されるのを確実に防止できる。
これにより、あるチャンネルに過電圧が入力されたときに、クランプ回路がバイパスされて、電源バスに過電圧が供給されるのを防止できる。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
図3(a)に示すように第1スイッチSW1は、ボディダイオードが逆向きとなるよう直列に対向配置された2個のPチャンネルMOSFETを含む。
図3(b)に示すように、第2スイッチSW2は、ソースが対応するクランプ回路10の出力端子と接続され、ドレインが内部バス20と接続されたPチャンネルMOSFETである。
内部回路202cは、5V系の回路であり、VCL=5V付近の内部電源電圧VREGを直接受けて動作可能である。内部回路202aは2.8V系であり電源回路204aは、内部電源電圧VREGを2.8Vに降圧し、内部回路202aに供給する。内部回路202bは1.5V系であり電源回路204bは、内部電源電圧VREGを1.5Vに降圧し、内部回路202bに供給する。なお、内部回路202の動作電圧は特に限定されない。
最優先の第1チャンネルCH1:
SW1_1: (1A)第1チャンネルCH1の電源電圧VDD1が正常電圧範囲に含まれるとき、第1チャンネルCH1の第1スイッチSW1_1をオンし、(1B)含まれないとき第1チャンネルCH1の第1スイッチSW1_1をオフする。
SW2_1: (2A)第1チャンネルCH1の電源電圧VDD1が上側しきい値VOVLOより高く、かつ、その他のチャンネルの電源電圧VDD2、VDD3の少なくともひとつが正常電圧範囲に含まれるとき、第1チャンネルCH1の第2スイッチSW2_1をオフし、(2B)それ以外のとき第1チャンネルCH1の第2スイッチSW2_1をオンする。
SW1_2: (1A)第2チャンネルCH2の電源電圧VDD2が正常電圧範囲に含まれるとき、第2チャンネルCH2の第1スイッチSW1_2をオンし、(1B)含まれないとき第2チャンネルの第1スイッチSW1_2をオフする。
SW2_2: (2A)(i)第1チャンネルCH1の電源電圧VDD1が上側しきい値VOVLOより高いとき、または、(ii)第1チャンネルCH1および第2チャンネルCH2の電源電圧VDD1、VDD2が上側しきい値VOVLOより高く、かつ他のチャンネルCH3の電源電圧VDD3が正常電圧範囲に含まれるとき、または、(iii)すべてのチャンネルCH1〜CH3の電源電圧VDD1〜VDD3が上側しきい値VOVLOより高いときに、第2チャンネルCH2の第2スイッチSW2をオフする。(2B)それ以外のとき第2チャンネルCH2の第2スイッチSW2をオンする。
SW1_3: (1A)第3チャンネルCH3の電源電圧VDD3が正常電圧範囲に含まれるとき、第3チャンネルCH3の第1スイッチSW1_3をオンし、(1B)含まれないとき第3チャンネルCH3の第1スイッチSW1_3をオフする。
SW2_3: (2A)(i)他のチャンネルCH1、CH2の電源電圧VDD1、VDD2の少なくともひとつが正常電圧範囲に含まれるとき、または(ii)すべてチャンネルCH1〜CH3の電源電圧VDD1〜VDD3が上側しきい値VOVLOより高いとき、第3チャンネルCH3の第3スイッチSW3をオフする。(2B)それ以外のとき第3チャンネルCH3の第3スイッチSW3をオンする。
図4は、複数の第1スイッチSW1の制御に関するフローチャートである。
信号処理回路200が起動すると、全チャンネルCH1〜CH3の第1スイッチSW1_1〜SW1_3がオフされる(S100)。これにより、過電圧の電源電圧が入力されたときに、クランプ回路10を経由せずに内部バス20に印加されることを防止できる。
また自分より優先順位の高いチャンネルCH1が低電圧状態である場合(VDD1<VUVLO)、自らが過電圧状態(VDD2<VOVLO)であり、かつ自分より優先順位の低いチャンネルCH3が正常電圧範囲に含まれる(VUVLO<VDD3<VOVLO)ときにオフであり、それ以外のときにオンである。
自分より優先順位の高いチャンネルCH1が過電圧状態(VOVLO<VDD1)であるときには、自らが過電圧状態(VDD2<VOVLO)であり、かつ自分より優先順位の低いチャンネルCH3が低電圧状態でない(VUVLO<VDD3)ときにオフであり、それ以外のときにオンとなる。
また第2スイッチSW2_3は、最上位のチャンネルCH1が低電圧状態(VDD1<VUVLO)である場合、(i)第2チャンネルCH2が正常電圧範囲であるとき(VUVLO<VDD2<VOVLO)、または(ii)第2チャンネルCH2、第3チャンネルCH3が両方過電圧状態であるとき(VOVLO<VDD2 && VOVLO<VDD3)、オフである。それ以外のときオンである。
また第2スイッチSW2_3は、最上位のチャンネルCH1が過電圧状態(VOVLO<VDD1)である場合、(i)第2チャンネルCH2が正常電圧範囲であるとき(VUVLO<VDD2<VOVLO)、または(ii)第3チャンネルCH3が過電圧状態であるとき(VOVLO<VDD3)、オフである。それ以外のときオンである。
続いて、信号処理回路200の用途を説明する。図6は、実施の形態に係る信号処理回路200を備える電子機器500のブロック図である。図7は、電子機器500の外観図である。
電子機器500は、ノートPC、スマートホン、タブレット端末、デジタルカメラ、ポータブルオーディオプレイヤなどである。
電子機器500は、信号処理回路200に加えて、USBポート502、ACアダプタポート504、内蔵電池506、USBトランシーバ508、充電回路510、電源回路512、USB−PDコントローラ514、および負荷520を備える。
実施の形態では、電源選択回路100が3個の電源電圧を受ける場合を説明したが、電源電圧は2個であってもよいし、4個以上であってもよい。
図2において、電圧判定器30_1〜30_3は、同じ構成を有するため、ひとつの電圧判定器30を時分割で使用してもよい。
実施の形態における第1スイッチSW1〜第2スイッチSW2の制御は例示であり、さまざまな変形例が存在する。たとえば、実施の形態では、不使用チャンネルCHiにおいて、電源電圧VDDiが正常電圧範囲に含まれる限り第1スイッチSW1_iはオンとする構成としたが、不使用チャンネルCHiの第1スイッチSW1_iはオフとしてもよい。
実施の形態では、電圧判定器30によって、電源電圧VDDを上側しきい値VOVLOおよび下側しきい値VUVLOそれぞれと比較する場合を説明したが、本発明はそれには限定されない。電圧判定器30は、電源電圧VDDを、単一のしきい値(VUVLOのみ、VOVLOのみ、あるいは別の電圧レベル)と比較してもよいし、3つ以上の電圧レベルと比較してもよい。
図6のUSB−PDコントローラ514は、充電回路510のICと一体に構成されてもよい。
Claims (15)
- 複数チャンネルの電源から異なる複数の電源電圧を受ける電源選択回路であって、
前記複数チャンネルに対応し、それぞれが対応する電源電圧を受ける複数の電源端子と、
内部バスと、
前記複数チャンネルに対応し、それぞれが対応する電源電圧を所定のクランプ電圧以下にクランプする複数のクランプ回路と、
前記複数チャンネルに対応し、それぞれが対応する前記クランプ回路と並列に設けられた複数の第1スイッチと、
前記複数チャンネルに対応し、それぞれが対応する前記クランプ回路の出力端子と前記内部バスの間に設けられた複数の第2スイッチと、
前記複数チャンネルに対応し、それぞれが対応する電源電圧の電圧レベルを判定する複数の電圧判定器と、
前記複数チャンネルの優先順位が定められており、前記優先順位および前記複数の電圧判定器の出力にもとづいて、前記複数の第1スイッチおよび前記複数の第2スイッチを制御するコントローラと、
を備え、
前記電圧判定器は、対応する電源電圧が所定の正常電圧範囲に含まれるか否かを判定するよう構成され、
前記コントローラは、最優先の第1チャンネルにおいて、
(1A)前記第1チャンネルの前記電源電圧が前記正常電圧範囲に含まれるとき、前記第1チャンネルの前記第1スイッチをオンし、(1B)含まれないとき前記第1チャンネルの前記第1スイッチをオフし、
(2A)前記第1チャンネルの前記電源電圧が前記正常電圧範囲より高く、かつ、その他のチャンネルの電源電圧が前記正常電圧範囲に含まれるとき、前記第1チャンネルの前記第2スイッチをオフし、(2B)それ以外のとき前記第1チャンネルの前記第2スイッチをオンすることを特徴とする電源選択回路。 - 前記コントローラは、2番目に優先の第2チャンネルにおいて、
(1A)前記第2チャンネルの前記電源電圧が前記正常電圧範囲に含まれるとき、前記第2チャンネルの前記第1スイッチをオンし、(1B)含まれないとき前記第2チャンネルの前記第1スイッチをオフすることを特徴とする請求項1に記載の電源選択回路。 - 前記複数の第1スイッチはそれぞれ、起動時においてオフするよう構成されることを特徴とする請求項1または2に記載の電源選択回路。
- 前記コントローラは、前記内部バスの電圧を受けて動作するものであり、
前記複数の第2スイッチはそれぞれ、起動時においてオンするよう構成されることを特徴とする請求項1から3のいずれかに記載の電源選択回路。 - 前記第1スイッチは、ボディダイオードが逆向きとなるよう直列に対向配置された2個のPチャンネルMOSFETを含むことを特徴とする請求項1から4のいずれかに記載の電源選択回路。
- 前記第2スイッチは、ソースが対応する前記クランプ回路の出力端子と接続され、ドレインが前記内部バスと接続されたPチャンネルMOSFETであることを特徴とする請求項1から5のいずれかに記載の電源選択回路。
- 前記電圧判定器は、
前記電源電圧を前記正常電圧範囲の上側しきい値と比較する過電圧ロックアウト回路と、
前記電源電圧を前記正常電圧範囲の下側しきい値と比較する低電圧ロックアウト回路と、
を含むことを特徴とする請求項1から6のいずれかに記載の電源選択回路。 - ひとつの半導体基板に一体集積化されることを特徴とする請求項1から7のいずれかに記載の電源選択回路。
- 前記内部バスと接続されるキャパシタ接続端子を備え、前記キャパシタ接続端子に、キャパシタが外付け可能となっていることを特徴とする請求項8に記載の電源選択回路。
- 前記複数チャンネルの電源のひとつは、USB(Universal Serial Bus)ホストであることを特徴とする請求項1から9のいずれかに記載の電源選択回路。
- 前記複数チャンネルの電源のひとつは、ACアダプタであることを特徴とする請求項1から10のいずれかに記載の電源選択回路。
- 前記複数チャンネルの電源のひとつは、前記電源選択回路が搭載される電池駆動型電子機器の内蔵電池であることを特徴とする請求項1から11のいずれかに記載の電源選択回路。
- 請求項1から7のいずれかに記載の電源選択回路と、
前記電源選択回路の前記内部バスの電圧を受けて動作する内部回路と、
を備え、ひとつの半導体基板に一体集積化されることを特徴とする信号処理回路。 - 前記信号処理回路は、USB(Universal Serial Bus)−PD(Power Delivery)規格に準拠しており、
前記電源選択回路のひとつの電源端子は、USBバスと接続され、
前記内部回路は、前記USBバスを介して、USBホストの電源と通信し、給電されるバス電圧をネゴシエートすることを特徴とする請求項13に記載の信号処理回路。 - 請求項13または14に記載の信号処理回路を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132537A JP6362448B2 (ja) | 2014-06-27 | 2014-06-27 | 電源選択回路およびそれを用いた信号処理回路、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014132537A JP6362448B2 (ja) | 2014-06-27 | 2014-06-27 | 電源選択回路およびそれを用いた信号処理回路、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016012958A JP2016012958A (ja) | 2016-01-21 |
JP6362448B2 true JP6362448B2 (ja) | 2018-07-25 |
Family
ID=55229356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014132537A Active JP6362448B2 (ja) | 2014-06-27 | 2014-06-27 | 電源選択回路およびそれを用いた信号処理回路、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6362448B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018116672A1 (ja) | 2016-12-19 | 2018-06-28 | 富士フイルム株式会社 | 電力供給システム、電子機器、及び電力供給方法 |
CN107370376B (zh) * | 2017-08-09 | 2023-09-08 | 深圳英集芯科技股份有限公司 | 一种选择升降压式变换电路驱动供电电源的电路及方法 |
CN107797957B (zh) * | 2017-11-17 | 2024-01-23 | 华立科技股份有限公司 | 低成本m-bus主机通讯电路 |
FR3107621B1 (fr) | 2020-02-25 | 2022-03-04 | St Microelectronics Grenoble 2 | Interface d'alimentation USB-PD |
JP7481410B2 (ja) | 2022-02-02 | 2024-05-10 | マクセル株式会社 | 電源システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09294331A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 過電圧保護回路 |
JPH11252811A (ja) * | 1998-02-27 | 1999-09-17 | Nippon Soken Inc | 車両用制御装置 |
JP5294690B2 (ja) * | 2008-05-07 | 2013-09-18 | ローム株式会社 | 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 |
WO2013005529A1 (ja) * | 2011-07-01 | 2013-01-10 | ローム株式会社 | 過電圧保護回路、電源装置、液晶表示装置、電子機器、テレビ |
JP2013025696A (ja) * | 2011-07-25 | 2013-02-04 | Asahi Kasei Electronics Co Ltd | 多入力電源回路 |
JP5941656B2 (ja) * | 2011-10-28 | 2016-06-29 | ローム株式会社 | 充電回路およびそれを利用した電子機器 |
-
2014
- 2014-06-27 JP JP2014132537A patent/JP6362448B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016012958A (ja) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5189343B2 (ja) | セレクタ回路およびそれを用いた電子機器 | |
KR102168986B1 (ko) | 급전 장치 및 그 제어 회로, 수전 장치 및 그 제어 회로, 그것을 사용한 전자 기기 및 충전 어댑터, 이상 검출 방법 | |
JP6362448B2 (ja) | 電源選択回路およびそれを用いた信号処理回路、電子機器 | |
US10574073B2 (en) | Electronic device and method for controlling power supply | |
JP6355410B2 (ja) | 充電回路、パワーマネージメント回路、およびそれを用いた電子機器 | |
EP2579422A2 (en) | Circuit and method fo operation for an electrical power supply | |
JP2018011442A (ja) | 受電装置およびその制御回路、電子機器、給電システムの動作方法 | |
JP2017138870A (ja) | 受電装置およびそのコントローラ、それを用いた電子機器、給電システムの制御方法 | |
US11239677B2 (en) | Buck-boost battery charger for dual battery application | |
US7679321B2 (en) | Power circuit | |
TWI591477B (zh) | 電子裝置 | |
US10826312B2 (en) | Charger control circuit and method for charger control | |
US20220014188A1 (en) | Semiconductor integrated circuit | |
US7654861B2 (en) | Connector and method thereof | |
JP2015211540A (ja) | スイッチ回路、充電回路およびそれを利用した電子機器 | |
JP2020198671A (ja) | 受電装置およびその制御回路、給電装置と受電装置のネゴシエーションの方法 | |
JP2005261142A (ja) | 充電回路 | |
EP3107184A1 (en) | Apparatus for performing hybrid power control in an electronic device with aid of multiple switches corresponding multi-purpose usage | |
US20230051380A1 (en) | Usb port controller and electronic apparatus | |
CN108879844B (zh) | 一种供电装置、供电方法及电子设备 | |
US20220285963A1 (en) | Charging and discharging circuit | |
US10230259B2 (en) | Apparatus for performing hybrid power control in an electronic device with aid of multiple switches corresponding multi-purpose usage | |
KR200365789Y1 (ko) | 전자기기용 배터리장치 및 이를 포함한 전자기기 | |
KR100691980B1 (ko) | 충전장치, 이를 이용한 이동통신 단말기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6362448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |