JP5294690B2 - 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路 - Google Patents

Description

本発明は、保護対象の回路を過電圧から保護する保護回路に関する。

集積回路上の回路素子にはそれぞれ印加することのできる最大定格電圧（耐圧）が定められている。回路素子にその耐圧以上の電圧を印加すると、その素子の信頼性を損なう可能性がある。通常集積回路は耐圧を考慮し、電源電圧に応じたプロセスによって作られる。
特開２００２−７６８７５号公報 特開２００２−３４３８７４号公報

しかしながら反転型チャージポンプのような、電源電圧と符号が反対の電圧を出力する回路では、正の電位のノードと負の電位のノードの電位差がそのノード間に設けられる素子の耐圧を超えてしまう箇所が生じる場合もある。このような場合にその電位差を何らかの方法で制御できれば便宜である。
ここで、その制御にレギュレータ回路を用いることも考えられる。しかしながらレギュレータ回路の出力電圧は入力される電圧よりも低い場合がある。したがってこの場合保護対象の回路の起動電圧が高くなる問題がある。

本発明はこうした状況に鑑みてなされたものであり、その目的は、保護対象の回路の起動電圧を低く保ちつつその回路を過電圧から保護する保護回路の提供にある。

本発明のある態様は、集積回路の電源電圧経路上に設けられた保護回路に関する。この保護回路は、電源電圧が入力される入力端子と、保護対象の回路が接続される出力端子と、電源電圧が所定の第１基準電圧より高いとき所定レベルをとる制御信号を生成する制御部と、入力端子と出力端子との間に設けられ、制御信号が所定レベルのときオフ状態となるバイパススイッチと、電源電圧を受け、所定の第２基準電圧に対応した電圧以下にクランプする電圧クランプ回路と、を備える。

この態様によると、電源電圧が第１基準電圧より高いときは電圧クランプ回路によってクランプされた電圧が保護対象の回路に出力され、電源電圧が第１基準電圧より低いときは電源電圧が保護対象の回路に出力される。したがって、保護対象の回路を過電圧から保護することができるとともに、その回路の起動電圧を低く保つことができる。

電圧クランプ回路は、エミッタが出力端子と接続され、ベースに第２基準電圧に対応した電圧が印加される第１バイポーラトランジスタを含んでもよい。この場合、電圧クランプ回路は、第２基準電圧に対応した電圧から第１バイポーラトランジスタのベースエミッタ間の順方向電圧（Ｖｆ）を引いた電圧にクランプできる。

第１バイポーラトランジスタはＮＰＮ型であり、電圧クランプ回路は、エミッタが第１バイポーラトランジスタのベースに接続され、ベースに第２基準電圧が印加されるＰＮＰ型の第２バイポーラトランジスタをさらに含んでもよい。この場合、第１および第２バイポーラトランジスタの順方向電圧が温度と共に変動してもその変化をキャンセルし、電圧クランプ回路の出力を温度に対して安定化することができる。

本発明の別の態様は、反転型チャージポンプのスイッチ素子を制御する制御回路である。この制御回路は、上記保護回路と、ゲートクロックを生成するゲートクロック生成回路と、ゲートクロックのレベルをシフトさせてスイッチ素子の制御端子へ出力するレベルシフト回路と、を備える。レベルシフト回路は、ゲートクロックのハイレベルを保護回路によって出力される電圧へシフトさせ、その少なくとも一端が反転型チャージポンプの出力電圧と同等の電圧をもつスイッチ素子の制御端子に対して出力する。

反転型チャージポンプの出力電圧は負電圧である。したがって例えば出力キャパシタの出力側に接続されたスイッチ素子の一端には負電圧がかかる。そのようなスイッチ素子の制御信号がハイレベルとなると、ゲートソース間にはそのハイレベルに対応する電圧と、負電圧の絶対値との和で与えられる電圧がかかる。上述の態様によると、そのようなスイッチ素子に対しても、ゲートソース間耐圧を超えないような制御信号を出力できる。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、保護対象の回路の起動電圧を低く保ちつつその回路を過電圧から保護する保護回路を提供できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、信号には、同一の符号を付するものとし、適宜重複した説明は省略する。

図１は、実施の形態に係る保護回路１００の構成を示す回路図である。保護回路１００は、入力端子１０２と、出力端子１０４と、制御部１０と、バイパススイッチ１４と、電圧クランプ回路１２と、を備える。入力端子１０２には電源電圧Ｖｃｃが入力される。出力端子１０４から出力電圧Ｖｏｕｔが出力される。出力端子１０４には保護対象となる回路１０６が接続される。

バイパススイッチ１４は、制御部１０によって生成された制御信号Ｓｇのレベルに基づきオンオフされる。本実施の形態ではバイパススイッチ１４はＰチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、ドレインは出力端子１０４に接続され、ソースは入力端子１０２に接続される。ゲートには制御部１０によって生成された制御信号Ｓｇが印加される。制御信号Ｓｇが接地電圧レベル（ローレベル）であるとき、バイパススイッチ１４はオン状態である。制御信号Ｓｇが電源電圧Ｖｃｃレベル（ハイレベル）であるとき、バイパススイッチ１４はオフ状態である。

制御部１０は、第１抵抗Ｒ１と、第２抵抗Ｒ２と、比較器３０と、を含む。第１抵抗Ｒ１および第２抵抗Ｒ２は電源電圧ラインと接地電圧ラインとの間に直列に設けられ、電源電圧Ｖｃｃを分割する。第１抵抗Ｒ１と第２抵抗Ｒ２との第１接続ノード３２は比較器３０の非反転入力端子へ接続される。比較器３０の反転入力端子には第１基準電圧Ｖｒｅｆ１が入力される。比較器３０は、非反転入力端子へ入力される電圧と反転入力端子へ入力される電圧とを比較して、電源電圧Ｖｃｃまたは接地電圧を制御信号Ｓｇとしてバイパススイッチ１４のゲートへ出力するように構成される。また比較器３０はヒステリシスを持つように構成されてもよい。これは例えばシュミットトリガ型の帰還をかけることによって実現されうる。

例えば上記ヒステリシスが無く、第１抵抗Ｒ１＝１．２５（ｋΩ）、第２抵抗Ｒ２＝１．５（ｋΩ）、第１基準電圧Ｖｒｅｆ１＝１．５（Ｖ）の場合、Ｖｃｃ＝Ｖｒｅｆ１×｛（１．２５＋１．５）／１．５｝＝２．７５（Ｖ）が制御部１０の閾値Ｖｔとなる。電源電圧Ｖｃｃが閾値Ｖｔより低い場合、比較器３０からの制御信号Ｓｇは接地電圧レベルである。電源電圧Ｖｃｃが閾値Ｖｔより高い場合、比較器３０からの制御信号Ｓｇは電源電圧Ｖｃｃレベルである。

電圧クランプ回路１２は、クランプ電圧設定回路１６と、ＮＰＮ型バイポーラトランジスタ１８と、第１定電流源２４と、を含む。ＮＰＮ型バイポーラトランジスタ１８のコレクタは入力端子１０２と接続される。エミッタは出力端子１０４と接続される。そのエミッタと出力端子１０４との第２接続ノード２８には第１定電流源２４の一端が接続され、第１定電流源２４の他端は接地される。第１定電流源２４は第２接続ノード２８から接地へ電流が流れる向きに設定される。ＮＰＮ型バイポーラトランジスタ１８のベースにはクランプ電圧設定回路１６によって生成された電圧が印加される。特にＮＰＮ型バイポーラトランジスタ１８とバイパススイッチ１４は並列に接続されることに注意する。

クランプ電圧設定回路１６は、第３抵抗Ｒ３と、ＰＮＰ型バイポーラトランジスタ２０と、バッファ２２と、を有する。第３抵抗Ｒ３の一端は入力端子１０２に接続される。第３抵抗Ｒ３の他端とＰＮＰ型バイポーラトランジスタ２０のエミッタとが接続され、その第３接続ノード２６にはＮＰＮ型バイポーラトランジスタ１８のベースが接続される。ＰＮＰ型バイポーラトランジスタ２０のベースには、第２基準電圧Ｖｒｅｆ２がバッファ２２を介して入力される。ＰＮＰ型バイポーラトランジスタ２０のコレクタは接地される。

以上のように構成された保護回路１００の動作について説明する。
図２は、電源電圧Ｖｃｃおよび出力電圧Ｖｏｕｔの電源電圧Ｖｃｃに対する変化を示すグラフである。図２のグラフでは、ｘ軸に電源電圧Ｖｃｃとり、ｙ軸に出力電圧Ｖｏｕｔおよび電源電圧Ｖｃｃをとる。当然ながら電源電圧Ｖｃｃは傾き１の直線である。図２では電源電圧Ｖｃｃを破線で示す。また出力電圧Ｖｏｕｔを実線で示す。

以下説明を簡単にするため、制御部１０の抵抗および基準電圧は上述の値をとる場合を考える。つまり制御部１０の閾値Ｖｔは２．７５（Ｖ）である。またＮＰＮ型バイポーラトランジスタ１８およびＰＮＰ型バイポーラトランジスタ２０はペアリングして形成される場合を考える。つまりＮＰＮ型バイポーラトランジスタ１８の順方向電圧Ｖｆ１とＰＮＰ型バイポーラトランジスタ２０の順方向電圧Ｖｆ２とは略同一であり、その温度特性も略同一であり、電流増幅率ｈｆｅもほぼ同一である。また、第２基準電圧Ｖｒｅｆ２は２（Ｖ）に設定される場合を考える。
以下では電源電圧Ｖｃｃと閾値Ｖｔとの大小関係によって場合に分けて説明する。

Ｖｃｃ＜Ｖｔ：
制御部１０から出力される制御信号Ｓｇはローレベルである接地電圧である。したがってバイパススイッチ１４であるＰチャンネルＭＯＳＦＥＴのゲートには接地電圧が印加される。この場合ＰチャンネルＭＯＳＦＥＴはオン状態となり、出力電圧Ｖｏｕｔと電源電圧Ｖｃｃとは等しくなる。このため図２ではＶｃｃ＜Ｖｔにおいて出力電圧Ｖｏｕｔが電源電圧Ｖｃｃに沿って描かれている。

Ｖｃｃ≧Ｖｔ：
電源電圧Ｖｃｃが上昇して閾値Ｖｔを超えたとき、制御部１０から出力される制御信号Ｓｇはそのレベルが反転し、ハイレベルである電源電圧Ｖｃｃとなる。するとバイパススイッチ１４であるＰチャンネルＭＯＳＦＥＴのゲートには電源電圧Ｖｃｃが印加される。この場合ＰチャンネルＭＯＳＦＥＴはオフ状態となる。したがってＮＰＮ型バイポーラトランジスタ１８のエミッタ電圧ＶＥ１と出力電圧Ｖｏｕｔとが等しくなる。

電圧クランプ回路１２の回路構成から、ＰＮＰ型バイポーラトランジスタ２０のエミッタ電圧ＶＥ２を用いて、ＶＥ１＝ＶＥ２−Ｖｆ１が成立する。またＶＥ２＝Ｖｒｅｆ２＋Ｖｆ２である。したがって、ＶＥ１＝Ｖｒｅｆ２＋Ｖｆ２−Ｖｆ１となる。ここでＶｆ１≒Ｖｆ２なのでＶＥ１≒Ｖｒｅｆ２である。つまり出力電圧Ｖｏｕｔは第２基準電圧Ｖｒｅｆ２と近似的に等しい。第２基準電圧Ｖｒｅｆ２は電源電圧Ｖｃｃが十分高い場合電源電圧Ｖｃｃによらず２（Ｖ）であるから、出力電圧Ｖｏｕｔもおよそ２（Ｖ）にクランプされる。したがって図２ではＶｃｃ≧Ｖｔにおいて出力電圧Ｖｏｕｔはｘ軸に平行な直線として描かれている。

ただし電源電圧Ｖｃｃが第２基準電圧Ｖｒｅｆ２に近い場合、ＰＮＰ型バイポーラトランジスタ２０のベースエミッタ間に十分な電位差が生じないためにＰＮＰ型バイポーラトランジスタ２０がオン状態とならず、ＶＥ２＜Ｖｒｅｆ２＋Ｖｆ２となる。したがってＶＥ１＜Ｖｒｅｆ２となり出力電圧Ｖｏｕｔは第２基準電圧Ｖｒｅｆ２よりも低い。図２のグラフではこの状態をディップＤＩＰで示す。

このように本実施の形態に係る保護回路１００によれば、電源電圧Ｖｃｃが閾値Ｖｔより高い範囲では出力電圧Ｖｏｕｔは電源電圧Ｖｃｃによらない値をとる。したがって保護対象の回路１０６に過電圧が印加されることを防ぎ、動作電圧の範囲を広げることを可能とする。
また、電源電圧Ｖｃｃが変動しても出力電圧Ｖｏｕｔはほとんど変動しないので、保護対象の回路への安定した電源の供給を実現する。

また本実施の形態に係る保護回路１００によれば、電源電圧Ｖｃｃが閾値Ｖｔより低い範囲では出力電圧Ｖｏｕｔと電源電圧Ｖｃｃは等しくなる。ここで電源電圧Ｖｃｃを０（Ｖ）から上げていって保護対象の回路が起動したときの電源電圧Ｖｃｃを起動電圧と呼ぶこととし、この起動電圧について検討する。閾値Ｖｔより低い電圧で起動する保護対象の回路に対して、既知のレギュレータ回路を通して電源電圧を供給する場合を考える。この場合、一般にレギュレータ回路の出力インピーダンスは無視できないので、負荷が重いときは出力される電圧は電源電圧よりも低くなる。つまり保護対象の回路に入力される電圧は電源電圧よりも低いことがある。それに対して保護回路１００を通して電源電圧を供給する場合、入力端子１０２と出力端子１０４が直結されているので上述の出力インピーダンスの問題が緩和される。したがって前者の場合よりも後者の場合の方が起動電圧が低い。つまり本実施の形態に係る保護回路１００によれば、より低い電源電圧Ｖｃｃを用いて保護対象の回路を起動させることができ、動作電圧の範囲を低電圧側に広げることを可能とする。

また、本実施の形態に係る保護回路１００によれば、その出力を切り替えるための閾値Ｖｔはひとつだけであり、高電圧側では電源電圧Ｖｃｃをクランプする。これに対し、比較技術として直列に接続された複数個のダイオードを通して電源電圧が保護対象の回路に入力される場合を考える。この比較技術では電源電流が通過するダイオードの個数は、制御信号により切り替え可能に構成されているものとする。この場合、電源電圧の上昇に伴い電源電流が通過するダイオードの数を増していくのであるが、そのダイオードの数が増えるごとに保護対象の回路に入力される電源電圧はダイオードの順方向電圧分低くなる方向へジャンプする。結果として電源電圧Ｖｃｃが高い領域では、電源電圧Ｖｃｃに対して保護対象の回路に入力される電圧はのこぎり歯状の変化を示すこととなる。それに対して本実施の形態に係る保護回路１００では、高電圧側でその出力はクランプされる。したがって比較技術と比べてより安定した出力電圧を供給でき、切り替えによるノイズを低減することができる。

また、実施の形態に係る保護回路１００によれば、一般的なレギュレータを用いる場合よりも回路面積を削減できる。
一般的なレギュレータは、ＮＰＮ型バイポーラトランジスタ１８に対応する出力トランジスタと、出力トランジスタの制御端子の電位をフィードバックにより制御する演算増幅器を含んで構成される。したがって一般的なレギュレータにおいては演算増幅器には、出力トランジスタのサイズに見合った電流能力が必要となるため、その回路面積は大きくなる傾向にある。
これに対して、本実施の形態に係る保護回路１００によれば、バッファ２２はＰＮＰ型バイポーラトランジスタ２０のベースに基準電圧を出力する。また、ＰＮＰ型バイポーラトランジスタ２０のエミッタはＮＰＮ型バイポーラトランジスタ１８のベースに接続される。この構成では、電源電圧Ｖｃｃが閾値Ｖｔ以下のときに、保護対象の回路へ電源電流Ｉｏｕｔ（不図示）を供給するためには、バッファ２２はおよそ電源電流Ｉｏｕｔの（１／ｈｆｅ）^２倍の電流を供給すればよい。したがって電圧クランプ回路１２は、レギュレータと比べて小さく簡易な回路で構成でき、さらには消費電力を低減することができる。

また、本実施の形態に係る保護回路１００によれば、ＮＰＮ型バイポーラトランジスタ１８における順方向電圧Ｖｆ１をＰＮＰ型バイポーラトランジスタ２０における順方向電圧Ｖｆ２で補償する構成となっている。さらに両方の順方向電圧の温度変化は略同一である。したがって電源電圧Ｖｃｃが閾値Ｖｔよりも高い範囲において、順方向電圧の値のばらつきによる出力電圧Ｖｏｕｔのオフセットのばらつきを低減することができるとともに、温度変化による出力電圧Ｖｏｕｔのドリフトを抑えることができる。

本発明の実施の形態は特に反転型チャージポンプと正負電源を使用する回路とを一体集積化したＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等に好適に用いられる。正負電源を使用する回路としては例えばビデオアンプ回路やオーディオアンプ回路がある。そのようなＬＳＩでは反転型チャージポンプを含めて一体集積化することにより、外部からは正の電源電圧のみを供給すればよい。負電源電圧を別途他のチップ等で生成し供給する手間が省け便宜である。

そこでつぎに実施の形態に係る保護回路１００のアプリケーションについて説明する。
図３は、図１の保護回路１００を搭載した反転型チャージポンプ１６０を示すブロック図である。反転型チャージポンプ１６０は、第１電源入力端子２０６と、第１接地端子２０８と、第２電源入力端子２１２と、第１キャパシタ接続端子２１４と、第２接地端子２１６と、第２キャパシタ接続端子２１８と、負電圧出力端子２２０と、制御回路１５０と、第１スイッチトランジスタＴｒ１と、第２スイッチトランジスタＴｒ２と、第３スイッチトランジスタＴｒ３と、第４スイッチトランジスタＴｒ４とを含む。例えば第１スイッチトランジスタＴｒ１はＰチャンネルＭＯＳＦＥＴであり、第２スイッチトランジスタＴｒ２、第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４はＮチャンネルＭＯＳＦＥＴであってもよい。ＭＯＳＦＥＴのゲートソース間耐圧はドレインソース間耐圧よりは一般的に低い。以下ではＮチャンネルＭＯＳＦＥＴのゲートソース間耐圧が５．５（Ｖ）である場合を考える。

第１スイッチトランジスタＴｒ１は、第２電源入力端子２１２と第１キャパシタ接続端子２１４との間に設けられる。第２スイッチトランジスタＴｒ２は、第１キャパシタ接続端子２１４と第２接地端子２１６との間に設けられる。第３スイッチトランジスタＴｒ３は、第２接地端子２１６と第２キャパシタ接続端子２１８との間に設けられる。第４スイッチトランジスタＴｒ４は、第２キャパシタ接続端子２１８と負電圧出力端子２２０の間に設けられる。

第１電源入力端子２０６は電源ラインに接続され、反転型チャージポンプ１６０に電源電圧Ｖｃｃを供給する。第１接地端子２０８は接地され、反転型チャージポンプ１６０に接地電圧を供給する。第２電源入力端子２１２は電源ラインに接続され電源電圧Ｖｃｃが印加される。第２接地端子２１６は接地される。第１キャパシタ接続端子２１４と第２キャパシタ接続端子２１８との間にはフライングキャパシタＣｆが接続される。第２接地端子２１６と負電圧出力端子２２０との間には出力キャパシタＣｏが接続される。

制御回路１５０は、実施の形態に係る保護回路１００と、基準電圧生成回路１１０と、基準クロック生成回路１２０と、ゲートクロック生成回路１３０と、レベルシフト回路１４０と、を有する。保護回路１００、基準電圧生成回路１１０および基準クロック生成回路１２０にはそれぞれ電源電圧Ｖｃｃおよび接地電圧が入力される。基準電圧生成回路１１０は一または複数の基準電圧を生成し保護回路１００に供給する。基準電圧生成回路１１０は例えばバンドギャップ基準電圧を生成する。

基準クロック生成回路１２０は基準クロックＣＬＫを生成し、ゲートクロック生成回路１３０へ出力する。ゲートクロック生成回路１３０は、プログラマブル分周器３４と、遅延回路３６と、ＮＡＮＤゲート３８と、第１ＮＯＲゲート４０と、ＡＮＤゲート４２と、第２ＮＯＲゲート４４とを有する。プログラマブル分周器３４は基準クロックＣＬＫを外部から設定可能な比率で分周し、基準ゲートクロックＧＣを出力する。

遅延回路３６は、抵抗とキャパシタによって構成され、キャパシタへの充電時間を抵抗によって制御することにより基準クロックＣＬＫに遅延を与える。この遅延によって、反転型チャージポンプ１６０の動作フェーズにデッドタイム、つまり全てのスイッチトランジスタがオフ状態となる期間が設定される。

ＮＡＮＤゲート３８、第１ＮＯＲゲート４０、ＡＮＤゲート４２および第２ＮＯＲゲート４４のそれぞれの一方の入力端子には基準ゲートクロックＧＣが入力され、他方の入力端子には遅延回路３６を経由した遅延ゲートクロックＧＣ’が入力される。
ＮＡＮＤゲート３８はレベルシフト回路１４０を通して第１ゲートクロックＶ１を第１スイッチトランジスタＴｒ１のゲートへ出力する。第１ＮＯＲゲート４０はレベルシフト回路１４０を通して第２ゲートクロックＶ２を第２スイッチトランジスタＴｒ２のゲートへ出力する。ＡＮＤゲート４２はレベルシフト回路１４０を通して第３ゲートクロックＶ３を第３スイッチトランジスタＴｒ３のゲートへ出力する。第２ＮＯＲゲート４４はレベルシフト回路１４０を通して第４ゲートクロックＶ４を第４スイッチトランジスタＴｒ４のゲートへ出力する。

レベルシフト回路１４０にはハイレベルとして電源電圧Ｖｃｃおよび出力電圧Ｖｏｕｔが、ローレベルとして接地電圧および負電源電圧Ｖｅｅが入力される。レベルシフト回路１４０は、第１ゲートクロックＶ１および第２ゲートクロックＶ２のハイレベルを電源電圧Ｖｃｃ、ローレベルを接地電圧へシフトさせる。また、第３ゲートクロックＶ３および第４ゲートクロックＶ４のハイレベルを出力電圧Ｖｏｕｔ、ローレベルを負電源電圧Ｖｅｅへシフトさせる。

レベルシフト回路１４０は、第１インバータ４６と、第２インバータ４８と、第３インバータ５０と、第４インバータ５２と、第５インバータ５４と、第６インバータ５６と、第７インバータ５８と、第８インバータ６０と、を有する。第１インバータ４６および第２インバータ４８は、ＮＡＮＤゲート３８の出力端子から第１スイッチトランジスタＴｒ１のゲートへの信号線路上に直列に設けられる。第３インバータ５０および第４インバータ５２は、第１ＮＯＲゲート４０から第２スイッチトランジスタＴｒ２のゲートへの信号線路上に直列に設けられる。この４つのインバータのハイレベル側入力端子には電源電圧Ｖｃｃが入力され、ローレベル側入力端子には接地電圧が入力される。

第５インバータ５４には、ＡＮＤゲート４２の出力が入力される。第７インバータ５８には、第２ＮＯＲゲート４４の出力が入力される。この２つのインバータのハイレベル側入力端子には出力電圧Ｖｏｕｔが入力され、ローレベル側入力端子には接地電圧が入力される。
第６インバータ５６には、第５インバータ５４の出力が入力される。第６インバータ５６は第３スイッチトランジスタＴｒ３のゲートへ出力する。第８インバータ６０には、第７インバータ５８の出力が入力される。第８インバータ６０は第４スイッチトランジスタＴｒ４のゲートへ出力する。この２つのインバータのハイレベル側入力端子には出力電圧Ｖｏｕｔが入力され、ローレベル側入力端子には負電源電圧Ｖｅｅが入力される。

ここで第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４に着目すると、反転型チャージポンプ１６０の通常動作時そのソースの電圧は負電源電圧Ｖｅｅである。また上記レベルシフト回路１４０の構成から、そのゲートには最大で出力電圧Ｖｏｕｔの電圧が印加される。
したがって第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４のゲートソース間電圧は最大でＶｏｕｔ−Ｖｅｅとなる。ここで負電源電圧Ｖｅｅは負の値であることに注意する。

以上のように構成された反転型チャージポンプ１６０の動作について説明する。
図４は、反転型チャージポンプ１６０における基準クロックに対する各ゲートのクロック波形を示すタイムチャートである。基準ゲートクロックＧＣのエッジから遅延時間τの間を除いて、ゲートクロック生成回路１３０に含まれる論理ゲートの２つの入力端子には同一レベルが印加される。また、基準ゲートクロックＧＣのエッジから遅延時間τの間は、その２つの入力端子には異なるレベルが入力される。

第１充電期間φ１では、第１スイッチトランジスタＴｒ１および第３スイッチトランジスタＴｒ３がオン状態となり、第２スイッチトランジスタＴｒ２および第４スイッチトランジスタＴｒ４がオフ状態となる。これによりフライングキャパシタＣｆに電荷が蓄えられる。
全閉期間φ２は、上述のデッドタイムである。図４では基準ゲートクロックＧＣの両エッジから遅延時間τの間の期間として表される。この期間中全てのスイッチトランジスタがオフ状態となる。
第２充電期間φ３では、第１スイッチトランジスタＴｒ１および第３スイッチトランジスタＴｒ３がオフ状態となり、第２スイッチトランジスタＴｒ２および第４スイッチトランジスタＴｒ４がオン状態となる。これによりフライングキャパシタＣｆから負電荷が出力キャパシタＣｏへ移動し、出力キャパシタＣｏに負電圧が生じる。
反転型チャージポンプ１６０の動作中は、｛φ１、φ２、φ３、φ２｝を一周期としてそれが繰り返されることにより負電源電圧Ｖｅｅが生成される。

このように、図１の保護回路１００のアプリケーションに係る反転型チャージポンプ１６０によれば、レベルシフト回路１４０は、第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４のゲートに対するゲートクロックのハイレベルを、保護回路１００によって制御された出力電圧Ｖｏｕｔにシフトさせるように構成されている。これにより電源電圧Ｖｃｃの上昇に伴う第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４のゲートソース間電圧の上昇を抑えることができ、より広い動作電圧範囲を実現する。

次に、反転型チャージポンプ１６０を利用するＬＳＩ２００の一例について説明する。
図５は、ＬＳＩ２００の構成を示すブロック図である。ＬＳＩ２００は、第３電源入力端子２０２と、第３接地端子２０４と、負電圧入力端子２１０と、反転型チャージポンプ１６０と、メイン回路１７０と、を備え、ひとつの半導体基板上に一体集積化されている。負電圧出力端子２２０と負電圧入力端子２１０は接続される。

メイン回路１７０は正負電源を使用する回路であり、例えばビデオアンプ回路である。このビデオアンプ回路は、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）と、ドライバとを含んでもよい。入力されたビデオ信号は、ＬＰＦを通過することで所定の周波数以上の成分が除去された後、ドライバによって例えば６ｄＢ分増幅され、映像機器へ出力される。ＬＰＦおよびドライバのそれぞれは電源電圧Ｖｃｃと共に負電源電圧Ｖｅｅを使用してもよい。

メイン回路１７０には第３電源入力端子２０２を介して電源電圧Ｖｃｃが供給され、負電圧入力端子２１０を介して負電源電圧Ｖｅｅが供給される。また、メイン回路１７０は第３接地端子２０４を介して接地される。以下ではメイン回路１７０の動作電圧が２．８５（Ｖ）≦Ｖｃｃ≦３．４５（Ｖ）である場合を考える。

このように構成されたＬＳＩ２００の動作について説明する。
図６は、電源電圧Ｖｃｃ、出力電圧Ｖｏｕｔおよび負電源電圧Ｖｅｅの電源電圧Ｖｃｃに対する変化を示すグラフである。図６のグラフでは、ｘ軸に電源電圧Ｖｃｃとり、ｙ軸に出力電圧Ｖｏｕｔ、負電源電圧Ｖｅｅおよび電源電圧Ｖｃｃをとる。当然ながら電源電圧Ｖｃｃは傾き１の直線である。図６では電源電圧Ｖｃｃを破線で示す。負電源電圧Ｖｅｅは反転型チャージポンプ１６０によって生成され、Ｖｅｅ＝−Ｖｃｃの関係がある。したがって図６で負電源電圧Ｖｅｅは傾き−１の直線である。図６では負電源電圧Ｖｅｅを実線で示す。出力電圧Ｖｏｕｔは図６のグラフの第１象限に実線で示される。

メイン回路１７０の動作電圧範囲ΔＶである２．８５（Ｖ）≦Ｖｃｃ≦３．４５（Ｖ）においては、電源電圧ＶｃｃがＶｃｃ＝３．４５（Ｖ）のとき第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４のゲートソース間電圧（Ｖｏｕｔ−Ｖｅｅ）は最大となり、その値はＶｃ＝２−（−３．４５）＝５．４５（Ｖ）である。これはゲートソース間耐圧である５．５（Ｖ）よりも低い。これと比較して保護回路１００が無い場合は、第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４のゲートソース間にはＶｃｃ−Ｖｅｅの電圧が印加される。上記動作電圧範囲ΔＶ内においてはこれはＶａ＝２．８５−（−２．８５）＝５．７（Ｖ）からＶｂ＝３．４５−（−３．４５）＝６．９（Ｖ）の範囲の電圧であり、ゲートソース間耐圧である５．５（Ｖ）を超えてしまう。

このようにアプリケーションに係る反転型チャージポンプ１６０を搭載したＬＳＩ２００によれば、電源電圧Ｖｃｃがメイン回路１７０の動作電圧の範囲にあるときに、第３スイッチトランジスタＴｒ３および第４スイッチトランジスタＴｒ４のゲートソース間電圧はその耐圧を超えることはない。

以上、実施の形態に係る保護回路１００について説明した。この実施の形態は例示であり、それらの各構成要素の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図７は、変形例に係る保護回路１００ａの構成を示す回路図である。
電圧クランプ回路７０は、ＰＮＰ型バイポーラトランジスタ６４と、ＮＰＮ型バイポーラトランジスタ６２と、第４抵抗Ｒ４と、第２定電流源６８と、バッファ２２と、を含む。ＰＮＰ型バイポーラトランジスタ６４のエミッタは出力端子１０４と接続される。そのコレクタは接地され、そのベースはＮＰＮ型バイポーラトランジスタ６２のエミッタおよび第４抵抗Ｒ４の一端と共通に接続される。第４抵抗Ｒ４の他端は接地される。ＮＰＮ型バイポーラトランジスタ６２のコレクタには電源電圧Ｖｃｃが印加され、そのベースにはバッファ２２の出力が印加される。第２定電流源６８の一端は、ＰＮＰ型バイポーラトランジスタ６４のエミッタと出力端子１０４との第４接続ノード６６に接続され、他端には電源電圧Ｖｃｃが印加される。
本変形例によると、図１の回路と同様の効果を得ることができる。

実施の形態においてはＶｃｃ＞０の場合について説明したが、本発明はこれには限定されない。入力される電源電圧が負電圧である場合、例えばバイパススイッチ１４をＮチャンネルＭＯＳＦＥＴとし、バイポーラトランジスタの型を入れ替え、その他適宜端子の正負を入れ替えてもよい。

以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係る保護回路の構成を示す回路図である。 図１の保護回路における電源電圧および出力電圧の電源電圧に対する変化を示すグラフである。 図１の保護回路を搭載した反転型チャージポンプを示すブロック図である。 反転型チャージポンプにおける基準クロックに対する各ゲートのクロック波形を示すタイムチャートである。 図３の反転型チャージポンプを搭載したＬＳＩの構成を示すブロック図である。 図５のＬＳＩにおける電源電圧、出力電圧および負電源電圧の電源電圧に対する変化を示すグラフである。 変形例に係る保護回路の構成を示す回路図である。

符号の説明

１００ 保護回路、 １０２ 入力端子、 １０４ 出力端子、 １３０ ゲートクロック生成回路、 １６０ 反転型チャージポンプ、 １４０ レベルシフト回路、 １５０ 制御回路、 １２ 電圧クランプ回路、 ７０ 電圧クランプ回路、 １０ 制御部、 １４ バイパススイッチ、 Ｖｃｃ 電源電圧、 Ｖｏｕｔ 出力電圧、 Ｖｒｅｆ１ 第１基準電圧、 Ｖｒｅｆ２ 第２基準電圧、 Ｓｇ 制御信号。

Claims (4)

1. 集積回路の電源電圧経路上に設けられた保護回路であって、
   電源電圧が入力される入力端子と、
   保護対象の回路が接続される出力端子と、
   前記電源電圧が所定の第１基準電圧より高いとき所定レベルをとる制御信号を生成する制御部と、
   前記入力端子と前記出力端子との間に設けられ、前記制御信号が前記所定レベルのときオフ状態となるバイパススイッチと、
   前記電源電圧を受け、所定の第２基準電圧に対応した電圧以下にクランプする電圧クランプ回路と、を備え、
   前記電圧クランプ回路は、エミッタが前記出力端子と接続され、ベースに前記第２基準電圧に対応した電圧が印加される第１バイポーラトランジスタを含み、
   前記第１バイポーラトランジスタはＮＰＮ型であり、
   前記電圧クランプ回路は、
   エミッタが前記第１バイポーラトランジスタのベースに接続され、ベースに前記第２基準電圧が印加されるＰＮＰ型の第２バイポーラトランジスタをさらに含むことを特徴とする保護回路。
2. 反転型チャージポンプのスイッチ素子を制御する制御回路であって、
   請求項１に記載の保護回路と、
   ゲートクロックを生成するゲートクロック生成回路と、
   前記ゲートクロックのレベルをシフトさせて前記スイッチ素子の制御端子へ出力するレベルシフト回路と、を備え、
   前記レベルシフト回路は、前記ゲートクロックのハイレベルを前記保護回路によって出力される電圧へシフトさせ、その少なくとも一端が前記反転型チャージポンプの出力電圧と同等の電圧をもつスイッチ素子の制御端子に対して出力することを特徴とする制御回路。
3. 反転型チャージポンプのスイッチ素子を制御する制御回路であって、
   集積回路の電源電圧経路上に設けられた保護回路と、
   ゲートクロックを生成するゲートクロック生成回路と、
   前記ゲートクロックのレベルをシフトさせて前記スイッチ素子の制御端子へ出力するレベルシフト回路と、を備え、
   前記レベルシフト回路は、前記ゲートクロックのハイレベルを前記保護回路によって出力される電圧へシフトさせ、その少なくとも一端が前記反転型チャージポンプの出力電圧と同等の電圧をもつスイッチ素子の制御端子に対して出力し、
   前記保護回路は、
   電源電圧が入力される入力端子と、
   保護対象の回路が接続される出力端子と、
   前記電源電圧が所定の第１基準電圧より高いとき所定レベルをとる制御信号を生成する制御部と、
   前記入力端子と前記出力端子との間に設けられ、前記制御信号が前記所定レベルのときオフ状態となるバイパススイッチと、
   前記電源電圧を受け、所定の第２基準電圧に対応した電圧以下にクランプする電圧クランプ回路と、を備えることを特徴とする制御回路。
4. 前記電圧クランプ回路は、エミッタが前記出力端子と接続され、ベースに前記第２基準電圧に対応した電圧が印加される第１バイポーラトランジスタを含むことを特徴とする請求項３に記載の制御回路。

Images