JP2004048880A - スイッチドキャパシタ型安定化電源装置 - Google Patents
スイッチドキャパシタ型安定化電源装置 Download PDFInfo
- Publication number
- JP2004048880A JP2004048880A JP2002201284A JP2002201284A JP2004048880A JP 2004048880 A JP2004048880 A JP 2004048880A JP 2002201284 A JP2002201284 A JP 2002201284A JP 2002201284 A JP2002201284 A JP 2002201284A JP 2004048880 A JP2004048880 A JP 2004048880A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- boosting
- power supply
- stabilized power
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供する。
【解決手段】安定化電源装置1において、比較部21のコンパレータCOM1は、分圧回路3からのフィードバック電圧Vfbが基準電圧Vref1よりも低いときはHighレベルの比較結果信号Scを出力し、昇圧動作制御部22のスイッチS22a・S22bをONとして、スイッチS1〜S4にスイッチング動作を行わせる昇圧実行制御を行う。フィードバック電圧Vfbが基準電圧Vref1よりも高いときはLowレベルの比較結果信号Scを出力し、スイッチS22a・S22bをOFFとして、発振器OSCにクロック信号CKの生成動作を行わせたままスイッチS1〜S4にスイッチング動作を停止させる昇圧停止制御を行う。
【選択図】 図1
【解決手段】安定化電源装置1において、比較部21のコンパレータCOM1は、分圧回路3からのフィードバック電圧Vfbが基準電圧Vref1よりも低いときはHighレベルの比較結果信号Scを出力し、昇圧動作制御部22のスイッチS22a・S22bをONとして、スイッチS1〜S4にスイッチング動作を行わせる昇圧実行制御を行う。フィードバック電圧Vfbが基準電圧Vref1よりも高いときはLowレベルの比較結果信号Scを出力し、スイッチS22a・S22bをOFFとして、発振器OSCにクロック信号CKの生成動作を行わせたままスイッチS1〜S4にスイッチング動作を停止させる昇圧停止制御を行う。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチドキャパシタ型安定化電源装置に関するものである。
【0002】
【従来の技術】
図12に、従来のスイッチドキャパシタ型の安定化電源回路101の構成を示す。安定化電源回路101において、端子OUTの電圧である出力電圧Voは抵抗R1・R2により分圧される。分圧された電圧はフィードバック電圧Vfbとして、端子FBからヒステリシス機能付きコンパレータCOM2の反転入力端子に入力される。上記コンパレータCOM2の非反転入力端子には基準電圧Vrefが入力され、フィードバック電圧Vfbが基準電圧Vrefの値まで上昇するとコンパレータCOM2の出力側がLowレベルとなり、このLow信号によって発振器OSCが停止しスイッチS1〜S4にクロック信号CK・CKBが送られなくなるので、昇圧動作が停止する。コンパレータCOM2にはヒステリシス機能付きコンパレータを用いている為、昇圧動作を停止させた後、出力電圧Voがヒステリシスをもった一定値以下になるとコンパレータCOM2の出力側がHighレベルとなり、このHigh信号によって発振器OSCが再び動作を開始してスイッチS1〜S4にクロック信号CK・CKBが送られ、昇圧動作を開始する。その動作を繰り返し出力電圧Voが定電圧化される。
【0003】
次にスイッチS1〜S4、昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3から構成される昇圧回路の動作について説明する。スイッチS1〜S4は発振器OSCから出力されるクロック信号CK・CKBによってON/OFF制御される。偶数番号のスイッチS2・S4の組にはクロック信号CKが入力され、奇数番号のスイッチS1・S3の組にはインバータINVによってクロック信号CKを反転させたクロック信号CKBが入力される。これにより、スイッチS2・S4の組とスイッチS1・S3の組とには一方の組がON、他方の組がOFFとなるように互いに反対の信号が入力され、奇数スイッチおよび偶数スイッチのどちらかしかONしないように動作する。
【0004】
昇圧動作はスイッチS2・S4がONでスイッチS1・S3がOFFの期間▲1▼と、スイッチS2・S4がOFFでスイッチS1・S3がONの期間▲2▼とが設けられることにより行われ、期間▲1▼では入力コンデンサC2を介して端子INから、端子C+と端子C−との接続された昇圧コンデンサC1に入力電圧Vinの電圧が充電され、期間▲2▼では昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電される。期間▲1▼と期間▲2▼とを繰り返すことによって、スイッチ部分のロス、コンデンサのインピーダンスがゼロの理想状態では期間▲1▼に昇圧コンデンサC1へ入力電圧Vinの電圧が充電され、期間▲2▼に出力コンデンサC3に2×Vinの電圧が充電される。
【0005】
通常、スイッチS1〜S4はPチャネルMOSトランジスタとNチャネルMOSトランジスタとの組み合わせにより構成され、これらMOSトランジスタのゲートに発振器OSCから出力されるクロック信号CK、およびそれを反転したクロック信号CKBが入力されることにより、期間▲1▼+期間▲2▼を1周期とした発振器OSCの周波数でON/OFF動作を行っている。
【0006】
図13は上記従来例の昇圧回路を動作させたときのタイミングチャートである。出力電圧Voが設定電圧よりも低いときは発振器OSCのクロック周波数で期間▲1▼の昇圧コンデンサC1の充電と期間▲2▼の昇圧コンデンサC1の放電を繰り返す昇圧動作を行うので出力電圧Voは上昇していく。出力電圧Voが設定電圧よりも高くなると発振器OSCを停止させるので、出力電圧Voがヒステリシスをもった設定電圧以下に低下するまで昇圧動作を行わない。このため出力電圧Voには発振器OSCの周波数の他に、発振器OSCの動作/停止期間を1周期とする、発振器OSCの周波数より低周波のリップルが発生する。入力電圧Vinのリップルは、発振器OSCが動作している期間は発生するが発振器OSCが停止している期間は昇圧動作用の電流が流ないため発生せず、上記低周波のサイクルで電圧リップルが発生する期間と発生しない期間とを繰り返す。
【0007】
上記低周波の周波数は、入力電圧Vin、出力電圧Vo、出力電流、等の動作状態によって決定され、例えば入力電源に電池を使用した場合には電池電圧が低下していくにつれて低周波の周波数も変化していくので、発振器OSCの周波数を固定していても低周波の周波数は動作状態次第で大きく変動するものであった。
【0008】
【発明が解決しようとする課題】
近年、スイッチドキャパシタ型安定化電源装置は、携帯電話用白色発光ダイオードの駆動電源としての用途が増加している。携帯電話は通話音質を向上させることが大きな課題であるが、携帯電話の音声系回路はノイズの影響を受けやすく、特にRF回路の受信周波数帯域のノイズは通話音質に悪影響を及ぼす。RF回路の受信周波数は、例えばTYP.550kHzであり、スイッチドキャパシタ型安定化電源装置のようにスイッチングのたびにノイズを発生する回路を用いる場合、550kHz付近のノイズを極力発生させないようにスイッチドキャパシタ内部の発振器OSCの発振周波数を550kHzよりもはるかに小さく例えば100kHz程度にするか、550kHzよりもはるかに大きく例えば1MHz程度にして使用する必要がある。
【0009】
ここで、発振器OSCの発振周波数を小さく例えば100kHzにした場合、100kHzのノイズだけではなく100kHzの2倍(200kHz)、4倍(400kHz)、…等の高調波ノイズも発生するためRF回路の受信周波数帯域へノイズが乗ってしまう可能性があるという課題があった。他方、発振器OSCの発振周波数を大きく、例えば1MHzにした場合、従来の技術に示したスイッチドキャパシタ型安定化電源装置101では発振器OSCの発振周波数を大きくしているので発振器OSCの発振周波数のノイズ及び上記高調波ノイズがRF回路の受信周波数帯域へ乗ることはないが、発振器OSCの動作/停止を1周期とする低周波のリップルが、入力電圧Vin、出力電圧Vo、出力電流、等によって例えば100kHz〜700kHzの範囲で変動して発生するため、この低周波のノイズがRF回路へ乗ってしまうという課題があった。上記低周波リップルの周波数は、比較手段であるコンパレータCOM2のヒステリシス幅を小さくすることである程度大きくできるが、ヒステリシス幅を小さくしすぎると発振器OSCが停止状態から正常動作するまでの時間がとれず誤動作する可能性があるためヒステリシス幅を小さくするには限界があった。
【0010】
最近、スイッチドキャパシタ型安定化電源装置の中には、昇圧回路の後段にシリーズレギュレータを接続し、昇圧回路によって入力電圧Vinの例えば2倍に昇圧した後の昇圧電圧をシリーズレギュレータの入力電圧とし、出力電圧Voの制御をこのシリーズレギュレータにて行う回路もある。この場合、シリーズレギュレータの入力電圧は安定した一定電圧である必要がないため発振器OSCおよび昇圧回路を常に動作させておけば、上記低周波のリップルが発生せずRF回路へ受信周波数帯域のノイズが乗ることもない。また、シリーズレギュレータの代わりにカレントミラー方式の定電流出力回路を用いたものもある。ただし、これらの回路を用いる場合、出力段の設定電圧にかかわらずつねに入力電圧Vinの例えば2倍の昇圧倍率まで昇圧動作が行われるため、素子の耐圧として入力電圧Vinの例えば2倍の電圧が必要であった。
【0011】
具体例を挙げると、昇圧回路の後段にシリーズレギュレータが接続された回路を、スイッチドキャパシタ型安定化電源装置の入力電圧Vinが3V〜4.2V、レギュレータの出力電圧が5Vの条件で使用する場合、シリーズレギュレータの入力側には出力5V+シリーズレギュレータの最小入出力間電圧差(例えば0.2V)=5.2Vあれば出力電圧を安定化できるが、スイッチドキャパシタ型安定化電源装置の入力電圧Vinが3V〜4.2Vなのでシリーズレギュレータの入力側には2倍昇圧回路ならば最大4.2×2=8.4Vが入力される。上記具体例の回路の耐圧は、出力を安定化するためには5.2Vあれば十分であるのに、実際には昇圧回路で入力電圧Vinの2倍に昇圧された8.4Vに対する耐圧が必要であり、5.2Vより高耐圧の8.4V以上のプロセスを用いて素子を作製しなければならないため、製造上、および価格上のデメリットになってしまうという課題があった。
【0012】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、周期的な源クロック信号を生成する発振器を有しており上記源クロック信号から上記源クロック信号と同じ周波数のクロック信号を生成して出力するクロック信号生成手段と、上記クロック信号が入力されて上記クロック信号のタイミングでスイッチング動作を行うスイッチ部、および上記スイッチング動作のタイミングに応じた充放電が行われることにより入力電圧を昇圧して出力し、装置の出力電圧とするコンデンサ部を有する昇圧手段と、上記スイッチ部が上記スイッチング動作を行う期間を制御するスイッチング制御手段とを備えるスイッチドキャパシタ型安定化電源装置において、上記スイッチング制御手段は、上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、を備えていることを特徴としている。
【0014】
上記の発明によれば、スイッチング制御手段は比較手段と昇圧動作制御手段とを備えている。比較手段はヒステリシス特性を有しておらず、出力電圧のフィードバック電圧が上昇するときも低下するときも、フィードバック電圧との比較対象に所定の基準電圧を用いる。フィードバック電圧と所定の基準電圧とを比較して、フィードバック電圧が基準電圧よりも低い場合には出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、フィードバック電圧が上記基準電圧よりも高い場合には出力電圧が設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する。
【0015】
昇圧動作制御手段は、比較手段から出力された比較結果信号に基づき、スイッチ部にスイッチング動作を行わせる昇圧実行制御、および、スイッチング動作を停止させる昇圧停止制御のいずれかを行う。比較結果信号が低電圧時であることを示していれば、昇圧実行制御を行う。また、高電圧時であることを示していればクロック信号生成手段の発振器による源クロック信号の生成動作を停止させずに、例えば源クロック信号からクロック信号が生成されないようにしたりクロック信号がスイッチ部に入力されないようにするなどして昇圧停止制御を行う。
【0016】
このように、ヒステリシス特性を有しない比較手段を用い、出力電圧が設定電圧よりも大きいときには発振器による源クロック信号の生成動作を停止させずに、昇圧手段のスイッチング動作を停止させるので、出力電圧のリップルを従来よりも小さくすることができ、なおかつ発振器の周波数をRF回路の受信周波数よりも大きくした場合に発振器の周波数よりも低周波でRF回路にとってノイズとなるようなリップルノイズを抑えることができる。
【0017】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【0018】
以上により、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することができる。
【0019】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記スイッチング制御手段は、第1のレベルと第2のレベルとで表される指示信号が入力され、上記指示信号の第1のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えていることを特徴としている。
【0020】
上記の発明によれば、制御指示手段に指示信号の第1のレベルを入力することにより、比較結果信号の内容に関わらず昇圧動作制御手段に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができる。
【0021】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記昇圧手段は入力される上記クロック信号の1周期で昇圧動作の1サイクルを行い、上記指示信号は上記第1のレベルをHighレベルまたはLowレベルとする上記源クロック信号であり、上記制御指示手段は、上記第1のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴としている。
【0022】
上記の発明によれば、発振器が生成した源クロック信号のHighレベルまたはLowレベルを用いて制御指示手段に指示信号の第1のレベルを入力するので、クロック信号の1周期に少なくとも1回は、必ずスイッチ部にスイッチング動作を行わせる、すなわちコンデンサ部に充電または放電を行わせることとなる。
従って、入力電圧にはクロック信号の周波数以上の周波数で確実にリップルが発生し、出力電圧の状態に応じて、昇圧動作がクロック信号の何周期にも渡って1サイクルも行われないという状態が存在しなくなる。これにより、発振器の周波数よりも低周波のリップルノイズが発生することを確実に回避することができる。
【0023】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記制御指示手段は、上記第1のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴としている。
【0024】
上記の発明によれば、制御指示手段に第1のレベルが入力されている間に昇圧動作制御手段に昇圧実行制御を行わせようとするときに、制御指示手段に源クロック信号をそのまま入力することができる。従って、回路構成を簡略化しながら入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができる。
【0025】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第1のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるMOSトランジスタであり、上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行うことを特徴としている。
【0026】
上記の発明によれば、制御指示手段であるMOSトランジスタのゲートに源クロック信号の第1のレベルが入力されると、このMOSトランジスタのソース・ドレイン間が導通して、フィードバック電圧よりも常に高い高基準電圧が基準電圧の代わりに比較手段に入力される。比較手段はこれにより必ず低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力し、昇圧動作制御手段は低電圧時と同じように昇圧実行制御を行う。
【0027】
従って、このような、MOSトランジスタを1つ使用した制御指示手段とすることにより、特に簡単な回路構成で、入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となる。
【0028】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えていることを特徴としている。
【0029】
上記の発明によれば、高精度の定電流制御を行うことができる。
【0030】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させることを特徴としている。
【0031】
上記の発明によれば、カレントミラー回路の電流による所定箇所の電圧降下は出力電圧よりも小さく、定電流出力手段により定電流を安定化させるためにこの電圧降下との比較に用いる定電流安定化用基準電圧と、出力電圧よりも小さくなるように抵抗回路によって生成されるフィードバック電圧と比較する所定の基準電圧とを共通化することができる。従って、装置を製品化する場合に、特に、回路面積の縮小化や低価格化が可能となる。
【0032】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第1の期間と、上記入力電圧を昇圧して出力側に放電する第2の期間とが切り替えられる昇圧コンデンサを備え、上記抵抗回路の一部にドレイン−ソースが並列接続されたMOSトランジスタを備え、上記並列接続されたMOSトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたMOSトランジスタの導通および遮断を行うことにより上記第1の期間と上記第2の期間とで上記比較手段にヒステリシスを設けることを特徴としている。
【0033】
上記の発明によれば、非常に簡単な回路構成で、第1の期間と第2の期間とで比較手段にヒステリシスを設けることが可能なので、設計の自由度を向上させながら回路面積の縮小化や低価格化が可能となる。
【0034】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記定電流の値が外部から設定可能であることを特徴としている。
【0035】
上記の発明によれば、制御する定電流の値の設定を外部から行うことが可能でありながら、高精度の定電流制御が可能になる。
【0036】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧の値が外部から設定可能であることを特徴としている。
【0037】
上記の発明によれば、制御する出力電圧の値の設定を外部から行うことが可能となる。
【0038】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とすることを特徴としている。
【0039】
上記の発明によれば、昇圧停止制御においてスイッチ部のスイッチがフローティング状態となった際に懸念されるスイッチ遮断時の誤動作を防止して、安定動作させることができる。
【0040】
【発明の実施の形態】
〔実施の形態1〕
本発明の一実施の形態について、図1および図2に基づいて説明すれば以下の通りである。
【0041】
図1に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)1の構成を示す。
【0042】
安定化電源装置1は、IC部分2、分圧回路3、昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3を備えている。
【0043】
IC部分2は、入力電圧Vinが入力される端子IN、出力電圧Voが出力される端子OUT、昇圧コンデンサC1の高電位側端子が接続される端子C+、昇圧コンデンサC1の低電位側端子が接続される端子C−、分圧回路3からのフィードバック電圧Vfbが入力される端子FB、およびGNDに接続される端子GNDを備えている。
【0044】
また、端子INには入力コンデンサC2の高電位側端子が接続され、入力コンデンサC2の低電位側端子はGNDに接続される。端子OUTには出力コンデンサC3の高電位側端子が接続され、出力コンデンサC3の低電位側端子はGNDに接続される。昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3はコンデンサ部を構成している。分圧回路3は、端子OUTとGNDとの間に抵抗R1と抵抗R2とが抵抗R1を端子OUT側として直列に接続された抵抗回路である。抵抗R1と抵抗R2との接続点は端子FBに接続される。
【0045】
また、IC部分2は内部に、スイッチS1・S2・S3・S4、発振器OSC、インバータINV、比較部21、および昇圧動作制御部22を備えている。
【0046】
スイッチS1は、スイッチング動作により端子C+と端子OUTとの間を導通および遮断する。スイッチS2は、スイッチング動作により端子C+と端子INとの間を導通および遮断する。スイッチS3は、スイッチング動作により端子C−と端子INとの間を導通および遮断する。スイッチS4は、スイッチング動作により端子C−とGNDとの間を導通および遮断する。スイッチS1〜S4はスイッチ部を構成している。以下、スイッチ類の導通状態をON、遮断状態をOFFとする。
【0047】
また、前記コンデンサ部と上記スイッチ部とは昇圧手段を構成している。
【0048】
発振器OSCは、図2に示す周期的なクロック信号CKを源クロック信号として生成する。インバータINVはクロック信号CKの位相を反転させたクロック信号CKBを生成する。発振器OSCによって生成されたクロック信号CKは、そのままスイッチS2・S4に各レベル反転タイミングをON/OFFのタイミングとする制御信号として入力される他、インバータINVによってクロック信号CKBに変換されたものはスイッチS1・S3に各レベル反転タイミングをON/OFFのタイミングとする制御信号として入力される。すなわち、発振器OSCおよびインバータINVは、源クロック信号からクロック信号CK・CKBという、源クロック信号と同じ周波数の2種類のクロック信号を生成して出力する。発振器OSCおよびインバータINVは、クロック信号生成手段を構成している。
【0049】
比較部(比較手段)21はヒステリシス特性を有しないコンパレータCOM1を備えている。コンパレータCOM1の反転入力端子は端子FBに接続され、非反転入力端子には基準電圧Vref1が入力される。コンパレータCOM1は端子FBを介して入力されたフィードバック電圧FBを基準電圧Vref1と比較する。フィードバック電圧FBが基準電圧Vref1よりも低いときには、出力電圧Voが設定電圧よりも低い低電圧時であることを示すHighレベルの比較結果信号Scを出力する。フィードバック電圧FBが基準電圧Vref1よりも高いときには、出力電圧Voが設定電圧よりも高い高電圧時であることを示すLowレベルの電圧の比較結果信号Scを出力する。
【0050】
昇圧動作制御部(昇圧動作制御手段)22はスイッチS22a・S22bを備えている。スイッチS22aは発振器OSCの出力とインバータINVの入力との間を導通および遮断する。スイッチS22bは発振器OSCの出力とスイッチS2・S4の制御入力との間を導通および遮断する。スイッチS22a・S22bは、コンパレータCOM1から出力された比較結果信号ScをON/OFFを決める制御信号とする。比較結果信号ScがHighレベルのときはONとなってクロック信号CK・CKBがスイッチS1〜S4に入力されるようにし、LowレベルのときはOFFとなってクロック信号CK・CKBがスイッチS1〜S4に入力されるのを阻止する。すなわち、昇圧動作制御部22は、比較結果信号Scに基づき、低電圧時にはスイッチS1〜S4にスイッチング動作を行わせる昇圧実行制御を行う一方、高電圧時には発振器OSCによるクロック信号CKの生成動作を停止させずにスイッチS1〜S4にスイッチング動作を停止させる昇圧停止制御を行う。
【0051】
上記比較部21、昇圧動作制御部22、および分圧回路3はスイッチング制御手段を構成している。
【0052】
次に、スイッチS1〜S4、昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3による昇圧動作について説明する。スイッチS1〜S4は、発振器OSCから出力されるクロック信号CK・CKBによってON/OFF制御される。偶数番号のスイッチ(S2とS4)と奇数番号のスイッチ(S1とS3)とにはそれぞれ、クロック信号CKB・CKというON/OFF反対の信号が入力され、奇数スイッチのON期間と偶数スイッチのON期間とが重ならないように動作する。昇圧動作の1サイクルは、スイッチS2・S4とがONでスイッチS1・S3とがOFFの期間▲1▼と、スイッチS2・S4がOFFでスイッチS1・S3がONの期間▲2▼とにより構成される。期間▲1▼では昇圧コンデンサC1に入力コンデンサC2を介してVinの電圧が充電されてVinが保持され、期間▲2▼では昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電される。昇圧動作制御部22のスイッチS22a・S22bが常時ONしている状態では、期間▲1▼と期間▲2▼とを繰り返すことによって、スイッチ部分のロス、コンデンサのインピーダンスがゼロの理想状態では期間▲1▼に昇圧コンデンサC1へ入力電圧Vinの電圧が充電され、期間▲2▼に出力コンデンサC3に2×Vinの電圧が充電される。
【0053】
通常、スイッチS1〜S4はPチャネルMOSトランジスタとNチャネルMOSトランジスタとの組み合わせにより構成され、これらMOSトランジスタのゲートに発振器OSCから出力されるクロック信号CK・CKBを入力することにより期間▲1▼+期間▲2▼を1周期とした発振器OSCの周波数でON/OFF動作を行っている。
【0054】
次に、分圧回路3、比較部21、昇圧動作制御部22、および発振器OSCを用いた出力電圧Voの安定化動作について説明する。出力電圧Voは分圧回路3の抵抗R1・R2により分圧され、その分圧であるフィードバック電圧VfbがコンパレータCOM1の反転入力端子へ入力される。上記コンパレータCOM1の非反転入力端子には基準電圧Vref1が入力されているので、フィードバック電圧Vfbが基準電圧Vref1まで上昇するとコンパレータCOM1の出力である比較結果信号ScがLowレベルとなる。このLowレベルの比較結果信号Scによって昇圧動作制御部22のスイッチS22a・S22bはOFFとなって昇圧停止制御が行われ、クロック信号CK・CKBがスイッチS1〜S4に入力されなくなることで、昇圧動作が停止する。
【0055】
フィードバック電圧Vfbが基準電圧Vref1より低下するとコンパレータCOM1の出力する比較結果信号ScがHighレベルとなる。このHighレベルの比較結果信号Scによって昇圧動作制御部22のスイッチS22a・S22bがONとなって昇圧実行制御が行われ、クロック信号CK・CKBがスイッチS1〜S4に入力され、昇圧動作が開始される。その動作が繰り返されることにより出力電圧Voが安定化される。昇圧動作制御部22のスイッチS22a・S22bは例えばMOSトランジスタによって構成され、上記コンパレータCOM1の比較結果信号ScがこれらMOSトランジスタのゲートに印加されることにより、ON/OFFが切り替わる。
【0056】
比較部21のコンパレータCOM1にヒステリシス特性を持たせず、また、発振器OSCによるクロック信号CKの生成動作を常に行うようにして、このような昇圧動作制御部22のMOSスイッチによるON/OFFを行うことで、従来のような発振器OSCの停止/動作を繰り返す場合に比べ、スイッチS1〜S4のスイッチング動作の実行期間と停止期間との切り替わりがはるかに速い回路構成となる。コンパレータCOM1にヒステリシス特性を持たせなかったことは、従来のコンパレータのヒステリシス幅を非常に小さく、あるいはゼロにしたことに相当する。
【0057】
図2は、本実施の形態の安定化電源装置1を動作させたときのタイミングチャートである。発振器OSCは、クロック信号CKを一定周期で生成し続けている。つまり昇圧動作制御部22のスイッチS22a・S22bが常時ONならば、クロック信号CKのHighレベルの期間である期間▲1▼に、入力電圧Vinから昇圧コンデンサC1への充電動作が行われ、クロック信号CKのLowレベルの期間である期間▲2▼に、昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電されるように昇圧動作が行われる。
【0058】
一方、昇圧動作制御部22のスイッチS22a・S22bは、比較部21がフィードバック電圧Vfbと基準電圧Vref1とを比較して出力電圧Voが設定電圧よりも低いと判定した期間にはONとなり、比較部21が出力電圧Voが設定電圧よりも高いと判定した期間にはOFFとなる。昇圧動作である昇圧コンデンサC1の充電および放電は昇圧動作制御部22がONである期間でのみ実行され、昇圧動作制御部22がOFFである期間にはクロック信号CK・CKBがスイッチS1〜S4に入力されず、昇圧コンデンサC1の充電動作も放電動作も実行されない。この時の入力電圧Vinの波形は、図2中の昇圧コンデンサC1の充電/放電のタイミングで昇圧コンデンサC1へ電流が流れるので、入力コンデンサC2のインピーダンスと流れる電流との積によって発生する電圧降下が起こり、同図のような波形になる。
【0059】
以上の動作を行うことにより、比較部21のコンパレータCOM1に対して従来のヒステリシス幅を非常に小さく、あるいはゼロにしたことと等価なことを行うことができる。従って、出力電圧Voのリップルを従来より小さくすることが可能で、なおかつ従来のような発振器OSCの動作/停止の繰り返しによる低周波数の周期がないので、発振器OSCのクロック周波数をRF回路の受信周波数よりも大きくした場合に、RF回路にとってノイズとなるような、発振器OSCのクロック周波数より低周波のリップルノイズを抑えることができる。これにより、例えば発振器OSCの周波数を1MHzとした場合、1MHz以下の低周波のリップルノイズを抑えるので例えばTYP.550kHzのRF回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【0060】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【0061】
以上により、安定化電源装置1によれば、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することができる。
【0062】
また、安定化電源装置1において、スイッチS1〜S4や昇圧動作制御部22のスイッチS22a・S22bがMOSトランジスタで構成されていてこれらをOFFにするときに、ゲートをオープン状態にせず、ゲートにHighレベルまたはLowレベルの電圧を印加して確実にMOSトランジスタをOFFにするとよい。昇圧動作制御部22によってゲートをオープン状態にしてスイッチS1〜S4をOFFにしようとした場合、状態によってはゲート電圧がフローティング状態となり、例えばスイッチS3・S4が同時にONとなって端子INからスイッチS3・S4を通りGNDに大電流が流れるような誤動作を引き起こす可能性がある。
【0063】
上記のように昇圧動作制御部22が昇圧停止制御を行うときに、スイッチS1〜S4を全てOFFにするようにすれば、スイッチS1〜S4がフローティング状態となった際に懸念されるスイッチOFF時の誤動作を防止して、安定動作させることができる。
【0064】
〔実施の形態2〕
本発明の他の実施の形態を、図3に基づいて説明すれば以下の通りである。なお、前記実施の形態1で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0065】
図3に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)11の構成を示す。
【0066】
安定化電源装置11は、実施の形態1で述べた安定化電源装置1(図1)のIC部分2にOR回路23を追加したIC部分12を備える構成であり、これに伴って、IC部分12には端子ON/OFFが設けられている。端子ON/OFFには、安定化電源装置11の外部または内部のON/OFF信号(指示信号)Lmが入力される。ON/OFF信号Lmは、ONレベル(第1のレベル)とOFFレベル(第2のレベル)とからなる2レベルの信号である。OR回路(制御指示手段)23は2入力であり、そのうちの1つはON/OFF端子に、他の1つはコンパレータCOM1の出力端子に、それぞれ接続されている。OR回路23の出力端子は昇圧動作制御部22のスイッチS22a・S22bのON/OFFを決める制御信号用の入力端子に接続されている。
【0067】
OR回路23は比較結果信号ScとON/OFF信号Lmとの論理和をとって論理和信号Waを昇圧動作制御部22に入力する。ここでON/OFF信号LmのONレベルはHighレベルであり、OFFレベルはLowレベルである。比較結果信号ScとON/OFF信号Lmとの少なくとも一方がHighレベルであれば論理和信号WaはHighレベルとなり、スイッチS22a・S22bはONとなる。従って、OR回路23は、ONレベルのON/OFF信号Lmが入力されると、比較結果信号Scの内容に関わらず昇圧動作制御部22に昇圧実行制御を行わせる。すなわち、ON/OFF信号LmのONレベルを比較結果信号Scの内容に優先させる。なお、本実施の形態ではON/OFF信号LmがONレベルとなると昇圧動作制御部22に昇圧実行制御を行わせているが、昇圧停止制御を行わせるようにすることもできる。
【0068】
上記の構成の安定化電源装置11によると、ON/OFF信号Lmと比較結果信号ScとのいずれかがHighレベルの場合に昇圧動作制御部22のスイッチS22a・S22bがONとなり、発振器OSCのクロック信号CK・CKBがスイッチS1〜S4に入力され、昇圧動作が開始される。つまり、出力電圧Voが基準電圧Vref1により設定された値寄り高いときでもON/OFF信号Lmを発生する手段からONレベルが入力されれば昇圧動作を行う。
【0069】
以上の動作を行うことにより、OR回路23にON/OFF信号LmのONレベルを入力することにより、比較結果信号Scの内容に関わらず昇圧動作制御部22に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができる。
【0070】
〔実施の形態3〕
本発明のさらに他の実施の形態について、図4に基づいて説明すれば以下の通りである。なお、前記実施の形態1および2で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0071】
図4に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)15の構成を示す。
【0072】
安定化電源装置15は、実施の形態2で述べた安定化電源装置11(図3)のIC部分12にON/OFF信号生成回路24を追加したIC部分16を備える構成であり、IC部分16にはIC部分12のような端子ON/OFFは設けられていない。ON/OFF信号生成回路24は、発振器OSCからクロック信号CKが入力されて、これからON/OFF信号Lmを生成する。クロック信号CKの1周期に現れる1回のHighレベル期間または1回のLowレベル期間に基づいてON/OFF信号LmのONレベルおよびOFFレベルを1回ずつ生成する。OR回路23には上記ON/OFF信号Lmと比較結果信号Scとが入力され、これらの論理和として論理和信号Waを出力する。
【0073】
上記の構成安定化電源装置15では、ON/OFF信号Lmを内部の発振器OSCのクロック信号CKを用いて生成し、クロック信号CKの1周期に少なくとも1回はスイッチS1〜S4の所定のものにスイッチング動作を行わせて昇圧動作を行わせる。クロック信号CKの周期毎に1回は必ず昇圧コンデンサC1の充電または放電を行うので入力電圧Vinにはクロック周波数以上の周波数で確実にリップルが発生し、出力電圧Voの状態によって、昇圧動作がクロック信号CKの何周期(例えば数周期)にも渡って1サイクルも行われずに昇圧コンデンサC1の充電も放電も行われないという状態が存在しなくなる。従って、発振器OSCの周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【0074】
〔実施の形態4〕
本発明のさらに他の実施の形態について、図5に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0075】
図4に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)25の構成を示す。
【0076】
安定化電源装置25は、実施の形態3で述べた安定化電源装置15(図4)のIC部分16からON/OFF信号生成回路24を取り除いたIC部分26を備える構成である。ここでは、ON/OFF信号Lmを、発振器OSCから出力されるクロック信号CKそのものとしてOR回路23に直接入力する。クロック信号CKのHighレベル期間はON/OFF信号LmのON期間となり、クロック信号CKのLowレベル期間はON/OFF信号LmのOFF期間となる。
【0077】
従って、クロック信号CKのHighレベル期間の間は比較結果信号Scの内容に関わらずOR回路23の論理和信号WaがHighレベルとなって昇圧動作制御部22が昇圧実行制御を行うので、昇圧動作が行われる。クロック信号CKのLowレベル期間の間は、比較結果信号ScがHighレベルのとき、つまり出力電圧Voが設定電圧よりも低いときに昇圧動作制御部22が昇圧実行制御を行い、比較結果信号ScがLowレベルのとき、つまり出力電圧Voが設定電圧よりも高いときに昇圧動作制御部22が昇圧停止制御を行う。上記の説明ではクロック信号CKがHighレベルのときに昇圧動作を行ったが、回路上のいずれかの信号を反転しクロック信号CKがLowレベルのときに昇圧動作を行っても構わない。
【0078】
昇圧動作の1サイクルには前記の期間▲1▼(昇圧コンデンサC1にVinの電圧が充電される)と期間▲2▼(昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電される)とがあるので、本実施の形態によると期間▲1▼および▲2▼のいずれかの期間中は必ず昇圧動作が行われる。
【0079】
本実施例によると、発振器OSCのクロック信号CKをそのまま使用できるので回路構成を簡略化しながらクロック信号CKの1周期毎に1回は必ず昇圧コンデンサC1の充電または放電を行うので入力電圧Vinにはクロック周波数以上の周波数で確実にリップルが発生し、出力電圧Voの状態により昇圧動作がクロック信号CKの何周期(例えば数周期)にも渡って1サイクルも行われずに昇圧コンデンサC1の充電も放電も行われない状態が存在することが無い。従って、発振器OSCの周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【0080】
〔実施の形態5〕
本発明のさらに他の実施の形態について、図6に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし4で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0081】
図6に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)31の構成を示す。
【0082】
安定化電源装置31は、実施の形態1で述べた安定化電源装置1(図1)のIC部分2にMOSトランジスタ33を追加したIC部分32を備える構成である。MOSトランジスタ(制御指示手段)33はPチャネルMOSFETであり、ゲートには発振器OSCからクロック信号CKが入力され、ソースは入力端子INに接続されており、ドレインはコンパレータCOM1の非反転入力端子に接続されている。ゲートに入力されるクロック信号CKはON/OFF信号Lmである。
【0083】
クロック信号CKのLowレベル期間の間はMOSトランジスタ33のゲート電圧がLowレベルになるのでドレイン・ソース間がON状態になり、コンパレータCOM1の非反転入力端子の電圧が、基準電圧Vref1から入力電圧(高基準電圧)Vinまで上昇する。入力電圧Vinはフィードバック電圧Vfbよりも常に高くなるようになっている。携帯機器の入力電圧は通常3V以上あり、内部の基準電圧Vref1は通常1.2V程度なので、基準電圧Vref1付近に制御されていたフィードバック電圧Vfbとの比較の結果、コンパレータCOM1の出力信号は通常使用時の定常状態ではHighレベルになる。この出力信号は、フィードバック電圧Vfbと基準電圧Vref1との高低に関わらず低電圧時であることを示す比較結果信号Scと同じ内容の代替信号Sxである。
【0084】
代替信号SxがHighレベルであるので、昇圧動作制御部22は昇圧実行制御を行う。また、クロック信号CKのHighレベル期間の間はMOSトランジスタのゲート電圧がHighレベルになるので、ドレイン・ソース間がOFF状態になり、コンパレータCOM1の非反転入力端子の電圧は基準電圧Vref1のままとなる。このためコンパレータCOM1の出力信号は基準電圧Vref1とフィードバック電圧Vfbとの比較結果によって決定される比較結果信号Scとなる。
【0085】
従って、昇圧動作制御部22は、出力電圧Voが設定電圧よりも低いときに昇圧実行制御を行い、出力電圧Voが設定電圧よりも高いときに昇圧停止制御を行う。なお、上記の説明ではクロック信号CKがLowレベルのときに昇圧動作を行ったが、回路上のいずれかの信号を反転してクロック信号CKがHighレベルのときに昇圧動作を行っても構わない。またMOSトランジスタ33と比較部21との接続箇所は、コンパレータCOM1の非反転入力端子だけでなくてもよく、同じ意味の動作を行うのであれば、MOSトランジスタ33をコンパレータCOM1の反転入力端子やコンパレータCOM1の内部回路の一部に接続しても構わない。
【0086】
安定化電源装置31によれば、このように、MOSトランジスタを1つ使用することにより、特に簡単な回路構成で、入力電圧Vinにクロック信号CKの周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となる。
【0087】
〔実施の形態6〕
本発明のさらに他の実施の形態について、図7に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし5で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0088】
図7に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)35の構成を示す。
【0089】
安定化電源装置35は、実施の形態4で述べた安定化電源装置25(図5)のIC部分26の分圧回路3を出力電圧Voを直接フィードバックする構成に変更してこれにMOSトランジスタ41・42・43・44および差動増幅器AMPを追加したIC部分36と、抵抗R5とを備える構成である。また、これに伴って、IC部分36には、端子Rset、端子D1、および端子D2が設けられている。なお、同図では、昇圧コンデンサC1とスイッチS1〜S4とを昇圧回路4として簡略に図示してある。
【0090】
MOSトランジスタ41・42・43はそれぞれPチャネルMOSFETであり、カレントミラー回路を構成している。MOSトランジスタ41〜43のゲートは互いに接続されており、これらのソースは端子OUTに接続されている。MOSトランジスタ41のゲートはドレインに接続されている。本実施の形態ではMOSトランジスタ41のチャネル電流:MOSトランジスタ42・43のチャネル電流は1:25である。なお、その他の電流比であってもよい。
【0091】
MOSトランジスタ44はNチャネルMOSFETであり、ドレインはMOSトランジスタ41のドレインに、ソースは端子Rsetにそれぞれ接続されている。また、MOSトランジスタ44のゲートは差動増幅器AMPの出力端子に接続されている。抵抗R5はIC部分36の外部で端子RsetとGNDとの間に接続されている。差動増幅器AMPの反転入力端子は端子Rsetに接続され、非反転入力端子には基準電圧(定電流安定化用基準電圧)Vref2が入力される。差動増幅器AMPは端子Rset−GND間の電圧、すなわち抵抗R5での電圧降下と、基準電圧Vref2とを比較し、その差に応じた出力電圧をMOSトランジスタ44のゲートに印加する。これにより、MOSトランジスタのチャネル電流を定電流に安定化する。
【0092】
また、IC部分36の外部では、端子D1に負荷の一例としての白色発光ダイオードLED1が、端子D2に負荷の一例としての白色発光ダイオードLED2がそれぞれ接続される。
【0093】
MOSトランジスタ41・42・43・44、差動増幅器AMP、および抵抗R5は定電流出力手段を構成している。
【0094】
上記の構成の安定化電源装置35において、端子Rset−GND間の電圧が基準電圧Vref2より低くなると、差動増幅器AMPの出力電圧が高くなり、MOSトランジスタ44のゲート−ソース間電圧が大きくなり、MOSトランジスタのドレイン−ソース間に流れる電流が増加する。上記ドレイン−ソース間電流が増加すると、この電流が25倍に大きくされた電流である端子D1・D2に流れる各端子電流も増加する。一方、端子Rset−GND間の電圧は端子Rsetに流れる電流と抵抗R5の抵抗値との積で決定されるのでMOSトランジスタ44のドレイン−ソース間に流れる電流が増加すると、端子Rset−GND間の電圧も大きくなる。端子Rset−GND間の電圧が大きくなると差動増幅器AMPの出力電圧が低くなり、MOSトランジスタ44のゲート−ソース間電圧が小さくなり、MOSトランジスタ44のドレイン−ソース間に流れる電流が減少する。上記ドレイン−ソース間電流が減少すると、この電流が25倍に大きくされた電流である端子D1・D2に流れる各端子電流も減少する。この動作の結果、端子Rset−GND間に流れる電流の25倍の一定電流が各端子D1・D2に流れるように定電流制御が行われることとなる。
【0095】
例えば、抵抗R5の抵抗値を1.5kΩ、基準電圧Vref2を1.2Vとした場合、端子Rset−GND間の電圧は1.2V÷1.5kΩ=0.8mAとなり、この電流が25倍された端子D1・D2に流れる各端子電流は0.8mA×25=20mA(一定)となる。
【0096】
従来は、昇圧動作により昇圧されて出力された出力電圧Voをカレントミラー回路のPチャネルMOSトランジスタのソースに印加するだけであった。従って、従来は、例えば入力電圧Vinが大きくなって出力電圧Voが増加した場合、各端子D1・D2−GND間の電圧が一定とするとPチャネルMOSトランジスタのドレイン−ソース間電圧が大きくなり、MOSトランジスタの基本的な特性であるチャネル長変調効果の影響により一定であるはずの端子D1・D2に流れる各端子電流が大きくなってしまう。
【0097】
例えば、端子D1・D2端子に順電圧4Vの白色発光ダイオードを接続し、3V〜5Vの範囲の入力電圧Vinを昇圧動作により2倍に昇圧するとすると、PチャネルMOSトランジスタのドレイン−ソース間電圧は入力電圧Vinが3Vのとき;3V×2−4V=2Vであるのに対し、入力電圧が5Vのとき;5V×2−4V=6Vとなり、ドレイン−ソース間電圧は2V〜6Vの範囲となってチャネル長変調効果の影響を受けてしまう。
【0098】
一方、本実施の形態によると、昇圧動作により昇圧されて出力された出力電圧Voがカレントミラー回路のMOSトランジスタ41・42・43のソースに印加され、なおかつ、出力電圧Voが比較部21と昇圧動作制御部22とを用いて設定電圧よりも高くならないように制御されるので、出力電圧Voの変動幅が小さくなりチャネル長変調効果の影響を低減することができる。
【0099】
例えば、端子D1・D2に順電圧4Vの白色発光ダイオードLED1・LED2が接続され、3V〜5Vの範囲の入力電圧Vinが昇圧動作により2倍に昇圧され、比較部21と昇圧動作制御部22とを用いて出力電圧Voが6.5Vより高くならないように制御されているとすると、MOSトランジスタ42・43のドレイン−ソース間電圧は、入力電圧Vinが3Vのとき;3V×2−4V=2Vであるのに対し、入力電圧Vinが5Vのとき;6.5V−4V=2.5Vとなり、ドレイン−ソース間電圧がわずか2V〜2.5Vの範囲となり、チャネル長変調効果の影響をほとんど受けない。従って、端子D1・D2に流れる各端子電流を高精度で一定電流化することが可能となる。
【0100】
以上のように、安定化電源装置35によれば、発振器OSCのクロック周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ高精度の定電流制御を行うことが可能となる。
【0101】
〔実施の形態7〕
本発明のさらに他の実施の形態について、図8に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし6で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0102】
図8に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)51の構成を示す。
【0103】
安定化電源装置51は、実施の形態6で述べた安定化電源装置35(図7)のIC部分36に出力電圧Voをフィードバックする回路として分圧回路3を追加し、コンパレータCOM1の基準電圧Vref1を差動増幅器AMPの基準電圧Vref2としたIC部分52を備える構成である。
【0104】
フィードバック電圧Vfbが出力電圧Voよりも低く、端子Rset−GND間の電圧が出力電圧Voよりも低いため、基準電圧Vref1と基準電圧Vref2との共通化を図ることができる。コンパレータCOM1の反転入力端子の電圧は、R1÷(R1+R2)によって設定可能で、基準電圧Vref1と、出力電圧Voを制限したい設定電圧との関係から決定する。
【0105】
安定化電源装置51によれば、コンパレータCOM1の基準電圧Vref1と差動増幅器AMPの基準電圧Vref2とを共通化できるので、本装置を製品化する場合に回路面積の縮小や低価格化が可能となる。
【0106】
〔実施の形態8〕
本発明のさらに他の実施の形態について、図9に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし7で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0107】
図9に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)55の構成を示す。
【0108】
安定化電源装置55は、実施の形態7で述べた安定化電源装置51のIC部分52の分圧回路3が分圧回路57に変更されてさらにMOSトランジスタ58が設けられたIC部分56を備える構成である。
【0109】
分圧回路57は抵抗R2・R1・R3がこの順で直列に接続された抵抗回路であり、抵抗R2の一端が端子OUTに、抵抗R3の一端がGNDに接続されている。フィードバック電圧Vfbは抵抗R1と抵抗R2との接続点の電圧である。また、MOSトランジスタ58はNチャネルMOSFETであり、ゲートには発振器OSCからクロック信号CKが入力され、ドレインは抵抗R1と抵抗R3との接続点に、ソースはGNDにそれぞれ接続されている。すなわち、MOSトランジスタ58は分圧回路57の一部である抵抗R1と抵抗R3との直列回路に並列に接続されている。
【0110】
発振器OSCのクロック信号CKがHighレベルのとき、MOSトランジスタ58がONとなるので、コンパレータCOM1の反転入力端子の電圧は、R1÷(R1+R2)によって設定される。一方、発振器OSCのクロック信号CKがLowレベルのとき、MOSトランジスタ58がOFFとなるので、コンパレータCOM1の反転入力端子の電圧は、(R1+R3)÷(R1+R2+R3)によって設定される。
【0111】
抵抗R1・R2・R3の値を選定することにより、昇圧動作の期間▲1▼(昇圧コンデンサC1にVinの電圧が充電される)と期間▲2▼(昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3のへ入力され昇圧コンデンサC1の電圧が放電される)との間で比較部21の結果にヒステリシスを持たすことが可能となる。
【0112】
安定化電源装置55によれば、非常に簡単な回路構成でヒステリシスを持たせることが可能なので、設計の自由度を向上させながら回路面積の縮小や低価格化が可能となる。
【0113】
〔実施の形態9〕
本発明のさらに他の実施の形態について、図10に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし8で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0114】
図10に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)61の構成を示す。
【0115】
安定化電源装置61は、実施の形態8で述べた安定化電源装置55のIC部分56に基準電圧調整回路63を追加したIC部分62を備える構成であり、これに伴ってIC部分62には端子CTLが設けられている。端子CTLには外部電圧Eが印加される端子であり、基準電圧調整回路63は差動増幅器AMPの非反転入力端子に入力される電圧値を外部電圧Eに応じて基準電圧Vref2から変化させることにより、定電流出力の設定電流を調整する。
【0116】
基準電圧調整回路63は、例えば外部電圧Eが半分になると基準電圧Vref2を半分にするような回路である。この場合、この回路を使用することで端子D1・D2からの出力電流が安定している定常状態では端子Rset−GND間電圧が半分になり、Rset−GND間電圧とRsetの抵抗値とにより設定される安定化出力電流の設定値を半分にすることが可能となる。また、外部電圧Eを0Vとすることで差動増幅器AMPの出力電圧を常にLowレベルにして出力電流をOFFにすることも可能となる。
【0117】
基準電圧調整回路63は外部電圧Eの値に応じて連続的(アナログ的)に基準電圧Vref2を調整してもよいし、スレシホールド電圧を設定して段階的(デジタル的)に基準電圧Vref2を調整しても構わない。
【0118】
安定化電源装置61によれば、発振器OSCのクロック周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ定電流制御の設定電流を外部電圧Eにより調整することが可能となる。また、スイッチS1〜S4にMOSトランジスタを使用した場合、ON時のMOSトランジスタにはON抵抗があるので端子D1・D2に流れる出力電流に応じてON抵抗による電圧降下分だけ昇圧電圧が変動するが、出力電流が小さい時はON抵抗と電流との積で決定される電圧降下分が小さくなるので出力電流が大きいときと比較し昇圧電圧が上昇するが、実施の形態6に示したチャネル長変調効果の説明の通り、出力電流の変動を小さく抑えることができるので高精度の定電流制御が可能となる。
【0119】
〔実施の形態10〕
本発明のさらに他の実施の形態について、図11に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし9で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0120】
図11に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)65の構成を示す。
【0121】
安定化電源装置65は、実施の形態4で述べた安定化電源装置25のIC部分26に実施の形態9で述べた基準電圧調整回路63を追加したIC部分66を備える構成であり、これに伴ってIC部分66には端子CTLが設けられ、端子CTLに外部電圧Eが印加される。ただし、基準電圧調整回路63は、比較部21の一部であって、コンパレータCOM1の非反転入力端子に入力される電圧値を外部電圧Eに応じて基準電圧Vref1から変化させることにより、出力電圧Voの設定値を調整する。
【0122】
基準電圧調整回路63は、例えば外部電圧Eが半分になると基準電圧Vref1を半分にするような回路である。この場合、この回路を使用することで、フィードバック電圧Vfbに対してコンパレータCOM1が比較結果信号ScをHighレベルとするかLowレベルとするかの閾値が変化する。従って、ON/OFF信号LmがLowレベルである期間において昇圧動作制御部22が昇圧実行制御を行う期間と昇圧停止制御を行う期間とを変化させ、出力電圧Voを所望の値に変化させることができる。
【0123】
このように、安定化電源装置65によれば、発振器OSCのクロック周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ出力電圧Voの設定値を外部電圧Eにより調整することが可能となる。
【0124】
以上、実施の形態1から10まで述べた。なお、各実施の形態の構成は適宜組み合わせることができる。
【0125】
【発明の効果】
本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記スイッチング制御手段は、上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、を備えている構成である。
【0126】
それゆえ、ヒステリシス特性を有しない比較手段を用い、出力電圧が設定電圧よりも大きいときには発振器による源クロック信号の生成動作を停止させずに、昇圧手段のスイッチング動作を停止させる。従って、出力電圧のリップルを従来よりも小さくすることができ、なおかつ発振器の周波数をRF回路の受信周波数よりも大きくした場合に発振器の周波数よりも低周波でRF回路にとってノイズとなるようなリップルノイズを抑えることができる。
【0127】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【0128】
以上により、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することができるという効果を奏する。
【0129】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記スイッチング制御手段は、第1のレベルと第2のレベルとで表される指示信号が入力され、上記指示信号の第1のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えている構成である。
【0130】
それゆえ、制御指示手段に指示信号の第1のレベルを入力することにより、比較結果信号の内容に関わらず昇圧動作制御手段に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができるという効果を奏する。
【0131】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記昇圧手段は入力される上記クロック信号の1周期で昇圧動作の1サイクルを行い、上記指示信号は上記第1のレベルをHighレベルまたはLowレベルとする上記源クロック信号であり、上記制御指示手段は、上記第1のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせる構成である。
【0132】
それゆえ、クロック信号の1周期に少なくとも1回は、必ずスイッチ部にスイッチング動作を行わせる、すなわちコンデンサ部に充電または放電を行わせることとなる。従って、入力電圧にはクロック信号の周波数以上の周波数で確実にリップルが発生し、出力電圧の状態に応じて、昇圧動作がクロック信号の何周期にも渡って1サイクルも行われないという状態が存在しなくなる。これにより、発振器の周波数よりも低周波のリップルノイズが発生することを確実に回避することができるという効果を奏する。
【0133】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記制御指示手段は、上記第1のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせる構成である。
【0134】
それゆえ、制御指示手段に第1のレベルが入力されている間に昇圧動作制御手段に昇圧実行制御を行わせようとするときに、制御指示手段に源クロック信号をそのまま入力することができる。従って、回路構成を簡略化しながら入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができるという効果を奏する。
【0135】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第1のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるMOSトランジスタであり、上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行う構成である。
【0136】
それゆえ、MOSトランジスタを1つ使用した制御指示手段とすることにより、特に簡単な回路構成で、入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となるという効果を奏する。
【0137】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えている構成である。
【0138】
それゆえ、高精度の定電流制御を行うことができるという効果を奏する。
【0139】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させる構成である。
【0140】
それゆえ、定電流出力手段により定電流を安定化させるためにこの電圧降下との比較に用いる定電流安定化用基準電圧と、出力電圧よりも小さくなるように抵抗回路によって生成されるフィードバック電圧と比較する所定の基準電圧とを共通化することができる。従って、装置を製品化する場合に、特に、回路面積の縮小化や低価格化が可能となるという効果を奏する。
【0141】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第1の期間と、上記入力電圧を昇圧して出力側に放電する第2の期間とが切り替えられる昇圧コンデンサを備え、上記抵抗回路の一部にドレイン−ソースが並列接続されたMOSトランジスタを備え、上記並列接続されたMOSトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたMOSトランジスタの導通および遮断を行うことにより上記第1の期間と上記第2の期間とで上記比較手段にヒステリシスを設ける構成である。
【0142】
それゆえ、非常に簡単な回路構成で、第1の期間と第2の期間とで比較手段にヒステリシスを設けることが可能なので、設計の自由度を向上させながら回路面積の縮小化や低価格化が可能となるという効果を奏する。
【0143】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記定電流の値が外部から設定可能である構成である。
【0144】
それゆえ、制御する定電流の値の設定を外部から行うことが可能でありながら、高精度の定電流制御が可能になるという効果を奏する。
【0145】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧の値が外部から設定可能である構成である。
【0146】
それゆえ、制御する出力電圧の値の設定を外部から行うことが可能となるという効果を奏する。
【0147】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とする構成である。
【0148】
それゆえ、昇圧停止制御においてスイッチ部のスイッチがフローティング状態となった際に懸念されるスイッチ遮断時の誤動作を防止して、安定動作させることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図2】図1のスイッチドキャパシタ型安定化電源装置の動作時の状態を説明するタイミングチャートである。
【図3】本発明の第2の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図4】本発明の第3の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図5】本発明の第4の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図6】本発明の第5の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図7】本発明の第6の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図8】本発明の第7の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図9】本発明の第8の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図10】本発明の第9の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図11】本発明の第10の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図12】従来のスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図13】図12のスイッチドキャパシタ型安定化電源装置の動作時の状態を説明するタイミングチャートである。
【符号の説明】
1、11、15、25、31、35、51、55、61、65
安定化電源装置(スイッチドキャパシタ型安定化電源装置)
3、57 分圧回路(抵抗回路)
21 比較部(比較手段)
22 昇圧動作制御部(昇圧動作制御手段)
23 OR回路(制御指示手段)
33 MOSトランジスタ(制御指示手段)
58 MOSトランジスタ
C1 昇圧コンデンサ
CK クロック信号(源クロック信号)
CKB クロック信号
Lm ON/OFF信号(指示信号)
OSC 発振器
Sc 比較結果信号
Sx 代替信号
Vfb フィードバック電圧
Vin 入力電圧
Vo 出力電圧
Vref1 基準電圧
Vref2 基準電圧(定電流安定化用基準電圧)
【発明の属する技術分野】
本発明は、スイッチドキャパシタ型安定化電源装置に関するものである。
【0002】
【従来の技術】
図12に、従来のスイッチドキャパシタ型の安定化電源回路101の構成を示す。安定化電源回路101において、端子OUTの電圧である出力電圧Voは抵抗R1・R2により分圧される。分圧された電圧はフィードバック電圧Vfbとして、端子FBからヒステリシス機能付きコンパレータCOM2の反転入力端子に入力される。上記コンパレータCOM2の非反転入力端子には基準電圧Vrefが入力され、フィードバック電圧Vfbが基準電圧Vrefの値まで上昇するとコンパレータCOM2の出力側がLowレベルとなり、このLow信号によって発振器OSCが停止しスイッチS1〜S4にクロック信号CK・CKBが送られなくなるので、昇圧動作が停止する。コンパレータCOM2にはヒステリシス機能付きコンパレータを用いている為、昇圧動作を停止させた後、出力電圧Voがヒステリシスをもった一定値以下になるとコンパレータCOM2の出力側がHighレベルとなり、このHigh信号によって発振器OSCが再び動作を開始してスイッチS1〜S4にクロック信号CK・CKBが送られ、昇圧動作を開始する。その動作を繰り返し出力電圧Voが定電圧化される。
【0003】
次にスイッチS1〜S4、昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3から構成される昇圧回路の動作について説明する。スイッチS1〜S4は発振器OSCから出力されるクロック信号CK・CKBによってON/OFF制御される。偶数番号のスイッチS2・S4の組にはクロック信号CKが入力され、奇数番号のスイッチS1・S3の組にはインバータINVによってクロック信号CKを反転させたクロック信号CKBが入力される。これにより、スイッチS2・S4の組とスイッチS1・S3の組とには一方の組がON、他方の組がOFFとなるように互いに反対の信号が入力され、奇数スイッチおよび偶数スイッチのどちらかしかONしないように動作する。
【0004】
昇圧動作はスイッチS2・S4がONでスイッチS1・S3がOFFの期間▲1▼と、スイッチS2・S4がOFFでスイッチS1・S3がONの期間▲2▼とが設けられることにより行われ、期間▲1▼では入力コンデンサC2を介して端子INから、端子C+と端子C−との接続された昇圧コンデンサC1に入力電圧Vinの電圧が充電され、期間▲2▼では昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電される。期間▲1▼と期間▲2▼とを繰り返すことによって、スイッチ部分のロス、コンデンサのインピーダンスがゼロの理想状態では期間▲1▼に昇圧コンデンサC1へ入力電圧Vinの電圧が充電され、期間▲2▼に出力コンデンサC3に2×Vinの電圧が充電される。
【0005】
通常、スイッチS1〜S4はPチャネルMOSトランジスタとNチャネルMOSトランジスタとの組み合わせにより構成され、これらMOSトランジスタのゲートに発振器OSCから出力されるクロック信号CK、およびそれを反転したクロック信号CKBが入力されることにより、期間▲1▼+期間▲2▼を1周期とした発振器OSCの周波数でON/OFF動作を行っている。
【0006】
図13は上記従来例の昇圧回路を動作させたときのタイミングチャートである。出力電圧Voが設定電圧よりも低いときは発振器OSCのクロック周波数で期間▲1▼の昇圧コンデンサC1の充電と期間▲2▼の昇圧コンデンサC1の放電を繰り返す昇圧動作を行うので出力電圧Voは上昇していく。出力電圧Voが設定電圧よりも高くなると発振器OSCを停止させるので、出力電圧Voがヒステリシスをもった設定電圧以下に低下するまで昇圧動作を行わない。このため出力電圧Voには発振器OSCの周波数の他に、発振器OSCの動作/停止期間を1周期とする、発振器OSCの周波数より低周波のリップルが発生する。入力電圧Vinのリップルは、発振器OSCが動作している期間は発生するが発振器OSCが停止している期間は昇圧動作用の電流が流ないため発生せず、上記低周波のサイクルで電圧リップルが発生する期間と発生しない期間とを繰り返す。
【0007】
上記低周波の周波数は、入力電圧Vin、出力電圧Vo、出力電流、等の動作状態によって決定され、例えば入力電源に電池を使用した場合には電池電圧が低下していくにつれて低周波の周波数も変化していくので、発振器OSCの周波数を固定していても低周波の周波数は動作状態次第で大きく変動するものであった。
【0008】
【発明が解決しようとする課題】
近年、スイッチドキャパシタ型安定化電源装置は、携帯電話用白色発光ダイオードの駆動電源としての用途が増加している。携帯電話は通話音質を向上させることが大きな課題であるが、携帯電話の音声系回路はノイズの影響を受けやすく、特にRF回路の受信周波数帯域のノイズは通話音質に悪影響を及ぼす。RF回路の受信周波数は、例えばTYP.550kHzであり、スイッチドキャパシタ型安定化電源装置のようにスイッチングのたびにノイズを発生する回路を用いる場合、550kHz付近のノイズを極力発生させないようにスイッチドキャパシタ内部の発振器OSCの発振周波数を550kHzよりもはるかに小さく例えば100kHz程度にするか、550kHzよりもはるかに大きく例えば1MHz程度にして使用する必要がある。
【0009】
ここで、発振器OSCの発振周波数を小さく例えば100kHzにした場合、100kHzのノイズだけではなく100kHzの2倍(200kHz)、4倍(400kHz)、…等の高調波ノイズも発生するためRF回路の受信周波数帯域へノイズが乗ってしまう可能性があるという課題があった。他方、発振器OSCの発振周波数を大きく、例えば1MHzにした場合、従来の技術に示したスイッチドキャパシタ型安定化電源装置101では発振器OSCの発振周波数を大きくしているので発振器OSCの発振周波数のノイズ及び上記高調波ノイズがRF回路の受信周波数帯域へ乗ることはないが、発振器OSCの動作/停止を1周期とする低周波のリップルが、入力電圧Vin、出力電圧Vo、出力電流、等によって例えば100kHz〜700kHzの範囲で変動して発生するため、この低周波のノイズがRF回路へ乗ってしまうという課題があった。上記低周波リップルの周波数は、比較手段であるコンパレータCOM2のヒステリシス幅を小さくすることである程度大きくできるが、ヒステリシス幅を小さくしすぎると発振器OSCが停止状態から正常動作するまでの時間がとれず誤動作する可能性があるためヒステリシス幅を小さくするには限界があった。
【0010】
最近、スイッチドキャパシタ型安定化電源装置の中には、昇圧回路の後段にシリーズレギュレータを接続し、昇圧回路によって入力電圧Vinの例えば2倍に昇圧した後の昇圧電圧をシリーズレギュレータの入力電圧とし、出力電圧Voの制御をこのシリーズレギュレータにて行う回路もある。この場合、シリーズレギュレータの入力電圧は安定した一定電圧である必要がないため発振器OSCおよび昇圧回路を常に動作させておけば、上記低周波のリップルが発生せずRF回路へ受信周波数帯域のノイズが乗ることもない。また、シリーズレギュレータの代わりにカレントミラー方式の定電流出力回路を用いたものもある。ただし、これらの回路を用いる場合、出力段の設定電圧にかかわらずつねに入力電圧Vinの例えば2倍の昇圧倍率まで昇圧動作が行われるため、素子の耐圧として入力電圧Vinの例えば2倍の電圧が必要であった。
【0011】
具体例を挙げると、昇圧回路の後段にシリーズレギュレータが接続された回路を、スイッチドキャパシタ型安定化電源装置の入力電圧Vinが3V〜4.2V、レギュレータの出力電圧が5Vの条件で使用する場合、シリーズレギュレータの入力側には出力5V+シリーズレギュレータの最小入出力間電圧差(例えば0.2V)=5.2Vあれば出力電圧を安定化できるが、スイッチドキャパシタ型安定化電源装置の入力電圧Vinが3V〜4.2Vなのでシリーズレギュレータの入力側には2倍昇圧回路ならば最大4.2×2=8.4Vが入力される。上記具体例の回路の耐圧は、出力を安定化するためには5.2Vあれば十分であるのに、実際には昇圧回路で入力電圧Vinの2倍に昇圧された8.4Vに対する耐圧が必要であり、5.2Vより高耐圧の8.4V以上のプロセスを用いて素子を作製しなければならないため、製造上、および価格上のデメリットになってしまうという課題があった。
【0012】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、周期的な源クロック信号を生成する発振器を有しており上記源クロック信号から上記源クロック信号と同じ周波数のクロック信号を生成して出力するクロック信号生成手段と、上記クロック信号が入力されて上記クロック信号のタイミングでスイッチング動作を行うスイッチ部、および上記スイッチング動作のタイミングに応じた充放電が行われることにより入力電圧を昇圧して出力し、装置の出力電圧とするコンデンサ部を有する昇圧手段と、上記スイッチ部が上記スイッチング動作を行う期間を制御するスイッチング制御手段とを備えるスイッチドキャパシタ型安定化電源装置において、上記スイッチング制御手段は、上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、を備えていることを特徴としている。
【0014】
上記の発明によれば、スイッチング制御手段は比較手段と昇圧動作制御手段とを備えている。比較手段はヒステリシス特性を有しておらず、出力電圧のフィードバック電圧が上昇するときも低下するときも、フィードバック電圧との比較対象に所定の基準電圧を用いる。フィードバック電圧と所定の基準電圧とを比較して、フィードバック電圧が基準電圧よりも低い場合には出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、フィードバック電圧が上記基準電圧よりも高い場合には出力電圧が設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する。
【0015】
昇圧動作制御手段は、比較手段から出力された比較結果信号に基づき、スイッチ部にスイッチング動作を行わせる昇圧実行制御、および、スイッチング動作を停止させる昇圧停止制御のいずれかを行う。比較結果信号が低電圧時であることを示していれば、昇圧実行制御を行う。また、高電圧時であることを示していればクロック信号生成手段の発振器による源クロック信号の生成動作を停止させずに、例えば源クロック信号からクロック信号が生成されないようにしたりクロック信号がスイッチ部に入力されないようにするなどして昇圧停止制御を行う。
【0016】
このように、ヒステリシス特性を有しない比較手段を用い、出力電圧が設定電圧よりも大きいときには発振器による源クロック信号の生成動作を停止させずに、昇圧手段のスイッチング動作を停止させるので、出力電圧のリップルを従来よりも小さくすることができ、なおかつ発振器の周波数をRF回路の受信周波数よりも大きくした場合に発振器の周波数よりも低周波でRF回路にとってノイズとなるようなリップルノイズを抑えることができる。
【0017】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【0018】
以上により、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することができる。
【0019】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記スイッチング制御手段は、第1のレベルと第2のレベルとで表される指示信号が入力され、上記指示信号の第1のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えていることを特徴としている。
【0020】
上記の発明によれば、制御指示手段に指示信号の第1のレベルを入力することにより、比較結果信号の内容に関わらず昇圧動作制御手段に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができる。
【0021】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記昇圧手段は入力される上記クロック信号の1周期で昇圧動作の1サイクルを行い、上記指示信号は上記第1のレベルをHighレベルまたはLowレベルとする上記源クロック信号であり、上記制御指示手段は、上記第1のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴としている。
【0022】
上記の発明によれば、発振器が生成した源クロック信号のHighレベルまたはLowレベルを用いて制御指示手段に指示信号の第1のレベルを入力するので、クロック信号の1周期に少なくとも1回は、必ずスイッチ部にスイッチング動作を行わせる、すなわちコンデンサ部に充電または放電を行わせることとなる。
従って、入力電圧にはクロック信号の周波数以上の周波数で確実にリップルが発生し、出力電圧の状態に応じて、昇圧動作がクロック信号の何周期にも渡って1サイクルも行われないという状態が存在しなくなる。これにより、発振器の周波数よりも低周波のリップルノイズが発生することを確実に回避することができる。
【0023】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記制御指示手段は、上記第1のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴としている。
【0024】
上記の発明によれば、制御指示手段に第1のレベルが入力されている間に昇圧動作制御手段に昇圧実行制御を行わせようとするときに、制御指示手段に源クロック信号をそのまま入力することができる。従って、回路構成を簡略化しながら入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができる。
【0025】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第1のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるMOSトランジスタであり、上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行うことを特徴としている。
【0026】
上記の発明によれば、制御指示手段であるMOSトランジスタのゲートに源クロック信号の第1のレベルが入力されると、このMOSトランジスタのソース・ドレイン間が導通して、フィードバック電圧よりも常に高い高基準電圧が基準電圧の代わりに比較手段に入力される。比較手段はこれにより必ず低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力し、昇圧動作制御手段は低電圧時と同じように昇圧実行制御を行う。
【0027】
従って、このような、MOSトランジスタを1つ使用した制御指示手段とすることにより、特に簡単な回路構成で、入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となる。
【0028】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えていることを特徴としている。
【0029】
上記の発明によれば、高精度の定電流制御を行うことができる。
【0030】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させることを特徴としている。
【0031】
上記の発明によれば、カレントミラー回路の電流による所定箇所の電圧降下は出力電圧よりも小さく、定電流出力手段により定電流を安定化させるためにこの電圧降下との比較に用いる定電流安定化用基準電圧と、出力電圧よりも小さくなるように抵抗回路によって生成されるフィードバック電圧と比較する所定の基準電圧とを共通化することができる。従って、装置を製品化する場合に、特に、回路面積の縮小化や低価格化が可能となる。
【0032】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第1の期間と、上記入力電圧を昇圧して出力側に放電する第2の期間とが切り替えられる昇圧コンデンサを備え、上記抵抗回路の一部にドレイン−ソースが並列接続されたMOSトランジスタを備え、上記並列接続されたMOSトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたMOSトランジスタの導通および遮断を行うことにより上記第1の期間と上記第2の期間とで上記比較手段にヒステリシスを設けることを特徴としている。
【0033】
上記の発明によれば、非常に簡単な回路構成で、第1の期間と第2の期間とで比較手段にヒステリシスを設けることが可能なので、設計の自由度を向上させながら回路面積の縮小化や低価格化が可能となる。
【0034】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記定電流の値が外部から設定可能であることを特徴としている。
【0035】
上記の発明によれば、制御する定電流の値の設定を外部から行うことが可能でありながら、高精度の定電流制御が可能になる。
【0036】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記出力電圧の値が外部から設定可能であることを特徴としている。
【0037】
上記の発明によれば、制御する出力電圧の値の設定を外部から行うことが可能となる。
【0038】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、上記課題を解決するために、上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とすることを特徴としている。
【0039】
上記の発明によれば、昇圧停止制御においてスイッチ部のスイッチがフローティング状態となった際に懸念されるスイッチ遮断時の誤動作を防止して、安定動作させることができる。
【0040】
【発明の実施の形態】
〔実施の形態1〕
本発明の一実施の形態について、図1および図2に基づいて説明すれば以下の通りである。
【0041】
図1に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)1の構成を示す。
【0042】
安定化電源装置1は、IC部分2、分圧回路3、昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3を備えている。
【0043】
IC部分2は、入力電圧Vinが入力される端子IN、出力電圧Voが出力される端子OUT、昇圧コンデンサC1の高電位側端子が接続される端子C+、昇圧コンデンサC1の低電位側端子が接続される端子C−、分圧回路3からのフィードバック電圧Vfbが入力される端子FB、およびGNDに接続される端子GNDを備えている。
【0044】
また、端子INには入力コンデンサC2の高電位側端子が接続され、入力コンデンサC2の低電位側端子はGNDに接続される。端子OUTには出力コンデンサC3の高電位側端子が接続され、出力コンデンサC3の低電位側端子はGNDに接続される。昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3はコンデンサ部を構成している。分圧回路3は、端子OUTとGNDとの間に抵抗R1と抵抗R2とが抵抗R1を端子OUT側として直列に接続された抵抗回路である。抵抗R1と抵抗R2との接続点は端子FBに接続される。
【0045】
また、IC部分2は内部に、スイッチS1・S2・S3・S4、発振器OSC、インバータINV、比較部21、および昇圧動作制御部22を備えている。
【0046】
スイッチS1は、スイッチング動作により端子C+と端子OUTとの間を導通および遮断する。スイッチS2は、スイッチング動作により端子C+と端子INとの間を導通および遮断する。スイッチS3は、スイッチング動作により端子C−と端子INとの間を導通および遮断する。スイッチS4は、スイッチング動作により端子C−とGNDとの間を導通および遮断する。スイッチS1〜S4はスイッチ部を構成している。以下、スイッチ類の導通状態をON、遮断状態をOFFとする。
【0047】
また、前記コンデンサ部と上記スイッチ部とは昇圧手段を構成している。
【0048】
発振器OSCは、図2に示す周期的なクロック信号CKを源クロック信号として生成する。インバータINVはクロック信号CKの位相を反転させたクロック信号CKBを生成する。発振器OSCによって生成されたクロック信号CKは、そのままスイッチS2・S4に各レベル反転タイミングをON/OFFのタイミングとする制御信号として入力される他、インバータINVによってクロック信号CKBに変換されたものはスイッチS1・S3に各レベル反転タイミングをON/OFFのタイミングとする制御信号として入力される。すなわち、発振器OSCおよびインバータINVは、源クロック信号からクロック信号CK・CKBという、源クロック信号と同じ周波数の2種類のクロック信号を生成して出力する。発振器OSCおよびインバータINVは、クロック信号生成手段を構成している。
【0049】
比較部(比較手段)21はヒステリシス特性を有しないコンパレータCOM1を備えている。コンパレータCOM1の反転入力端子は端子FBに接続され、非反転入力端子には基準電圧Vref1が入力される。コンパレータCOM1は端子FBを介して入力されたフィードバック電圧FBを基準電圧Vref1と比較する。フィードバック電圧FBが基準電圧Vref1よりも低いときには、出力電圧Voが設定電圧よりも低い低電圧時であることを示すHighレベルの比較結果信号Scを出力する。フィードバック電圧FBが基準電圧Vref1よりも高いときには、出力電圧Voが設定電圧よりも高い高電圧時であることを示すLowレベルの電圧の比較結果信号Scを出力する。
【0050】
昇圧動作制御部(昇圧動作制御手段)22はスイッチS22a・S22bを備えている。スイッチS22aは発振器OSCの出力とインバータINVの入力との間を導通および遮断する。スイッチS22bは発振器OSCの出力とスイッチS2・S4の制御入力との間を導通および遮断する。スイッチS22a・S22bは、コンパレータCOM1から出力された比較結果信号ScをON/OFFを決める制御信号とする。比較結果信号ScがHighレベルのときはONとなってクロック信号CK・CKBがスイッチS1〜S4に入力されるようにし、LowレベルのときはOFFとなってクロック信号CK・CKBがスイッチS1〜S4に入力されるのを阻止する。すなわち、昇圧動作制御部22は、比較結果信号Scに基づき、低電圧時にはスイッチS1〜S4にスイッチング動作を行わせる昇圧実行制御を行う一方、高電圧時には発振器OSCによるクロック信号CKの生成動作を停止させずにスイッチS1〜S4にスイッチング動作を停止させる昇圧停止制御を行う。
【0051】
上記比較部21、昇圧動作制御部22、および分圧回路3はスイッチング制御手段を構成している。
【0052】
次に、スイッチS1〜S4、昇圧コンデンサC1、入力コンデンサC2、および出力コンデンサC3による昇圧動作について説明する。スイッチS1〜S4は、発振器OSCから出力されるクロック信号CK・CKBによってON/OFF制御される。偶数番号のスイッチ(S2とS4)と奇数番号のスイッチ(S1とS3)とにはそれぞれ、クロック信号CKB・CKというON/OFF反対の信号が入力され、奇数スイッチのON期間と偶数スイッチのON期間とが重ならないように動作する。昇圧動作の1サイクルは、スイッチS2・S4とがONでスイッチS1・S3とがOFFの期間▲1▼と、スイッチS2・S4がOFFでスイッチS1・S3がONの期間▲2▼とにより構成される。期間▲1▼では昇圧コンデンサC1に入力コンデンサC2を介してVinの電圧が充電されてVinが保持され、期間▲2▼では昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電される。昇圧動作制御部22のスイッチS22a・S22bが常時ONしている状態では、期間▲1▼と期間▲2▼とを繰り返すことによって、スイッチ部分のロス、コンデンサのインピーダンスがゼロの理想状態では期間▲1▼に昇圧コンデンサC1へ入力電圧Vinの電圧が充電され、期間▲2▼に出力コンデンサC3に2×Vinの電圧が充電される。
【0053】
通常、スイッチS1〜S4はPチャネルMOSトランジスタとNチャネルMOSトランジスタとの組み合わせにより構成され、これらMOSトランジスタのゲートに発振器OSCから出力されるクロック信号CK・CKBを入力することにより期間▲1▼+期間▲2▼を1周期とした発振器OSCの周波数でON/OFF動作を行っている。
【0054】
次に、分圧回路3、比較部21、昇圧動作制御部22、および発振器OSCを用いた出力電圧Voの安定化動作について説明する。出力電圧Voは分圧回路3の抵抗R1・R2により分圧され、その分圧であるフィードバック電圧VfbがコンパレータCOM1の反転入力端子へ入力される。上記コンパレータCOM1の非反転入力端子には基準電圧Vref1が入力されているので、フィードバック電圧Vfbが基準電圧Vref1まで上昇するとコンパレータCOM1の出力である比較結果信号ScがLowレベルとなる。このLowレベルの比較結果信号Scによって昇圧動作制御部22のスイッチS22a・S22bはOFFとなって昇圧停止制御が行われ、クロック信号CK・CKBがスイッチS1〜S4に入力されなくなることで、昇圧動作が停止する。
【0055】
フィードバック電圧Vfbが基準電圧Vref1より低下するとコンパレータCOM1の出力する比較結果信号ScがHighレベルとなる。このHighレベルの比較結果信号Scによって昇圧動作制御部22のスイッチS22a・S22bがONとなって昇圧実行制御が行われ、クロック信号CK・CKBがスイッチS1〜S4に入力され、昇圧動作が開始される。その動作が繰り返されることにより出力電圧Voが安定化される。昇圧動作制御部22のスイッチS22a・S22bは例えばMOSトランジスタによって構成され、上記コンパレータCOM1の比較結果信号ScがこれらMOSトランジスタのゲートに印加されることにより、ON/OFFが切り替わる。
【0056】
比較部21のコンパレータCOM1にヒステリシス特性を持たせず、また、発振器OSCによるクロック信号CKの生成動作を常に行うようにして、このような昇圧動作制御部22のMOSスイッチによるON/OFFを行うことで、従来のような発振器OSCの停止/動作を繰り返す場合に比べ、スイッチS1〜S4のスイッチング動作の実行期間と停止期間との切り替わりがはるかに速い回路構成となる。コンパレータCOM1にヒステリシス特性を持たせなかったことは、従来のコンパレータのヒステリシス幅を非常に小さく、あるいはゼロにしたことに相当する。
【0057】
図2は、本実施の形態の安定化電源装置1を動作させたときのタイミングチャートである。発振器OSCは、クロック信号CKを一定周期で生成し続けている。つまり昇圧動作制御部22のスイッチS22a・S22bが常時ONならば、クロック信号CKのHighレベルの期間である期間▲1▼に、入力電圧Vinから昇圧コンデンサC1への充電動作が行われ、クロック信号CKのLowレベルの期間である期間▲2▼に、昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電されるように昇圧動作が行われる。
【0058】
一方、昇圧動作制御部22のスイッチS22a・S22bは、比較部21がフィードバック電圧Vfbと基準電圧Vref1とを比較して出力電圧Voが設定電圧よりも低いと判定した期間にはONとなり、比較部21が出力電圧Voが設定電圧よりも高いと判定した期間にはOFFとなる。昇圧動作である昇圧コンデンサC1の充電および放電は昇圧動作制御部22がONである期間でのみ実行され、昇圧動作制御部22がOFFである期間にはクロック信号CK・CKBがスイッチS1〜S4に入力されず、昇圧コンデンサC1の充電動作も放電動作も実行されない。この時の入力電圧Vinの波形は、図2中の昇圧コンデンサC1の充電/放電のタイミングで昇圧コンデンサC1へ電流が流れるので、入力コンデンサC2のインピーダンスと流れる電流との積によって発生する電圧降下が起こり、同図のような波形になる。
【0059】
以上の動作を行うことにより、比較部21のコンパレータCOM1に対して従来のヒステリシス幅を非常に小さく、あるいはゼロにしたことと等価なことを行うことができる。従って、出力電圧Voのリップルを従来より小さくすることが可能で、なおかつ従来のような発振器OSCの動作/停止の繰り返しによる低周波数の周期がないので、発振器OSCのクロック周波数をRF回路の受信周波数よりも大きくした場合に、RF回路にとってノイズとなるような、発振器OSCのクロック周波数より低周波のリップルノイズを抑えることができる。これにより、例えば発振器OSCの周波数を1MHzとした場合、1MHz以下の低周波のリップルノイズを抑えるので例えばTYP.550kHzのRF回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【0060】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【0061】
以上により、安定化電源装置1によれば、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することができる。
【0062】
また、安定化電源装置1において、スイッチS1〜S4や昇圧動作制御部22のスイッチS22a・S22bがMOSトランジスタで構成されていてこれらをOFFにするときに、ゲートをオープン状態にせず、ゲートにHighレベルまたはLowレベルの電圧を印加して確実にMOSトランジスタをOFFにするとよい。昇圧動作制御部22によってゲートをオープン状態にしてスイッチS1〜S4をOFFにしようとした場合、状態によってはゲート電圧がフローティング状態となり、例えばスイッチS3・S4が同時にONとなって端子INからスイッチS3・S4を通りGNDに大電流が流れるような誤動作を引き起こす可能性がある。
【0063】
上記のように昇圧動作制御部22が昇圧停止制御を行うときに、スイッチS1〜S4を全てOFFにするようにすれば、スイッチS1〜S4がフローティング状態となった際に懸念されるスイッチOFF時の誤動作を防止して、安定動作させることができる。
【0064】
〔実施の形態2〕
本発明の他の実施の形態を、図3に基づいて説明すれば以下の通りである。なお、前記実施の形態1で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0065】
図3に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)11の構成を示す。
【0066】
安定化電源装置11は、実施の形態1で述べた安定化電源装置1(図1)のIC部分2にOR回路23を追加したIC部分12を備える構成であり、これに伴って、IC部分12には端子ON/OFFが設けられている。端子ON/OFFには、安定化電源装置11の外部または内部のON/OFF信号(指示信号)Lmが入力される。ON/OFF信号Lmは、ONレベル(第1のレベル)とOFFレベル(第2のレベル)とからなる2レベルの信号である。OR回路(制御指示手段)23は2入力であり、そのうちの1つはON/OFF端子に、他の1つはコンパレータCOM1の出力端子に、それぞれ接続されている。OR回路23の出力端子は昇圧動作制御部22のスイッチS22a・S22bのON/OFFを決める制御信号用の入力端子に接続されている。
【0067】
OR回路23は比較結果信号ScとON/OFF信号Lmとの論理和をとって論理和信号Waを昇圧動作制御部22に入力する。ここでON/OFF信号LmのONレベルはHighレベルであり、OFFレベルはLowレベルである。比較結果信号ScとON/OFF信号Lmとの少なくとも一方がHighレベルであれば論理和信号WaはHighレベルとなり、スイッチS22a・S22bはONとなる。従って、OR回路23は、ONレベルのON/OFF信号Lmが入力されると、比較結果信号Scの内容に関わらず昇圧動作制御部22に昇圧実行制御を行わせる。すなわち、ON/OFF信号LmのONレベルを比較結果信号Scの内容に優先させる。なお、本実施の形態ではON/OFF信号LmがONレベルとなると昇圧動作制御部22に昇圧実行制御を行わせているが、昇圧停止制御を行わせるようにすることもできる。
【0068】
上記の構成の安定化電源装置11によると、ON/OFF信号Lmと比較結果信号ScとのいずれかがHighレベルの場合に昇圧動作制御部22のスイッチS22a・S22bがONとなり、発振器OSCのクロック信号CK・CKBがスイッチS1〜S4に入力され、昇圧動作が開始される。つまり、出力電圧Voが基準電圧Vref1により設定された値寄り高いときでもON/OFF信号Lmを発生する手段からONレベルが入力されれば昇圧動作を行う。
【0069】
以上の動作を行うことにより、OR回路23にON/OFF信号LmのONレベルを入力することにより、比較結果信号Scの内容に関わらず昇圧動作制御部22に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができる。
【0070】
〔実施の形態3〕
本発明のさらに他の実施の形態について、図4に基づいて説明すれば以下の通りである。なお、前記実施の形態1および2で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0071】
図4に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)15の構成を示す。
【0072】
安定化電源装置15は、実施の形態2で述べた安定化電源装置11(図3)のIC部分12にON/OFF信号生成回路24を追加したIC部分16を備える構成であり、IC部分16にはIC部分12のような端子ON/OFFは設けられていない。ON/OFF信号生成回路24は、発振器OSCからクロック信号CKが入力されて、これからON/OFF信号Lmを生成する。クロック信号CKの1周期に現れる1回のHighレベル期間または1回のLowレベル期間に基づいてON/OFF信号LmのONレベルおよびOFFレベルを1回ずつ生成する。OR回路23には上記ON/OFF信号Lmと比較結果信号Scとが入力され、これらの論理和として論理和信号Waを出力する。
【0073】
上記の構成安定化電源装置15では、ON/OFF信号Lmを内部の発振器OSCのクロック信号CKを用いて生成し、クロック信号CKの1周期に少なくとも1回はスイッチS1〜S4の所定のものにスイッチング動作を行わせて昇圧動作を行わせる。クロック信号CKの周期毎に1回は必ず昇圧コンデンサC1の充電または放電を行うので入力電圧Vinにはクロック周波数以上の周波数で確実にリップルが発生し、出力電圧Voの状態によって、昇圧動作がクロック信号CKの何周期(例えば数周期)にも渡って1サイクルも行われずに昇圧コンデンサC1の充電も放電も行われないという状態が存在しなくなる。従って、発振器OSCの周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【0074】
〔実施の形態4〕
本発明のさらに他の実施の形態について、図5に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0075】
図4に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)25の構成を示す。
【0076】
安定化電源装置25は、実施の形態3で述べた安定化電源装置15(図4)のIC部分16からON/OFF信号生成回路24を取り除いたIC部分26を備える構成である。ここでは、ON/OFF信号Lmを、発振器OSCから出力されるクロック信号CKそのものとしてOR回路23に直接入力する。クロック信号CKのHighレベル期間はON/OFF信号LmのON期間となり、クロック信号CKのLowレベル期間はON/OFF信号LmのOFF期間となる。
【0077】
従って、クロック信号CKのHighレベル期間の間は比較結果信号Scの内容に関わらずOR回路23の論理和信号WaがHighレベルとなって昇圧動作制御部22が昇圧実行制御を行うので、昇圧動作が行われる。クロック信号CKのLowレベル期間の間は、比較結果信号ScがHighレベルのとき、つまり出力電圧Voが設定電圧よりも低いときに昇圧動作制御部22が昇圧実行制御を行い、比較結果信号ScがLowレベルのとき、つまり出力電圧Voが設定電圧よりも高いときに昇圧動作制御部22が昇圧停止制御を行う。上記の説明ではクロック信号CKがHighレベルのときに昇圧動作を行ったが、回路上のいずれかの信号を反転しクロック信号CKがLowレベルのときに昇圧動作を行っても構わない。
【0078】
昇圧動作の1サイクルには前記の期間▲1▼(昇圧コンデンサC1にVinの電圧が充電される)と期間▲2▼(昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3へ入力され昇圧コンデンサC1の電圧が放電される)とがあるので、本実施の形態によると期間▲1▼および▲2▼のいずれかの期間中は必ず昇圧動作が行われる。
【0079】
本実施例によると、発振器OSCのクロック信号CKをそのまま使用できるので回路構成を簡略化しながらクロック信号CKの1周期毎に1回は必ず昇圧コンデンサC1の充電または放電を行うので入力電圧Vinにはクロック周波数以上の周波数で確実にリップルが発生し、出力電圧Voの状態により昇圧動作がクロック信号CKの何周期(例えば数周期)にも渡って1サイクルも行われずに昇圧コンデンサC1の充電も放電も行われない状態が存在することが無い。従って、発振器OSCの周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えることが可能となる。
【0080】
〔実施の形態5〕
本発明のさらに他の実施の形態について、図6に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし4で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0081】
図6に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)31の構成を示す。
【0082】
安定化電源装置31は、実施の形態1で述べた安定化電源装置1(図1)のIC部分2にMOSトランジスタ33を追加したIC部分32を備える構成である。MOSトランジスタ(制御指示手段)33はPチャネルMOSFETであり、ゲートには発振器OSCからクロック信号CKが入力され、ソースは入力端子INに接続されており、ドレインはコンパレータCOM1の非反転入力端子に接続されている。ゲートに入力されるクロック信号CKはON/OFF信号Lmである。
【0083】
クロック信号CKのLowレベル期間の間はMOSトランジスタ33のゲート電圧がLowレベルになるのでドレイン・ソース間がON状態になり、コンパレータCOM1の非反転入力端子の電圧が、基準電圧Vref1から入力電圧(高基準電圧)Vinまで上昇する。入力電圧Vinはフィードバック電圧Vfbよりも常に高くなるようになっている。携帯機器の入力電圧は通常3V以上あり、内部の基準電圧Vref1は通常1.2V程度なので、基準電圧Vref1付近に制御されていたフィードバック電圧Vfbとの比較の結果、コンパレータCOM1の出力信号は通常使用時の定常状態ではHighレベルになる。この出力信号は、フィードバック電圧Vfbと基準電圧Vref1との高低に関わらず低電圧時であることを示す比較結果信号Scと同じ内容の代替信号Sxである。
【0084】
代替信号SxがHighレベルであるので、昇圧動作制御部22は昇圧実行制御を行う。また、クロック信号CKのHighレベル期間の間はMOSトランジスタのゲート電圧がHighレベルになるので、ドレイン・ソース間がOFF状態になり、コンパレータCOM1の非反転入力端子の電圧は基準電圧Vref1のままとなる。このためコンパレータCOM1の出力信号は基準電圧Vref1とフィードバック電圧Vfbとの比較結果によって決定される比較結果信号Scとなる。
【0085】
従って、昇圧動作制御部22は、出力電圧Voが設定電圧よりも低いときに昇圧実行制御を行い、出力電圧Voが設定電圧よりも高いときに昇圧停止制御を行う。なお、上記の説明ではクロック信号CKがLowレベルのときに昇圧動作を行ったが、回路上のいずれかの信号を反転してクロック信号CKがHighレベルのときに昇圧動作を行っても構わない。またMOSトランジスタ33と比較部21との接続箇所は、コンパレータCOM1の非反転入力端子だけでなくてもよく、同じ意味の動作を行うのであれば、MOSトランジスタ33をコンパレータCOM1の反転入力端子やコンパレータCOM1の内部回路の一部に接続しても構わない。
【0086】
安定化電源装置31によれば、このように、MOSトランジスタを1つ使用することにより、特に簡単な回路構成で、入力電圧Vinにクロック信号CKの周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となる。
【0087】
〔実施の形態6〕
本発明のさらに他の実施の形態について、図7に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし5で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0088】
図7に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)35の構成を示す。
【0089】
安定化電源装置35は、実施の形態4で述べた安定化電源装置25(図5)のIC部分26の分圧回路3を出力電圧Voを直接フィードバックする構成に変更してこれにMOSトランジスタ41・42・43・44および差動増幅器AMPを追加したIC部分36と、抵抗R5とを備える構成である。また、これに伴って、IC部分36には、端子Rset、端子D1、および端子D2が設けられている。なお、同図では、昇圧コンデンサC1とスイッチS1〜S4とを昇圧回路4として簡略に図示してある。
【0090】
MOSトランジスタ41・42・43はそれぞれPチャネルMOSFETであり、カレントミラー回路を構成している。MOSトランジスタ41〜43のゲートは互いに接続されており、これらのソースは端子OUTに接続されている。MOSトランジスタ41のゲートはドレインに接続されている。本実施の形態ではMOSトランジスタ41のチャネル電流:MOSトランジスタ42・43のチャネル電流は1:25である。なお、その他の電流比であってもよい。
【0091】
MOSトランジスタ44はNチャネルMOSFETであり、ドレインはMOSトランジスタ41のドレインに、ソースは端子Rsetにそれぞれ接続されている。また、MOSトランジスタ44のゲートは差動増幅器AMPの出力端子に接続されている。抵抗R5はIC部分36の外部で端子RsetとGNDとの間に接続されている。差動増幅器AMPの反転入力端子は端子Rsetに接続され、非反転入力端子には基準電圧(定電流安定化用基準電圧)Vref2が入力される。差動増幅器AMPは端子Rset−GND間の電圧、すなわち抵抗R5での電圧降下と、基準電圧Vref2とを比較し、その差に応じた出力電圧をMOSトランジスタ44のゲートに印加する。これにより、MOSトランジスタのチャネル電流を定電流に安定化する。
【0092】
また、IC部分36の外部では、端子D1に負荷の一例としての白色発光ダイオードLED1が、端子D2に負荷の一例としての白色発光ダイオードLED2がそれぞれ接続される。
【0093】
MOSトランジスタ41・42・43・44、差動増幅器AMP、および抵抗R5は定電流出力手段を構成している。
【0094】
上記の構成の安定化電源装置35において、端子Rset−GND間の電圧が基準電圧Vref2より低くなると、差動増幅器AMPの出力電圧が高くなり、MOSトランジスタ44のゲート−ソース間電圧が大きくなり、MOSトランジスタのドレイン−ソース間に流れる電流が増加する。上記ドレイン−ソース間電流が増加すると、この電流が25倍に大きくされた電流である端子D1・D2に流れる各端子電流も増加する。一方、端子Rset−GND間の電圧は端子Rsetに流れる電流と抵抗R5の抵抗値との積で決定されるのでMOSトランジスタ44のドレイン−ソース間に流れる電流が増加すると、端子Rset−GND間の電圧も大きくなる。端子Rset−GND間の電圧が大きくなると差動増幅器AMPの出力電圧が低くなり、MOSトランジスタ44のゲート−ソース間電圧が小さくなり、MOSトランジスタ44のドレイン−ソース間に流れる電流が減少する。上記ドレイン−ソース間電流が減少すると、この電流が25倍に大きくされた電流である端子D1・D2に流れる各端子電流も減少する。この動作の結果、端子Rset−GND間に流れる電流の25倍の一定電流が各端子D1・D2に流れるように定電流制御が行われることとなる。
【0095】
例えば、抵抗R5の抵抗値を1.5kΩ、基準電圧Vref2を1.2Vとした場合、端子Rset−GND間の電圧は1.2V÷1.5kΩ=0.8mAとなり、この電流が25倍された端子D1・D2に流れる各端子電流は0.8mA×25=20mA(一定)となる。
【0096】
従来は、昇圧動作により昇圧されて出力された出力電圧Voをカレントミラー回路のPチャネルMOSトランジスタのソースに印加するだけであった。従って、従来は、例えば入力電圧Vinが大きくなって出力電圧Voが増加した場合、各端子D1・D2−GND間の電圧が一定とするとPチャネルMOSトランジスタのドレイン−ソース間電圧が大きくなり、MOSトランジスタの基本的な特性であるチャネル長変調効果の影響により一定であるはずの端子D1・D2に流れる各端子電流が大きくなってしまう。
【0097】
例えば、端子D1・D2端子に順電圧4Vの白色発光ダイオードを接続し、3V〜5Vの範囲の入力電圧Vinを昇圧動作により2倍に昇圧するとすると、PチャネルMOSトランジスタのドレイン−ソース間電圧は入力電圧Vinが3Vのとき;3V×2−4V=2Vであるのに対し、入力電圧が5Vのとき;5V×2−4V=6Vとなり、ドレイン−ソース間電圧は2V〜6Vの範囲となってチャネル長変調効果の影響を受けてしまう。
【0098】
一方、本実施の形態によると、昇圧動作により昇圧されて出力された出力電圧Voがカレントミラー回路のMOSトランジスタ41・42・43のソースに印加され、なおかつ、出力電圧Voが比較部21と昇圧動作制御部22とを用いて設定電圧よりも高くならないように制御されるので、出力電圧Voの変動幅が小さくなりチャネル長変調効果の影響を低減することができる。
【0099】
例えば、端子D1・D2に順電圧4Vの白色発光ダイオードLED1・LED2が接続され、3V〜5Vの範囲の入力電圧Vinが昇圧動作により2倍に昇圧され、比較部21と昇圧動作制御部22とを用いて出力電圧Voが6.5Vより高くならないように制御されているとすると、MOSトランジスタ42・43のドレイン−ソース間電圧は、入力電圧Vinが3Vのとき;3V×2−4V=2Vであるのに対し、入力電圧Vinが5Vのとき;6.5V−4V=2.5Vとなり、ドレイン−ソース間電圧がわずか2V〜2.5Vの範囲となり、チャネル長変調効果の影響をほとんど受けない。従って、端子D1・D2に流れる各端子電流を高精度で一定電流化することが可能となる。
【0100】
以上のように、安定化電源装置35によれば、発振器OSCのクロック周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ高精度の定電流制御を行うことが可能となる。
【0101】
〔実施の形態7〕
本発明のさらに他の実施の形態について、図8に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし6で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0102】
図8に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)51の構成を示す。
【0103】
安定化電源装置51は、実施の形態6で述べた安定化電源装置35(図7)のIC部分36に出力電圧Voをフィードバックする回路として分圧回路3を追加し、コンパレータCOM1の基準電圧Vref1を差動増幅器AMPの基準電圧Vref2としたIC部分52を備える構成である。
【0104】
フィードバック電圧Vfbが出力電圧Voよりも低く、端子Rset−GND間の電圧が出力電圧Voよりも低いため、基準電圧Vref1と基準電圧Vref2との共通化を図ることができる。コンパレータCOM1の反転入力端子の電圧は、R1÷(R1+R2)によって設定可能で、基準電圧Vref1と、出力電圧Voを制限したい設定電圧との関係から決定する。
【0105】
安定化電源装置51によれば、コンパレータCOM1の基準電圧Vref1と差動増幅器AMPの基準電圧Vref2とを共通化できるので、本装置を製品化する場合に回路面積の縮小や低価格化が可能となる。
【0106】
〔実施の形態8〕
本発明のさらに他の実施の形態について、図9に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし7で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0107】
図9に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)55の構成を示す。
【0108】
安定化電源装置55は、実施の形態7で述べた安定化電源装置51のIC部分52の分圧回路3が分圧回路57に変更されてさらにMOSトランジスタ58が設けられたIC部分56を備える構成である。
【0109】
分圧回路57は抵抗R2・R1・R3がこの順で直列に接続された抵抗回路であり、抵抗R2の一端が端子OUTに、抵抗R3の一端がGNDに接続されている。フィードバック電圧Vfbは抵抗R1と抵抗R2との接続点の電圧である。また、MOSトランジスタ58はNチャネルMOSFETであり、ゲートには発振器OSCからクロック信号CKが入力され、ドレインは抵抗R1と抵抗R3との接続点に、ソースはGNDにそれぞれ接続されている。すなわち、MOSトランジスタ58は分圧回路57の一部である抵抗R1と抵抗R3との直列回路に並列に接続されている。
【0110】
発振器OSCのクロック信号CKがHighレベルのとき、MOSトランジスタ58がONとなるので、コンパレータCOM1の反転入力端子の電圧は、R1÷(R1+R2)によって設定される。一方、発振器OSCのクロック信号CKがLowレベルのとき、MOSトランジスタ58がOFFとなるので、コンパレータCOM1の反転入力端子の電圧は、(R1+R3)÷(R1+R2+R3)によって設定される。
【0111】
抵抗R1・R2・R3の値を選定することにより、昇圧動作の期間▲1▼(昇圧コンデンサC1にVinの電圧が充電される)と期間▲2▼(昇圧コンデンサC1に充電された電圧と入力電圧Vinとの和が出力コンデンサC3のへ入力され昇圧コンデンサC1の電圧が放電される)との間で比較部21の結果にヒステリシスを持たすことが可能となる。
【0112】
安定化電源装置55によれば、非常に簡単な回路構成でヒステリシスを持たせることが可能なので、設計の自由度を向上させながら回路面積の縮小や低価格化が可能となる。
【0113】
〔実施の形態9〕
本発明のさらに他の実施の形態について、図10に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし8で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0114】
図10に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)61の構成を示す。
【0115】
安定化電源装置61は、実施の形態8で述べた安定化電源装置55のIC部分56に基準電圧調整回路63を追加したIC部分62を備える構成であり、これに伴ってIC部分62には端子CTLが設けられている。端子CTLには外部電圧Eが印加される端子であり、基準電圧調整回路63は差動増幅器AMPの非反転入力端子に入力される電圧値を外部電圧Eに応じて基準電圧Vref2から変化させることにより、定電流出力の設定電流を調整する。
【0116】
基準電圧調整回路63は、例えば外部電圧Eが半分になると基準電圧Vref2を半分にするような回路である。この場合、この回路を使用することで端子D1・D2からの出力電流が安定している定常状態では端子Rset−GND間電圧が半分になり、Rset−GND間電圧とRsetの抵抗値とにより設定される安定化出力電流の設定値を半分にすることが可能となる。また、外部電圧Eを0Vとすることで差動増幅器AMPの出力電圧を常にLowレベルにして出力電流をOFFにすることも可能となる。
【0117】
基準電圧調整回路63は外部電圧Eの値に応じて連続的(アナログ的)に基準電圧Vref2を調整してもよいし、スレシホールド電圧を設定して段階的(デジタル的)に基準電圧Vref2を調整しても構わない。
【0118】
安定化電源装置61によれば、発振器OSCのクロック周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ定電流制御の設定電流を外部電圧Eにより調整することが可能となる。また、スイッチS1〜S4にMOSトランジスタを使用した場合、ON時のMOSトランジスタにはON抵抗があるので端子D1・D2に流れる出力電流に応じてON抵抗による電圧降下分だけ昇圧電圧が変動するが、出力電流が小さい時はON抵抗と電流との積で決定される電圧降下分が小さくなるので出力電流が大きいときと比較し昇圧電圧が上昇するが、実施の形態6に示したチャネル長変調効果の説明の通り、出力電流の変動を小さく抑えることができるので高精度の定電流制御が可能となる。
【0119】
〔実施の形態10〕
本発明のさらに他の実施の形態について、図11に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし9で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【0120】
図11に、本実施の形態に係る安定化電源装置(スイッチドキャパシタ型安定化電源装置)65の構成を示す。
【0121】
安定化電源装置65は、実施の形態4で述べた安定化電源装置25のIC部分26に実施の形態9で述べた基準電圧調整回路63を追加したIC部分66を備える構成であり、これに伴ってIC部分66には端子CTLが設けられ、端子CTLに外部電圧Eが印加される。ただし、基準電圧調整回路63は、比較部21の一部であって、コンパレータCOM1の非反転入力端子に入力される電圧値を外部電圧Eに応じて基準電圧Vref1から変化させることにより、出力電圧Voの設定値を調整する。
【0122】
基準電圧調整回路63は、例えば外部電圧Eが半分になると基準電圧Vref1を半分にするような回路である。この場合、この回路を使用することで、フィードバック電圧Vfbに対してコンパレータCOM1が比較結果信号ScをHighレベルとするかLowレベルとするかの閾値が変化する。従って、ON/OFF信号LmがLowレベルである期間において昇圧動作制御部22が昇圧実行制御を行う期間と昇圧停止制御を行う期間とを変化させ、出力電圧Voを所望の値に変化させることができる。
【0123】
このように、安定化電源装置65によれば、発振器OSCのクロック周波数より低周波のリップルノイズが発生することを防ぎ、RF回路の受信周波数付近へのノイズの影響を抑えながら、なおかつ出力電圧Voの設定値を外部電圧Eにより調整することが可能となる。
【0124】
以上、実施の形態1から10まで述べた。なお、各実施の形態の構成は適宜組み合わせることができる。
【0125】
【発明の効果】
本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記スイッチング制御手段は、上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、を備えている構成である。
【0126】
それゆえ、ヒステリシス特性を有しない比較手段を用い、出力電圧が設定電圧よりも大きいときには発振器による源クロック信号の生成動作を停止させずに、昇圧手段のスイッチング動作を停止させる。従って、出力電圧のリップルを従来よりも小さくすることができ、なおかつ発振器の周波数をRF回路の受信周波数よりも大きくした場合に発振器の周波数よりも低周波でRF回路にとってノイズとなるようなリップルノイズを抑えることができる。
【0127】
また、発振器を停止させないでスイッチング動作を常に行い、昇圧手段の昇圧の実行および停止による発振器の周波数よりも低周波のリップルノイズを抑制しようとして、耐圧の高い素子を用いたレギュレータを後段に接続する必要もない。
【0128】
以上により、耐圧の高い素子を用いることなく、RF回路の受信周波数帯域にノイズを乗せることを回避することのできるスイッチドキャパシタ型安定化電源装置を提供することができるという効果を奏する。
【0129】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記スイッチング制御手段は、第1のレベルと第2のレベルとで表される指示信号が入力され、上記指示信号の第1のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えている構成である。
【0130】
それゆえ、制御指示手段に指示信号の第1のレベルを入力することにより、比較結果信号の内容に関わらず昇圧動作制御手段に強制的に、昇圧実行制御または昇圧停止制御の一方から他方へ変更させたり、任意のタイミングで昇圧実行制御または昇圧停止制御を行わせたりすることができるので、使用上の自由度を大きくすることができるという効果を奏する。
【0131】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記昇圧手段は入力される上記クロック信号の1周期で昇圧動作の1サイクルを行い、上記指示信号は上記第1のレベルをHighレベルまたはLowレベルとする上記源クロック信号であり、上記制御指示手段は、上記第1のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせる構成である。
【0132】
それゆえ、クロック信号の1周期に少なくとも1回は、必ずスイッチ部にスイッチング動作を行わせる、すなわちコンデンサ部に充電または放電を行わせることとなる。従って、入力電圧にはクロック信号の周波数以上の周波数で確実にリップルが発生し、出力電圧の状態に応じて、昇圧動作がクロック信号の何周期にも渡って1サイクルも行われないという状態が存在しなくなる。これにより、発振器の周波数よりも低周波のリップルノイズが発生することを確実に回避することができるという効果を奏する。
【0133】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記制御指示手段は、上記第1のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせる構成である。
【0134】
それゆえ、制御指示手段に第1のレベルが入力されている間に昇圧動作制御手段に昇圧実行制御を行わせようとするときに、制御指示手段に源クロック信号をそのまま入力することができる。従って、回路構成を簡略化しながら入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができるという効果を奏する。
【0135】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第1のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるMOSトランジスタであり、上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行う構成である。
【0136】
それゆえ、MOSトランジスタを1つ使用した制御指示手段とすることにより、特に簡単な回路構成で、入力電圧にクロック信号の周波数以上の周波数で確実にリップルを発生させることができ、装置を製品化する場合に回路面積の縮小化や低価格化が可能となるという効果を奏する。
【0137】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えている構成である。
【0138】
それゆえ、高精度の定電流制御を行うことができるという効果を奏する。
【0139】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させる構成である。
【0140】
それゆえ、定電流出力手段により定電流を安定化させるためにこの電圧降下との比較に用いる定電流安定化用基準電圧と、出力電圧よりも小さくなるように抵抗回路によって生成されるフィードバック電圧と比較する所定の基準電圧とを共通化することができる。従って、装置を製品化する場合に、特に、回路面積の縮小化や低価格化が可能となるという効果を奏する。
【0141】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第1の期間と、上記入力電圧を昇圧して出力側に放電する第2の期間とが切り替えられる昇圧コンデンサを備え、上記抵抗回路の一部にドレイン−ソースが並列接続されたMOSトランジスタを備え、上記並列接続されたMOSトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたMOSトランジスタの導通および遮断を行うことにより上記第1の期間と上記第2の期間とで上記比較手段にヒステリシスを設ける構成である。
【0142】
それゆえ、非常に簡単な回路構成で、第1の期間と第2の期間とで比較手段にヒステリシスを設けることが可能なので、設計の自由度を向上させながら回路面積の縮小化や低価格化が可能となるという効果を奏する。
【0143】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記定電流の値が外部から設定可能である構成である。
【0144】
それゆえ、制御する定電流の値の設定を外部から行うことが可能でありながら、高精度の定電流制御が可能になるという効果を奏する。
【0145】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記出力電圧の値が外部から設定可能である構成である。
【0146】
それゆえ、制御する出力電圧の値の設定を外部から行うことが可能となるという効果を奏する。
【0147】
さらに本発明のスイッチドキャパシタ型安定化電源装置は、以上のように、上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とする構成である。
【0148】
それゆえ、昇圧停止制御においてスイッチ部のスイッチがフローティング状態となった際に懸念されるスイッチ遮断時の誤動作を防止して、安定動作させることができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図2】図1のスイッチドキャパシタ型安定化電源装置の動作時の状態を説明するタイミングチャートである。
【図3】本発明の第2の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図4】本発明の第3の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図5】本発明の第4の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図6】本発明の第5の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図7】本発明の第6の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図8】本発明の第7の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図9】本発明の第8の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図10】本発明の第9の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図11】本発明の第10の実施の形態に係るスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図12】従来のスイッチドキャパシタ型安定化電源装置の構成を示す回路ブロック図である。
【図13】図12のスイッチドキャパシタ型安定化電源装置の動作時の状態を説明するタイミングチャートである。
【符号の説明】
1、11、15、25、31、35、51、55、61、65
安定化電源装置(スイッチドキャパシタ型安定化電源装置)
3、57 分圧回路(抵抗回路)
21 比較部(比較手段)
22 昇圧動作制御部(昇圧動作制御手段)
23 OR回路(制御指示手段)
33 MOSトランジスタ(制御指示手段)
58 MOSトランジスタ
C1 昇圧コンデンサ
CK クロック信号(源クロック信号)
CKB クロック信号
Lm ON/OFF信号(指示信号)
OSC 発振器
Sc 比較結果信号
Sx 代替信号
Vfb フィードバック電圧
Vin 入力電圧
Vo 出力電圧
Vref1 基準電圧
Vref2 基準電圧(定電流安定化用基準電圧)
Claims (11)
- 周期的な源クロック信号を生成する発振器を有しており上記源クロック信号から上記源クロック信号と同じ周波数のクロック信号を生成して出力するクロック信号生成手段と、
上記クロック信号が入力されて上記クロック信号のタイミングでスイッチング動作を行うスイッチ部、および上記スイッチング動作のタイミングに応じた充放電が行われることにより入力電圧を昇圧して出力し、装置の出力電圧とするコンデンサ部を有する昇圧手段と、
上記スイッチ部が上記スイッチング動作を行う期間を制御するスイッチング制御手段とを備えるスイッチドキャパシタ型安定化電源装置において、
上記スイッチング制御手段は、
上記出力電圧のフィードバック電圧と所定の基準電圧とを比較して、上記フィードバック電圧が上記基準電圧よりも低い場合には上記出力電圧が設定電圧よりも低い低電圧時であることを示す比較結果信号を出力する一方、上記フィードバック電圧が上記基準電圧よりも高い場合には上記出力電圧が上記設定電圧よりも高い高電圧時であることを示す比較結果信号を出力する比較手段と、
上記比較結果信号に基づき、上記低電圧時には上記スイッチ部に上記スイッチング動作を行わせる昇圧実行制御を行う一方、上記高電圧時には上記クロック信号生成手段の上記発振器による上記源クロック信号の生成動作を停止させずに上記スイッチ部にスイッチング動作を停止させる昇圧停止制御を行う昇圧動作制御手段と、
を備えていることを特徴とするスイッチドキャパシタ型安定化電源装置。 - 上記スイッチング制御手段は、第1のレベルと第2のレベルとで表される指示信号が入力され、上記指示信号の第1のレベルが入力されると上記比較結果信号の内容に関わらず上記昇圧動作制御手段に上記昇圧実行制御および上記昇圧停止制御のうちの定められた方を行わせる制御指示手段を備えていることを特徴とする請求項1に記載のスイッチドキャパシタ型安定化電源装置。
- 上記昇圧手段は入力される上記クロック信号の1周期で昇圧動作の1サイクルを行い、上記指示信号は上記第1のレベルをHighレベルまたはLowレベルとする上記源クロック信号であり、上記制御指示手段は、上記第1のレベルが入力されると、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴とする請求項2に記載のスイッチドキャパシタ型安定化電源装置。
- 上記制御指示手段は、上記第1のレベルの入力期間中、上記昇圧動作制御手段に上記昇圧実行制御を行わせることを特徴とする請求項3に記載のスイッチドキャパシタ型安定化電源装置。
- 上記制御指示手段は、ゲートに上記指示信号が入力され、上記指示信号が上記第1のレベルのときにソース・ドレイン間が導通して上記基準電圧の代わりに上記フィードバック電圧よりも常に高くなるような高基準電圧を上記比較手段に入力することにより、上記フィードバック電圧と上記基準電圧との高低に関わらず上記比較手段に上記低電圧時であることを示す比較結果信号と同じ内容の代替信号を出力させるMOSトランジスタであり、
上記昇圧動作制御手段は、上記制御指示手段から上記代替信号が出力されると上記昇圧実行制御を行うことを特徴とする請求項4に記載のスイッチドキャパシタ型安定化電源装置。 - 上記出力電圧が入力されると定電流を生成するカレントミラー回路を有する定電流出力手段を備えていることを特徴とする請求項1ないし5のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
- 上記出力電圧を分圧して上記フィードバック電圧を生成する抵抗回路を備え、上記定電流出力手段は、上記カレントミラー回路の電流による所定箇所の電圧降下を定電流安定化用基準電圧と比較して定電流を安定化させることを特徴とする請求項6に記載のスイッチドキャパシタ型安定化電源装置。
- 上記コンデンサ部は、上記スイッチング動作により上記入力電圧による充電が行われて上記入力電圧を保持する第1の期間と、上記入力電圧を昇圧して出力側に放電する第2の期間とが切り替えられる昇圧コンデンサを備え、
上記抵抗回路の一部にドレイン−ソースが並列接続されたMOSトランジスタを備え、上記並列接続されたMOSトランジスタのゲートに上記源クロック信号を入力して上記並列接続されたMOSトランジスタの導通および遮断を行うことにより上記第1の期間と上記第2の期間とで上記比較手段にヒステリシスを設けることを特徴とする請求項7に記載のスイッチドキャパシタ型安定化電源装置。 - 上記定電流の値が外部から設定可能であることを特徴とする請求項6ないし8のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
- 上記出力電圧の値が外部から設定可能であることを特徴とする請求項1ないし9のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
- 上記昇圧動作制御手段は、上記昇圧停止制御を行うときは上記スイッチ部のスイッチを全て遮断状態とすることを特徴とする請求項1ないし10のいずれかに記載のスイッチドキャパシタ型安定化電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201284A JP2004048880A (ja) | 2002-07-10 | 2002-07-10 | スイッチドキャパシタ型安定化電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201284A JP2004048880A (ja) | 2002-07-10 | 2002-07-10 | スイッチドキャパシタ型安定化電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004048880A true JP2004048880A (ja) | 2004-02-12 |
Family
ID=31707869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002201284A Withdrawn JP2004048880A (ja) | 2002-07-10 | 2002-07-10 | スイッチドキャパシタ型安定化電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004048880A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007097251A (ja) * | 2005-09-27 | 2007-04-12 | Mitsumi Electric Co Ltd | チャージポンプ式ledドライバおよびチャージポンプ回路の制御方法 |
JP2009303470A (ja) * | 2008-06-13 | 2009-12-24 | Green Solution Technology Inc | 直流―直流変換回路とその回路に用いるコントローラ |
CN102421051A (zh) * | 2011-12-16 | 2012-04-18 | 四川和芯微电子股份有限公司 | Pop噪声抑制电路及系统 |
CN102547529A (zh) * | 2012-02-24 | 2012-07-04 | 四川和芯微电子股份有限公司 | Pop噪声抑制电路及系统 |
JP2014117045A (ja) * | 2012-12-07 | 2014-06-26 | Toyota Motor Corp | チャージポンプ回路 |
EP3229357A1 (en) * | 2016-04-08 | 2017-10-11 | Nxp B.V. | Charge pump with reference voltage modification for avoiding specific frequencies |
CN112953220A (zh) * | 2021-02-03 | 2021-06-11 | 电子科技大学 | 带有电流检测和控制的dc-dc转换器 |
US11711026B2 (en) | 2020-06-26 | 2023-07-25 | Asahi Kasei Microdevices Corporation | Power supply device for boosting an input voltage |
CN116633133A (zh) * | 2023-07-21 | 2023-08-22 | 泉州艾奇科技有限公司 | 一种恒流稳压电路 |
-
2002
- 2002-07-10 JP JP2002201284A patent/JP2004048880A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007097251A (ja) * | 2005-09-27 | 2007-04-12 | Mitsumi Electric Co Ltd | チャージポンプ式ledドライバおよびチャージポンプ回路の制御方法 |
JP2009303470A (ja) * | 2008-06-13 | 2009-12-24 | Green Solution Technology Inc | 直流―直流変換回路とその回路に用いるコントローラ |
US7995364B2 (en) | 2008-06-13 | 2011-08-09 | Green Solution Technology Co., Ltd. | DC/DC converter circuit and controller thereof |
CN102421051A (zh) * | 2011-12-16 | 2012-04-18 | 四川和芯微电子股份有限公司 | Pop噪声抑制电路及系统 |
CN102547529A (zh) * | 2012-02-24 | 2012-07-04 | 四川和芯微电子股份有限公司 | Pop噪声抑制电路及系统 |
JP2014117045A (ja) * | 2012-12-07 | 2014-06-26 | Toyota Motor Corp | チャージポンプ回路 |
EP3229357A1 (en) * | 2016-04-08 | 2017-10-11 | Nxp B.V. | Charge pump with reference voltage modification for avoiding specific frequencies |
CN107276395A (zh) * | 2016-04-08 | 2017-10-20 | 恩智浦有限公司 | 功率转换器 |
US10056827B2 (en) | 2016-04-08 | 2018-08-21 | Nxp B.V. | Power converter |
CN107276395B (zh) * | 2016-04-08 | 2020-10-13 | 恩智浦有限公司 | 功率转换器 |
US11711026B2 (en) | 2020-06-26 | 2023-07-25 | Asahi Kasei Microdevices Corporation | Power supply device for boosting an input voltage |
CN112953220A (zh) * | 2021-02-03 | 2021-06-11 | 电子科技大学 | 带有电流检测和控制的dc-dc转换器 |
CN112953220B (zh) * | 2021-02-03 | 2022-12-30 | 电子科技大学 | 带有电流检测和控制的dc-dc转换器 |
CN116633133A (zh) * | 2023-07-21 | 2023-08-22 | 泉州艾奇科技有限公司 | 一种恒流稳压电路 |
CN116633133B (zh) * | 2023-07-21 | 2024-05-03 | 泉州艾奇科技有限公司 | 一种恒流稳压电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5214221B2 (ja) | チャージポンプ回路ならびにその制御回路および制御方法 | |
US8120338B2 (en) | Dropper-type regulator | |
US7812580B2 (en) | Power supply apparatus having switchable switching regulator and linear regulator | |
US6927986B2 (en) | Power supply and PWM circuits | |
US20050007167A1 (en) | PWM switching regulator control circuit | |
US8716995B2 (en) | Control circuit for switching power supply | |
JP4666345B2 (ja) | チャージポンプ回路 | |
JP2007306644A (ja) | 電源回路装置及びこの電源回路装置を備えた電子機器 | |
KR20110087234A (ko) | 스위칭 레귤레이터 | |
US20110080198A1 (en) | Charge pump circuit, and method of controlling charge pump circuit | |
US20160056712A1 (en) | Audible noise avoiding circuit and dc-dc boost converter having the same | |
JP2005278383A (ja) | 電源回路 | |
JP2007330049A (ja) | 電源回路 | |
US20120081091A1 (en) | Control circuit, dcdc converter, and driving method | |
WO2023219031A1 (ja) | ゲート駆動回路、パワーグッド回路、過電流検出回路、発振防止回路、スイッチング制御回路、および、スイッチング電源装置 | |
US9484810B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2004048880A (ja) | スイッチドキャパシタ型安定化電源装置 | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
US20130169324A1 (en) | Fully integrated circuit for generating a ramp signal | |
JP2008099481A (ja) | チャージポンプ回路 | |
US20100123512A1 (en) | Booster circuit | |
JP2006353007A (ja) | チャージポンプ式ledドライバおよびチャージポンプ回路の制御方法 | |
JP2014113011A (ja) | スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器 | |
JP2012115039A (ja) | スイッチング電源の制御回路ならびにそれを用いたスイッチング電源および電子機器 | |
US8416591B2 (en) | DC-DC converter with soft start circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |