TWM617154U - 充電保護電路、充電電路以及電子設備 - Google Patents

充電保護電路、充電電路以及電子設備 Download PDF

Info

Publication number
TWM617154U
TWM617154U TW109217328U TW109217328U TWM617154U TW M617154 U TWM617154 U TW M617154U TW 109217328 U TW109217328 U TW 109217328U TW 109217328 U TW109217328 U TW 109217328U TW M617154 U TWM617154 U TW M617154U
Authority
TW
Taiwan
Prior art keywords
terminal nmos
switching transistor
drain
voltage
terminal
Prior art date
Application number
TW109217328U
Other languages
English (en)
Inventor
王懷鋒
楊江濤
王行
Original Assignee
大陸商華為技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商華為技術有限公司 filed Critical 大陸商華為技術有限公司
Publication of TWM617154U publication Critical patent/TWM617154U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/30—Charge provided using DC bus or data bus of a computer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Protection Of Static Devices (AREA)

Abstract

本新型創作涉及一種充電保護電路，該充電保護電路利用四端NMOS開關電晶體（transistor）實現過流保護。在本新型創作提供的方案中，對該四端NMOS開關電晶體的Sub埠進行浮動管理。具體的，在該四端NMOS開關電晶體導通時，該Sub埠的電位被上拉，避免由於該Sub埠與該四端NMOS開關電晶體的汲極之間的電壓過大，而導致該四端NMOS開關電晶體的內阻過大。另外，本新型創作還提供了一種充電電路和電子設備。

Description

充電保護電路、充電電路以及電子設備
本新型創作涉及功率半導體技術和電源系統技術領域，尤其涉及一種充電保護電路、充電電路以及電子設備。
如今，很多電子設備具有雙向充電能力。例如智慧手機，不僅可以接收來自外部電源的電量（通常稱為正向充電），還可以在與其連接的其他電子設備電量不足的情況下，向該其他電子設備充電（通常稱為反向充電）。在電子設備具有雙向充電能力的情況下，位於該電子設備的充電電路上的開關器件需要具備雙向阻斷能力。金屬氧化物半導體（Metal Oxide Semiconductor, MOS）開關電晶體作為常用的開關器件，具有單向阻斷能力，所以通常會使用共源極串聯的兩個MOS開關電晶體實現雙向阻斷功能。
參見附圖1，為現有技術中設置於電子設備內部的充電保護電路的示意圖。該充電保護電路包括一個用於實現雙向阻斷的開關電晶體，該開關電晶體包括共源極串聯的兩個NMOS開關電晶體。該開關電晶體的一端連接所述電子設備的通用序列匯流排USB介面，另一端連接電池。通過控制該開關電晶體內兩個NMOS開關電晶體的閘極驅動電壓，能夠控制這兩個NMOS開關電晶體的導通和關斷。無論是正向充電還是反向充電時，這兩個NMOS開關電晶體均處於導通狀態，如果發生過壓，則通過控制這兩個NMOS開關電晶體的閘極驅動電壓，使這兩個NMOS開關電晶體中的至少一個處於關斷狀態，從而起到過壓保護的作用。
但是在這兩個NMOS開關電晶體都導通時，這兩個NMOS開關電晶體的內阻都會產生損耗，從而導致該充電保護電路的內耗比較大，並且使用兩個NMOS開關電晶體實現雙向阻斷，會導致該充電保護電路的成本比較高。
本新型創作提供了一種充電保護電路，該充電保護電路採用一個四端NMOS開關電晶體（即第一四端NMOS開關電晶體）實現雙向阻斷功能，用於至少在一定程度上降低該充電保護電路的內耗以及成本。在本新型創作的充電保護電路內，還對該充電保護電路內的第一四端NMOS開關電晶體的襯底（Substrate, 簡稱為Sub）埠的電位進行浮動管理，以在該第一四端NMOS開關電晶體導通時，降低該第一四端NMOS開關電晶體內的與第一供電介面連接的第一汲極與該Sub埠之間的電壓，進而減弱襯底偏置效應。另外，本新型創作還提供了一種充電電路和包括該充電電路的電子設備。
第一方面，本新型創作提供了一種充電保護電路。該充電保護電路包括第一四端NMOS開關電晶體和Sub埠管理電路。該第一四端NMOS開關電晶體包括第一汲極、第二汲極、閘極和Sub埠。其中，該第一汲極連接第一供電介面，該第二汲極連接負載，該閘極連接驅動電路。
該Sub埠管理電路包括與所述第一四端NMOS開關電晶體的所述Sub埠連接的上拉電路，該上拉電路用於在所述第一四端NMOS開關電晶體導通時，將所述Sub埠的電位上拉到所述第一汲極或所述第二汲極的電位，或者說，將所述Sub埠的電位上拉到與所述第一汲極或所述第二汲極的電位相等。
需要說明的是，在本實施例中，所述上拉電路可以位於所述Sub埠與所述第一汲極之間，也可以位於所述Sub埠與所述第二汲極之間，或者，既位於Sub埠與所述第一汲極之間，又位於所述Sub埠與所述第二汲極之間。
以所述Sub埠與所述第一汲極之間存在所述上拉電路為例，“將所述Sub埠的電位上拉到與所述第一汲極的電位相等”中的“相等”，應當是大致相等，這是因為通常所述上拉電路在導通的時候本身會有壓降，所以所述Sub埠與所述第一汲極之間會有電位差，也即，所述Sub埠的電位與所述第一汲極的電位不相等。由於所述上拉電路本身的壓降通常是很小的，在本實施例中，可以忽略所述上拉電路本身的壓降，在這種情況下，則可以認為所述Sub埠的電位與所述第一汲極的電位是相等的。
進一步地，由於所述第一四端NMOS開關電晶體自身也有壓降，所以所述第一汲極與所述第二汲極之間有電壓差，因此，所述Sub埠的電位與所述第二汲極的電位也是大致相等的。在本新型創作中，不考慮元件（例如上拉電路或第一四端NMOS開關電晶體）自身的壓降，所以可以認為所述Sub埠的電位等於所述第一汲極以及所述第二汲極的電位。
在所述上拉電路位於所述Sub埠與所述第二汲極之間，或者既位於所述Sub埠與所述第一汲極之間，又位於所述Sub埠與所述第二汲極之間時，也符合前述解釋，因此，本新型創作在提及所述Sub埠等於所述第一汲極的電位或所述第二汲極的電位時，均是沒有考慮組件的自身壓降。值得注意的是，該第一四端NMOS開關電晶體還包括閘極。
可選的，該第一供電介面具體為通用序列匯流排USB介面。
可選的，該負載可以為電池。
在本實施例中，採用所述第一四端NMOS開關電晶體代替兩個共源極且串聯的NMOS開關電晶體實現雙向阻斷功能。通常來說，所述第一四端NMOS開關電晶體的內阻小於兩個共源極且串聯的NMOS開關電晶體的內阻之和，且所述第一四端NMOS開關電晶體的成本低於兩個NMOS開關電晶體的成本之和，因此，採用本實施例所述的方案可以在一定程度上降低該充電保護電路的內耗以及成本。
進一步地，以所述上拉電路位於所述Sub埠與所述第一汲極之間為例，則在本實施例中，在所述第一四端NMOS開關電晶體導通的時候，所述Sub埠的電位被上拉到與所述第一汲極的電位相等，則所述Sub埠與所述第一汲極之間沒有電位差（或者說“電壓”）。另外，在所述第一四端NMOS開關電晶體導通時，在不考慮所述第一四端NMOS開關電晶體自身壓降的情況下，所述第一汲極的電位與所述第二汲極的電位相等，則所述Sub埠與所述第二汲極之間也沒有電位差。所以在本實施例中，無論是所述第一汲極與所述Sub埠之間，還是所述第二汲極與所述Sub埠之間，均不會出現所謂的襯底偏置效應（關於襯底偏置效應的含義，可以參見具體實施方式部分的解釋），則所述第一四端NMOS開關電晶體的通道中的自由電子數量不會減少，所述第一四端NMOS開關電晶體的導通電阻不會增大。因此，採用本實施例，能夠避免所述第一四端NMOS開關電晶體的損耗因為襯底偏置效應而增大的問題。
值得注意的是，在所述上拉電路位於所述Sub埠與所述第二汲極之間，或者，既位於所述Sub埠與所述第一汲極之間，又位於所述Sub埠與所述第二汲極之間時，本實施例也能實現前述效果，由於原理類似，因此不再贅述。
結合第一方面，在第一種可能的實現方式下，所述上拉電路包括第一三端NMOS開關電晶體（簡稱為“三端NMOS-1開關電晶體”）。其中，所述三端NMOS-1開關電晶體的汲極連接所述第一四端NMOS開關電晶體的第一汲極，所述三端NMOS-1開關電晶體的源極連接所述Sub埠，所述三端NMOS-1開關電晶體的閘極連接所述驅動電路，且所述驅動電路提供的驅動電壓用於驅動所述三端NMOS-1開關電晶體和所述第一四端NMOS開關電晶體均導通。
值得注意的是，所述驅動電路提供的驅動電壓不僅用於驅動所述第一四端NMOS開關電晶體導通，還用於驅動所述三端NMOS-1開關電晶體導通，且所述三端NMOS-1開關電晶體是在所述第一四端NMOS開關電晶體導通期間導通的。
由於所述三端NMOS-1開關電晶體是在所述第一四端NMOS開關電晶體導通期間導通的，所以借助於所述三端NMOS-1開關電晶體，所述Sub埠的電位可以被上拉到所述第一汲極的電位，或者，被上拉到與所述第一汲極的電位相等。在所述第一四端NMOS開關電晶體導通且不考慮所述第一四端NMOS開關電晶體自身壓降的情況下，所述第一汲極的電位與所述第二汲極的電位相等，則所述Sub埠的電位也與所述第二汲極的電位相同。因此能夠避免在所述第一四端NMOS開關電晶體內出現襯底偏置效應，進而避免由於所述第一四端NMOS開關電晶體的導通電阻比較大而導致所述第一四端NMOS開關電晶體的自身損耗比較大。
結合第一方面的第一種可能的實現方式，在第二種可能的實現方式下，所述三端NMOS-1開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓大小相等，所述驅動電路用於向所述第一四端NMOS開關電晶體的閘極和所述三端NMOS-1開關電晶體的閘極提供相同的驅動電壓。
值得注意的是，由於三端NMOS-1開關電晶體和第一四端NMOS開關電晶體均是N型MOS開關電晶體，所以它們的閾值電壓的相位是相同的。也即，所有的N型MOS開關電晶體的閾值電壓的相位是相同的，所有的P型MOS開關電晶體的閾值電壓的相位也是相同的，但是N型MOS開關電晶體的閾值電壓的相位與P型MOS開關電晶體的閾值電壓的相位是相反的。
由於所述三端NMOS-1開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓大小相，則在所述三端NMOS-1開關電晶體的閘極與所述第一四端NMOS開關電晶體的閘極被施加相同的驅動電壓時，所述三端NMOS-1開關電晶體與所述第一四端NMOS開關電晶體可以同時導通且同時關斷。在所述三端NMOS-1開關電晶體與所述第一四端NMOS開關電晶體同時導通時，所述Sub埠的電位被拉到所述第一汲極的電位。在所述第一四端NMOS開關電晶體導通且不考慮所述第一四端NMOS開關電晶體自身壓降的情況下，所述第一汲極的電位與所述第二汲極的電位相等，則所述Sub埠的電位也與所述第二汲極的電位相同。因此能夠避免在所述第一四端NMOS開關電晶體內出現襯底偏置效應，進而避免由於所述第一四端NMOS開關電晶體的導通電阻比較大而導致所述第一四端NMOS開關電晶體的自身損耗比較大。
需要說明的是，在本新型創作中，三端NMOS開關電晶體是指常規的包括源極、汲極和閘極的NMOS開關電晶體，四端NMOS開關電晶體是指包括兩個汲極、一個閘極和一個Sub埠的開關電晶體。具體的，本新型創作中出現的三端NMOS-1開關電晶體、第二三端NMOS開關電晶體（簡稱為“三端NMOS-2開關電晶體”）以及第三三端NMOS開關電晶體（簡稱為“三端NMOS-3開關電晶體”）均是三端NMOS開關電晶體。本新型創作中出現的第一四端NMOS開關電晶體和第二四端NMOS開關電晶體均是四端NMOS開關電晶體。
結合第一方面的第二種可能的實現方式，在第三種可能的實現方式中，所述驅動電路包括脈衝寬度調製PWM模組和電荷泵（Charge Pump）。所述電荷泵的第一輸入端與所述脈衝寬度調製PWM模組的輸出端連接，用於接收所述脈衝寬度調製PWM模組輸出的控制邏輯電壓Vpwm。所述電荷泵的第二輸入端與所述第一供電介面連接，用於接收從所述第一供電介面輸入的匯流排電壓Vbus。所述電荷泵的輸出端連接所述第一四端NMOS開關電晶體的閘極以及所述三端NMOS-1開關電晶體的閘極。
所述電荷泵在所述控制邏輯電壓Vpwm的控制下，對所述匯流排電壓Vbus進行處理得到輸出電壓Vout，並將所述輸出電壓Vout施加到所述第一四端NMOS開關電晶體的閘極和所述三端NMOS-1開關電晶體的閘極。
結合第一方面，在第四種可能的實現方式下，所述上拉電路包括三端NMOS-2開關電晶體。所述三端NMOS-2開關電晶體的汲極連接所述第一四端NMOS開關電晶體的第二汲極，所述三端NMOS-2開關電晶體的源極連接所述Sub埠，所述三端NMOS-2開關電晶體的閘極連接所述驅動電路，且所述驅動電路施加的驅動電壓用於驅動所述三端NMOS-2開關電晶體和所述第一四端NMOS開關電晶體均導通。
值得注意的是，所述驅動電路提供的驅動電壓不僅用於驅動所述第一四端NMOS開關電晶體導通，還用於驅動所述三端NMOS-2開關電晶體導通，且所述三端NMOS-2開關電晶體是在所述第一四端NMOS開關電晶體導通期間導通的。
由於所述三端NMOS-2開關電晶體是在所述第一四端NMOS開關電晶體導通期間導通的，因此借助於所述三端NMOS-2開關電晶體，所述Sub埠的電位可以被拉到所述第二汲極的電位，或者，可以被拉到與所述第二汲極的電位相等。在所述第一四端NMOS開關電晶體導通且不考慮所述第一四端NMOS開關電晶體自身壓降的情況下，所述第二汲極的電位與所述第一汲極的電位相等，則所述Sub埠的電位也與所述第一汲極的電位相同。因此能夠避免在所述第一四端NMOS開關電晶體內出現襯底偏置效應，進而避免由於所述第一四端NMOS開關電晶體的導通電阻比較大而導致所述第一四端NMOS開關電晶體的自身損耗比較大。
結合第一方面的第四種可能的實現方式，在第五種可能的實現方式中，所述三端NMOS-2開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓大小相等。所述驅動電路用於向所述第一四端NMOS開關電晶體的閘極以及所述三端NMOS-2開關電晶體的閘極提供相同的驅動電壓。
由於所述三端NMOS-2開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓大小相等，則在所述三端NMOS-2開關電晶體的閘極與所述第一四端NMOS開關電晶體的閘極被施加相同的驅動電壓時，所述三端NMOS-2開關電晶體與所述第一四端NMOS開關電晶體可以同時導通且同時關斷。由於在所述三端NMOS-2開關電晶體導通時，所述Sub埠的電位能夠被上拉到所述第二汲極的電位。在所述第一四端NMOS開關電晶體導通且不考慮所述第一四端NMOS開關電晶體自身壓降的情況下，所述第二汲極的電位與所述第一汲極的電位相等，則所述Sub埠的電位也與所述第一汲極的電位相同。因此，採用本實施例提供的方案，可以避免由於該Sub埠和所述第二汲極之間有電壓差，以及，該Sub埠和所述第一汲極之間有電壓差，而導致的襯底偏置效應。
結合第一方面的第五種可能的實現方式，在第六種可能的實現方式中，所述驅動電路包括脈衝寬度調製PWM模組和電荷泵。所述電荷泵的第一輸入端與所述脈衝寬度調製PWM模組的輸出端連接，用於接收所述脈衝寬度調製PWM模組輸出的控制邏輯電壓Vpwm。所述電荷泵的第二輸入端與所述第一供電介面連接，用於接收從所述第一供電介面輸入的匯流排電壓Vbus。所述電荷泵的輸出端連接所述第一四端NMOS開關電晶體的閘極以及所述三端NMOS-2開關電晶體的閘極。
所述電荷泵在所述控制邏輯電壓Vpwm的控制下，對所述匯流排電壓Vbus進行處理得到輸出電壓Vout，並將所述輸出電壓Vout施加到所述第一四端NMOS開關電晶體的閘極和所述三端NMOS-2開關電晶體的閘極。
結合第一方面的第一種至第三種可能的實現方式中任一種可能的實現方式，在第七種可能的實現方式下，所述上拉電路還包括三端NMOS-2開關電晶體。所述三端NMOS-2開關電晶體的汲極連接所述第一四端NMOS開關電晶體的第二汲極，所述三端NMOS-2開關電晶體的源極連接所述Sub埠，所述三端NMOS-2開關電晶體的閘極連接所述驅動電路，且所述驅動電路提供的驅動電壓用於驅動所述三端NMOS-1開關電晶體、所述三端NMOS-2開關電晶體和所述第一四端NMOS開關電晶體均導通。
在本實施例中，所述上拉電路既包括三端NMOS-1開關電晶體，又包括三端NMOS-2開關電晶體。這兩個三端NMOS開關電晶體相互備份，即使其中一個三端NMOS開關電晶體（譬如是三端NMOS-1開關電晶體）壞了，另一個三端NMOS開關電晶體（三端NMOS-2開關電晶體）也依然可以將所述Sub埠的電位上拉到所述第一四端NMOS開關電晶體的所述第一汲極或所述第二汲極的電位（不考慮所述第一四端NMOS開關電晶體的自身壓降）。
結合第一方面的第七種可能的實現方式，在第八種可能的實現方式中，所述三端NMOS-1開關電晶體的閾值電壓、所述三端NMOS-2開關電晶體的閾值電壓以及所述第一四端NMOS開關電晶體的閾值電壓大小相等，所述驅動電路用於向所述第一四端NMOS開關電晶體的閘極、所述三端NMOS-1開關電晶體的閘極和所述三端NMOS-2開關電晶體的閘極提供相同的驅動電壓。
可知，所述第一四端NMOS開關電晶體、所述三端NMOS-1開關電晶體以及所述三端NMOS-2開關電晶體同時導通且同時關斷。這兩個三端NMOS開關電晶體相互備份，即使其中一個三端NMOS開關電晶體（譬如是三端NMOS-1開關電晶體）壞了，另一個三端NMOS開關電晶體（三端NMOS-2開關電晶體）也依然可以將所述Sub埠的電位上拉到所述第一四端NMOS開關電晶體的所述第一汲極或所述第二汲極的電位（不考慮所述第一四端NMOS開關電晶體的自身壓降），從而可以避免由於所述Sub埠與所述第一汲極之間存在電壓，以及，所述Sub埠與所述第二汲極之間存在電壓，而導致的襯底偏置效應，進而能夠避免所述第一四端NMOS開關電晶體的導通電阻過大而導致的內耗較大。
結合第一方面的第八種可能的實現方式，在第九種可能的實現方式中，所述驅動電路包括脈衝寬度調製PWM模組和電荷泵。所述電荷泵的第一輸入端與所述脈衝寬度調製PWM模組的輸出端連接，用於接收所述脈衝寬度調製PWM模組輸出的控制邏輯電壓Vpwm。所述電荷泵的第二輸入端與所述第一供電介面連接，用於接收從所述第一供電介面輸入的匯流排電壓Vbus。所述電荷泵的輸出端連接所述第一四端NMOS開關電晶體的閘極、所述三端NMOS-1開關電晶體的閘極和所述三端NMOS-2開關電晶體的閘極。
所述電荷泵在所述控制邏輯電壓Vpwm的控制下，對所述匯流排電壓Vbus進行處理得到輸出電壓Vout，並將所述輸出電壓Vout施加到所述第一四端NMOS開關電晶體的閘極、所述三端NMOS-1開關電晶體的閘極和所述三端NMOS-2開關電晶體的閘極。
結合第一方面，在第十種可能的實現方式中，所述Sub埠管理電路還包括下拉電路，所述下拉電路與所述Sub埠連接，用於在所述第一四端NMOS開關電晶體關斷時，將所述Sub埠的電位下拉至零電位。
結合第一方面的第一種、第二種、第四種、第五種以及第七種至第九種可能的實現方式中任意一種可能的實現方式，在第十一種可能的實現方式中，所述Sub埠管理電路還包括下拉電路，所述下拉電路與所述Sub埠連接，用於在所述第一四端NMOS開關電晶體關斷時，將所述Sub埠的電位下拉至零電位。
在所述第一四端NMOS開關電晶體關斷時，所述Sub埠的電位被下拉至接地（GND），從而避免了所述Sub埠懸空。在所述Sub埠的電位為零電位時，所述Sub埠與所述第二汲極之間的電壓小於觸發所述第一四端NMOS開關電晶體內部寄生三極體（電晶體）導通的電壓（請參見圖7），所以該第一四端NMOS開關電晶體內部的寄生三極體不會被誤觸發，進而不會導致該第一四端NMOS開關電晶體的耐壓能力衰減。
通常，在所述三極體的基極電壓大於0.7V時，所述三極體被開啟。在本實施例中，所述三極體的基極電壓是指所述Sub埠與所述第二汲極之間的電壓。
換種說法，在本實施例中，由於所述Sub埠與接地GND直接連接，避免了從所述第一供電介面輸入的匯流排電壓Vbus對所述三端NMOS-2開關電晶體的寄生電容C2充電（請參見圖7），則C2兩端無電壓，所以不會誤觸發該第一四端NMOS開關電晶體內部寄生三極體導通，進而不會導致該第一四端NMOS開關電晶體的耐壓能力衰減。
結合第一方面的第三種、第六種或第九種可能的實現方式中任意一種可能的實現方式，在第十二種可能的實現方式中，所述Sub埠管理電路還包括下拉電路，所述下拉電路與所述Sub埠連接，用於在所述第一四端NMOS開關電晶體關斷時，將所述Sub埠的電位下拉至零電位。
結合第一方面的第十二種可能的實現方式，在第十三種可能的實施方式下，所述下拉電路包括三端NMOS-3開關電晶體，所述三端NMOS-3開關電晶體的源極接地，所述三端NMOS-3開關電晶體的汲極連接所述Sub埠，所述三端NMOS-3開關電晶體的閘極連接所述驅動電路，且所述驅動電路施加的驅動電壓使所述三端NMOS-3開關電晶體和所述第一四端NMOS開關電晶體其中一個導通時另一個關斷。
由於所述三端NMOS-3開關電晶體與所述第一四端NMOS開關電晶體兩者中的其中一個導通時另一個關斷，所以在所述第一四端NMOS開關電晶體關斷時，所述三端NMOS-3開關電晶體導通。進一步地，在所述三端NMOS-3開關電晶體導通時，所述Sub埠的電位被下拉至接地GND，所以不會觸發該第一四端NMOS開關電晶體內寄生三極體導通（具體參見前述解釋），進而不會導致該第一四端NMOS開關電晶體的耐壓能力衰減。
結合第一方面的第十三種可能的實現方式，在第十四種可能的實施方式下，所述驅動電路用於向所述三端NMOS-3開關電晶體的閘極以及所述第一四端NMOS開關電晶體的閘極提供相位相反的驅動電壓。
需要關注的是，所述三端NMOS-3開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓的大小可以相等，也可以不相等。
在本實施例中，所述驅動電路用於向所述三端NMOS-3開關電晶體和所述第一四端NMOS開關電晶體提供相位相反的驅動電壓，這樣用於確保在它們中的其中一個導通時，另一個被關斷。具體的，在所述第一四端NMOS開關電晶體關斷時，所述三端NMOS-3開關電晶體導通。在所述三端NMOS-3開關電晶體導通時，所述Sub埠的電位會被下拉至接地GND，從而不會觸發該第一四端NMOS開關電晶體內寄生三極體導通（具體參見前述解釋），進而不會導致該第一四端NMOS開關電晶體的耐壓能力衰減。
結合第一方面的第十四種可能的實現方式，在第十五種可能的實施方式下，所述Sub埠管理電路還包括反相器，所述反相器的一端連接所述脈衝寬度調製PWM模組的輸出端，另一端連接所述三端NMOS-3開關電晶體的閘極，所述反相器用於對所述控制邏輯電壓Vpwm進行反相處理得到電壓反相控制邏輯電壓Vpwm-，並將所述反相控制邏輯電壓Vpwm-施加到所述三端NMOS-3開關電晶體的閘極。
在本實施例中，所述三端NMOS-3開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓相位相同且大小不等，其中，所述第一四端NMOS開關電晶體的閾值電壓大於所述三端NMOS-3開關電晶體的閾值電壓。
結合第一方面的第十種或第十一種可能的實現方式，在第十六種可能的實施方式下，所述下拉電路包括下拉電阻，所述下拉電阻的第一端連接所述Sub埠，第二端接地。
在本實施例中，由於所述下拉電阻位於所述Sub埠與接地GND之間，則在所述第一四端NMOS開關電晶體關斷時，所述下拉電阻上沒有電流通過，因此所述下拉電阻本身沒有壓降，因此所述Sub埠的電壓被所述下拉電阻拉至接地GND。由於所述Sub埠與所述第二汲極之間的電壓小於觸發該第一四端NMOS開關電晶體內部寄生三極體導通的電壓（通常，在所述三極體的基極電壓，也即所述Sub埠與所述第二汲極之間的電壓，大於0.7V時，所述三極體被開啟），所以該第一四端NMOS開關電晶體內部的寄生三極體不會被誤觸發，進而不會導致該第一四端NMOS開關電晶體的耐壓能力衰減。
結合第一方面的第十種可能的實施方式，在第十七種可能的實施方式下，所述Sub埠管理電路包括補式金屬氧化物半導體（CMOS）開關電晶體，所述CMOS開關電晶體包括共閘極的P型金屬氧化物半導體（PMOS）開關電晶體和第四三端NMOS開關電晶體（簡稱為“三端NMOS-4開關電晶體”）。
所述PMOS開關電晶體的源極與所述第一供電介面連接，所述PMOS開關電晶體的汲極與所述Sub埠連接，所述三端NMOS-4開關電晶體的汲極與所述Sub埠連接，所述三端NMOS-4開關電晶體的源極接地。
所述PMOS開關電晶體的閘極和所述三端NMOS-4開關電晶體的閘極被施加的驅動電壓與所述第一四端NMOS開關電晶體被施加的驅動電壓是反相的。
其中，所述PMOS開關電晶體的閾值電壓和所述三端NMOS-4開關電晶體的閾值電壓大小相等且相位相反。這意味著所述PMOS開關電晶體和所述三端NMOS-4開關電晶體中的其中一個開關電晶體導通時，另一個開關電晶體關斷。
可選的，所述第一四端NMOS開關電晶體的閾值電壓與所述PMOS開關電晶體的閾值電壓大小相等且相位相同。
在本實施例中，所述PMOS開關電晶體用於在所述第一四端NMOS開關電晶體導通時，將所述Sub埠的電位上拉至所述第一汲極或所述第二汲極的電壓，因此，所述上拉電路包括所述PMOS開關電晶體。所述三端NMOS-4開關電晶體用於在所述第一四端NMOS開關電晶體關斷時，將所述Sub埠的電位下拉至接地GND，因此，所述下拉電路包括所述三端NMOS-4開關電晶體。
在所述第一四端NMOS開關電晶體的閘極被施加高電壓而導致該第一四端NMOS開關電晶體導通時，所述CMOS開關電晶體的閘極被施加的是低電壓，則所述CMOS開關電晶體內的PMOS開關電晶體導通，且所述CMOS開關電晶體內的三端NMOS-4開關電晶體關斷。這種情況下，由於所述Sub埠通過所述PMOS開關電晶體與所述第一供電介面連接，所以所述Sub埠的電壓（對地電壓）Vsub等於所述第一供電介面的匯流排電壓（對地電壓）Vbus。結合附圖11A應當知道，匯流排電壓Vbus等於所述第一汲極的對地電壓，因此可以說Sub埠的電壓Vsub等於所述第一汲極的對地電壓。在所述第一四端NMOS開關電晶體導通時，在不考慮所述第一四端NMOS開關電晶體的導通壓降的情況下，所述第一汲極的對地電壓等於所述第二汲極的對地電壓，則Sub埠的電壓Vsub也等於所述第二汲極的對地電壓。因此，無論是所述第一汲極與所述sub埠之間，還是所述第二汲極與所述sub埠之間均沒有電壓（或均不承壓），所以避免了這兩個汲極中任一汲極與襯底之間的襯底偏置效應，進而避免了由該襯底偏置效應導致的所述第一四端NMOS開關電晶體的閾值電壓以及導通電阻大幅增加，且所述第一四端NMOS開關電晶體的損耗增大的問題。
在所述第一四端NMOS開關電晶體的閘極接地而導致所述第一四端NMOS開關電晶體關斷時，相應的，所述CMOS開關電晶體的閘極被施加的是高電壓，且所述CMOS開關電晶體內的PMOS開關電晶體關斷且三端NMOS-4開關電晶體導通。這種情況下，所述Sub埠的電壓被導通的所述三端NMOS-4開關電晶體拉至接地GND，因此避免了所述Sub埠懸空，且由於所述Sub埠與所述第二汲極之間的電壓或所述Sub埠與所述第一汲極之間的電壓小於觸發該第一四端NMOS開關電晶體內部寄生三極體導通的電壓（通常，在所述三極體的基極電壓，也即所述Sub埠與汲極2之間的電壓，大於0.7V時，所述三極體導通），所以該第一四端NMOS開關電晶體內部的寄生三極體不會被誤觸發，進而不會導致該第一四端NMOS開關電晶體的耐壓能力衰減。
結合第一方面或第一方面的第一種至第十七種可能的實施方式中任意一種可能的實施方式，在第十八種可能的實施方式下，所述充電保護電路還包括第二供電介面和所述第二四端NMOS開關電晶體，所述第二四端NMOS開關電晶體的其中一個汲極連接所述第二供電介面，另一個汲極連接在所述第二汲極與所述負載之間。結合本實施例可知，可以通過多個供電介面向所述負載供電。
值得關注的是，所述第二四端NMOS開關電晶體還具有一個閘極和一個Sub埠，並且所述第二四端NMOS開關電晶體的Sub埠也可以連接有Sub埠管理電路，且該Sub埠管理電路的設置可以參見前述用於管理所述第一四端NMOS開關電晶體的Sub埠的Sub埠管理電路，本新型創作對於用於管理所述第二四端NMOS開關電晶體的Sub埠的Sub埠管理電路不再展開描述。
結合第一方面的第十八種可能的實施方式，在第十九種可能的實施方式下，所述第二供電介面包括充電線圈和無線介面晶片，所述充電線圈與所述無線接收晶片的一端連接，所述無線介面晶片的另一端連接所述第二四端NMOS開關電晶體的一個汲極。可知，對應於所述第二供電介面的供電方式為無線的。
第二方面，本新型創作提供了一種充電電路。該充電電路包括第一供電介面、負載和充電保護電路。所述充電保護電路的一端連接所述第一供電介面，另一端連接所述負載。
在所述充電保護電路如第一方面或第一方面的第一種至第三種可能的實施方式中任一種可能的實施方式，則所述充電保護電路用於將從所述第一供電介面接收到的電量提供給所述負載。
在所述充電保護電路如第一方面的第四種至第六種可能的實施方式中任一種可能的實施方式，則所述充電保護電路用於將來自所述負載的電量通過所述第一供電介面發送出去。
在所述充電保護電路如第一方面的第十七種可能的實施方式或第一方面的第七種至第九種可能的實施方式中任一種可能的實施方式，則所述充電保護電路用於將從所述第一供電介面接收到的電量提供給所述負載，或者，用於將來自所述負載的電量通過所述第一供電介面發送出去。
該充電電路的效果（或進步性）可以參見前述充電保護電路的效果（或進步性），此處不再贅述。
協力廠商面，本新型創作還提供一種電子設備。該電子設備包括如第二方面所述的充電電路和處理器，該處理器用於獲取該充電電路內的負載的剩餘電量資訊。由於該電子設備包括前述的充電電路，而前述充電電路包括前述充電保護電路，因此該電子設備的效果可以參見前述充電保護電路的效果。
在對本新型創作涉及的實施例進行介紹之前，首先對接下來會出現的名詞進行定義。
襯底偏置效應：當四端NMOS開關電晶體的襯底和它的任一汲極之間的電勢差不為零時，該四端NMOS開關電晶體內部承壓的反偏PN結的耗盡區將展寬，導致該四端NMOS開關電晶體的通道中可移動電荷減少，導電水準下降。
耗盡層：又稱為耗盡區、阻擋層、勢壘區或空間電荷區，是指PN結中在漂移運動和擴散作用的雙重影響下載流子數量非常少的一個高電阻區域。
漂移區：是指半導體PN結中雜質摻雜濃度較低的區域。
磊晶層：是指生長沉積在襯底上，且位於N型漂移區與襯底之間以及P型主體部與襯底之間的半導體層。
通道:如圖5所示,它示出了一種MOS開關電晶體的示意圖，其中，通道是指在該MOS開關電晶體中，位於源極和汲極之間的一薄半導體層。
如圖2所示，它為一種位於電子設備內部的充電保護電路的結構圖。該充電保護電路中使用了能夠實現雙向阻斷（或雙向耐壓）的無源極的四端NMOS開關電晶體。該四端NMOS開關電晶體包括第一汲極Drain1、第二汲極Drain2、閘極Gate和襯底Sub埠。在該充電保護電路中，該四端NMOS開關電晶體的閘極Gate通過驅動電路（或稱為“驅動晶片”）進行控制。具體的，是通過該驅動電路內部的電荷泵輸出的驅動電壓控制該四端NMOS開關電晶體的開啟或者關斷的。結合圖2容易看出，該四端NMOS開關電晶體的Sub埠是接地的，因此，該Sub埠的電位常為低電平。
在該四端NMOS開關電晶體導通，且該第一汲極Drain1（第一汲極Drain1是指靠近通用序列匯流排USB介面的汲極，或者是指靠近匯流排電壓Vbus輸入端的汲極）連接匯流排電壓Vbus時，由於該Sub埠接地，因此該第一汲極Drain1與該Sub埠之間的寄生二極體D1的PN結，以及，該第二汲極Drain2與該Sub埠之間的寄生二極體D2的PN結，均會承受較高的反向電壓Vbus（請參見附圖3所示的該四端NMOS開關電晶體的結構圖），從而導致該第一汲極Drain1與該Sub埠之間以及該第二汲極Drain2與該Sub埠之間的襯底偏置效應嚴重，耗盡區（或空間電荷區）大幅拓展，進而使得N型漂移區和P型磊晶層之間的部分載流子耗盡，導致位於P型主體部P_body內的N型通道中的自由電子數量減少，甚至完全耗盡無法形成通道。
值得注意的是，在該四端NMOS開關電晶體導通，且不考慮該四端NMOS開關電晶體自身壓降的情況下，該第一汲極Drain1的對地電壓等於該第二汲極Drain2的對地電壓，或者說，該第一汲極Drain1的電位等於該第二汲極Drain2的電位。因此，在該Sub埠接地，且該第一汲極Drain1連接該匯流排電壓Vbus時，該第一汲極Drain1與該Sub埠之間的電壓Vd1s以及該第二汲極Drain2與該Sub埠之間的電壓Vd2s均等於該匯流排電壓Vbus，進而該第一汲極Drain1與該Sub埠之間的寄生二極體D1，以及，該第二汲極Drain2與該Sub埠之間的寄生二極體D2，均會承受較高的反向電壓Vbus。
請參見圖4，它示出了該Sub接地時，該四端NMOS開關電晶體的參數傳輸特性曲線的模擬結果。如圖4所示，它包括三根曲線，這三根曲線對應的電壓Vd1s分別為0V，2V和5V。如前文解釋的，電壓Vd1s是指該第一汲極與該Sub埠之間的電壓。在電壓Vd1s等於0V時，該四端NMOS開關電晶體的閾值電壓Vgd1大概為2V。在電壓Vd1s等於2V時，該四端NMOS開關電晶體的閾值電壓Vgd1大概為5.5V。在電壓Vd1s等於5V時，該四端NMOS開關電晶體的閾值電壓Vgd1大概為10V。因此，隨著電壓Vd1s的增大，該四端NMOS開關電晶體的閾值電壓Vgd1也越來越大。在該四端NMOS開關電晶體的導通電流為0.002A，且電壓Vd1s=0V時，該四端NMOS開關電晶體的閘極與第一汲極之間的電壓大概為3V，相應的，該四端NMOS開關電晶體的內阻大概為1.5KΩ，且該四端NMOS開關電晶體的損耗大概為0.006W。在該四端NMOS開關電晶體的導通電流為0.002A，且電壓Vd1s=2V時，該四端NMOS開關電晶體的閘極與第一汲極之間的電壓大概為6.5V，相應的，該四端NMOS開關電晶體的內阻大概為3.25KΩ，且該四端NMOS開關電晶體的損耗大概為0.013W。在該四端NMOS開關電晶體的導通電流為0.002A，且電壓Vd1s=5V時，該四端NMOS開關電晶體的閘極與第一汲極之間的電壓大概為12V，相應的，該四端NMOS開關電晶體的內阻大概為6KΩ，且該四端NMOS開關電晶體的損耗大概為0.024W。所以說，隨著電壓Vd1s的增大，該四端NMOS開關電晶體的內阻以及內耗也越來越大。因此，降低第一汲極和Sub埠之間電壓Vd1s成為需要解決的問題。
值得注意的是，在該四端NMOS開關電晶體導通時，該四端NMOS開關電晶體的第一汲極和第二汲極之間的電壓（或該四端NMOS開關電晶體自身的壓降）大於0V（例如可以為0.1V）。在本新型創作中，如果沒有特別說明，則忽略該四端NMOS開關電晶體自身的壓降，也即認為該四端NMOS開關電晶體是沒有壓降的。
進一步地，請參見附圖6，它示出了另一種充電保護電路的結構圖。值得關注的是，位於該充電保護電路中的四端NMOS開關電晶體也包括第一汲極Drain1、第二汲極Drain2、閘極Gate和襯底Sub埠。圖6所示充電保護電路與圖2所示充電保護電路的不同之處在於：在圖6所示的四端NMOS開關電晶體中，所述Sub埠一直處於懸空狀態。在該四端NMOS開關電晶體的閘極Gate接地電位時，該四端NMOS開關電晶體應當關斷。但與此同時，如果所述第一汲極Drain1還被施加匯流排電壓Vbus，則所述第一汲極Drain1與所述第二汲極Drain2之間的兩個共陽極且背靠背的二極體D1和D2會承壓。如圖7所示，由於二極體D1和D2均存在結電容（其中，二極體D1的結電容為結電容C1，二極體D2的結電容為結電容C2），則該匯流排電壓Vbus會對這兩個結電容C1和C2充電，相應的，結電容C1和C2兩端的電壓會增加。
參見圖7和圖8，所述共陽極且背靠背的二極體D1和D2等效於一個NPN三極體（電晶體）。隨著匯流排電壓Vbus的增大，如果結電容C2的分壓超過0.7V，則觸發寄生NPN三極體開啟（通常，在所述三極體的基極電壓，也即所述Sub埠與第二汲極Drain2之間的電壓，大於0.7V時，所述三極體被開啟），對應的，該四端NMOS開關電晶體的耐壓能力會下降。請參見圖9A和圖9B，它們分別示出了在該四端NMOS開關電晶體的Sub埠接地時（如圖9A所示）以及懸空時（如圖9B所示），該四端NMOS開關電晶體的第一汲極和第二汲極之間的耐壓特性曲線圖。
如圖9A所示，在所述Sub埠接地時，該四端NMOS開關電晶體的第一汲極和第二汲極之間可以承受的最大電壓大概為32V。如圖9B所示，在所述Sub埠懸空時，該四端NMOS開關電晶體的第一汲極和第二汲極之間可以承受的最大電壓大概為15V。簡而言之，該四端NMOS開關電晶體的第一汲極和第二汲極之間的耐壓能力從大於30V降低小於20V。在實際使用的時候，由於該四端NMOS開關電晶體的耐壓能力下降，該四端NMOS開關電晶體可能會被擊穿，從而導致應用該四端NMOS開關電晶體的充電保護電路發生災難性的後果。因此，維持（或不降低）該四端NMOS開關電晶體的耐壓能力也是需要解決的問題。
結合前述描述可知，在本新型創作涉及的四端NMOS開關電晶體中，如果該四端NMOS開關電晶體的Sub埠接地，則會導致第一汲極與該Sub埠之間的電壓Vd1s較大，進而導致襯底偏置效應嚴重，以及該四端NMOS開關電晶體的損耗增大；如果該四端NMOS開關電晶體的Sub埠懸空，則會影響該四端NMOS開關電晶體的耐壓能力。
為了解決前述所有的問題，本新型創作首先提供一種電子設備，該電子設備具體可以為智慧手機、電動汽車、平板電腦、智慧手錶或智慧手環等。具體的，該電子設備可以被充電，還可以對外部設備充電。至於充電的方式，可以為有線，也可以為無線。例如，智慧手機，可以通過有線的方式被充電，還可以通過無線的方式對外部設備(例如智慧手錶或智慧手環)充電。或者，例如，電動汽車，既可以通過有線的方式被充電，還可以通過有線的方式對智慧手機等外部設備充電。
值得注意的是，如圖10A所示，電子設備1包括至少一個充電電路10和處理器20。具體的，處理器20用於獲取充電電路10內的負載15的剩餘電量資訊。自然，電子設備1還可以包括其他元件，例如記憶體和驅動電路等（圖中均未示出）。
如圖10B所示，充電電路10包括第一供電介面11、負載15和充電保護電路13。負載15通常為電池。在電子設備1為智慧手機時，第一供電介面11可以為USB介面。至於充電保護電路13，下面將進行詳細的解釋。
在本新型創作提供的充電保護電路13中，不僅採用第一四端NMOS開關電晶體131代替兩個共源極且串聯的NMOS開關電晶體實現雙向阻斷，而且還提供了襯底埠管理電路（簡稱為“Sub埠管理電路”）133，用於對第一四端NMOS開關電晶體131的Sub埠的電位進行浮動管理。
為了便於說明，在圖10B中，第一供電介面11為一USB介面。在圖11A所示的充電保護電路13中，第一四端NMOS開關電晶體131包括第一汲極Drain1、第二汲極Drain2、閘極Gate1和Sub埠。其中，所述第一汲極Drain1連接USB介面11，所述第二汲極Drain2連接負載15，所述閘極Gate1連接驅動電路140。進一步地，Sub埠管理電路133包括上拉電路1331，且上拉電路1331連接所述Sub埠，上拉電路1331用於在第一四端NMOS開關電晶體131導通時，將Sub埠上拉至所述第一汲極Drain1或所述第二汲極Drain2的電位。
如圖11A所示，上拉電路1331可以為第一三端NMOS開關電晶體121（簡稱為三端NMOS-1開關電晶體）。結合圖11A可知，三端NMOS-1開關電晶體121的汲極連接所述第一汲極Drain1，三端NMOS-1開關電晶體121的源極連接所述Sub埠，三端NMOS-1開關電晶體121的閘極Gate2連接驅動電路140，且驅動電路140提供的驅動電壓用於驅動三端NMOS-1開關電晶體121與第一四端NMOS開關電晶體131均導通。
在具體實現時，三端NMOS-1開關電晶體121的閾值電壓與第一四端NMOS開關電晶體131的閾值電壓不僅相位相同（參見前述的有關解釋）而且大小相等，且驅動電路140用於向三端NMOS-1開關電晶體121和第一四端NMOS開關電晶體131提供相同的閘極驅動電壓。
需要解釋的是，閘極驅動電壓用於驅動MOS開關電晶體的導通或關斷。通常認為，在閘極驅動電壓高於MOS開關電晶體的閾值電壓時，MOS開關電晶體導通；在閘極驅動電壓低於MOS開關電晶體的閾值電壓時，MOS開關電晶體不導通（或關斷）。在本實施例中，三端NMOS-1開關電晶體121的閾值電壓和第一四端NMOS開關電晶體131的閾值電壓是相等的，那麼在它們的閘極Gate1、Gate2被輸入相同的驅動電壓時，它們將均被導通或均被關斷。
需要說明的是，本新型創作所述的三端NMOS開關電晶體就是常規的NMOS開關電晶體，包括源極、汲極和閘極三個端。對應的，本新型創作所述的四端NMOS開關電晶體包括四個端，分別是兩個汲極、一個閘極和一個Sub埠。
值得注意的是，本新型創作中出現的“第一”和“第二”僅用於表示是不同的同類器件，譬如，“第一四端NMOS開關電晶體”和“第二四端NMOS開關電晶體”，僅用來說明它們是兩個不同的四端NMOS開關電晶體，除此之外，沒有其他含義。
還需要關注的是，在本新型創作中，如果沒有特別特別說明，則也不考慮三端MOS開關電晶體的壓降，也即認為三端MOS開關電晶體自身沒有壓降。
結合前述實施例，在第一四端NMOS開關電晶體131導通時，三端NMOS-1開關電晶體1331也會導通，則所述Sub埠的電位（或“對地電壓”）會與所述第一汲極Drain1的電位（或“對地電壓”）相等。又因為在第一四端NMOS開關電晶體131導通時，所述第一汲極Drain1的電位（或“對地電壓”）與所述第二汲極Drain2的電位（或“對地電壓”）相等，因此所述Sub埠的電位也等於所述第二汲極Drain2的電位。因此，無論是所述第一汲極Drain1與所述Sub埠之間的電壓Vd1s，還是所述第二汲極Drain2與所述Sub埠之間的電壓Vd2s，均為零。
結合前述描述可以得知，採用本實施例提供的技術方案能夠降低或者消除所述第一汲極Drain1與所述Sub埠之間以及所述第二汲極Drain2與所述Sub埠之間的襯底偏置效應，避免或至少在一定程度上阻止第一四端NMOS開關電晶體131內的N型通道中的自由電子減少，進而避免或至少在一定程度上阻止第一四端NMOS開關電晶體131的導通電阻增大以及內耗增大。
作為本新型創作的另一個實施例，如圖11B所示，上拉電路1331可以為第二三端NMOS開關電晶體（簡稱為三端NMOS-2開關電晶體）122。結合圖11B可知，三端NMOS-2開關電晶體122的汲極連接所述第二汲極Drain2，三端NMOS-2開關電晶體122的源極連接所述Sub埠，三端NMOS-2開關電晶體122的閘極Gate3連接驅動電路140，且驅動電路140提供的驅動電壓用於驅動三端NMOS-2開關電晶體122與第一四端NMOS開關電晶體131均導通。
在具體實現時，三端NMOS-2開關電晶體122的閾值電壓與第一四端NMOS開關電晶體131的閾值電壓不僅相位相同而且大小相等，因此驅動電路140用於向三端NMOS-2開關電晶體122和第一四端NMOS開關電晶體131提供相同的閘極驅動電壓，則相應的，三端NMOS-2開關電晶體122與第一四端NMOS開關電晶體131均被導通以及均被關斷。
由於在第一四端NMOS開關電晶體131導通時，三端NMOS-2開關電晶體122也會導通，則所述Sub埠的電位（或“對地電壓”）會與所述第二汲極Drain2的電位相等。又因為在第一四端NMOS開關電晶體131導通時，所述第二汲極Drain2的電位與所述第一汲極Drain1的電位相等，因此所述Sub埠的電位也等於所述第一汲極Drain1的電位。因此，無論是所述第一汲極Drain1與所述Sub埠之間的電壓Vd1s，還是所述第二汲極Drain2與所述Sub埠之間的電壓Vd2s，均為零。因此，採用本實施例提供的技術方案能夠降低或者消除所述第一汲極Drain1與所述Sub埠之間以及所述第二汲極Drain2與所述Sub埠之間的襯底偏置效應，避免或至少在一定程度上阻止第一四端NMOS開關電晶體131內的N型通道中的自由電子減少，進而避免或至少在一定程度上阻止第一四端NMOS開關電晶體131的導通電阻增大以及內耗增大。
作為本新型創作的再一個實施例，如圖11C所示，上拉電路1331可以既包括三端NMOS-1開關電晶體121，又包括三端NMOS-2開關電晶體122。結合圖11C可知，三端NMOS-1開關電晶體121的汲極連接所述第一汲極Drain1，三端NMOS-2開關電晶體122的汲極連接所述第二汲極Drain2。三端NMOS-1開關電晶體121的源極以及三端NMOS-2開關電晶體122的源極均連接所述Sub埠。三端NMOS-1開關電晶體121的閘極以及三端NMOS-2開關電晶體122的閘極均連接驅動電路140，驅動電路140施加的驅動電壓用於驅動三端NMOS-1開關電晶體121、三端NMOS-2開關電晶體122以及第一四端NMOS開關電晶體131均被導通。
具體實現時，三端NMOS-1開關電晶體121的閾值電壓以及三端NMOS-2開關電晶體122的閾值電壓均與第一四端NMOS開關電晶體131的閾值電壓不僅大小相等而且相位相同，相應的，驅動電路140用於向它們三個（三端NMOS-1開關電晶體121、三端NMOS-2開關電晶體122以及第一四端NMOS開關電晶體131）提供相同的閘極驅動電壓，用以驅動它們三個開關電晶體均被導通或者均被關斷。
在本實施例中，三端NMOS-1開關電晶體121和三端NMOS-2開關電晶體122起到相互備份的作用，也即，即使它們兩個中的其中一個壞了，也不影響將所述Sub埠的電位上拉到所述第一汲極Drain1以及所述第二汲極Drain2的電位。
如圖11A、圖11B以及圖11C所示，驅動電路140包括脈衝寬度調製PWM模組141和電荷泵142。其中，電荷泵142包括兩個輸入端和一個輸出端，且這兩個輸入端分別被命名為第一輸入端和第二輸入端。具體的，電荷泵142的第一輸入端連接脈衝寬度調製PWM模組141的輸出端，用於接收脈衝寬度調製PWM模組141輸出的控制邏輯電壓Vpwm。電荷泵142的第二輸入端連接第一供電介面11，用於接收從第一供電介面11輸入的匯流排電壓Vbus（Vin）。電荷泵142用於在所述控制邏輯電壓Vpwm的控制下，對接收到的所述匯流排電壓Vbus進行處理得到輸出電壓Vout，並從電荷泵142的輸出端輸出所述輸出電壓Vout。
可選的，在所述控制邏輯電壓Vpwm為高電位時，所述輸出電壓Vout為高電壓；在所述控制邏輯電壓Vpwm為低電位時，所述輸出電壓Vout為低電壓。可選的，在所述控制邏輯電壓Vpwm為高電位時，將從所述電荷泵的第二輸入端輸入的匯流排電壓Vbus加上5V得到所述輸出電壓Vout。在所述控制邏輯電壓Vpwm為低電位時，所述輸出電壓Vout的值為零。
如圖11A所示，電荷泵142的輸出端連接三端NMOS-1開關電晶體121的閘極Gate2與第一四端NMOS開關電晶體131的閘極Gate1。電荷泵142用於將所述輸出電壓Vout輸出給三端NMOS-1開關電晶體121的閘極Gate2與第一四端NMOS開關電晶體131的閘極Gate1。所述輸出電壓Vout用作三端NMOS-1開關電晶體121的閘極驅動電壓和第一四端NMOS開關電晶體131的閘極驅動電壓，用於驅動三端NMOS-1開關電晶體121和第一四端NMOS開關電晶體131導通或關斷。
如圖11B所示，電荷泵142的輸出端連接三端NMOS-2開關電晶體122的閘極Gate3與第一四端NMOS開關電晶體131的閘極Gate1。電荷泵142用於將所述輸出電壓Vout輸出給三端NMOS-2開關電晶體122的閘極Gate3與第一四端NMOS開關電晶體131的閘極Gate1。所述輸出電壓Vout用作三端NMOS-2開關電晶體122的閘極驅動電壓和第一四端NMOS開關電晶體131的閘極驅動電壓，用於驅動三端NMOS-2開關電晶體122和第一四端NMOS開關電晶體131導通或關斷。
如圖11C所示，電荷泵142的輸出端連接三端NMOS-1開關電晶體121的閘極、三端NMOS-2開關電晶體122的閘極以及第一四端NMOS開關電晶體131的閘極Gate1。電荷泵142用於將所述輸出電壓Vout輸出給三端NMOS-1開關電晶體121的閘極、三端NMOS-2開關電晶體122的閘極以及第一四端NMOS開關電晶體131的閘極Gate1。所述輸出電壓Vout用作三端NMOS-1開關電晶體121的閘極驅動電壓、三端NMOS-2開關電晶體122的閘極驅動電壓和第一四端NMOS開關電晶體131的閘極驅動電壓，用於驅動三端NMOS-1開關電晶體121、三端NMOS-2開關電晶體122以及第一四端NMOS開關電晶體131導通或關斷。
進一步地，如圖10B所示，該充電保護電路13還具有下拉電路1332，下拉電路1332連接所述Sub埠，且下拉電路1332用於在第一四端NMOS開關電晶體131關斷時，將所述Sub埠的電位下拉至零電位（或下拉至零）。在第一四端NMOS開關電晶體131關斷時，由於所述Sub埠的電位被下拉至零，所以所述Sub埠與所述第一汲極Drain1之間，或者，所述Sub埠與所述第二汲極Drain2之間的電壓小於觸發第一四端NMOS開關電晶體131內部寄生三極體導通的電壓（請參見附圖8），第一四端NMOS開關電晶體131不會被誤觸發，進而第一四端NMOS開關電晶體131的耐壓能力不會被衰減，或者，至少在一定程度上阻止了第一四端NMOS開關電晶體131耐壓能力的衰減。
通常，三極體的基極電壓大於0.7V時，該三極體被開啟。在本新型創作中，如果電流是從第一供電介面11流向負載15，則第一四端NMOS開關電晶體131內部寄生三極體的基極-發射極的電壓（或者是基極與發射極之間的電壓）是指所述Sub埠與所述第二汲極Drain2之間的電壓；相應地，如果電流是從負載15流向第一供電介面11，則第一四端NMOS開關電晶體131內部寄生三極體的基極-發射極的電壓（或者是基極與發射極之間的電壓）是指所述Sub埠與所述第一汲極Drain1之間的電壓。為了便於描述，下文均以電流從第一供電介面11流向負載15，也即第一四端NMOS開關電晶體131內部寄生三極體的基極-發射極的電壓是指所述Sub埠與所述第二汲極Drain2之間的電壓為例進行說明。值得注意的是，在圖8中，電流也是從第一供電介面11流向負載15的。
更具體的，如圖8所示，第一四端NMOS開關電晶體的內部具有寄生電容C1、寄生電容C2以及寄生三極體。在第一四端NMOS開關電晶體131關斷時，由於所述Sub埠的電位被下拉至零，所以避免了從第一供電介面11輸入的匯流排電壓Vbus對三端NMOS-2開關電晶體的寄生電容C2充電，是故所述寄生電容C2的兩端無電壓。進一步地，由於所述寄生電容C2的兩端無電壓，所以不會誤觸發所述寄生三極體導通，進而不會導致第一四端NMOS開關電晶體131的耐壓能力衰減。
作為一個實施例，如圖11A至圖11C所示，下拉電路1332具體為第二三端NMOS開關電晶體（簡稱為三端NMOS-3開關電晶體）161。其中，三端NMOS-3開關電晶體161的源極接地，三端NMOS-3開關電晶體161的汲極連接所述Sub埠，三端NMOS-3開關電晶體161的閘極Gate4連接驅動電路140，其中，驅動電路140提供的驅動電壓使三端NMOS-3開關電晶體161和第一四端NMOS開關電晶體131二者中的其中一個導通時另一個關斷。
在具體應用中，驅動電路140施加給三端NMOS-3開關電晶體161與第一四端NMOS開關電晶體131的閘極驅動電壓相位相反。
至於三端NMOS-3開關電晶體161的閾值電壓的大小與第一四端NMOS開關電晶體131的閾值電壓的大小，它們可以相同也可以不同。
可選的，如圖11A至圖11C所示，Sub埠管理電路133還包括反相器1333，反相器1333的輸入端連接脈衝寬度調製PWM模組141，輸出端連接三端NMOS-3開關電晶體161的閘極Gate4。反相器1333用於對所述控制邏輯電壓Vpwm進行反相處理得到反相控制邏輯電壓Vpwm-，並將所述反相控制邏輯電壓Vpwm-施加到三端NMOS-3開關電晶體161的閘極Gate4。可知，所述反相控制邏輯電壓Vpwm-用作三端NMOS-3開關電晶體161的閘極驅動電壓，用於驅動三端NMOS-3開關電晶體161的導通或關斷。
由於三端NMOS-3開關電晶體161的閘極Gate4被施加的驅動電壓與第一四端NMOS開關電晶體131的閘極Gate1被施加的驅動電壓是反相的，所以在本實施例中，在第一四端NMOS開關電晶體131關斷時，三端NMOS-3開關電晶體161導通。在三端NMOS-3開關電晶體161導通時，由於所述Sub埠的電位被下拉至接地GND，從而不會觸發第一四端NMOS開關電晶體131內的寄生三極體導通，進而不會導致第一四端NMOS開關電晶體131的耐壓能力衰減。作為另一個實施例，如圖11D所示，下拉電路1332具體為一個下拉電阻162。其中，下拉電阻162一端連接所述Sub埠，另一端接地。在第一四端NMOS開關電晶體131關斷時，下拉電阻162上沒有電流通過，所以下拉電阻162自身沒有壓降，因此所述Sub埠的電壓被下拉電阻162下拉至接地GND。由於所述Sub埠與所述第二汲極Drain2之間的電壓小於觸發第一四端NMOS開關電晶體131內部寄生三極體導通的電壓，所以第一四端NMOS開關電晶體131內部的寄生三極體不會被誤觸發，進而第一四端NMOS開關電晶體131的耐壓能力不會被衰減，或者，該衰減至少在一定程度上被阻擋了。
如圖12所示，為本新型創作提供的另一個充電保護電路13的示意圖。充電保護電路13包括CMOS開關電晶體17。CMOS開關電晶體17包括共閘極的PMOS開關電晶體171和三端NMOS-4開關電晶體172。PMOS開關電晶體171的源極連接第一供電介面11，汲極連接所述Sub埠。三端NMOS-4開關電晶體172的汲極連接所述Sub埠，源極接地。值得注意的是，PMOS開關電晶體171的閾值電壓與三端NMOS-4開關電晶體172的閾值電壓大小相等且相位相反（一個P型MOS開關電晶體，一個N型MOS開關電晶體，它們的閾值電壓的相位是相反的），並且PMOS開關電晶體171以及三端NMOS-4開關電晶體172的閘極Gate5被施加的電壓與第一四端NMOS開關電晶體131的閘極Gate1被施加的驅動電壓是反相的。
如圖12所示，充電保護電路13還包括驅動電路18。其中，驅動電路18的輸出端連接第一四端NMOS開關電晶體131的閘極Gate1。驅動電路18用於向第一四端NMOS開關電晶體131的閘極Gate1輸出驅動電壓，進而用於控制第一四端NMOS開關電晶體131的導通或關斷。
可選的，如圖12所示，驅動電路18包括脈衝寬度調製PWM模組181和電荷泵182。其中，電荷泵182包括第一輸入端、第二輸入端和輸出端。具體的，電荷泵182的第一輸入端連接脈衝寬度調製PWM模組181的輸出端，用於接收脈衝寬度調製PWM模組181輸出的控制邏輯電壓Vpwm。電荷泵182的第二輸入端連接第一供電介面11，用於接收從第一供電介面11輸入的匯流排電壓Vbus（Vin）。電荷泵182用於在所述控制邏輯電壓Vpwm的控制下，對接收到的所述匯流排電壓Vbus進行處理得到輸出電壓Vout，並從電荷泵182的輸出端將所述輸出電壓Vout輸出給第一四端NMOS開關電晶體131的閘極Gate1。
如圖12所示，充電保護電路13還包括反相器19，反相器19的一端連接脈衝寬度調製PWM模組181的輸出端，另一端連接CMOS開關電晶體17（也即PMOS開關電晶體171和三端NMOS-4開關電晶體172）的閘極Gate5，則脈衝寬度調製PWM模組181將所述控制邏輯電壓Vpwm輸出給反相器19，反相器19對所述控制邏輯電壓Vpwm進行反相處理得到反相控制邏輯電壓Vpwm-，並將所述反相控制邏輯電壓Vpwm-輸出給CMOS開關電晶體17（也即PMOS開關電晶體171和三端NMOS-4開關電晶體172）的閘極Gate5。所述反相控制邏輯電壓Vpwm-用於控制PMOS開關電晶體171的導通和關斷，以及用於控制三端NMOS-4開關電晶體172的導通和關斷。
在本實施例中，在第一四端NMOS開關電晶體131的閘極Gate1被施加高電壓而導通時，CMOS開關電晶體17的閘極Gate5被施加的是低電壓，則CMOS開關電晶體17中的PMOS開關電晶體171導通且三端NMOS-4開關電晶體172關斷。這種情況下，所述Sub埠通過PMOS開關電晶體171連接所述第一供電介面11，因此所述Sub埠的電壓（對地電壓）Vsub等於第一供電介面11的匯流排電壓（對地電壓）Vbus。又因為第一供電介面11與所述第一汲極Drain1相連接，所以所述第一汲極Drain1的對地電壓等於第一供電介面11的匯流排電壓（對地電壓）Vbus。結合前述描述，能夠得知，所述Sub埠的電壓（對地電壓）Vsub等於所述第一汲極Drain1的對地電壓。在第一四端NMOS開關電晶體131導通時，由於所述第一汲極Drain1的對地電壓等於所述第二汲極Drain2的對地電壓，所以所述Sub埠的電壓（對地電壓）Vsub還等於所述第二汲極Drain2的對地電壓。因此，無論是所述第一汲極Drain1與所述Sub埠之間，還是所述第二汲極Drain2與所述Sub埠之間，均沒有電壓，所以避免了這兩個汲極Drain1、Drain2與所述Sub埠（襯底）之間的襯底偏置效應。相應的，也避免或至少在一定程度上阻止了由於襯底偏置效應導致的第一四端NMOS開關電晶體131的閾值電壓以及導通電阻增大，進而導致第一四端NMOS開關電晶體131的損耗增大的問題。
在第一四端NMOS開關電晶體131的閘極Gate1接地而導致第一四端NMOS開關電晶體131關斷時，CMOS開關電晶體17的閘極Gate5被施加的是高電壓，則CMOS開關電晶體17內的三端NMOS-4開關電晶體172導通且PMOS開關電晶體171關斷。這種情況下，所述Sub埠的電位被導通的三端NMOS-4開關電晶體172下拉至地，所以所述Sub埠與所述第一汲極Drain1之間的電壓或所述Sub埠與所述第一汲極Drain1之間的電壓小於觸發第一四端NMOS開關電晶體131內部寄生三極體導通的電壓。因此第一四端NMOS開關電晶體131內部的寄生三極體不會被誤觸發，第一四端NMOS開關電晶體131的耐壓能力也不會被衰減，或者至少在一定程度上不會被衰減。
在前述任一實施例的基礎上，如圖13所示，本新型創作提供的充電保護電路13還包括第二供電介面21和第二四端NMOS開關電晶體22，第二四端NMOS開關電晶體22的一個汲極連接第二供電介面21，第二四端NMOS開關電晶體22的另一個汲極連接在第一四端NMOS開關電晶體131的所述第二汲極與負載15之間。需要說明的是，關於第二四端NMOS開關電晶體22，可以參見前述關於第一四端NMOS開關電晶體131的限定，也即可以參考本新型創作中對第一四端NMOS開關電晶體131的所述Sub埠進行電位浮動管理的方法，對第二四端NMOS開關電晶體22的Sub埠進行電位浮動管理。可知，本新型創作提供的充電保護電路13可以具有多個供電介面。以智慧手機為例，因為智慧手機既可以通過有線的方式進行充電，又可以通過無線的方式進行充電，因此智慧手機至少具有兩個供電介面。
值得注意的是，第二供電介面21可以包括充電線圈211和無線接收晶片212，無線接收晶片212的一端與充電線圈211連接，另一端連接第二四端NMOS開關電晶體22的一個汲極。由於第二供電介面21包括充電線圈211，所以第二供電介面21對應的供電方式為無線方式。
如圖14所示，它還示出了在本新型創作所述的充電保護電路的工作時序圖。建議結合圖11A理解圖14所述的工作時序。如圖14所示，第一汲極Drain1的電壓Vdrain1等於匯流排電壓Vbus，Sub埠的電壓Vsub與脈衝寬度調製PWM模組輸出的控制邏輯電壓Vpwm相關，其中，在控制邏輯電壓Vpwm是高電壓時，Sub埠的電壓Vsub也是高電壓；在控制邏輯電壓Vpwm是低電壓（或接地）時，Sub埠的電壓Vsub也是低電壓（或接地）。繼續參見圖14，第一四端NMOS開關電晶體131的閘極驅動電壓Vgate1與三端NMOS-1開關電晶體121的閘極驅動電壓Vgate2大小相等且相位相同，並且三端NMOS-3開關電晶體161的閘極驅動電壓Vgate4與控制邏輯電壓Vpwm大小相等且相位相反。圖11B和圖11C對應的實施例也可以參見與圖14類似的工作時序圖，此處不再展開描述。
需要說明的是，本新型創作中，除了對充電保護電路的實施例的較為詳細之外，對於充電電路以及電子設備的實施例描述的均比較簡單。但是由於該充電電路是包括該充電保護電路且該電子設備是包括該充電電路的，因此，該充電電路以及該電子設備均可以參見本新型創作中描述的關於該充電保護電路的實施例。也即，其他所有實施例均可以參見本新型創作中任一相關部分的內容進行理解，在本新型創作中，各個實施例之間可以相互參見。
1:電子設備 10:充電電路 11:第一供電介面 121、122、131、161、17、171、172、22、NMOS-1、NMOS-2、NMOS-3、NMOS-4:電晶體 13:充電保護電路 133:Sub埠管理電路 1331:上拉電路 1332:下拉電路 1333、19:反相器 140、18:驅動電路 141、181:脈衝寬度調製PWM模組 142、182:電荷泵 15:負載 162:電阻 20:處理器 21:第二供電介面 211:充電線圈 212:無線接收晶片 C1、C2:電容 D1、D2:二極體 Drain1、Drain2:電晶體的汲極 Gate、Gate1~Gate5:電晶體的閘極 GND:接地 P_body:P型主體部 Sub:襯底 Vbus、Vd1s、Vd2s、Vdrain1、Vgd1、Vin、Vout、Vpwm、Vpwm-、Vsub:電壓 Vgate1、Vgate2、Vgate4:閘極驅動電壓
圖1為位於電子設備內的一種充電保護電路的電路結構圖。 圖2為位於電子設備內的另一種充電保護電路的電路結構圖。 圖3為圖2所示的四端NMOS開關電晶體的實物剖面圖。 圖4是圖2所示的四端NMOS開關電晶體在Sub埠接地時的參數傳輸特性曲線的模擬結果。 圖5是一種MOS開關電晶體的示意圖。 圖6是本新型創作提供的一種充電保護電路的電路結構圖。 圖7是圖6所示充電保護電路中的四端NMOS開關電晶體在關斷時存在寄生三極體的實物剖面示意圖。 圖8是圖6所示充電保護電路中的四端NMOS開關電晶體在關斷時存在寄生三極體的電路結構圖。 圖9A是在Sub埠接地時，一種四端NMOS開關電晶體的兩個汲極的耐壓特性曲線圖。 圖9B是在Sub埠浮空時，一種四端NMOS開關電晶體的兩個汲極的耐壓特性曲線圖。 圖10A是本新型創作提供的一種電子設備的示意圖。 圖10B是圖10A所示電子設備中充電電路的電路結構圖。 圖11A是本新型創作提供的一種充電保護電路的結構圖。 圖11B是本新型創作提供的另一種充電保護電路的結構圖。 圖11C是本新型創作提供的又一種充電保護電路的結構圖。 圖11D是本新型創作提供的又一種充電保護電路的結構圖。 圖12是本新型創作提供的又一種充電保護電路的結構圖。 圖13是本新型創作提供的又一種充電保護電路的結構圖。 圖14是本新型創作提供的充電保護電路中各個電壓的工作時序圖。
10:充電電路
11:第一供電介面
13:保護電路
131:電晶體
1331:上拉電路
1332:下拉電路
133:Sub埠管理電路
140:驅動電路
15:負載
Drain1、Drain2:電晶體的汲極
Gate1:電晶體的閘極
Sub埠:襯底埠

Claims (18)

  1. 一種充電保護電路，其特徵在於，包括： 第一四端N型金屬氧化物半導體NMOS開關電晶體，包括第一汲極、第二汲極、閘極和襯底Sub埠，所述第一汲極連接第一供電介面，所述第二汲極連接負載，所述閘極連接驅動電路； Sub埠管理電路，包括與所述Sub埠連接的上拉電路，所述上拉電路用於在所述第一四端NMOS開關電晶體導通時，將所述Sub埠的電位上拉到所述第一汲極或所述第二汲極的電位。
  2. 根據請求項1所述的充電保護電路，其特徵在於，所述上拉電路包括第一三端NMOS開關電晶體， 所述第一三端NMOS開關電晶體的汲極連接所述第一四端NMOS開關電晶體的第一汲極，所述第一三端NMOS開關電晶體的源極連接所述Sub埠，所述第一三端NMOS開關電晶體的閘極連接所述驅動電路，且所述驅動電路提供的驅動電壓使所述第一三端NMOS開關電晶體和所述第一四端NMOS開關電晶體導通。
  3. 根據請求項2所述的充電保護電路，其特徵在於，所述第一三端NMOS開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓大小相等，所述驅動電路用於向所述第一四端NMOS開關電晶體的閘極以及所述第一三端NMOS開關電晶體的閘極提供相同的驅動電壓。
  4. 根據請求項1至3任一項所述的充電保護電路，其特徵在於，所述上拉電路還包括第二三端NMOS開關電晶體， 所述第二三端NMOS開關電晶體的汲極連接所述第一四端NMOS開關電晶體的第二汲極，所述第二三端NMOS開關電晶體的源極連接所述Sub埠，所述第二三端NMOS開關電晶體的閘極連接所述驅動電路，且所述驅動電路提供的驅動電壓使所述第二三端NMOS開關電晶體和所述第一四端NMOS開關電晶體導通。
  5. 根據請求項4所述的充電保護電路，其特徵在於，所述第二三端NMOS開關電晶體的閾值電壓與所述第一四端NMOS開關電晶體的閾值電壓大小相等，所述驅動電路用於向所述第一四端NMOS開關電晶體的閘極以及所述第二三端NMOS開關電晶體的閘極提供相位相同的驅動電壓。
  6. 根據請求項1所述的充電保護電路，其特徵在於，所述Sub埠管理電路還包括下拉電路，所述下拉電路與所述Sub埠連接，用於在所述第一四端NMOS開關電晶體關斷時，將所述Sub埠的電位下拉至零電位。
  7. 根據請求項6所述的充電保護電路，其特徵在於，所述下拉電路包括第三三端NMOS開關電晶體， 所述第三三端NMOS開關電晶體的源極接地，所述第三三端NMOS開關電晶體的汲極連接所述Sub埠，所述第三三端NMOS開關電晶體的閘極連接所述驅動電路，且所述驅動電路提供的驅動電壓使所述第三三端NMOS開關電晶體和所述第一四端NMOS開關電晶體其中一個導通時另一個關斷。
  8. 根據請求項7所述的充電保護電路，其特徵在於，所述驅動電路用於向所述第三三端NMOS開關電晶體的閘極以及所述第一四端NMOS開關電晶體的閘極提供相位相反的驅動電壓。
  9. 根據請求項7或8所述的充電保護電路，其特徵在於，所述驅動電路包括脈衝寬度調製PWM模組和電荷泵， 所述電荷泵的第一輸入端與所述脈衝寬度調製PWM模組的輸出端連接，用於接收所述電荷泵輸入的控制邏輯電壓Vpwm， 所述電荷泵的第二輸入端與所述第一供電介面連接，用於接收從所述第一供電介面輸入的匯流排電壓Vbus，輸出端連接所述第一四端NMOS開關電晶體的閘極； 所述電荷泵在所述控制邏輯電壓Vpwm的控制下，對所述匯流排電壓Vbus進行處理得到輸出電壓Vout，並將所述Vout施加到所述第一四端NMOS開關電晶體的閘極。
  10. 根據請求項9所述的充電保護電路，其特徵在於，所述Sub埠管理電路還包括反相器，所述反相器的一端連接所述脈衝寬度調製PWM模組的輸出端，另一端連接所述第三三端NMOS開關電晶體的閘極，所述反相器用於對所述控制邏輯電壓Vpwm進行反相處理得到反相控制邏輯電壓Vpwm-，並將所述反相控制邏輯Vpwm-施加到所述第三三端NMOS開關電晶體的閘極。
  11. 根據請求項6至8任一項所述的充電保護電路，其特徵在於，所述下拉電路包括下拉電阻，所述下拉電阻的第一端連接所述Sub埠，第二端接地。
  12. 根據請求項6所述的充電保護電路，其特徵在於，所述Sub埠管理電路包括互補式金屬氧化物半導體CMOS開關電晶體，所述CMOS開關電晶體包括共閘極的P型金屬氧化物半導體PMOS開關電晶體和第四三端NMOS開關電晶體，所述上拉電路包括所述PMOS開關電晶體，所述下拉電路包括所述第四三端NMOS開關電晶體，其中，所述PMOS開關電晶體和所述第四三端NMOS開關電晶體的閾值電壓大小相等； 所述PMOS開關電晶體的源極與所述第一供電介面連接，所述PMOS開關電晶體的汲極與所述Sub埠連接，所述第四三端NMOS開關電晶體的汲極與所述Sub埠連接，所述第四三端NMOS開關電晶體的源極接地； 所述PMOS開關電晶體的閘極和所述第四三端NMOS的閘極被施加的驅動電壓與所述第一四端NMOS開關電晶體被施加的驅動電壓是反相的。
  13. 根據請求項1至3、6至8以及12任一項所述的充電保護電路，其特徵在於，還包括第二供電介面和第二四端NMOS開關電晶體，所述第二四端NMOS開關電晶體的一個汲極連接所述第二供電介面，另一個汲極連接在所述第一四端NMOS開關電晶體的第二汲極與所述負載之間。
  14. 根據請求項13所述的充電保護電路，其特徵在於，所述第二供電介面包括充電線圈和無線接收晶片，所述充電線圈與所述無線接收晶片的一端連接，所述無線接收晶片的另一端連接在所述第二四端NMOS開關電晶體的任一汲極。
  15. 根據請求項1至3、6至8以及12任一項所述的充電保護電路，其特徵在於，所述第一供電介面為通用序列匯流排USB埠。
  16. 根據請求項1至3、6至8以及12任一項所述的充電保護電路，其特徵在於，所述負載為電池。
  17. 一種充電電路，其特徵在於，包括第一供電介面、負載和如前述請求項1至3、6至8以及12任一項所述的充電保護電路，所述充電保護電路的一端連接所述第一供電介面，另一端連接所述負載，用於將從所述第一供電介面接收到的電量提供給所述負載。
  18. 一種電子設備，其特徵在於，包括如請求項17所述的充電電路和處理器，所述處理器用於獲取所述充電電路內的負載的剩餘電量資訊。
TW109217328U 2019-12-30 2020-12-30 充電保護電路、充電電路以及電子設備 TWM617154U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201911398178 2019-12-30
CN201911398178.5 2019-12-30
CN202021249029.0 2020-06-30
CN202021249029.0U CN213717633U (zh) 2019-12-30 2020-06-30 一种充电保护电路、充电电路以及电子设备

Publications (1)

Publication Number Publication Date
TWM617154U true TWM617154U (zh) 2021-09-21

Family

ID=72570485

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109146796A TWI792132B (zh) 2019-12-30 2020-12-30 充電保護電路、充電電路以及電子設備
TW109217328U TWM617154U (zh) 2019-12-30 2020-12-30 充電保護電路、充電電路以及電子設備

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109146796A TWI792132B (zh) 2019-12-30 2020-12-30 充電保護電路、充電電路以及電子設備

Country Status (7)

Country Link
US (1) US12002801B2 (zh)
EP (1) EP4075620A4 (zh)
JP (1) JP7489469B2 (zh)
KR (1) KR20220122710A (zh)
CN (2) CN111725871B (zh)
TW (2) TWI792132B (zh)
WO (1) WO2021136025A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725871B (zh) 2019-12-30 2021-10-15 华为技术有限公司 一种充电保护电路、充电电路以及电子设备
US20230253402A1 (en) * 2020-12-29 2023-08-10 Nuvolta Technologies (Hefei) Co., Ltd. Induced Super-Junction Transistors
CN115693818A (zh) * 2021-07-29 2023-02-03 华为技术有限公司 充电保护电路及驱动方法、芯片、封装结构、电子设备
CN117309816B (zh) * 2023-10-24 2024-06-07 希立仪器设备(广东)有限公司 一种土壤非开挖式导航仪的快速识别系统

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510747A (en) 1993-11-30 1996-04-23 Siliconix Incorporated Gate drive technique for a bidirectional blocking lateral MOSFET
JP3537061B2 (ja) * 1995-04-18 2004-06-14 株式会社ルネサステクノロジ 半導体装置
JP3258930B2 (ja) * 1997-04-24 2002-02-18 東芝マイクロエレクトロニクス株式会社 トランスミッション・ゲート
JP3687451B2 (ja) * 1999-12-17 2005-08-24 日産自動車株式会社 負荷駆動装置
JP2002110258A (ja) * 2000-10-03 2002-04-12 Alps Electric Co Ltd 保護回路付きバッテリー
JP2005160169A (ja) * 2003-11-21 2005-06-16 Texas Instr Japan Ltd バッテリ保護回路
US7457092B2 (en) * 2005-12-07 2008-11-25 Alpha & Omega Semiconductor, Lld. Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost
TW200826446A (en) * 2006-12-08 2008-06-16 Ememory Technology Inc Two-phase charge pump circuit capable of avoiding body effect
JP5338387B2 (ja) * 2009-03-05 2013-11-13 ミツミ電機株式会社 電源切換え装置
CN201528193U (zh) * 2009-06-08 2010-07-14 苏州赛芯电子科技有限公司 用于电池保护的智能开关
CN101702508B (zh) 2009-11-19 2014-04-02 上海长园维安微电子有限公司 双向阻断型浪涌保护器件
US9118322B2 (en) * 2010-10-12 2015-08-25 Alpha And Omega Semiconductor (Cayman) Ltd Low leakage dynamic bi-directional body-snatching (LLDBBS) scheme for high speed analog switches
CN102005734B (zh) * 2010-10-20 2013-09-18 无锡中星微电子有限公司 电池保护集成电路及系统
CN102684301B (zh) * 2011-03-07 2014-08-06 凹凸电子（武汉）有限公司 电能管理系统和电能传输方法
CN102881725B (zh) * 2012-09-28 2016-05-04 无锡中感微电子股份有限公司 一种mos管及其制造方法以及该mos管在电池保护电路中的应用
JP6355410B2 (ja) * 2014-04-25 2018-07-11 ローム株式会社 充電回路、パワーマネージメント回路、およびそれを用いた電子機器
CN104779589B (zh) * 2015-03-31 2018-03-23 无锡中感微电子股份有限公司 电池保护电路及系统
CN204651907U (zh) * 2015-03-31 2015-09-16 无锡中星微电子有限公司 电池保护电路及系统
JP6385310B2 (ja) 2015-04-21 2018-09-05 エイブリック株式会社 バッテリ装置
JP6595250B2 (ja) 2015-08-06 2019-10-23 株式会社ポラテクノ ヘッドアップディスプレイ装置
US20170207642A1 (en) 2016-01-15 2017-07-20 Renesas Electronics America Inc. E-fuse/switch by back end of line (beol) process
US10164425B2 (en) * 2016-03-29 2018-12-25 Nxp B.V. Electrostatic discharge protection
JP6577916B2 (ja) * 2016-07-11 2019-09-18 ミツミ電機株式会社 保護ｉｃ
JP6038377B1 (ja) * 2016-07-11 2016-12-07 ミツミ電機株式会社 二次電池保護回路
EP3579233B1 (fr) * 2018-06-04 2021-01-27 EM Microelectronic-Marin SA Cellule elementaire et pompes de charges comprenant une telle cellule elementaire
CN109037337A (zh) * 2018-06-28 2018-12-18 华为技术有限公司 一种功率半导体器件及制造方法
CN208797598U (zh) * 2018-07-11 2019-04-26 深圳市华芯邦科技有限公司 一种电池充放电保护电路及电池保护芯片
CN110048476B (zh) * 2019-04-02 2023-05-16 西安稳先半导体科技有限责任公司 一种电池保护驱动电路和电池保护驱动系统
CN110048585A (zh) 2019-04-17 2019-07-23 世强先进(深圳)科技股份有限公司 双向导通的大电流负载开关电路、开关电源以及电子设备
CN110445099B (zh) * 2019-08-06 2020-10-23 苏州赛芯电子科技有限公司 一种集成电池保护电路的半导体结构及其制造工艺
CN111725871B (zh) * 2019-12-30 2021-10-15 华为技术有限公司 一种充电保护电路、充电电路以及电子设备

Also Published As

Publication number Publication date
JP7489469B2 (ja) 2024-05-23
US12002801B2 (en) 2024-06-04
TW202131611A (zh) 2021-08-16
CN111725871B (zh) 2021-10-15
CN213717633U (zh) 2021-07-16
KR20220122710A (ko) 2022-09-02
EP4075620A4 (en) 2023-01-18
US20220328469A1 (en) 2022-10-13
TWI792132B (zh) 2023-02-11
WO2021136025A1 (zh) 2021-07-08
CN111725871A (zh) 2020-09-29
EP4075620A1 (en) 2022-10-19
JP2023508575A (ja) 2023-03-02

Similar Documents

Publication Publication Date Title
TWI792132B (zh) 充電保護電路、充電電路以及電子設備
US9627089B2 (en) Shift register, gate driving circuit, and display device
US9595954B2 (en) Method and circuit for recharging a bootstrap capacitor using a transfer capacitor
CN111415624A (zh) 移位寄存器电路及其驱动方法、栅极驱动电路、显示装置
CN101123430A (zh) 电平转换电路
US9379696B2 (en) High voltage bootstrap gate driving apparatus
WO2019042189A1 (zh) 移位寄存器电路、驱动方法、栅极驱动电路和显示装置
WO2015070647A1 (zh) 与非门电路、显示器背板、显示器和电子设备
CN107437933A (zh) 一种高端负载开关电路及ic
CN112073054A (zh) 电平转换器
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
JP2013198125A (ja) 半導体装置
CN107800422A (zh) 电平转移电路和半导体装置
CN107395183B (zh) 一种脉冲大电流点火开关电路
CN207069578U (zh) 一种电源反向保护电路
CN103208988B (zh) 电平移位电路及进行正、负压电平移位的方法
CN108336991A (zh) 电平移位电路
CN104270138A (zh) 多电压域的输入/输出缓冲器
KR20160005560A (ko) 디스플레이 구동 회로 및 그의 출력 버퍼 회로
US8305130B2 (en) Clamp circuit using PMOS and NMOS devices
US10601422B2 (en) Integrated high-side driver for P-N bimodal power device
CN116339430B (zh) 一种可耐极低负压的浮动衬底电压电路
US7050314B1 (en) LVTSCR charge pump converter circuit
CN109194100B (zh) 一种栅极驱动电路
CN102208805A (zh) 电源钳位电路