CN107437933A - 一种高端负载开关电路及ic - Google Patents

一种高端负载开关电路及ic Download PDF

Info

Publication number
CN107437933A
CN107437933A CN201610366363.6A CN201610366363A CN107437933A CN 107437933 A CN107437933 A CN 107437933A CN 201610366363 A CN201610366363 A CN 201610366363A CN 107437933 A CN107437933 A CN 107437933A
Authority
CN
China
Prior art keywords
transistor
terminal
source
switching circuit
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610366363.6A
Other languages
English (en)
Inventor
安建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Telecommunications Technology CATT
Original Assignee
China Academy of Telecommunications Technology CATT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Telecommunications Technology CATT filed Critical China Academy of Telecommunications Technology CATT
Priority to CN201610366363.6A priority Critical patent/CN107437933A/zh
Publication of CN107437933A publication Critical patent/CN107437933A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Abstract

本发明公开了一种高端负载开关电路及IC。本发明实施例公开的高端负载开关电路包括：第一电源与负载之间连接有第一晶体管，第二电源与负载之间连接有第二晶体管，第一晶体管的控制端通过第三晶体管连接到地，第二晶体管的控制端通过第四晶体管连接到地，第一使能信号源连接到第三晶体管的控制端，第二使能信号源连接到第四晶体管的控制端，第一电源和第二电源又分别通过二极管连接至第一晶体管的衬底端，第一晶体管的衬底端和第二晶体管的衬底端相连，第一晶体管的衬底端和控制端之间串联有第一电阻，第二晶体管的衬底端和控制端之间串联有第二电阻。本发明能够实现一种有效改善反向漏电问题的高端负载开关电路。

Description

一种高端负载开关电路及IC
技术领域
本发明涉及电路领域，尤其涉及一种高端负载开关电路及IC。
背景技术
负载开关一般是指可用于开启和关闭系统中的电源轨的电子继电器，通常是将电源与一待供电的装置(负载)连接起来，并且基于控制信号提供开关控制，以便将负载与电源连接或断开，即可以通过逻辑电平来控制负载开关的通断，使负载得电(工作)或失电(停止工作)，是一种功率型电子开关。负载开关为系统带来许多优势，并且集成通常难以用分立元件实现的保护功能。如图1所示，大部分基本负载开关包含四个引脚：输入电压引脚101(VIN)、输出电压引脚102(VOUT)、使能引脚103(EN)和接地引脚104(GND)。当通过使能引脚使能器件时，负载开关接通，从而使电流从输入引脚流向输出引脚，并且电能传递到下游电路。
非常适合用于实现负载开关的电子元器件包括有功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)。功率MOSFET是一种具有良好开关特性的器件：导通时其导通电阻RDS(ON)很小，在关断时其漏电流IDSS很小。另外，其耐压范围很宽，从几十V到几百V，漏极电源范围宽，从几A到几十A。功率MOSFET可以分为P沟道MOSFET和N沟道MOSFET两类，其中，N沟道MOSFET在栅源电压Vgs大于NMOS阈值电压时导通，比较适合用于源极接地时的情况(即低端驱动)。P沟道MOSFET则在栅源电压Vgs小于PMOS阈值电压时导通，比较适合用于源极接电源时的情况(即高端驱动)。连接在电源和负载之间的负载开关又称为高端(High Side)负载开关，电流从高端负载开关流入负载。
在使用电池的便携式电子设备中，为了减小待机功耗，延长待机时间，会在某些场合将一些特定负载的电源断开，以减小电流损耗，故高端负载开关在这些场合被广泛应用。但是目前的高端负载开关设计中，对于可能存在的负载向电源的反向漏电电流，仍然没有一个较为完善的解决方案，如何实现一种能够有效改善反向漏电问题的高端负载开关电路，是业界亟待研究和解决的问题。
发明内容
本发明实施例提供一种高端负载开关电路及IC，用以提供一种能够有效改善反向漏电问题的高端负载开关电路。
本发明的一个实施例提供的高端负载开关电路，包括：开关单元、控制单元、阻抗单元；
所述开关单元包括第一晶体管和第二晶体管；其中，所述第一晶体管连接在第一电源与负载之间，所述第二晶体管连接在第二电源与所述负载之间；
所述控制单元包括第三晶体管和第四晶体管；其中，所述第一晶体管的控制端通过所述第三晶体管连接到地，所述第二晶体管的控制端通过所述第四晶体管连接到地；所述第三晶体管的控制端连接到第一使能信号源，所述第四晶体管的控制端连接到第二使能信号源；
所述阻抗单元包括第一电阻、第二电阻、第一二极管和第二二极管；其中，所述第一电阻串联在所述第一晶体管的衬底端和控制端之间，所述第二电阻串联在所述第二晶体管的衬底端和控制端之间，所述第一晶体管的衬底端和所述第二晶体管的衬底端相连，所述第一电源和所述第二电源分别通过第一二极管和第二二极管连接至所述第一晶体管的衬底端。
可选地，所述第一晶体管为P沟道金属氧化物半导体场效应晶体管MOSFET，该P沟道MOSFET的源极端连接至所述第一电源，漏极端连接至所述负载，栅极端通过所述第三晶体管连接到地；
所述第二晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第二电源，漏极端连接至所述负载，栅极端通过所述第四晶体管连接到地。
可选地，所述P沟道MOSFET为P沟道增强型MOSFET。
可选地，所述第三晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第一晶体管的栅极端，漏极端接地，栅极端连接到所述第一使能信号源；所述第四晶体管为N沟道MOSFET，该N沟道MOSFET的源极端连接至所述第二晶体管的栅极端，漏极端接地，栅极端连接到所述第二使能信号源；或者
所述第三晶体管为N沟道MOSFET，该N沟道MOSFET的源极端连接至所述第一晶体管的栅极端，漏极端接地，栅极端连接到所述第一使能信号源；所述第四晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第二晶体管的栅极端，漏极端接地，栅极端连接到所述第二使能信号源。
可选地，所述P沟道MOSFET为P沟道增强型MOSFET；所述N沟道MOSFET为N沟道增强型MOSFET。
可选地，本发明的一些实施例提供的高端负载开关电路还包括：保护单元；
所述保护单元包括第一电容、第二电容、第三电阻以及第四电阻；
其中，所述第一电容串联在所述第一晶体管的控制端和负载之间；第二电容串联在所述第二晶体管的控制端和负载之间；所述第三晶体管通过所述第三电阻连接到地，所述第四晶体管通过所述第四电阻连接到地。
本发明的一个实施例提供的高端负载开关IC，包括：第一输入引脚、第二输入引脚、N个高端负载开关电路、N个输出引脚、N对控制引脚以及接地引脚；所述第一输入引脚连接第一电源；所述第二输入引脚连接第二电源；所述N个高端负载开关电路并联；其中，N为大于或等于1的正整数；
所述N个高端负载开关电路中的第i个高端负载开关电路包括：
开关单元、控制单元、阻抗单元；其中，i为大于或等于1的正整数；
所述开关单元包括第一晶体管和第二晶体管；其中，所述第一晶体管连接在第一输入引脚与第i个输出引脚之间，所述第二晶体管连接在第二输入引脚与第i个输出引脚之间；
所述控制单元包括第三晶体管和第四晶体管；其中，所述第一晶体管的控制端通过所述第三晶体管连接到接地引脚，所述第二晶体管的控制端通过所述第四晶体管连接到接地引脚；所述第三晶体管的控制端连接到第i对控制引脚的第2i个控制引脚，所述第四晶体管的控制端连接到第i对控制引脚的第2i+1个控制引脚；
所述阻抗单元包括第一电阻、第二电阻、第一二极管和第二二极管；其中，所述第一电阻串联在所述第一晶体管的衬底端和控制端之间，所述第二电阻串联在所述第二晶体管的衬底端和控制端之间，所述第一晶体管的衬底端和所述第二晶体管的衬底端相连，所述第一电源和所述第二电源分别通过第一二极管和第二二极管连接至所述第一晶体管的衬底端。
可选地，所述N对控制引脚中的每一个控制引脚分别连接到微处理器的2N个输入I/输出O端口。
在本发明实施例所提供的一种高端负载开关电路中，第一电源与负载之间连接有第一晶体管，第二电源与负载之间连接有第二晶体管，第一晶体管的控制端则通过第三晶体管连接到地，第二晶体管的控制端则通过第四晶体管连接到地，通过连接到第三晶体管的控制端的第一使能信号源，以及连接到第四晶体管的控制端的第二使能信号源控制，同时，第一电源和第二电源又分别通过二极管连接至第一晶体管的衬底端，而第一晶体管的衬底端和第二晶体管的衬底端相连，且第一晶体管的衬底端和控制端之间串联有第一电阻，第二晶体管的衬底端和控制端之间串联有第二电阻。可以看到，本发明实施例所提供的高端负载开关电路在第一电源大于第二电源时，第一晶体管能够导通，第二晶体管不能导通，从而第二晶体管上的体二极管也不导通，没有漏电通路，由于电路是对称的，在第二电源大于第一电源时，第一晶体管上的体二极管也同样不能导通，因此，是一种能够有效改善反向漏电问题的高端负载开关电路。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中基本的负载开关在电路中连接的结构示意图；
图2为现有技术中由P沟道MOSFET与反相器组成的高端负载开关电路的示意图；
图3为现有技术中由P沟道MOSFET与N沟道MOSFET组成的高端负载开关电路的示意图；
图4为现有技术中目前较为常见的一种高端负载开关电路的结构示意图；
图5为本发明的一个实施例提供的高端负载开关电路的示意图；
图6(a)为负载开关电路与负载之间存在容量较大电容的示意图；
图6(b)为图6(a)情形下负载开关电路中晶体管过冲电流的示意图；
图7为本发明的又一个实施例提供的高端负载开关电路的示意图；
图8为本发明的一个实施例提供的高端负载开关IC的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在负载开关的设计中，高端负载开关的定义是通过外部使能信号的控制来连接或断开至特定负载的电源(电池或适配器)，而低端负载开关则将负载接地或者与地断开。即而如果负载连接到干线电压上时，则应当采用低端负载开关。如果负载是一个要求接地的电路(如功率放大器、发射电路、接收电路，功率LED(Light Emitting Diode，发光二极管)，直流电机，DC/DC(直流/直流)等)，则应当采用高端负载开关。
图2示出了由P沟道MOSFET与一个反相器组成的高端负载开关电路的示例，图3示出了由一个P沟道MOSFET与一个N沟道MOSFET组成的高端负载开关电路的示例。
如图2所示，在反相器201输入端输入逻辑高电平时，其输出端为低电平，反相器的输出端与P沟道MOSFET202的栅极连接，则使(-VSG)＝VIN，P沟道MOSFET导通，负载203得电；若反相器201输入端输入逻辑低电平，反相器输出高电平，则使其(-VSG)＝0V，P沟道MOSFET202关断，负载203失电。一般在输入端往往接有一个下拉电阻204，使负载开关在无开关控制信号输入时处于可靠的关断状态。类似的，如图3所示，在N沟道MOSFET301栅极输入逻辑高电平时，其源极与P沟道MOSFET302的栅极连接，使P沟道MOSFET302导通，负载303得电；若N沟道MOSFET301栅极输入逻辑低电平，则使P沟道MOSFET302关断，负载303失电。
进一步地，图4示出了目前较为常见的一种高端负载开关电路。
如图4所示的高端负载开关电路，支持两路电源的开关，由两个使能信号源实现控制，具体为第一路电源401通过两个P沟道MOSFET403(T1、T2)连接至负载405，第二路电源402通过两个P沟道MOSFET404(T3、T4)连接至负载405，其中，两P沟道MOSFET403(T1、T2)的栅极电压取决于P沟道MOSFET406(T5)的输出，两个P沟道MOSFET404(T3、T4)的栅极电压取决于N沟道MOSFET407(T6)的输出，而P沟道的MOSFET406(T5)由栅极处输入的使能信号(EN1)控制(如图4所示则为EN1为低电平时T5导通，EN1为高电平时T5截止)，N沟道的MOSFET407(T6)由栅极处输入的使能信号(EN2)控制(如图4所示则为EN2为高电平时T6导通，EN2为低电平时T6截止)，从而，在T5导通时，若第一路电源高于第二路电源，则两个P沟道MOSFET403(T1、T2)导通，第一路电源到达负载405；在T6导通时，若第二路电源高于第一路电源，则两个P沟道MOSFET404(T3、T4)导通，第二路电源到达负载405。
可以看到，如图2、图3以及图4所示的现有技术中的高端负载开关电路的示例中，P沟道MOSFET在实际结构上，漏极和源极之间有一个寄生二极管，又称作体二极管(N沟道MOSFET也与P沟道MOSFET类似)，比如图2中的DT1、图3中的DT1以及图4中的DT1、DT2、DT3、DT4。
由于不管是P沟道MOSFET还是N沟道MOSFET，寄生的体二极管是MOS管工艺制造中就本身存在的，现实就存在的，如果不存在，都是理想情况，电路就不用考虑寄生参数，那样就都是理想电路了，而在现有的制造工艺中理想电路并不能够实现。而因为寄生二极管的存在，将会导致高端负载开关电路存在反向导通，形成电流通路，存在电路漏电问题，这样就会导致传输的电压有衰减，电压不准确，而且会增加电路的功耗。因为工艺问题，体二极管不可避免，所以需要在电路设计上，增加一些技巧，改善高端负载开关的漏电问题。
为了实现一种能够有效改善反向漏电问题的高端负载开关，本发明实施例提出一种高端负载开关电路及IC(Integrated Circuit，集成电路)。下面结合附图对本发明实施例进行详细描述。
图5示出了本发明实施例提供的一种高端负载开关电路的示意图。如图5所示，该电路包括：开关单元501、控制单元502、阻抗单元503。
具体地，如图5所示的本发明实施例提供的高端负载开关电路中，开关单元501包括有第一晶体管(T1)和第二晶体管(T2)；其中，第一晶体管(T1)连接在第一电源(VS1)504与负载506之间，第二晶体管(T2)连接在第二电源(VS2)505与负载506之间。
比如，如图5所示的第一晶体管(T1)和第二晶体管(T2)均为P沟道MOSFET的示例，第一晶体管(T1)连接在第一电源(VS1)504与负载506之间、以及第二晶体管(T2)连接在第二电源(VS2)505与负载506之间，具体可以是如图5所示出的连接方式，即第一晶体管(T1)的源极端(S1)连接至第一电源(VS1)504，第一晶体管(T1)的漏极端(D1)连接至负载506，第二晶体管(T2)的源极端(S2)连接至第二电源(VS2)505，第二晶体管(T2)的漏极端(D1)连接至负载506。
具体地，如图5所示的本发明实施例提供的高端负载开关电路中，控制单元502中包括有第三晶体管(T3)和第四晶体管(T4)；其中，第一晶体管(T1)的控制端(G1)通过第三晶体管(T3)连接到地，第二晶体管(T2)的控制端(G2)通过第四晶体管(T4)连接到地；第三晶体管(T3)的控制端(G3)连接到第一使能信号源(EN1)507，第四晶体管(T4)的控制端(G4)连接到第二使能信号源(EN2)508。
具体地，如图5所示的本发明实施例提供的高端负载开关电路中，阻抗单元503中包括有第一电阻(R1)、第二电阻(R2)、第一二极管(D1)和第二二极管(D2)；其中，第一电阻(R1)串联在第一晶体管(T1)的衬底端(B1)和控制端(G1)之间，第二电阻(R2)串联在第二晶体管(T2)的衬底端(B2)和控制端(G2)之间，第一晶体管(T1)的衬底端(B1)和第二晶体管(T2)的衬底端(B2)相连，第一电源(VS1)504和第二电源(VS2)505分别通过第一二极管(D1)和第二二极管(D2)连接至第一晶体管(T1)的衬底端(B1)，如图5所示的A点。
其中，第一二极管(D1)和第二二极管(D2)用于对第一电源(VS1)和第二电源(VS2)进行选择，具体为通过第一二极管(D1)和第二二极管(D2)选择第一电源(VS1)和第二电源(VS2)中的高电压电源。
进一步地，对于本发明实施例所提供的高端负载开关电路中晶体管的选择，优选地，开关单元501中的第一晶体管(T1)和第二晶体管(T2)可以采用P沟道MOSFET。
对于在P沟道MOSFET中，由于是通过使栅极电压低于源极电压来导通，因此，在采用P沟道MOSFET的高端负载开关中，由于VG通常低于VS(与VIN相连)，那么它将始终工作在线性区，不需要特定的内部电路或外部电压轨，其静态电流比N沟道MOSFET的静态电流低。因此不需要太多的电路或者额外的硅片面积。从而，本发明实施例所提供的高端负载开关电路中，开关单元501中的第一晶体管(T1)和第二晶体管(T2)优选地可以采用P沟道MOSFET。
进而，如图5所示的本发明实施例所提供的高端负载开关电路中，作为第一晶体管(T1)的P沟道MOSFET的源极端(S1)连接至第一电源(VS1)504，漏极端(D1)连接至负载506，栅极端(G1)通过第三晶体管(T3)连接到地；作为第二晶体管(T2)的P沟道MOSFET的源极端(S2)连接至第二电源(VS2)505，漏极端(D1)连接至负载506，栅极端(G1)通过第四晶体管(T4)连接到地。
具体地，第一电阻(R1)串联在作为第一晶体管(T1)的P沟道MOSFET的衬底端(B1)和控制端(G1)之间，第二电阻(R2)串联在作为第二晶体管(T2)的P沟道MOSFET的衬底端(B2)和控制端(G2)之间，作为第一晶体管(T1)的P沟道MOSFET的衬底端(B1)和作为第二晶体管(T2)的P沟道MOSFET的衬底端(B2)相连，第一电源(VS1)504和第二电源(VS2)505分别通过第一二极管(D1)和第二二极管(D2)连接至图5中的A点。
MOSFET可以被制造成增强型或耗尽型，而由于增强型MOSFET一般在工作期间消耗的电流较少，在关断期间泄漏的电流也较少，并且具有更高的热稳定性，如图5所示的本发明实施例提供的高端负载开关电路中，开关单元501中的第一晶体管(T1)和第二晶体管(T2)优选地可以采用P沟道增强型MOSFET。
由于P沟道MOSFET通常是以一块掺杂浓度比较低的N型硅片作为衬底，并使用扩散工艺制作两个高掺杂浓度的P型半导体区域，在这两个区域上引出两个金属接触电极，分别作为源极和漏极，在源极和漏极之间的衬底表面覆盖一层二氧化硅绝缘层，在此绝缘层上面沉积出金属铝层并引出电极，作为栅极，实际上，在最底层的金属衬底上还可以引出一个电极，作为衬底端，又可以称为背面栅极，N沟道MOSFET也与其类似，因此MOSFET也可以理解为是一种四端器件。进一步地，可以看到在P沟道MOSFET的实际结构上，漏极端和衬底端之间，以及衬底端与漏极端之间均存在寄生二极管，或称作体二极管。
在如图5所示的本发明实施例所提供的高端负载开关电路中，作为第一晶体管(T1)的P沟道MOSFET以及作为第二晶体管(T2)的P沟道MOSFET，其源极端与衬底端之间存在体二极管(第一体二极管)，即如图5所示出的S1与B1之间存在的体二极管VD1，S2与B2之间存在的体二极管VD2，其导通后电流方向则为从源极端到衬底端；另外，P沟道MOSFET的衬底端与漏极端之间也存在体二极管(第二体二极管)，如图5所示出的D1与B1之间存在的体二极管VD3，D2与B2之间存在的体二极管VD4，导通后电流方向则为从漏极端到衬底端。
进而，假设第一电源504输入电压为VS1，第二电源505输入电压为VS2，并假设如图5所示的本发明实施例所提供的高端负载开关电路中的A点的电压为VA，并且体二极管VD1、体二极管VD2、体二极管VD3、体二极管VD4的电压为Vd，则A点处的电压VA应当等于(VS1-Vd)和(VS2-Vd)中的较大值，即VA＝max{VS1-Vd，VS2-Vd}：则在VS1>VS2时，作为第一晶体管(T1)的P沟道MOSFET导通，作为第二晶体管(T2)的P沟道MOSFET的栅极端(G2)上电压为(VS1-Vd),源极端电压为VS1，衬偏电压为(VS1-Vd)，因此第二晶体管(T2)不导通，其体二极管也不导通，没有漏电通路，由于如图5所示的本发明实施例所提供的高端负载开关电路是对称的，在VS2>VS1时，同理，T1不导通，从而能够实现有效的改善体二极管反向导通造成的反向漏电问题。
进一步地，如图5所示的本发明实施例所提供的高端负载开关电路中，控制单元502中的第三晶体管(T3)可以是P沟道MOSFET，该P沟道MOSFET的源极端连接至第一晶体管(T1)的栅极端(G1)，漏极端接地，栅极端连接到第一使能信号源(EN1)；控制单元502中的第四晶体管(T4)可以是N沟道MOSFET，该N沟道MOSFET的源极端连接至第二晶体管(T2)的栅极端(G2)，漏极端接地，栅极端连接到第二使能信号源(EN2)；
在本发明的又一些实施例所提供的高端负载开关电路中，控制单元502中的第三晶体管(T3)也可以是N沟道MOSFET，该N沟道MOSFET的源极端连接至第一晶体管(T1)的栅极端(G1)，漏极端接地，栅极端连接到第一使能信号源(EN1)；相应地，控制单元502中的第四晶体管(T4)可以是P沟道MOSFET，该P沟道MOSFET的源极端连接至第二晶体管(T2)的栅极端(G2)，漏极端接地，栅极端连接到第二使能信号源(EN2)。
优选地，上述作为第三晶体管(T3)或作为第四晶体管(T4)的P沟道MOSFET可以采用P沟道增强型MOSFET；上述作为第三晶体管(T3)或作为第四晶体管(T4)的N沟道MOSFET可以采用N沟道增强型MOSFET。
其中，第一使能信号源(EN1)与第二使能信号源(EN2)可以是来自于相同或不同的输入或者输入逻辑电路，以能够通过输入逻辑电平经由控制单元502种的晶体管进一步地控制开关单元501中晶体管的导通和关断。
优选的，按照图5所示出的，如果第三晶体管(T3)采用P沟道MOSFET，第四晶体管(T4)采用N沟道MOSFET，则相应地，第三晶体管(T3)在第一使能信号EN1为低电平时导通，第四晶体管(T4)在第二使能信号EN2为高电平时导通(如图5所示)；或者，如果第三晶体管(T3)采用N沟道MOSFET，第四晶体管(T4)采用P沟道MOSFET，则相应地，第三晶体管(T3)在第一使能信号EN1为高电平时导通，第四晶体管(T4)在第二使能信号EN2为低电平时导通。
进一步地，负载开关电路如果在与负载连接时，在其与负载之间连接有一个容量较大的电容，比如图6(a)所示出的一种示例性的情形，在负载开关601与负载602之间存在一个容量较大的电容603，那么当电容603的等效串联电阻非常小时，在负载开关601导通的瞬间，将会有较大的瞬态电流流过负载开关601中开关单元中的晶体管。图6(b)示出了过冲电流的示意图，可以看到，过冲电流具有瞬间峰值的特性，将有可能对晶体管造成较大的损害。
为了减小如图6(b)所示出的过冲电流对电路器件的伤害，如图5所示的本发明实施例所提供的高端负载开关电路中还可以进一步地包括有保护单元，具体如图7所示出的本发明的又一些实施例所提供的高端负载开关电路，其中，包括有保护单元。
其中，保护单元中可以包括第一电容(C1)、第二电容(C2)、第三电阻(R3)以及第四电阻(R4)。具体地，第一电容(C1)串联在第一晶体管(T1)的控制端(G1)和负载506之间；第二电容(C2)串联在第二晶体管(T2)的控制端(G2)和负载506之间；第三晶体管(T3)通过第三电阻(R3)连接到地，第四晶体管(T4)通过第四电阻(R4)连接到地。
通过如图7所示的本发明实施例所提供的高端负载开关电路中的保护单元701，以第一晶体管(T1)导通为例，在负载开关导通后的瞬间，输入电压(VS1)经过P沟道MOSFET(T1)后加在第一电容(C1)和第三电阻(R3)上，其电压主要降在第三电阻(R3)上，从而减小了P沟道MOSFET(T1)的栅极到源极的电压(-VGS)，从而能够进一步地减小过冲电流，第二晶体管(T2)导通情况与第一晶体管(T1)导通类似，即可以通过第二电容(C2)和第四电阻(R4)达到减小过冲电流的目的。
由于很多多功能的便携式电子产品由各种功能的电路组成，对电源的要求也有可能存在相同，因此往往有多个电源和/或负载。负载管理往往就是通过微处理器、电源管理IC及负载开关完成的。进一步地，基于与前文相同的构思，本发明的又一些实施例提供了一种高端负载开关集成电路IC，该IC可以是前述实施例所提供的高端负载开关电路在多个负载的配电或管理中的具体应用。
如图8所示，本发明实施例所提供的高端负载开关IC包括有第一输入引脚801、第二输入引脚802、N个高端负载开关电路803、N个输出引脚804、N对控制引脚(EN1805和EN2806)，以及接地引脚807：
其中，第一输入引脚801连接第一电源808；第二输入引脚802连接第二电源809；N个高端负载开关电路803并联；N为大于或等于1的正整数。
进一步地，N个高端负载开关电路中的每个高端负载开关电路803结构具体可以参见本发明前述实施例所描述的高端负载开关电路。
比如，以任一个为例(第i个)，第i个高端负载开关电路803中可以包括有开关单元、控制单元、阻抗单元。
其中，开关单元包括第一晶体管和第二晶体管；第一晶体管连接在第一输入引脚801与第i个输出引脚之间，第二晶体管连接在第二输入引脚802与第i个输出引脚之间；控制单元包括第三晶体管和第四晶体管；第一晶体管的控制端通过第三晶体管连接到接地引脚807，第二晶体管的控制端通过第四晶体管连接到接地引脚807；第三晶体管的控制端连接到第i对控制引脚的第2i个控制引脚805，所述第四晶体管的控制端连接到第i对控制引脚的第2i+1个控制引脚806；
阻抗单元包括第一电阻、第二电阻、第一二极管和第二二极管；其中，第一电阻串联在第一晶体管的衬底端和控制端之间，第二电阻串联在第二晶体管的衬底端和控制端之间，第一晶体管的衬底端和第二晶体管的衬底端相连，第一电源808和第二电源809分别通过第一二极管和第二二极管连接至第一晶体管的衬底端。
进一步地，如图8所示的本发明实施例所提供的一种高端负载开关集成电路IC可以连接到微处理器，通过微处理器输出逻辑电平来控制负载开关的开通或关断，从而实现负载管理。
比如，如图8所示的本发明实施例所提供的一种高端负载开关集成电路IC中的N对控制引脚中的每一个控制引脚可以分别连接到微处理器的2N个输入I/输出O端口，如图8所示，微处理器810的2N个输入/输出(I/O)端口分别与2N个控制引脚相连接，从而在输出高电平的输入/输出(I/O)端口所对立连接的负载开关导通，使得电源电压可经过负载开关给负载811供电；在输出低电平的输入/输出(I/O)端口所对立连接的负载开关关闭，负载失电，进而达到对多个负载实现管理的目的。
许多电气系统同样对子系统配电的控制也有限，也可通过使用如图8所示的本发明实施例所提供的一种高端负载开关集成电路IC来接通和关断输入电压相同的子系统，而不需要使用多个DC/DC转换器或LDO(low dropout regulator，低压差线性稳压器)。使用如图8所示的本发明实施例所提供的一种高端负载开关集成电路IC后，可通过对各个负载的控制在不同负载间进行配电。此外，在某些系统(尤其是带有处理器的系统)中，还需要遵循严格的上电时序。通过使用连接到微处理器的GPIO(General Purpose Input Output，通用输入输出)或I2C接口，如图8所示的本发明实施例所提供的一种高端负载开关集成电路IC可用于实现满足上电要求的上电排序，提供每个电源路径的独立控制，从而简化上电排序的负载点控制。在许多设计中，存在只在特定工作模式期间使用的子系统，因此还可以使用如图8所示的本发明实施例所提供的一种高端负载开关集成电路IC关闭这些子系统的电源来限制漏电流量和功耗，在一些应用中，在电源路径中放置一个如图8所示的本发明实施例所提供的一种高端负载开关集成电路IC可大幅降低系统功耗。
综上所述，本发明实施例提供了一种高端负载开关电路。在本发明实施例提供的高端负载开关电路中，第一电源与负载之间连接有第一晶体管，第二电源与负载之间连接有第二晶体管，第一晶体管的控制端则通过第三晶体管连接到地，第二晶体管的控制端则通过第四晶体管连接到地，通过连接到第三晶体管的控制端的第一使能信号源，以及连接到第四晶体管的控制端的第二使能信号源控制，同时，第一电源和第二电源又分别通过二极管连接至第一晶体管的衬底端，而第一晶体管的衬底端和第二晶体管的衬底端相连，且第一晶体管的衬底端和控制端之间串联有第一电阻，第二晶体管的衬底端和控制端之间串联有第二电阻。因此，本发明实施例所提供的高端负载开关电路在第一电源大于第二电源时，第一晶体管能够导通，第二晶体管不能导通，从而第二晶体管上的体二极管也不导通，没有漏电通路，由于电路是对称的，在第二电源大于第一电源时，第一晶体管上的体二极管也不导通，因此，是一种能够有效改善反向漏电问题的高端负载开关电路。同时，与现有技术中的高端负载开关(如图4所示出的)采用4个MOSFET相比，本发明实施例所提供的高端负载开关电路仅需要采用两个MOSFET构成开关单元，面积相对减小，符合当前设备小型化的趋势。
以上所描述的仅是本发明所提供的一种高端负载开关电路的部分优选实施例。应当理解的是，本发明所提供的高端负载开关电路并不局限于上述优选实施例，在集成电路设计中，本发明所提供的高端负载开关电路能够结合实际的应用需求，产生多种电子元器件的选择情况和电路的实现情况。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种高端负载开关电路，其特征在于，包括：开关单元、控制单元、阻抗单元；
所述开关单元包括第一晶体管和第二晶体管；其中，所述第一晶体管连接在第一电源与负载之间，所述第二晶体管连接在第二电源与所述负载之间；
所述控制单元包括第三晶体管和第四晶体管；其中，所述第一晶体管的控制端通过所述第三晶体管连接到地，所述第二晶体管的控制端通过所述第四晶体管连接到地；所述第三晶体管的控制端连接到第一使能信号源，所述第四晶体管的控制端连接到第二使能信号源；
所述阻抗单元包括第一电阻、第二电阻、第一二极管和第二二极管；其中，所述第一电阻串联在所述第一晶体管的衬底端和控制端之间，所述第二电阻串联在所述第二晶体管的衬底端和控制端之间，所述第一晶体管的衬底端和所述第二晶体管的衬底端相连，所述第一电源和所述第二电源分别通过第一二极管和第二二极管连接至所述第一晶体管的衬底端。
2.如权利要求1所述的高端负载开关电路，其特征在于，所述第一晶体管为P沟道金属氧化物半导体场效应晶体管MOSFET，该P沟道MOSFET的源极端连接至所述第一电源，漏极端连接至所述负载，栅极端通过所述第三晶体管连接到地；
所述第二晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第二电源，漏极端连接至所述负载，栅极端通过所述第四晶体管连接到地。
3.如权利要求2所述的高端负载开关电路，其特征在于，所述P沟道MOSFET为P沟道增强型MOSFET。
4.如权利要求2所述的高端负载开关电路，其特征在于，所述第三晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第一晶体管的栅极端，漏极端接地，栅极端连接到所述第一使能信号源；所述第四晶体管为N沟道MOSFET，该N沟道MOSFET的源极端连接至所述第二晶体管的栅极端，漏极端接地，栅极端连接到所述第二使能信号源；或者
所述第三晶体管为N沟道MOSFET，该N沟道MOSFET的源极端连接至所述第一晶体管的栅极端，漏极端接地，栅极端连接到所述第一使能信号源；所述第四晶体管为P沟道MOSFET，该P沟道MOSFET的源极端连接至所述第二晶体管的栅极端，漏极端接地，栅极端连接到所述第二使能信号源。
5.如权利要求4所述的高端负载开关电路，其特征在于，所述P沟道MOSFET为P沟道增强型MOSFET；所述N沟道MOSFET为N沟道增强型MOSFET。
6.如权利要求1至5中任一项所述的高端负载开关电路，其特征在于，还包括：保护单元；
所述保护单元包括第一电容、第二电容、第三电阻以及第四电阻；
其中，所述第一电容串联在所述第一晶体管的控制端和负载之间；第二电容串联在所述第二晶体管的控制端和负载之间；所述第三晶体管通过所述第三电阻连接到地，所述第四晶体管通过所述第四电阻连接到地。
7.一种高端负载开关集成电路IC，其特征在于，包括：第一输入引脚、第二输入引脚、N个高端负载开关电路、N个输出引脚、N对控制引脚以及接地引脚；所述第一输入引脚连接第一电源；所述第二输入引脚连接第二电源；所述N个高端负载开关电路并联；其中，N为大于或等于1的正整数；
所述N个高端负载开关电路中的第i个高端负载开关电路包括：
开关单元、控制单元、阻抗单元；其中，i为大于或等于1的正整数；
所述开关单元包括第一晶体管和第二晶体管；其中，所述第一晶体管连接在第一输入引脚与第i个输出引脚之间，所述第二晶体管连接在第二输入引脚与第i个输出引脚之间；
所述控制单元包括第三晶体管和第四晶体管；其中，所述第一晶体管的控制端通过所述第三晶体管连接到接地引脚，所述第二晶体管的控制端通过所述第四晶体管连接到接地引脚；所述第三晶体管的控制端连接到第i对控制引脚的第2i个控制引脚，所述第四晶体管的控制端连接到第i对控制引脚的第2i+1个控制引脚；
所述阻抗单元包括第一电阻、第二电阻、第一二极管和第二二极管；其中，所述第一电阻串联在所述第一晶体管的衬底端和控制端之间，所述第二电阻串联在所述第二晶体管的衬底端和控制端之间，所述第一晶体管的衬底端和所述第二晶体管的衬底端相连，所述第一电源和所述第二电源分别通过第一二极管和第二二极管连接至所述第一晶体管的衬底端。
8.如权利要求7所述的高端负载开关集成电路IC，其特征在于，所述N对控制引脚中的每一个控制引脚分别连接到微处理器的2N个输入I/输出O端口。
CN201610366363.6A 2016-05-27 2016-05-27 一种高端负载开关电路及ic Withdrawn CN107437933A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610366363.6A CN107437933A (zh) 2016-05-27 2016-05-27 一种高端负载开关电路及ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610366363.6A CN107437933A (zh) 2016-05-27 2016-05-27 一种高端负载开关电路及ic

Publications (1)

Publication Number Publication Date
CN107437933A true CN107437933A (zh) 2017-12-05

Family

ID=60454500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610366363.6A Withdrawn CN107437933A (zh) 2016-05-27 2016-05-27 一种高端负载开关电路及ic

Country Status (1)

Country Link
CN (1) CN107437933A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968641A (zh) * 2017-12-29 2018-04-27 生迪智慧科技有限公司 负载开关电路、电池组件及多电源系统
CN108055030A (zh) * 2017-12-21 2018-05-18 上海艾为电子技术股份有限公司 一种负载开关集成电路
CN111752363A (zh) * 2019-03-29 2020-10-09 瑞昱半导体股份有限公司 电源电路及其驱动方法
CN111988022A (zh) * 2020-07-31 2020-11-24 重庆智行者信息科技有限公司 一种汽车pwm输出电路
CN114189218A (zh) * 2020-09-15 2022-03-15 荣耀终端有限公司 控制电路和终端
WO2022160809A1 (zh) * 2021-01-28 2022-08-04 泰斗微电子科技有限公司 一种电源切换电路
US11418052B2 (en) 2019-03-22 2022-08-16 Realtek Semiconductor Corporation Power circuit and driving method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482640A1 (en) * 2003-05-30 2004-12-01 Texas Instruments Incorporated Power switching circuit with controlled reverse leakage
CN1992523A (zh) * 2005-12-28 2007-07-04 松下电器产业株式会社 开关电路和二极管
CN101295977A (zh) * 2007-04-24 2008-10-29 松下电器产业株式会社 输出电路及多输出电路
CN101453157A (zh) * 2007-11-30 2009-06-10 成都芯源系统有限公司 具有阻止反向电流功能的高边功率mosfet开关管组
CN203377854U (zh) * 2013-07-09 2014-01-01 深圳市汇顶科技股份有限公司 一种充电开关及其集成电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482640A1 (en) * 2003-05-30 2004-12-01 Texas Instruments Incorporated Power switching circuit with controlled reverse leakage
CN1992523A (zh) * 2005-12-28 2007-07-04 松下电器产业株式会社 开关电路和二极管
CN101295977A (zh) * 2007-04-24 2008-10-29 松下电器产业株式会社 输出电路及多输出电路
CN101453157A (zh) * 2007-11-30 2009-06-10 成都芯源系统有限公司 具有阻止反向电流功能的高边功率mosfet开关管组
CN203377854U (zh) * 2013-07-09 2014-01-01 深圳市汇顶科技股份有限公司 一种充电开关及其集成电路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055030A (zh) * 2017-12-21 2018-05-18 上海艾为电子技术股份有限公司 一种负载开关集成电路
CN107968641A (zh) * 2017-12-29 2018-04-27 生迪智慧科技有限公司 负载开关电路、电池组件及多电源系统
WO2019129280A1 (en) * 2017-12-29 2019-07-04 Sengled Co., Ltd. Load switch circuit, battery assembly, and multi-power system
CN107968641B (zh) * 2017-12-29 2020-12-01 生迪智慧科技有限公司 负载开关电路、电池组件及多电源系统
US11418052B2 (en) 2019-03-22 2022-08-16 Realtek Semiconductor Corporation Power circuit and driving method thereof
CN111752363A (zh) * 2019-03-29 2020-10-09 瑞昱半导体股份有限公司 电源电路及其驱动方法
CN111752363B (zh) * 2019-03-29 2022-03-29 瑞昱半导体股份有限公司 电源电路及其驱动方法
CN111988022A (zh) * 2020-07-31 2020-11-24 重庆智行者信息科技有限公司 一种汽车pwm输出电路
CN114189218A (zh) * 2020-09-15 2022-03-15 荣耀终端有限公司 控制电路和终端
CN114189218B (zh) * 2020-09-15 2022-08-12 荣耀终端有限公司 控制电路和终端
WO2022160809A1 (zh) * 2021-01-28 2022-08-04 泰斗微电子科技有限公司 一种电源切换电路

Similar Documents

Publication Publication Date Title
CN107437933A (zh) 一种高端负载开关电路及ic
CN101826794B (zh) 逆流防止电路以及电源切换装置
CN104319275B (zh) 静电放电保护电路
US20180109192A1 (en) Voltage Regulators with Kickback Protection
CN105164598B (zh) 具有多个晶体管的电压调节器
KR20160111984A (ko) 하이 측 전력 트랜지스터들을 구동하기 위한 통합된 하이 측 게이트 구동기 구조 및 회로
TWI474571B (zh) 輸入浪湧保護裝置及用於該裝置的結型場效應電晶體
CN112910250B (zh) 一种电子设备及其控制方法
WO2021136025A1 (zh) 一种充电保护电路、充电电路以及电子设备
US11209464B2 (en) Current detection circuit and power converter
CN110365324A (zh) 一种功率管栅极驱动电路
CN110199238A (zh) 输出电路和用于提供输出电流的方法
CN111800115A (zh) 硅ic-氮化镓混合驱动系统
US20230361115A1 (en) Transistor module and its associated semiconductor module
CN105929886A (zh) 基准电压电路以及电子设备
US6717456B2 (en) Level conversion circuit
CN107683560A (zh) 开关元件的驱动装置
CN103809637A (zh) 电压调整电路
CN108173536A (zh) 保护电路、放大器以及开关电力供应装置
CN109391258A (zh) 基于低压管的电平位移电路
CN210578266U (zh) 同步整流的控制电路及隔离式电源变换电路
US10680519B2 (en) Voltage conversion circuit with a bleed circuit
CN207184439U (zh) 一种可双向导通限流的负载开关
CN208656642U (zh) 一种降压型dc_dc变换器电路
CN103066976B (zh) 一种低关断态电流晶体管电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20171205

WW01 Invention patent application withdrawn after publication