CN109391258A - 基于低压管的电平位移电路 - Google Patents

基于低压管的电平位移电路 Download PDF

Info

Publication number
CN109391258A
CN109391258A CN201810978503.4A CN201810978503A CN109391258A CN 109391258 A CN109391258 A CN 109391258A CN 201810978503 A CN201810978503 A CN 201810978503A CN 109391258 A CN109391258 A CN 109391258A
Authority
CN
China
Prior art keywords
clamps
grid
voltage
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810978503.4A
Other languages
English (en)
Other versions
CN109391258B (zh
Inventor
但理
张凯达
陈华
吴家宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Hangxinyuan Integrated Circuit Technology Co Ltd
Original Assignee
Zhejiang Hangxinyuan Integrated Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Hangxinyuan Integrated Circuit Technology Co Ltd filed Critical Zhejiang Hangxinyuan Integrated Circuit Technology Co Ltd
Priority to CN201810978503.4A priority Critical patent/CN109391258B/zh
Publication of CN109391258A publication Critical patent/CN109391258A/zh
Application granted granted Critical
Publication of CN109391258B publication Critical patent/CN109391258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了基于低压管的电平位移电路，该电路包括接收反相输入信号的输入级电路，具有正反馈结构的负载级电路，由P管电压保护钳位电路和N管电压保护钳位电路组成的钳位级电路，调节钳位器件的宽长比能调节输入器件和负载器件漏端的稳态电压，以控制器件所受的电压，保证其在允许范围内变化。

Description

基于低压管的电平位移电路
技术领域
本发明涉及集成电路领域，更具体的说，它涉及基于低压管的电平位移电路。
背景技术
要实现正电压逻辑（0V，5V）到负电压逻辑（-5V，0V）的转化，一般会使用如图1所示的电路结构。输入端口Vin1和Vin2之间接有一个反相器，因此当Vin1为低电平（0V）时，Vin2为高电平（5V），而当Vin1变为高电平（5V）时，Vin2变为低电平（0V）。晶体管M5、M6的栅极相连，且接地（0V），它们可以将输出电压的上限钳至0V左右。M7、M8为一个栅漏交叉连接的正反馈结构，使两个输出端快速到达高低电平，并达到稳定状态。
图1中电路的工作状态描述如下：当Vin1由高电平（5V）变为低电平（0V）时，M1导通，A节点电压由-5V变为5V，输出端Vout1由低电平（-5V）变为高电平（0V），M5关断，M8导通。另一边刚好相反，即Vin2由低电平（0V）变为高电平（5V），M2关断，B节点电压由5V变为-5V，输出端Vout2由高电平（0V）变为低电平（-5V），M6导通，M7关断。反之（Vin变化过程相反）亦然。该过程可以通过瞬态仿真观察结果，如图3所示。6条曲线从上到下分别表示Vin1，Vin2，A节点，B节点，Vout1，Vout2的电压随时间变化的过程。
而负电压逻辑（-5V，0V）到正电压逻辑（0V，5V）的转化则可以通过图2所示的电路结构实现。其工作状态描述如下：当Vin1由低电平（-5V）变为高电平（0V）时，M7导通，C节点电压由5V变为-5V，输出端Vout1由高电平（5V）变为低电平（0V），M3关断，M2导通。另一边也刚好相反，即Vin2由高电平（0V）变为低电平（-5V），M8关断，D节点电压-5V变为5V，输出端Vout2由低电平（0V）变为高电平（5V），M4导通，M1关断。反之（Vin变化过程相反）亦然。该过程可以通过瞬态仿真观察结果，如图4所示。6条曲线从上到下分别表示Vin1，Vin2，C节点，D节点，Vout1，Vout2的电压随时间变化的过程。
但该结构有一缺陷，图1中电路的输入管M1、M2两端和图2中电路的输入管M7、M8两端的电压会达到10V，因此需要用高压管（环境>5V时使用）。相比于使用低压管，使用高压管有许多缺点：如面积大、影响响应速度、需要额外掩膜，增加成本等。如果能仅用低压管实现相同的功能，那么既能节省成本，又能提高响应速度。
发明内容
本发明克服了现有技术的不足，提供仅用低压管就能实现将正压逻辑信号变为负压逻辑信号的基于低压管的电平位移电路。
本发明的技术方案如下：
基于低压管的电平位移电路，包括输入模块、钳位模块和负载模块，输入模块和钳位模块电性连接，钳位模块和负载模块电性连接；
输入模块包括输入器件M1和输入器件M2，输入器件M1和输入器件M2为PMOS管，输入器件M1的栅极和输入器件M2的栅极作为输入模块的两个输入端，输入器件M1的源极和输入器件M2的源极连接至正电源电压，输入器件M1的漏极和输入器件M2的漏极与钳位模块连接；
钳位模块包括P管电压保护钳位电路和N管电压保护钳位电路；P管电压保护钳位电路包括钳位器件M3、钳位器件M4、钳位器件D1和钳位器件D2；钳位器件M3、钳位器件M4、钳位器件D1和钳位器件D2都采用PMOS管；钳位器件M3的栅极和钳位器件M4的栅极都接地，钳位器件M3的漏极和钳位器件M4的漏极与N管电压保护钳位电路连接，钳位器件D1的栅极与其自身的源极连接，并与钳位器件M3的源极连接，钳位器件D1的漏极与钳位器件M3的栅极连接，钳位器件D2的栅极与其自身的源极连接，并与钳位器件M4的源极连接，钳位器件D2的漏极与钳位器件M4的栅极连接；
N管电压保护钳位电路包括钳位器件M5、钳位器件M6、钳位器件D3和钳位器件D4；钳位器件M5、钳位器件M6、钳位器件D3和钳位器件D4都采用NMOS管；钳位器件M5的栅极和钳位器件M6的栅极都接地，钳位器件M5的漏极和钳位器件M6的漏极与P管电压保护钳位电路连接，钳位器件D3的栅极与其自身的源极连接，并与钳位器件M5的源极连接，钳位器件D3的漏极与钳位器件M5的栅极连接，钳位器件D4的栅极与其自身的源极连接，并与钳位器件M6的源极连接，钳位器件D4的漏极与钳位器件M6的栅极连接；
负载模块包括负载器件M7和负载器件M8，负载器件M7和负载器件M8为NMOS管，负载器件M7的栅极和负载器件M8的漏极连接，负载器件M7的漏极和负载器件M8的栅极连接，分别作为负载模块的两个输出端，负载器件M7的源极和负载器件M8的源极连接。
进一步的，输入器件M1的漏极和输入器件M2的漏极分别于钳位器件M3的源极、钳位器件M4的源极连接。
进一步的，钳位器件M3的漏极、钳位器件M4的漏极分别于钳位器件M5的漏极、钳位器件M6的漏极连接。
进一步的，钳位器件M5的源极、钳位器件M6的源极分别于负载器件M8的栅极、负载器件M7的栅极连接。
本发明相比现有技术优点在于：本发明实现了降低输入管两端所承受的电压，解决了晶体管耐压问题和电路状态转变时的驱动问题。本发明实现了用低压管实现了将正压逻辑（0V，5V）信号变为负压逻辑（-5V，0V）信号的功能。
附图说明
图1为现有的电平位移电路中正电压逻辑变为负电压逻辑所采用的电平位移电路；
图2为现有的电平位移电路中为负电压逻辑变为正电压逻辑所采用的电平位移电路；
图3为图1的瞬态仿真图；
图4为图2的瞬态仿真图；
图5为本发明的电平位移电路；
图6为图5的左半边电路的瞬态仿真图；
图7为效果较差的另一种改进所采用的电路图；
图8为图7电路的左半边电路瞬态仿真图；
图9为图7电路的右半边电路瞬态仿真图；
图10为图7电路的左边电路调节后钳位器件宽长比后的瞬态仿真图。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
下面结合附图和具体实施方式对本发明进一步说明。
如图2、图4的瞬态仿真结果可以看到，图1中的A、B节点与图2中的C、D节点的电压在负电源电压（-5V）到正电源电压（5V）之间变化，也即图1中电路的输入管M1、M2两端和图2中电路的输入管M7、M8两端的电压都会达到10V，因此所做的改进应以降低输入管两端所承受的电压为目的。以对图1电路的改进为例，初次改进后的电路如图7所示。
图7所示中的电路除了作为输入级的三极管M1、M2和作为负载级的三极管M7、M8，还有作为钳位电路的三极管M3、M4和M5、M6分别用于保护输入级M1、M2和负载级M7、M8源漏两端的电压。
该电路理想的工作状态描述如下：当Vin1由高电平（5V）变为低电平（0V）时，M1导通，则A节点电压由0V变为5V，M3导通，从而C节点电压由-5V变为5V，输出端Vout1由低电平（-5V）变为高电平（0V），使得M5关断，M8导通。另一半边刚好相反，即Vin2由低电平（0V）变为高电平（5V），M2关断，B节点电压由5V变为0V，M4关断，D节点电压由5V变为-5V，输出端Vout2由高电平（0V）变为低电平（-5V），M6导通，M7关断。反之（Vin变化过程相反）亦然。电路的状态由输入电压状态决定，如下表所示，
表1晶体管状态
表2节点电压状态
表3半边电路状态
输入电压为高电平（5V）与输入电压为低电平（0V）时状态完全相反，而左、右两边通路的状态也完全相反。因此，可将半边电路的状态作为一个基本单位，记其状态为0或1，如左边电路的状态1即M1、M3关断，M5、M7导通，节点A电压为0V，节点C电压为-5V，输出端Vout1电压为-5V，状态0则刚好相反。所以，在图7电路的理想工作状态下，电路中每个晶体管两端的电压总是在0V和5V之间变化，并且在每一侧电路，电压总是分配如下：状态1下，两个P管均关断，源、漏两端的电压均为5V，两个N管均导通，漏、源两端的电压均为0；状态0下，情况正好相反。
如上所述，理想情况下，图7中的电路完全符合我们的期望，然而这里还存在一个问题——A、B、C、D的节点电压能否如理想中期望的那样被钳位至0V需要检测。图8、图9分别给出了左边电路与右边电路状态的瞬态仿真图，此时电路中的各管尺寸均较小，4个P管、4个N管尺寸分别相同，P管的宽长比略大于N管。图8中的5条曲线从上到下分别表示Vin1电压，M1漏端电流，A节点电压，C节点电压，Vout1电压随时间变化的曲线；而图9中的5条曲线从上到下则分别表示Vin2电压，M2漏端电流，B节点电压，D节点电压，Vout2电压随时间变化的曲线。
其中有两个问题：
1. 如图8中所示波形，A、C节点电压在-1.17V到5V之间变化，输出端电压在-5V到-0.49V之间变化，输入器件M1、M2两端的电压会达到6.17V，N管钳位器件M5、M6两端电压会达到5.49V，而非理想的的5V，并且超出耐压范围较多。
2. 在输入端信号变化时，电路状态并没有迅速变化到位，呈现出阶梯状波形，如图8、图9上垂直线所测时刻的状态，可以看到此时左边电路导通，有1.28mA的电流流过，而右边电路B、D节点电压下降缓慢。这里有很长的一段时间（图中为138ns左右）既不处于状态1，也不处于状态0，而是处于中间的转变状态，这样信号无法有效传递。实际上，这是由于输入器件M1、M2给负载器件M7、M8的驱动不够，导致电压下拉缓慢。并且此时晶体管M3两端电压为7.13V，远远超过了5V的耐压范围。
第一个问题可以总结为晶体管耐压问题，第二个问题可以总结为电路状态转变时的驱动问题。这两个问题可以通过一个方法同时解决，那就是增大钳位器件M3、M4和M5、M6的宽长比，再加上二极管来解决，而增加M3、M4的宽长比可以降低稳态时A、B节点的下限电压，同时可以增大输入器件M1、M2给负载器件M7、M8的驱动；而增加M5、M6的宽长比可以提升稳态时输出端Vout1、Vout2的上限电压，同时也可以增大输入器件M1、M2给负载器件M7、M8的驱动。增大钳位器件M3、M4和M5、M6的宽长比所能带来的效果如图10所示，可以看到A、B节点的下限电压被降至-1.01V，而输出端Vout1、Vout2的上限电压被提升至0.6V。此时，在A、B节点与地之间分别接上二极管，阳极接地；在输出端Vout1、Vout2与地之间也分别接上二极管，阴极接地。
集成电路工艺中，采用晶体管栅源端相连来代替二极管从而形成如图5、图6所示，基于低压管的电平位移电路，包括输入模块、钳位模块和负载模块，输入模块和钳位模块电性连接，钳位模块和负载模块电性连接。
输入模块用于接收输入信号，负载模块用于输出电压信号，钳位模块用于电压钳位，将输入器件与输出器件两端的电压调整到器件的耐压范围内。
输入模块包括输入器件M1和输入器件M2，输入器件M1和输入器件M2为PMOS管，输入器件M1的栅极和输入器件M2的栅极作为输入模块的两个输入端，两个输入端Vin1与Vin2反相，即Vin1输入高电平时，Vin2输入低电平，反之亦然。输入器件M1的源极和输入器件M2的源极连接至正电源电压，输入器件M1的漏极和输入器件M2的漏极与钳位模块连接。输入器件M1的漏极和输入器件M2的漏极分别于钳位器件M3的源极、钳位器件M4的源极连接。
钳位模块包括P管电压保护钳位电路和N管电压保护钳位电路。P管电压保护钳位电路包括钳位器件M3、钳位器件M4、钳位器件D1和钳位器件D2。钳位器件M3、钳位器件M4、钳位器件D1和钳位器件D2都采用PMOS管。钳位器件M3的栅极和钳位器件M4的栅极都接地，钳位器件M3的漏极和钳位器件M4的漏极与N管电压保护钳位电路连接，钳位器件D1的栅极与其自身的源极连接，并与钳位器件M3的源极连接，钳位器件D1的漏极与钳位器件M3的栅极连接，钳位器件D2的栅极与其自身的源极连接，并与钳位器件M4的源极连接，钳位器件D2的漏极与钳位器件M4的栅极连接。即在A、B节点与地之间的二极管可以在瞬态转变过程中释放掉A、B节点的一部分电荷，使稳态时A、B节点的电压提升，增加构成二极管的钳位器件D1、钳位器件D2的宽长比，可以增加在瞬态转变过程中释放的电荷，也就能提升更多的电压。这样，调节钳位器件M3、钳位器件M4的宽长比和调节的钳位器件D1、钳位器件D2的宽长比，形成一正一反两个过程，能较容易地将A、B节点的电压调节至0V附近。
N管电压保护钳位电路包括钳位器件M5、钳位器件M6、钳位器件D3和钳位器件D4。钳位器件M5、钳位器件M6、钳位器件D3和钳位器件D4都采用NMOS管。钳位器件M5的栅极和钳位器件M6的栅极都接地，钳位器件M5的漏极和钳位器件M6的漏极与P管电压保护钳位电路连接，钳位器件D3的栅极与其自身的源极连接，并与钳位器件M5的源极连接，钳位器件D3的漏极与钳位器件M5的栅极连接，钳位器件D4的栅极与其自身的源极连接，并与钳位器件M6的源极连接，钳位器件D4的漏极与钳位器件M6的栅极连接。钳位器件M3的漏极、钳位器件M4的漏极分别于钳位器件M5的漏极、钳位器件M6的漏极连接。钳位器件M5的源极、钳位器件M6的源极分别于负载器件M8的栅极、负载器件M7的栅极连接。
负载模块包括负载器件M7和负载器件M8，负载器件M7和负载器件M8为NMOS管，负载器件M7的栅极和负载器件M8的漏极连接，负载器件M7的漏极和负载器件M8的栅极连接，分别作为负载模块的两个输出端，负载器件M7的源极和负载器件M8的源极连接。从而在输出端Vout1、Vout2与地之间的二极管也可以在瞬态转变过程中释放掉A、B节点的一部分电荷，使稳态时输出端Vout1、Vout2的电压下降，增加构成二极管的钳位器件D3、钳位器件D4的宽长比，也可以增加在瞬态转变过程中释放的电荷，也就能降低更多的电压。这样，调节钳位器件M5、钳位器件M6的宽长比和调节钳位器件D3、钳位器件D4的宽长比，形成一正一反两个过程，能较容易地将输出端Vout1、Vout2的电压调节至0V附近。
经过调节后的瞬态仿真图如图6所示，A、B节点的电压下限为15mV，输出端Vout1、Vout2的电压上限为4.6mV，电路中所有晶体管所受电压均在低压范围，即用低压管实现了将正压逻辑（0V，5V）信号变为负压逻辑（-5V，0V）信号的功能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (4)

1.基于低压管的电平位移电路，其特征在于，包括输入模块、钳位模块和负载模块，输入模块和钳位模块电性连接，钳位模块和负载模块电性连接；
输入模块包括输入器件M1和输入器件M2，输入器件M1和输入器件M2为PMOS管，输入器件M1的栅极和输入器件M2的栅极作为输入模块的两个输入端，输入器件M1的源极和输入器件M2的源极连接至正电源电压，输入器件M1的漏极和输入器件M2的漏极与钳位模块连接；
钳位模块包括P管电压保护钳位电路和N管电压保护钳位电路；P管电压保护钳位电路包括钳位器件M3、钳位器件M4、钳位器件D1和钳位器件D2；钳位器件M3、钳位器件M4、钳位器件D1和钳位器件D2都采用PMOS管；钳位器件M3的栅极和钳位器件M4的栅极都接地，钳位器件M3的漏极和钳位器件M4的漏极与N管电压保护钳位电路连接，钳位器件D1的栅极与其自身的源极连接，并与钳位器件M3的源极连接，钳位器件D1的漏极与钳位器件M3的栅极连接，钳位器件D2的栅极与其自身的源极连接，并与钳位器件M4的源极连接，钳位器件D2的漏极与钳位器件M4的栅极连接；
N管电压保护钳位电路包括钳位器件M5、钳位器件M6、钳位器件D3和钳位器件D4；钳位器件M5、钳位器件M6、钳位器件D3和钳位器件D4都采用NMOS管；钳位器件M5的栅极和钳位器件M6的栅极都接地，钳位器件M5的漏极和钳位器件M6的漏极与P管电压保护钳位电路连接，钳位器件D3的栅极与其自身的源极连接，并与钳位器件M5的源极连接，钳位器件D3的漏极与钳位器件M5的栅极连接，钳位器件D4的栅极与其自身的源极连接，并与钳位器件M6的源极连接，钳位器件D4的漏极与钳位器件M6的栅极连接；
负载模块包括负载器件M7和负载器件M8，负载器件M7和负载器件M8为NMOS管，负载器件M7的栅极和负载器件M8的漏极连接，负载器件M7的漏极和负载器件M8的栅极连接，分别作为负载模块的两个输出端，负载器件M7的源极和负载器件M8的源极连接。
2.根据权利要求1所述的基于低压管的电平位移电路，其特征在于：输入器件M1的漏极和输入器件M2的漏极分别于钳位器件M3的源极、钳位器件M4的源极连接。
3.根据权利要求1所述的基于低压管的电平位移电路，其特征在于：钳位器件M3的漏极、钳位器件M4的漏极分别于钳位器件M5的漏极、钳位器件M6的漏极连接。
4. 根据权利要求 1 所述的基于低压管的电平位移电路，其特征在于：钳位器件M5的源极、钳位器件M6的源极分别于负载器件M8的栅极、负载器件M7的栅极连接。
CN201810978503.4A 2018-08-27 2018-08-27 基于低压管的电平位移电路 Active CN109391258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810978503.4A CN109391258B (zh) 2018-08-27 2018-08-27 基于低压管的电平位移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810978503.4A CN109391258B (zh) 2018-08-27 2018-08-27 基于低压管的电平位移电路

Publications (2)

Publication Number Publication Date
CN109391258A true CN109391258A (zh) 2019-02-26
CN109391258B CN109391258B (zh) 2024-04-12

Family

ID=65418398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810978503.4A Active CN109391258B (zh) 2018-08-27 2018-08-27 基于低压管的电平位移电路

Country Status (1)

Country Link
CN (1) CN109391258B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114421950A (zh) * 2022-01-17 2022-04-29 北京奕斯伟计算技术有限公司 电平转换电路、芯片及显示装置
CN116865743A (zh) * 2023-07-12 2023-10-10 高拓讯达(北京)微电子股份有限公司 一种宽电压范围的电平移位电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017046587A (ja) * 2016-12-05 2017-03-02 セイコーエプソン株式会社 チャージポンプ
CN107196517A (zh) * 2017-07-04 2017-09-22 广州金升阳科技有限公司 开关电源中钳位开关的驱动电路及驱动方法
JP2017184122A (ja) * 2016-03-31 2017-10-05 ローム株式会社 差動増幅器
CN208739097U (zh) * 2018-08-27 2019-04-12 浙江航芯源集成电路科技有限公司 基于低压管的电平位移电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017184122A (ja) * 2016-03-31 2017-10-05 ローム株式会社 差動増幅器
JP2017046587A (ja) * 2016-12-05 2017-03-02 セイコーエプソン株式会社 チャージポンプ
CN107196517A (zh) * 2017-07-04 2017-09-22 广州金升阳科技有限公司 开关电源中钳位开关的驱动电路及驱动方法
CN208739097U (zh) * 2018-08-27 2019-04-12 浙江航芯源集成电路科技有限公司 基于低压管的电平位移电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114421950A (zh) * 2022-01-17 2022-04-29 北京奕斯伟计算技术有限公司 电平转换电路、芯片及显示装置
CN116865743A (zh) * 2023-07-12 2023-10-10 高拓讯达(北京)微电子股份有限公司 一种宽电压范围的电平移位电路
CN116865743B (zh) * 2023-07-12 2024-02-06 高拓讯达(北京)微电子股份有限公司 一种宽电压范围的电平移位电路

Also Published As

Publication number Publication date
CN109391258B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN102033560B (zh) 电压调节器
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN103091526B (zh) 电压检测电路
CN103929162B (zh) 栅极驱动电路、功率开关电路以及栅极驱动方法
CN109327218B (zh) 一种电平移位电路和集成电路芯片
CN104714584B (zh) 具有多输出范围的电压调节器及其控制方法
CN104137418B (zh) 开关电路
CN109391258A (zh) 基于低压管的电平位移电路
CN207638634U (zh) 一种nmos管高端开关驱动电路
CN109921779B (zh) 一种半桥电路直通保护电路
CN208739097U (zh) 基于低压管的电平位移电路
CN102480276A (zh) 折叠式共源共栅运算放大器
CN110247650A (zh) 一种电平移位及其调节电路
CN109951064A (zh) 高电压启动电路及开关模式电源
CN109194126A (zh) 一种电源切换电路
CN206946908U (zh) 高侧栅极驱动器
CN105897246B (zh) 用于高电压应用的电压电平移位器
CN102006055B (zh) 负电平高压位移电路
CN113885644B (zh) 用于ldo防倒灌的衬底切换电路
CN114142842A (zh) 正负压双向开关电路
CN109787613B (zh) 一种输出级的驱动电路和电子设备
CN208971390U (zh) 电源切换电路
CN109547009B (zh) 高可靠性电平位移电路
CN209517097U (zh) 耐压电平转换电路
CN106814786A (zh) 集成电路及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: But reason

Inventor after: Zhang Kaida

Inventor after: Wu Jiayu

Inventor before: But reason

Inventor before: Zhang Kaida

Inventor before: Chen Hua

Inventor before: Wu Jiayu

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant