CN108055030A - 一种负载开关集成电路 - Google Patents

一种负载开关集成电路 Download PDF

Info

Publication number
CN108055030A
CN108055030A CN201711393752.9A CN201711393752A CN108055030A CN 108055030 A CN108055030 A CN 108055030A CN 201711393752 A CN201711393752 A CN 201711393752A CN 108055030 A CN108055030 A CN 108055030A
Authority
CN
China
Prior art keywords
pin
switch pipe
diode
integrated circuit
load switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711393752.9A
Other languages
English (en)
Other versions
CN108055030B (zh
Inventor
罗旭程
胡建伟
程剑涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN201711393752.9A priority Critical patent/CN108055030B/zh
Publication of CN108055030A publication Critical patent/CN108055030A/zh
Application granted granted Critical
Publication of CN108055030B publication Critical patent/CN108055030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供一种负载开关集成电路，包括：第一引脚和第二引脚；连接在第一引脚和第二引脚之间的第一开关管；第一开关管的第一端与第一引脚相连，第一开关管的第二端与第二引脚相连，第一开关管的控制端接受栅极控制电路的控制；第一二极管，第一二极管的正极连接至地，第一二极管的负极连接至第一开关管的控制端；一个静电释放保护单元，静电释放保护单元的一端连接至地，另一端连接第一引脚或第二引脚；其中，第一开关管的过电流能力大于或等于静电释放保护单元的过电流能力。通过改变负载开关内部连接，并增加二极管，从而减少了一个引脚的ESD保护单元的使用，从而大大减小了负载开关集成电路的占用面积。

Description

一种负载开关集成电路
技术领域
本发明涉及电子器件技术领域，尤其涉及一种负载开关集成电路。
背景技术
在电子系统中，负载开关(load switch)一般用于对两个端口之间进行连接或隔离，例如切断或连通电源。负载开关可以与其控制电路集成在同一片IC(IntegratedCircuit，集成电路)上，也可以是分立元件。MOSFET(metal oxide semiconductor fieldeffect transistor，金属氧化物半导体场效应晶体管)是一种常用的负载开关，有p型和n型之分。由于NMOS的迁移率比PMOS高，即在同等面积下，NMOS的导通阻抗比PMOS低，因此NMOS是一种更优的负载开关。
通常情况下，集成电路的每个引脚都需要有单独的ESD(Electro-Staticdischarge，静电释放)保护单元，保护端口在运输、生产等过程中不被静电损坏。每个ESD保护单元都会占用一定的芯片面积，若负载开关用于高压端口的隔离和保护，那么其ESD保护单元也必须是高压ESD保护单元，占用芯片面积就更大了。
随着电子器件体积越来越小，现有技术中的负载开关占用面积较大，不符合电子器件的发展趋势，因此，如何减小负载开关集成电路的占用面积，成为亟待解决的问题。
发明内容
有鉴于此，本发明提供一种负载开关集成电路，以解决现有技术中负载开关集成电路占用面积较大的问题。
为实现上述目的，本发明提供如下技术方案：
一种负载开关集成电路，包括：
第一引脚和第二引脚；
连接在所述第一引脚和所述第二引脚之间的第一开关管；
所述第一开关管的第一端与所述第一引脚相连，所述第一开关管的第二端与所述第二引脚相连，所述第一开关管的控制端接受栅极控制电路的控制；
第一二极管，所述第一二极管的正极连接至地，所述第一二极管的负极连接至所述第一开关管的控制端，用于钳住所述第一开关管的控制端的电压；
一个静电释放保护单元，所述静电释放保护单元的一端连接至地，另一端连接所述第一引脚；
其中，所述第一开关管的过电流能力大于或等于所述静电释放保护单元的过电流能力。
优选地，所述第一引脚为输入端；所述第二引脚为输出端。
优选地，所述静电释放保护单元为输入端静电释放保护单元。
优选地，所述第一引脚为输出端；所述第二引脚为输入端。
优选地，所述静电释放保护单元为输出端静电释放保护单元。
优选地，所述第一开关管为NMOS管。
优选地，还包括第三引脚，以及位于所述第三引脚和所述第一引脚之间的第二开关管、第二二极管；
所述第二开关管的第一端与所述第一引脚相连，所述第二开关管的第二端与所述第三引脚相连，所述第二开关管的控制端接受所述栅极控制电路的控制；
第二二极管，所述第二二极管的正极连接至地，所述第二二极管的负极连接至所述第二开关管的控制端，用于钳住所述第二开关管的控制端的电压。
经由上述的技术方案可知，本发明提供的负载开关集成电路，通过改变负载开关内部连接，并增加二极管，从而使得第一引脚和第二引脚能够共用同一个ESD保护单元，减少了一个引脚的ESD保护单元的使用，从而大大减小了负载开关集成电路的占用面积。尤其对于高压负载开关而言，能够减小更多面积。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种负载开关集成电路结构示意图；
图2为本发明实施例提供的负载开关集成电路在正ESD事件中的工作原理图；
图3为本发明实施例提供的负载开关集成电路在负ESD事件中的工作原理图；
图4为本发明实施例提供的另一种负载开关集成电路结构示意图。
具体实施方式
正如背景技术部分所述，现有技术中负载开关集成电路的占用面积较大，不符合现在电子器件的发展趋势。
发明人发现，出现上述现象的原因是，通常情况下，集成电路的每个引脚都需要有单独的ESD保护单元，保护端口在运输、生产等过程中不被静电损坏。但是每个ESD单元都会占用一定的芯片面积，若负载开关用于高压端口的隔离和保护，那么高压器件的ESD保护器件也必须是高压ESD单元，占用芯片面积就更大了。
基于此，本发明提供一种负载开关集成电路，包括：
第一引脚和第二引脚；
连接在所述第一引脚和所述第二引脚之间的第一开关管；
所述第一开关管的第一端与所述第一引脚相连，所述第一开关管的第二端与所述第二引脚相连，所述第一开关管的控制端接受栅极控制电路的控制；
第一二极管，所述第一二极管的正极连接至地，所述第一二极管的负极连接至所述第一开关管的控制端，用于钳住所述第一开关管的控制端的电压；
一个静电释放保护单元，所述静电释放保护单元的一端连接至地，另一端连接所述第一引脚；
其中，所述第一开关管的过电流能力大于或等于所述静电释放保护单元的过电流能力。
本发明中在负载开关集成电路中，芯片的第一引脚和第二引脚两个引脚通过一个过电流能力较大的MOS管连接，这种情况下通过改变负载开关内部连接，并增加二极管，可以利用此MOS管，复用第一引荐的ESD保护单元，从而能够节省第二引脚的ESD保护单元的使用，进而节省芯片面积。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示为负载开关集成电路简要框图，包括：
第一引脚IN和第二引脚OUT；
连接在所述第一引脚IN和所述第二引脚OUT之间的第一开关管M1；
所述第一开关管的第一端与所述第一引脚IN相连，所述第一开关管M1的第二端与所述第二引脚OUT相连，所述第一开关管M1的控制端接受栅极控制电路11的控制；
第一二极管D2，所述第一二极管D2的正极连接至地，所述第一二极管D2的负极连接至所述第一开关管M1的控制端，用于钳位住所述第一开关管M1的控制端的电压；
一个静电释放保护单元12，所述静电释放保护单元12的一端连接至地，另一端连接所述第一引脚或所述第二引脚；
其中，所述第一开关管M1的过电流能力大于或等于所述静电释放保护单元12的过电流能力。
需要说明的是，本实施例中不限定所述第一引脚和第二引脚的具体功能，可选的，所述第一引脚可以是负载开关集成电路的输入端，也即图1中所示的IN端口，所述第二引脚可以是负载开关集成电路的输出端，也即图1中所示的OUT端口。此时对应的，所述静电释放(ESD)保护单元即为输入端ESD保护单元，负载开关集成电路的输出端和输入端共用输入端的ESD保护单元。在本发明的其他实施例中，所述第一引脚还可以是负载开关集成电路的输出端，第二引脚为负载开关集成电路的输入端，此时，对应的，所述静电释放保护单元即为输出端ESD保护单元，输入端和输出端共用输出端的ESD保护单元。
本实施例中现有技术中IN端口和OUT端口之间包括一个第一开关管M1，本实施例中仅利用了现有技术中第一开关管M1的其他作用，通过增加第一二极管D2，从而省略一个端口对应的单独的ESD保护单元。
本实施例中不限定所述第一开关管的类型，可选的，所述第一开关管可以是PMOS管，也可以是NMOS管，由于NMOS的迁移率比PMOS高，即在同等面积下，NMOS的导通阻抗比PMOS低，因此本实施例中更加优选地，所述第一开关管M1为NMOS管。
需要说明的是，由于本实施例中通过第一开关管M1将第二引脚连接至第一引脚的ESD保护单元上，为了保证改进后的ESD保护性能不降低，本实施例中所述第一开关管的过电流能力大于或等于所述静电释放保护单元的过电流能力。本实施例中可选地，所述第一开关管M1的导通阻抗为几十毫欧的，由于第一开关管M1非常大，因此其过电流能力非常强。其中，图1中所示的二极管D1为第一开关管M1的寄生二极管。
具体地，新增加的第一二极管D2的连接关系如图1所示，通过本发明负载开关集成电路，能够实现IN端的ESD保护靠IN端ESD保护单元实现，OUT端ESD也通过第一开关管M1、靠IN端ESD保护单元保护。具体工作原理，请参见图2和图3所示。
如图2所示，OUT端口遇到正ESD事件(也即静电电压为正，且较大)时，ESD电流路径如虚线所示，由于负载开关集成电路为非工作状态，且OUT端口的电压较大，所以第一开关管NMOS管处于断开状态，ESD电荷通过第一开关管M1的寄生二极管D1和IN端ESD保护单元泄放到地。由于OUT端口电压较大，第一开关管M1的控制端也即栅极的电压被栅源电容耦合，所以电压也较大，第一二极管D2反向不导通，所以第一二极管D2在此过程中不起作用。由于ESD电荷泄放到地，正ESD事件的电压不能在继续增加，从而开始下降，并趋于稳定。
如图3所示，在OUT端口遇到负ESD事件(也即静电电压为负，且较大)时，OUT端口电压变负，第一开关管M1的栅极Gate也被栅源电容Cgs耦合变负，此时，第一二极管D2的负极电压为负，正极接地，此时第一二极管D2电压导通，第一开关管M1的栅极电压会被第一二极管D2钳位在一个二极管正向压降VD2(～-0.7V)，当输出端口OUT电压降至VOUT＝-(VD2+Vth_m1)时，第一开关管M1沟道导通，IN端ESD保护单元和OUT端被第一开关管M1连通，此时ESD电流泄放路径如图3虚线所示，OUT端的负ESD电荷被泄放，从而OUT端的电压无法一直负下去，进而趋于0电压，并在其附近保持稳定。
本发明中，利用了电路中现有的资源(IN端ESD保护单元和M1)，通过增加了一个简单的二极管D2，省略了OUT端的ESD单元，节省了芯片面积。因为M1的过电流能力很强不是瓶颈，所以OUT端ESD性能与IN端基本相当。
本发明中在负载开关集成电路中，芯片的输入和输出两个引脚通过一个过电流能力较大的NMOS连接，这种情况下通过改变负载开关内部连接，并增加二极管，可以利用此NMOS，复用输入端的ESD保护单元，从而能够节省输出端的ESD保护单元的使用，进而节省芯片面积。
需要说明的是，本发明提供的负载开关集成电路并不仅仅适用于具有两个引脚的情况，只要负载开关集成电路中任何两个引脚之间具有一个过电流能力大于或等于对应引脚的ESD保护单元的过电流能力的，都可以采用本发明上述实施例中提供的结构，从而节省一个ESD保护单元的使用，进一步减小对应芯片的面积。
如图4所示，为本发明另一个实施例提供的一种负载开关集成电路结构示意图，本实施例中负载开关集成电路相对于图1所示的负载开关集成电路，还包括第三引脚Y3和第二二极管D4；第三引脚Y3和第一引脚IN之间还包括第二开关管M2，其中，第二开关管M2的第一端与第一引脚相连，第二开关管M2的第二端与第三引脚Y3相连，第二开关管M2的控制端接受栅极控制电路的控制；第二二极管D4的正极连接至地，第二二极管D4的负极连接至第二开关管M2的控制端，用于钳住第二开关管M2的控制端的电压。
本实施例中第二开关管M2和第二二极管D4的工作原理同图2和图3所示的工作原理，本实施例中对此不做详细赘述。
本实施例中的负载开关集成电路包括三个引脚，其中第二引脚和第三引脚与第一引脚之间均包括开关管，从而能够通过增加二极管，实现第二引脚和第三引脚与第一引脚共用一个静电释放保护单元，减少第二引脚和第三引脚对应的单独的ESD保护单元，进而大大减小ESD保护单元所占用的面积，减小负载开关集成电路的面积。
需要说明的是，若现有技术中第一引脚和第二引脚之间没有对应的开关管，基于本发明实施例中的技术方案，还可以通过增加开关管和二极管实现多个引脚共用一个ESD保护单元，从而减少ESD保护单元的数量，减少ESD保护单元占用面积，进而减小负载开关集成电路的面积。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种负载开关集成电路，其特征在于，包括：
第一引脚和第二引脚；
连接在所述第一引脚和所述第二引脚之间的第一开关管；
所述第一开关管的第一端与所述第一引脚相连，所述第一开关管的第二端与所述第二引脚相连，所述第一开关管的控制端接受栅极控制电路的控制；
第一二极管，所述第一二极管的正极连接至地，所述第一二极管的负极连接至所述第一开关管的控制端，用于钳住所述第一开关管的控制端的电压；
一个静电释放保护单元，所述静电释放保护单元的一端连接至地，另一端连接所述第一引脚；
其中，所述第一开关管的过电流能力大于或等于所述静电释放保护单元的过电流能力。
2.根据权利要求1所述的负载开关集成电路，其特征在于，所述第一引脚为输入端；所述第二引脚为输出端。
3.根据权利要求2所述的负载开关集成电路，其特征在于，所述静电释放保护单元为输入端静电释放保护单元。
4.根据权利要求1所述的负载开关集成电路，其特征在于，所述第一引脚为输出端；所述第二引脚为输入端。
5.根据权利要求4所述的负载开关集成电路，其特征在于，所述静电释放保护单元为输出端静电释放保护单元。
6.根据权利要求1-5任意一项所述的负载开关集成电路，其特征在于，所述第一开关管为NMOS管。
7.根据权利要求1所述的负载开关集成电路，其特征在于，还包括第三引脚，以及位于所述第三引脚和所述第一引脚之间的第二开关管、第二二极管；
所述第二开关管的第一端与所述第一引脚相连，所述第二开关管的第二端与所述第三引脚相连，所述第二开关管的控制端接受所述栅极控制电路的控制；
第二二极管，所述第二二极管的正极连接至地，所述第二二极管的负极连接至所述第二开关管的控制端，用于钳住所述第二开关管的控制端的电压。
CN201711393752.9A 2017-12-21 2017-12-21 一种负载开关集成电路 Active CN108055030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711393752.9A CN108055030B (zh) 2017-12-21 2017-12-21 一种负载开关集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711393752.9A CN108055030B (zh) 2017-12-21 2017-12-21 一种负载开关集成电路

Publications (2)

Publication Number Publication Date
CN108055030A true CN108055030A (zh) 2018-05-18
CN108055030B CN108055030B (zh) 2022-01-11

Family

ID=62131036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711393752.9A Active CN108055030B (zh) 2017-12-21 2017-12-21 一种负载开关集成电路

Country Status (1)

Country Link
CN (1) CN108055030B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3741394A1 (de) * 1987-12-07 1989-06-15 Siemens Ag Schaltungsanordnung zum schutz vor verpolungsschaeden fuer lastkreise mit einem mos-fet als schalttransistor
US6385028B1 (en) * 1998-06-19 2002-05-07 Denso Corporation Surge preventing circuit for an insulated gate type transistor
CN101123353A (zh) * 2006-08-11 2008-02-13 沈阳工程学院新能源研究中心 太阳能光伏控制器
CN202142533U (zh) * 2011-05-12 2012-02-08 上海华虹集成电路有限责任公司 Esd保护结构
US20120049241A1 (en) * 2010-08-27 2012-03-01 National Semiconductor Corporation CDM-resilient high voltage ESD protection cell
CN103124170A (zh) * 2011-11-18 2013-05-29 株式会社电装 功率半导体器件驱动电路
CN104079271A (zh) * 2013-03-25 2014-10-01 株式会社东芝 静电保护电路
CN105896515A (zh) * 2015-02-18 2016-08-24 大陆汽车系统公司 用于反向电池保护的装置和方法
US20170229447A1 (en) * 2016-02-04 2017-08-10 Texas Instruments Incorporated Compact esd bootstrap clamp
CN107437933A (zh) * 2016-05-27 2017-12-05 电信科学技术研究院 一种高端负载开关电路及ic

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3741394A1 (de) * 1987-12-07 1989-06-15 Siemens Ag Schaltungsanordnung zum schutz vor verpolungsschaeden fuer lastkreise mit einem mos-fet als schalttransistor
US6385028B1 (en) * 1998-06-19 2002-05-07 Denso Corporation Surge preventing circuit for an insulated gate type transistor
CN101123353A (zh) * 2006-08-11 2008-02-13 沈阳工程学院新能源研究中心 太阳能光伏控制器
US20120049241A1 (en) * 2010-08-27 2012-03-01 National Semiconductor Corporation CDM-resilient high voltage ESD protection cell
CN202142533U (zh) * 2011-05-12 2012-02-08 上海华虹集成电路有限责任公司 Esd保护结构
CN103124170A (zh) * 2011-11-18 2013-05-29 株式会社电装 功率半导体器件驱动电路
CN104079271A (zh) * 2013-03-25 2014-10-01 株式会社东芝 静电保护电路
CN105896515A (zh) * 2015-02-18 2016-08-24 大陆汽车系统公司 用于反向电池保护的装置和方法
US20170229447A1 (en) * 2016-02-04 2017-08-10 Texas Instruments Incorporated Compact esd bootstrap clamp
CN107437933A (zh) * 2016-05-27 2017-12-05 电信科学技术研究院 一种高端负载开关电路及ic

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
姜敏夫: "《电工知识》", 31 August 1988, 成都科技大学出版社 *
方佩敏: "负载开关的发展概况", 《今日电子》 *

Also Published As

Publication number Publication date
CN108055030B (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
CN104714164B (zh) 检测功率半导体开关中的短路状态或过电流状态的设备和方法
CN101626154B (zh) 集成电路esd全芯片防护电路
CN108123596A (zh) 一种nmos开关管驱动电路
CN102738782A (zh) 半导体集成电路的esd保护电路
US10090829B2 (en) Semiconductor integrated circuit device
WO2019148910A1 (zh) 带静电防护功能的电路、高压集成电路以及空调器
CN101228629B (zh) 采用分布式低电压钳位器件的通路共用的高电压esd保护
CN104269399A (zh) 一种防静电保护电路
CN106229962B (zh) 一种电源反接保护电路
CN108199362A (zh) 一种io接口esd漏电保护电路
CN103151350A (zh) 集成电路电源轨抗静电保护的触发电路结构
GB2523535A (en) Breaker circuit configurations for multi-terminal DC systems
CN108400578B (zh) 一种高压esd保护电路
CN108847836A (zh) 静电放电自保护电路和自保护方法
CN108055030A (zh) 一种负载开关集成电路
CN101826800A (zh) 电源供应装置
CN208539870U (zh) 静电放电自保护电路
Liu et al. A topology of the multi-port DC circuit breaker for multi-terminal DC system fault protection
US20220320870A1 (en) Direct current power supply system, photovoltaic system, energy storage system, and optical storage system
CN102623452B (zh) 静电防护器件及其制造工艺
CN102386620A (zh) 静电放电保护装置与方法
CN107123977B (zh) 晶体管的驱动电路
CN103199090A (zh) 静电保护电路及其电池保护电路
CN114747109B (zh) 一种esd保护电路
CN104377674A (zh) 静电放电防护电路和集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Room 1201, No.2, Lane 908, Xiuwen Road, Minhang District, Shanghai, 201199

Patentee after: SHANGHAI AWINIC TECHNOLOGY Co.,Ltd.

Address before: Room 303-39, building 33, 680 Guiping Road, Xuhui District, Shanghai 200233

Patentee before: SHANGHAI AWINIC TECHNOLOGY Co.,Ltd.

CP02 Change in the address of a patent holder