CN104079271A

CN104079271A - 静电保护电路

Info

Publication number: CN104079271A
Application number: CN201310537519.9A
Authority: CN
Inventors: 宫本伸也; 中川原智贤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-03-25
Filing date: 2013-11-04
Publication date: 2014-10-01
Also published as: US20140285932A1; JP2014187288A

Abstract

本发明防止晶体管动作方的静电保护电路中的电源接通时的误动作。根据一个实施方式，提供一种静电保护电路，具备：内部电路；第1输入端子及第2输入端子，向上述内部电路（10）供给电源电压；第1晶体管，在上述输入端子间连接第1电极及第2电极，第3电极经由电阻与上述第2电极连接；低通滤波器，与该第1晶体管并联连接；以及第2晶体管，具有被输入该低通滤波器的输出信号的第3电极、在上述第1晶体管的第3电极及第2电极间连接的第1电极及第2电极。

Description

静电保护电路

技术领域

一个实施方式涉及静电保护电路。

背景技术

车载用的电子控制单元所搭载的半导体装置向单芯片化发展。综合了例如数字IC、模拟IC、微处理器、存储器、电源IC及功率装置等的电路集成于LSI芯片。对半导体集成电路的输入接口电路要求严格的浪涌耐量。浪涌是指电压或电流的急剧变化，例如，有从带电的人体、组装用机械施加的静电放电（以下，称为ESD[electro-staticdischarge]）。

为了在LSI芯片这样的集成电路中确保浪涌耐量，连接了保护电路。该保护电路吸收从输入端子向LSI芯片这样的内部电路施加的浪涌，进行保护。以往的保护电路中，已知有使栅电极和源电极短路，通过二极管连接而利用MOS晶体管的击穿的ESD保护电路（例如参照专利文献1）。在该ESD保护电路中，由于击穿电流小，因此需要使MOS晶体管的尺寸大型化，由于在IC的周围设置MOS晶体管，因此使芯片尺寸整体大型化。

与之相对，还已知有使MOS晶体管的栅电极经由电阻与源电极电位连接，并对ESD使MOS晶体管进行晶体管动作，从而实现芯片尺寸的小型化的保护电路（例如参照专利文献2）。

发明内容

但是，基于晶体管动作的保护电路即使针对电源接通时的电压急剧上升而作为保护电路进行动作，冲击电流也流向保护用的MOS晶体管，成为作为保护对象的内部电路的误动作、晶体管被破坏的原因。

一实施方式的静电保护电路，其特征在于，具备：内部电路；第1输入端子及第2输入端子，向上述内部电路供给电源电压；第1晶体管，在上述第1输入端子及第2输入端子间连接第1电极及第2电极，第3电极经由第1电阻与上述第2电极连接；低通滤波器，在上述第1输入端子及第2输入端子间与上述第1晶体管并联连接；以及第2晶体管，与上述第1电阻并联连接，第3电极与上述低通滤波器的输出端子连接。

另一实施方式的静电保护电路，其特征在于，具备：内部电路；第1输入端子及第2输入端子，向上述内部电路供给电源电压；第1晶体管，在上述第1输入端子及第2输入端子间连接第1电极及第2电极，第3电极经由第1电阻与上述第2电极连接；低通滤波器，在上述第1输入端子及第2输入端子间与上述第1晶体管并联连接；以及第2晶体管，与上述第1电阻并联连接，第3电极与上述低通滤波器的输出端子连接，上述低通滤波器构成为过滤由静电放电引起的电源电压中的变化，且不过滤由电源接通时的电压上升引起的电源电压中的变化，然后输出与过滤后的电源电压对应的信号。

而且，另一实施方式的静电保护电路，其特征在于，具备：内部电路；第1输入端子，向上述内部电路供给电源电压；第2输入端子，被供给接地电位；第1晶体管，在上述第1输入端子连接第1电极，在上述第2输入端子连接上述第2电极，且第3电极经由第1电阻连接到上述第2电极；开关元件，与上述电阻并联连接；以及低通滤波器，输出与过滤了高频的变化的电源电压对应的信号，上述开关元件构成为按照来自上述低通滤波器的上述信号而进行开闭。

这里，“晶体管”包含MOS晶体管及双极性晶体管，第1电极包含MOS晶体管的漏电极或双极性晶体管的集电极，第2电极包含MOS晶体管的源电极或双极性晶体管的发射电极，而且，第3电极包含MOS晶体管的栅电极或双极性晶体管的基电极。

效果

根据上述结构的静电保护电路，可以严格区别ESD脉冲和不同于该ESD脉冲的电源电压的上升。从而，不会对电源电压的急剧上升进行误动作，能够保护内部电路。

附图说明

图1是第1实施方式的静电保护电路的电路图。

图2（a）、（b）是用于说明第1实施方式的静电保护电路的动作的等效电路图。

图3（a）是表示向第1实施方式的静电保护电路施加ESD时的端子电压的时间波形的图，（b）是表示浪涌电流的时间波形的图。

图4（a）是表示在第1实施方式的静电保护电路的输入端子间接通电源电压时的端子电压的急剧上升波形的图，（b）是表示此时流向静电保护电路的冲击电流的时间波形的图。

图5是第2实施方式的静电保护电路的电路图。

图6是第3实施方式的静电保护电路的电路图。

图7是第4实施方式的静电保护电路的电路图。

具体实施方式

以下，参照图1至图7说明实施方式的静电保护电路。另外，各图中同一处附加同一符号，省略重复的说明。

（第1实施方式）

图1是第1实施方式的静电保护电路的电路图。本实施方式的静电保护电路是采用MOS晶体管开关的保护电路，具备：保护对象的内部电路10；向该内部电路10供给电源电压的输入端子11、12；第1及第2MOS晶体管13、14；低通滤波器15。

第1MOS晶体管的漏电极及源电极分别连接于输入端子11、12间，栅电极经由电阻17与源电极连接。第2MOS晶体管的栅电极被输入来自低通滤波器15的输出信号，漏电极与第1MOS晶体管13的栅电极连接，源电极与第1MOS晶体管13的源电极连接。低通滤波器15与第1MOS晶体管13并联连接于输入端子11、12间。

内部电路10例如是嵌入了各种功能电路的LSI芯片，是通过在输入端子11、12间连接的电源而进行动作的电路。

第1输入端子11及第2输入端子12例如从车载电池分别连接到正的电源电位及接地电位。另外，通过带电的人体或车辆组装用设备的接触向输入端子11、12施加脉冲状的ESD浪涌。

第1MOS晶体管13通过晶体管动作，保护内部电路10免受ESD浪涌的施加。第1MOS晶体管13是NMOS晶体管，在漏电极、栅电极间具有寄生电容。

在第1MOS晶体管13的栅电极和接地电位间，并联连接了过电压保护用的齐纳二极管16及电阻17。电阻17是用于向第1MOS晶体管13的栅电极提供电压偏置的电阻元件，具有电阻值R1。

低通滤波器15是电阻23及电容器24串联连接形成的低通滤波器，通过由电阻值R2及电容C1的积所确定的滤波器时间常数将输入端子11、12间的端子电压进行平滑输出。

第2MOS晶体管14是NMOS晶体管。第2MOS晶体管14的栅电极与低通滤波器15的电阻器及电容器的连接点连接。在第2MOS晶体管14的栅电极和接地电位间连接有过电压保护用的齐纳二极管18。

接着，用图2至图4说明图1的静电保护电路的动作。

在电源电压未施加到静电保护电路的状态下，第2MOS晶体管14如图2（a）所示为截止状态。在该状态下，在输入端子11、12间施加如图3（a）所示的波形的ESD电压时，电流流向包含第1MOS晶体管13的栅电极寄生电容及电阻17的CR时间常数电路，栅极电压上升。其结果，第1MOS晶体管13成为导通状态，如图2（a）所示浪涌电流流向第1MOS晶体管13。因此，冲击电流不流向内部电路，可以有效保护不受ESD电压的影响。

ESD电压也施加到低通滤波器15，但是ESD电压由高频分量构成，低通滤波器15并不将其输出（通过）。因而，第2MOS晶体管14保持截止状态。

接着，说明在输入端子11、12间施加电源电压的情况。通常时，在输入端子11、12间施加比ESD的上升速度慢的波形的电压。在该情况下，电源电压从接地电位以急剧的倾斜角度上升（图4（a））。该电源电压上升时的变化比例急剧，但是比ESD电压的变化小，与ESD电压的频率分量相比由较低频分量构成。电源电压通过低通滤波器15供给第2MOS晶体管14的栅电极。其结果，第2MOS晶体管14成为导通状态。第2MOS晶体管14为导通状态时，第1MOS晶体管13的栅电极成为接地电位，第1MOS晶体管13成为截止状态。

在电源电压上升时，第1MOS晶体管13对于电源电压上升时的变化也与ESD电压同样，瞬间地响应而成为导通状态。但是，通过使第2MOS晶体管14成为导通状态，强制地使第1MOS晶体管13成为截止状态。因而，在第1MOS晶体管13的漏电极、源电极间，如图4所示，仅仅流过微小的冲击电流，作为针对内部电路10的保护电路不进行动作。

这样，根据本实施方式的静电保护电路，可以严格区别ESD脉冲和不同于该ESD脉冲的电源电压的上升。因此，不会对电源电压的急剧上升进行误动作，能够保护内部电路。

ESD破坏主要在LSI的制造工序时发生。与静电保护电路没有任何连接时，通过如图2（a）那样进行动作，可以确保ESD耐量。另一方面，对于LSI被装配到单元后的ESD施加，该ESD的电荷被分散。与LSI单体相比，装配后的ESD耐量提高，因此在施加电压时，通过从图2（a）切换到图2（b），能够确保ESD耐量并防止误动作。

（第2实施方式）

第1实施方式的MOS晶体管由NMOS晶体管构成，但是也可以由PMOS晶体管构成。

图5是第2实施方式的静电保护电路的电路图。在该静电保护电路中，第1MOS晶体管19及第2MOS晶体管20是PMOS晶体管。供给输入端子11为正侧的电源电压，输入端子12成为负侧。在输入端子11、12间连接了第1MOS晶体管19的漏电极及源电极。另外，在输入端子11和第1MOS晶体管19的栅电极之间，并联连接了第2MOS晶体管20的漏电极及源电极以及电阻17。电阻17向第1MOS晶体管19的栅电极提供电压偏置。

另外，在输入端子11、12间，连接了包含电阻23和电容器24的串联连接电路的低通滤波器15。该低通滤波器15的电阻23和电容器24之间的连接点与第2MOS晶体管20的栅电极连接。电阻23和电容器24的连接点成为低通滤波器15的输出端子。

在第1MOS晶体管19的栅电极和输入端子11间，连接了过电压保护用的齐纳二极管16。另外，在第2MOS晶体管20的栅电极和输入端子11间，连接了过电压保护用的齐纳二极管18。

这样构成的第2实施方式的静电保护电路的动作与第1实施方式的静电保护电路的动作相同，因此省略其说明。

（变形例）

第1MOS晶体管13、19也可以采用双重扩散型的DMOSFET（double diffused metal oxide semiconductor field effect transistor）构造。第1MOS晶体管13例如在N型硅基板上形成P型阱，在该P型阱内形成N型的源电极区域及漏电极区域，并在P型阱上隔着绝缘膜形成栅电极而制造而成。DMOS晶体管的动作也与上述例同样。

（第3实施方式）

在第3实施方式的静电保护电路中采用双极性晶体管。

图6是第3实施方式的静电保护电路的电路图。第1及第2双极性晶体管21、22是NPN双极性晶体管。供给输入端子11为正侧的电源电压，输入端子12成为负侧。在输入端子11、12间，连接了第1双极性晶体管21的发射电极及集电极。第1双极性晶体管21的基电极经由电阻17与发射电极电位连接，对ESD，使该第1双极性晶体管21进行晶体管动作。

另外，在输入端子12和第1双极性晶体管21的基电极之间，连接了第2双极性晶体管22的发射电极及集电极。在输入端子11、12间，连接了包含电阻23和电容器24的串联连接电路的低通滤波器15。电阻23和电容器24的连接点与第2双极性晶体管22的基电极连接。电阻23和电容器24的连接点成为低通滤波器15的输出端子。

这样构成的第3实施方式的静电保护电路的动作与第1实施方式的静电保护电路的动作相同，因此省略其说明。另外，作为双极性晶体管，也可以取代NPN晶体管而采用PNP晶体管。另外，在基于双极性晶体管21的静电保护电路中，电阻17不是必须的。

（第4实施方式）

说明第1实施方式的变形例。图7是第4实施方式的静电保护电路的电路图。已经提到的符号表示与其相同的要素。

本实施方式的静电保护电路的低通滤波器15连接在第2输入端子12及第3输入端子（电源端子）25间。除此以外的重复说明省略。向第3输入端子供给未图示的电源。

如果向第3输入端子25施加了电压，则第2MOS晶体管14始终成为Vdss模式（与图2（a）的截止状态相当），因此无论输入端子11、12间的电压如何急剧变化，第1MOS晶体管13都不进行晶体管动作，不引起误动作。另外，在ESD施加时，在Vdsr模式下，浪涌电流流向第1MOS晶体管13，因此保护了内部电路10。

或者，也可以将电压源连接到图7的第3输入端子25。通过将具有缓和的电压变化的波形的电压源与输入端子25连接，同样不会引起误动作。

根据本实施方式的静电保护电路，可以进行与第1实施方式同样的保护。

ESD破坏主要在LSI的制造工序中发生。在与静电保护电路没有任何连接时，通过Vdsr动作，可以确保ESD耐量。另一方面，对于LSI装配到单元后的ESD施加，该ESD的电荷被分散。与LSI单体相比，装配后的ESD耐量提高，因此，如果接通电源，以防止误动作为主要目标，进行Vdss动作。

以上，说明了本发明的各种实施方式，但是本发明不限于这些实施方式，可以在不脱离其要旨的范围将构成要素变形而具体化。

低通滤波器15的结构在最简单的例子中是电阻17和电容器的串联连接，但是也可以是基于运算放大器或者晶体管电路的有源型的低通滤波器。低通滤波器15的无源元件的组合或者串并联的连接方法等可以进行各种变更。

与第1晶体管、第2晶体管的栅电极连接的齐纳二极管16、18用于栅电极保护，但是这些齐纳二极管16、18不是必需的。

以上的各个实施方式是作为例子而提出的，并不意图限定发明的范围。这些实施方式能够通过其它各种方式实施，在不脱离发明的要旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变形与包含于发明的范围、要旨同样地，也包含于权利要求的范围记载的发明及其等同的范围。

Claims

1.一种静电保护电路，其特征在于，具备：

内部电路；

第1输入端子及第2输入端子，向上述内部电路供给电源电压；

第1晶体管，在上述第1输入端子及第2输入端子间连接第1电极及第2电极，第3电极经由第1电阻与上述第2电极连接；

低通滤波器，在上述第1输入端子及第2输入端子间与上述第1晶体管并联连接；以及

第2晶体管，与上述第1电阻并联连接，第3电极与上述低通滤波器的输出端子连接。

2.如权利要求1所述的静电保护电路，其特征在于，

还具备与上述第1电阻并联连接的第1齐纳二极管。

3.如权利要求1所述的静电保护电路，其特征在于，

上述低通滤波器具备在上述第1输入端子及上述第2输入端子间串联连接的第2电阻及第1电容器，上述低通滤波器的输出端子是上述第2电阻及上述第1电容器间的连接点。

4.如权利要求3所述的静电保护电路，其特征在于，

上述第2电阻设置在上述第1输入端子和上述第2电容器间。

5.如权利要求3所述的静电保护电路，其特征在于，

上述第2电阻设置在上述第2输入端子和上述第2电容器间。

6.如权利要求1所述的静电保护电路，其特征在于，

还具备在上述第1晶体管的上述第2电极和上述第3电极间连接的第1齐纳二极管和在上述第2晶体管的第2电极和第3电极间连接的上述第2齐纳二极管。

7.如权利要求1所述的静电保护电路，其特征在于，

上述第1晶体管及上述第2晶体管是N沟道MOS晶体管。

8.如权利要求1所述的静电保护电路，其特征在于，

上述第1晶体管及上述第2晶体管是P沟道MOS晶体管。

9.如权利要求1所述的静电保护电路，其特征在于，

上述第1晶体管及上述第2晶体管是双极性晶体管。

10.如权利要求1所述的静电保护电路，其特征在于，

上述低通滤波器是无源型滤波器。

11.如权利要求10所述的静电保护电路，其特征在于，

上述低通滤波器包含运算放大器。

12.一种静电保护电路，其特征在于，具备：

内部电路；

第2晶体管，与上述第1电阻并联连接，第3电极与上述低通滤波器的输出端子连接，

上述低通滤波器构成为过滤由静电放电引起的电源电压中的变化，且不过滤由电源接通时的电压上升引起的电源电压中的变化，然后输出与过滤后的电源电压对应的信号。

13.如权利要求12所述的静电保护电路，其特征在于，

14.如权利要求12所述的静电保护电路，其特征在于，

上述低通滤波器包含串联连接的第2电阻和滤波器电容器。

15.如权利要求12所述的静电保护电路，其特征在于，

上述第2晶体管是双极性晶体管。

16.一种静电保护电路，其特征在于，具备：

内部电路；

第1输入端子，向上述内部电路供给电源电压；

第2输入端子，被供给接地电位；

第1晶体管，在上述第1输入端子连接第1电极，在上述第2输入端子连接上述第2电极，且第3电极经由第1电阻与上述第2电极连接；

开关元件，与上述电阻并联连接；以及

低通滤波器，输出与过滤了高频的变化的电源电压对应的信号，

上述开关元件构成为按照来自上述低通滤波器的上述信号而进行开闭。

17.如权利要求16所述的静电保护电路，其特征在于，

上述低通滤波器在上述第1输入端子和上述第2输入端子间与上述第1晶体管并联连接。

18.如权利要求16所述的静电保护电路，其特征在于，

还具备被供给第2电源电压的第3输入端子，上述低通滤波器连接在上述第3输入端子和上述第2输入端子间，且上述第2电位是接地电位。

19.如权利要求16所述的静电保护电路，其特征在于，

来自上述低通滤波器的上述信号在电源接通期间上述电源电压急剧上升的情况下，闭合上述开关元件。

20.如权利要求16所述的静电保护电路，其特征在于，

上述低通滤波器包含串联连接的第2电阻及第1电容器，且上述开关元件是晶体管。