KR101783273B1 - 부족전압 보호 시스템 - Google Patents

부족전압 보호 시스템 Download PDF

Info

Publication number
KR101783273B1
KR101783273B1 KR1020120029802A KR20120029802A KR101783273B1 KR 101783273 B1 KR101783273 B1 KR 101783273B1 KR 1020120029802 A KR1020120029802 A KR 1020120029802A KR 20120029802 A KR20120029802 A KR 20120029802A KR 101783273 B1 KR101783273 B1 KR 101783273B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
undervoltage
transient
transistor
Prior art date
Application number
KR1020120029802A
Other languages
English (en)
Other versions
KR20120109385A (ko
Inventor
강택현
알리스터 영
듀안 코너니
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20120109385A publication Critical patent/KR20120109385A/ko
Application granted granted Critical
Publication of KR101783273B1 publication Critical patent/KR101783273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전자 회로에 병렬로 연결되어 전력 공급장치로부터 공급 전압을 공급받도록 구성되는 부족전압(undervoltage) 보호 회로부를 포함하는 시스템. 부족전압 보호 회로부는 공급 전압에서의 과도 부족전압으로부터 기인한 부족전압 전류를 전자 회로로부터 분로(shunt)하도록 구성된다.

Description

부족전압 보호 시스템{UNDERVOLTAGE PROTECTION SYSTEM}
본 출원은 2011년 3월 24일에 출원된 미국 가특허출원 제 61/467,210호에 대해 우선권을 주장하며, 그 내용은 그 전체로서 원용에 의해 본 명세서에 포함된다.
본 발명은 전압 보호 시스템에 관한 것이며, 더 자세하게는 부족전압 보호 시스템에 관한 것이다.
전력 공급 장치는, 전력 공급 장치로부터 전력을 공급받는 전자 장치에 상당한 손상을 일으킬 수 있는 과도 전압(transient voltage) 이벤트를 자주 갖는다. 대부분의 장치는 과도 과전압(overvoltage transient) 보호 회로부(예를 들어, 정전 방전 회로(ESD: electrostatic discharge circuit), 접지 사고 허용 회로(ground fault tolerant circuit) 등)를 포함하지만, 과도 부족전압(undervoltage transient) 이벤트는 대개 발견되지 않으며 관리되지 않는다. 예를 들어, 과도 부족전압 이벤트는 전력 커넥터, 잭, 또는 어댑터가 처음에 전자 장치에 연결되거나 및/또는 그 전자 장치로부터 분리되는 경우에 발생할 수 있다. 과도 부족전압 이벤트 동안, 다량의 전류가 그 전자 장치를 통해 흐르기 시작할 수 있고, 과도 과전압 보호 회로부, 전자 장치, 또는 양자 모두가 그 과정에서 손상될 수 있다.
전체적으로, 본 발명은 파워 레일(power rail)에 연결되어 있는 전자 장치/회로에 대해 부족전압 보호를 제공하기 위한 부족전압 보호 시스템을 제공한다. 전체적으로, 부족전압 보호 시스템은 전력 공급 장치 연결의 입력단에 제공될 수 있으며, 파워 레일 상에서 발생되는 부족전압 및 과전압 상태로부터 기인하는 과도 전류를 전자 장치/회로로부터 분로(shunt)하도록 동작한다. 유익하게는, 본 발명에 따른 부족전압 보호 시스템은, 전자 장치/회로의 정상 상태(steady state) 동작을 용이하게 하고, 종래의 고전압 ESD 회로를 사용할 수 있게 하면서, 전자 장치/회로를 위한 과도 전압 보호를 제공하기 위하여 다양한 전력 공급 장치 구성에 연결될 수 있다.
본 발명에서 청구된 주제의 특징 및 이점은 그에 해당하는 뒤따르는 실시예의 상세한 설명으로부터 명확해 질 것이며, 상세한 설명은 첨부된 도면을 참고하여 고려되어야 할 것이다.
도 1은 본 발명의 다양한 실시예에 따른 부족전압(undervoltage) 보호 시스템을 도시한 것이다.
도 2는 도 1의 부족전압 보호 회로부의 개략도이다.
도 3은 도 2의 과도 전압 션트(shunt) 회로의 전형적인 일 실시예의 개략도이다.
도 4는 과도 과전압 상태에서 도 3의 과도 전압 션트 회로를 포함하는 도 2의 부족전압 보호 회로부의 동작을 나타내는 개략도이다.
도 5는 과도 부족전압 상태에서 도 3의 과도 전압 션트 회로를 포함하는 도 2의 부족전압 보호 회로부의 동작을 나타내는 개략도이다.
도 6은 본 발명의 일 실시예에 따른 동작의 흐름도이다.
도 1은 본 발명의 다양한 실시예에 따른 부족전압 보호 시스템(100)을 도시한 것이다. 개괄적으로 살펴보면, 과도 부족전압(UVT: undervoltage transient) 보호 시스템(100)은, 예를 들어 일 실시예에서, 고전압 ESD 회로(110)를 통하여 전력 공급 장치(102)에 연결되어 있는 부족전압 보호 회로부(104)를 포함한다. 전자 장치/회로(112)는 부족전압 보호 회로부(104)와 병렬로 연결되어 전력 공급 장치(102)에 연결될 수 있고, 일 실시예에서는 부족전압 보호 회로부(104) 및 고전압 ESD 회로(110)의 조합에 병렬로 연결되어 전력 공급 장치(102)에 연결될 수 있다.
대체적으로, 부족전압 보호 회로부(104)는 전력 공급 장치(102) 상에 발생할 수 있는 부족전압 및 과전압 이벤트로부터 기인한 과도 전류를 분로하도록 구성되어, 과도 전류가 전자 장치/회로(112)에, 또는 전자 장치/회로(112)로부터 완전히 공급되지 않는다. 여기에 사용된 "부족전압"이라는 용어는, 부족전압 보호 회로부(104) 및 고전압 ESD 회로뿐 아니라 전자 장치/회로(112)와도 연결된 전력 공급 장치(102)와 연관된 기준 전위 또는 그라운드(GND) 보다 낮은 전압 이벤트를 의미하고, 예를 들어 음의 과도 전압 이벤트를 포함할 수 있다. 여기에 사용된 "과전압"이라는 용어는 전력 공급 장치(102)와 연관된 정상 상태 DC 전위보다 높은 전압 이벤트를 의미하며, 예를 들어 양의 과도 전압 이벤트를 포함할 수 있다.
고전압 ESD 회로(110)는 전자 장치/회로(112)로부터 전력 공급 장치(102) 상에서의 과도 과전압 상태를 분로하기 위해 사용되는 다이오드 스택(stacks), SCR, 능동형 클램프 등과 같은 종래의 ESD 회로를 포함할 수 있다. 전자 장치/회로(112)는 예를 들어, 집적 회로(IC), 시스템 온 칩(SoC) 등과 관련된 기타 회로 및/또는 시스템을 포함할 수 있다.
부족전압 보호 회로부(104)는 제어 회로(106) 및 과도 전압 션트 회로(108)를 포함할 수 있다. 제어 회로(106)는 전력 공급 장치(102)의 전압 상태에 응답하여 과도 전압 션트 회로(108)의 전도 상태를 제어하도록 구성된다. 예를 들어, 전력 공급 장치(102)가 양의 정상 상태 DC 전위를 생성하는 경우, 제어 회로(106)는 과도 전압 션트 회로(108)를 비전도 상태로 설정하도록 구성될 수 있어 과도 전압 션트 회로(108), 그리고 부족전압 보호 회로부(104)가 전자 장치/회로(112)와 병렬로 개방(open) 회로(또는 매우 높은 상대적 임피던스)를 제공하게 되고, 따라서 전자 장치/회로(112)가 부족전압 보호 회로부(104)로부터의 영향이 아주 작거나 없게 동작할 수 있게 한다. 그러나, 전력 공급 장치(102) 상에서 과도 과전압 또는 부족전압 이벤트가 발생하는 경우, 제어 회로(106)는 과도 전압 션트 회로(108)를 전도 상태로 설정하도록 구성될 수 있어 과도 이벤트로부터 기인할 수 있는 전류 흐름이 전자 장치/회로(112) 대신 병렬로 연결된 부족전압 보호 회로부(104)를 통하여 흐를 수 있게 한다.
도 2는 본 발명의 실시예에 따른 부족전압 보호 회로부(104A)의 일례를 나타낸다. 일례에서, 제어 회로(106)는 제1 트랜지스터(212), 제2 트랜지스터(214) 및 바이어스 저항기(216)를 포함한다. 제1 트랜지스터(212)는 바이어스 저항기(216)를 통하여 그라운드(또는 기준) 전위(GND)와 과도 전압 션트 회로(108) 사이에 연결되어 있다. 제1 트랜지스터(212)의 게이트단은 전력 공급 장치(102)의 입력단에 연결되어 있다. 제2 트랜지스터(214)는 바이어스 저항기(216)를 통하여 전력 공급 장치(102)의 입력단과 과도 전압 션트 회로(108) 사이에 연결되어 있다. 제2 트랜지스터(214)의 게이트단은 GND에 연결되어 있다.
도 2의 과도 전압 션트 회로(108)는 전력 공급 장치 출력 전압에서의 과도 과전압 또는 부족전압에 응답하여 전도 상태를 변경하도록 구성되어 전류를 전자 장치/회로(112)로부터 분로하는 스위치 회로(218)를 포함한다. 도시된 예에서, 이 스위치 회로는 전력 공급 장치(102)와 고전압 ESD 회로(110) 사이에 연결되어 있다. 스위치 회로(218)는 임의의 타입의 스위치 장치(BJT, MOSFET 등)를 포함할 수 있고, 일 실시예에서는 격리된(isolated) NMOS 트랜지스터를 포함할 수 있다.
일반적으로, "격리된" 장치라는 것은 장치의 드레인/벌크 및 소스/벌크 접합(junction) 다이오드가, 그것을 포함하는 기판으로부터 물리적으로 및 전기적으로 격리된 것을 의미한다. 예를 들어, 격리된 장치에서는 큰 항복 특성 전압(breakdown characteristic voltage)을 갖는 p형(p-type) 기판 접합 다이오드에 추가적인 n형 확산(n-type diffusion)을 포함할 수 있다. 간단하게 도 3을 참조하면, 격리된 NMOS 트랜지스터(218A)의 일례가 나타나 있다. 격리된 NMOS 트랜지스터(218A)는 해당 장치의 드레인단(D)과 벌크 접합 노드(326) 사이에 연결된 드레인-벌크 간(drain-to-bulk) 접합 다이오드(320) 및 해당 장치의 소스단(S)과 벌크 접합 모드(326) 사이에 연결된 소스-벌크 간 접합 다이오드(322)를 포함하는 접합 장치일 수 있다.
계속해서 도 2의 예를 참조하면, 스위치 회로(218)의 벌크 접합 노드는 제1 트랜지스터(212)의 소스단 및 제2 트랜지스터(214)의 소스단에 연결될 수 있다. 이러한 구성에서, 스위치 회로(218)는 제1 트랜지스터(212) 및 제2 트랜지스터(214)의 소스단과 동일한 전위의 벌크 접합 노드를 갖는 대칭적인 스위칭 장치를 포함할 수 있다. 알려진 바와 같이, 대칭적인 NMOS 장치는, 예를 들어 그 장치의 드레인단 및 소스단에 대해 선호하는 방향을 가지고 있지 않다. 즉, 드레인 전압이 소스 전압보다 낮은 경우에는 드레인단이 소스단으로 된다. 스위치 회로(218A)는 대칭적인 장치를 포함하고 있으므로, 몇몇 조건 하에서, 예를 들어 양의 전력 공급 전압 값에 응답하여, 스위치 회로(218A)의 단자(222)는 장치(218)의 소스단으로 동작할 수 있다. 다른 조건 하에서, 예를 들어 음의 전력 공급 전압 값에 응답하여, 스위치 회로(218A)의 단자(220)는 장치(218)의 소스단으로 동작할 수 있다.
따라서, 전력 공급 장치(102)가 정상 상태 DC 동작 모드인 경우 , 즉 임의의 양 또는 음의 과전압 이벤트가 없는 경우, 제어 회로(106)는 스위치 회로(218)를 비전도 상태로 유지하도록 구성되어 전력 공급 장치(102)로부터의 전류가 전자 장치/회로(112)를 통하여 제공된다(도 1). 과도 과전압이 발생하는 경우, 제어 회로(106)는 과도 과전압 동안 스위치 회로(218)를 전도 상태로 위치하도록 구성되고, 이 때 단자(222)는 스위치 회로(218)의 소스단으로 동작한다. 이 모드에서, 과도 전압 션트 회로(108)는 전력 공급 장치(102)로부터의 전류를 고전압 ESD 회로(110)를 통하여 전자 장치/회로(112)로부터 분로한다. 과도 부족전압이 발생하면, 제어 회로(106)는 과도 부족전압 동안 스위치 회로(218)를 전도 상태로 위치하도록 구성되고, 이때 단자(220)는 스위치 회로(218)의 소스단으로 동작한다. 이 모드에서, 과도 전압 션트 회로(108)는 전류를 전력 공급 장치로 공급, 즉, 고전압 ESD 회로(110)를 통하여, 전자 장치/회로(112)에서의 전류에 스파이크가 일어나는 것을 줄이거나 방지하기 위하여 전자 장치/회로(112)로부터 전류 인출(current draw)을 분로한다.
예를 들어, 도 2의 예에 도시된 제어 회로(106) 및 도 3의 예에 도시된 스위치 회로(218A)를 포함하는 부족전압 보호 시스템에서, DC 정상 상태에서 전력 공급 장치(102)의 양의 DC 출력 전압은 제1 트랜지스터(212)의 게이트-소스를 순방향으로 바이어스하여 제2 트랜지스터(214)를 비전도 상태로 유지하는 동안 제1 트랜지스터(212)를 전도 상태로 설정한다. 제1 트랜지스터(212)가 전도상태로 되면, 제1 트랜지스터(212)의 소스단 및 벌크 접합 노드(326)는 GND 전위이고, 스위치 회로(218A)는 비전도 상태로 유지되어 부족전압 보호 회로부(104A) 및 고전압 ESD 회로(110)를 통한 전류 흐름을 줄이거나 없앤다. 이 동작 모드에서, 전력 공급 장치로부터의 전류는 부족전압 보호 회로부(104A)로부터의 영향이 아주 작거나 없이 전자 장치/회로(112)로 직접 제공된다.
전력 공급 장치(102)의 출력단에서 과도 이벤트가 발생하면, 부족전압 보호 회로부는 스위치 회로(218A)를 닫아 전자 장치/회로(112)로부터 전류를 분로한다. 도 4는, 예를 들어 과도 부족전압에 응답하는, 스위치 회로(218A)를 포함하는 부족전압 보호 회로부(104A)(도 2)의 동작을 나타낸 회로 다이어그램이다. 과도 부족전압이 발생하면, 제1 트랜지스터(212)의 게이트-소스는 순방향 바이어스로 남아 제2 트랜지스터를 비전도 상태로 유지하는 한편 제1 트랜지스터(212)를 전도 상태로 유지한다. 제1 트랜지스터(212)가 전도 상태이면, 제1 트랜지스터(212)의 소스단 및 벌크 접합 노드(326)는 도 4에 나타난 것과 같이 GND 전위이다.
전력 공급 장치(102)로부터의 양의 과도 전압은 과전압 전류(Ipos)를 발생시킨다. 전류(Ipos)는 스위치 회로(218A)의 게이트단과 단자(404) 사이의 커패시터(402)를 충전한다. 커패시터(402)가 충전됨에 따라, 스위치 회로(218A)의 게이트 전압은 단자(406)에서의 전압보다 높은 레벨로 상승하여 게이트단과 단자(406) 사이의 접합을 순방향으로 바이어스한다. 스위치 회로가 대칭적인 장치를 포함하므로, 도시된 바와 같이, 단자(406)는 스위치 회로(218A)의 소스단(S)이 되고 단자(404)는 스위치 회로(218A)의 드레인단(D)이 된다. 스위치 회로(218A)의 게이트-소스가 순방향으로 바이어스되면, 스위치 회로(218A)는 풀-온(full-on) 모드 또는 그 선형 모드 중 어느 하나인 전도 상태로 설정된다. 스위치 회로(218A)가 전도 상태인 경우, 과도 부족전류와 연관된 전류(Ipos)는 스위치 회로(218A)를 통하여 전력 공급 장치(102)로부터 고전압 ESD 회로(110)로 분로된다.
도 5는, 과도 부족전압에 응답하는, 스위치 회로(218A)를 포함하는 부족전압 보호 회로부의 동작을 나타낸 회로 다이어그램이다. 과도 부족전압이 발생하면, 제2 트랜지스터(214)의 게이트-소스는 순방향으로 바이어스되어, 제1 트랜지스터(212)의 게이트-소스가 역방향으로 바이어스되어 제1 트랜지스터(212)를 비전도 상태로 설정하는 동안 제2 트랜지스터(214)를 전도 상태로 설정한다. 제2 트랜지스터(214)가 전도 상태이면, 제2 트랜지스터(214)의 소스단 및 벌크 접속 노드(326)는 도 5에 도시된 것과 같이 제2 트랜지스터(214)에서의 전압 강하에 과도 부족전압 전위를 더한 전위에 있게 된다.
전력 공급 장치(102)로부터의 음의 과도 전압은 양의 과도 전압과 연관된 전류(Iin)에 대해 반대 방향인 부족전압 전류(Ineg)를 생성한다. 전류(Ineg)는 스위치 회로(218A)의 게이트단과 단자(404) 사이의 커패시터(402)를 충전한다. 커패시터(402)가 충전됨에 따라 스위치 회로(218A)의 게이트 전압이 단자(404)에서의 전압보다 높은 레벨로 상승하여 게이트단과 단자(404) 사이의 접합을 순방향으로 바이어스한다. 스위치 회로(218A)가 대칭적인 장치를 포함하므로, 도시된 바와 같이, 단자(404)는 스위치 회로(218)의 소스단(S)이 되고 단자(406)는 스위치 회로(218)의 드레인단(D)이 된다. 스위치 회로(218A)의 게이트-소스가 순방향으로 바이어스되면, 스위치 회로(218A)는 풀-온(full-on) 모드 또는 그 선형 모드 중 어느 하나인 전도 상태로 설정된다. 스위치 회로(218A)가 전도 상태인 경우, 과도 부족전류와 연관된 전류(Ineg)는 스위치 회로(218A) 및 고전압 ESD 회로(110)로부터 전력 공급 장치(102)로 인출(drawn)되고, 따라서 과도 부족전압의 결과에 따른 상당히 해로운 전류를 공급받는 것으로부터 전자 장치/회로(112)를 보호한다.
스위치 회로(218A)가 과도 부족전압 및 과전압 모두에 응답하여 전도 상태로 천이(transition)하는 전압 레벨은 바이어스 저항기(216) 및 커패시터(402)의 선택을 통하여 설정될 수 있다. 일 구성에서, 예를 들어 바이어스 저항기(216)는 과도 전압에 응답하여 스위치 회로(218A)가 전도 상태로 되는 전압 레벨을 선택적으로 설정할 수 있게 하는 가변 저항기일 수 있다. 또한 다이오드(320 및 322)의 항복 전압은 예상되는 과도 전압을 초과하도록 설정될 수 있어 다이오드가 과도 상태에서 항복하지 않을 수 있도록 한다. 유익하게는, 고전압 ESD 회로(110)를 선택하고 부족전압 보호 회로부(104)의 바이어스 조건을 구성함으로써, 본 발명에 따른 과도 전압 보호 시스템의 동작 영역은 혼합 신호 구성을 포함하는 다양한 회로 구성에서 양 및/또는 음의 과도 전압에 대한 보호를 제공하기 위하여 확장되거나 이동(shift)될 수 있다. 본 발명의 하나의 적용으로서, 예를 들어 부족전압 보호 시스템은 파워 레일 상에서 -5V부터 28V까지의 범위를 커버하도록 구성될 수 있으며, 이것은 많은 모바일 장치에 있는 Vbus 전력 공급 시스템에서 특히 유용할 것이다.
도 6은 본 발명의 실시예(600)에 따른 전자 회로의 공급 전압에서의 과도 전압으로부터 전자 회로를 보호하기 위한 동작을 나타낸 흐름도(600)이다. 본 실시예의 동작은 과도 전압 션트 회로의 전도 상태를 과도 전압이 없는 제1 상태로 설정하는 단계(600)를 포함할 수 있다. 예를 들어, 과도 전압 션트 회로의 전도 상태는 전력 공급 장치가 간섭이 아주 작거나 없이 전자 회로에 전력을 공급할 수 있게 하는 비전도 상태로 설정될 수 있다. 본 실시예의 동작은 과도 부족전압으로부터 기인한 부족전압 전류를 전자 회로로부터 분로하기 위하여 과도 전압 션트 회로의 전도 상태를 공급 전압에서의 과도 부족전압에 응답하여 제1 상태에서 제2 상태로 변경하는 단계(604)를 더 포함할 수 있다. 예를 들어, 전자 회로로부터 전류를 분로하기 위하여 과도 부족전압에 응답하여 과도 전압 션트 회로의 전도 상태는 전도 상태로 설정될 수 있다.
도 6이 일 실시예에 따르는 다양한 동작을 나타내지만, 이러한 동작 전부가 필요하지는 않다는 것이 이해되어야 할 것이다. 본 발명의 다른 실시예에서, 도 6에 도시된 동작이 도면에 도시되지 않은 다른 방법으로 조합되더라도, 본 발명과 일치한다는 것이 고려되었다. 따라서, 하나의 도면 내에 명백히 도시되지 않은 특징 및/또는 동작에서 유도된 청구항은 본 발명의 범위 내로 간주될 것이다. 또한, 실시예에 사용된 "회로"는 예를 들어, 개별적으로 또는 조합된, 하드웨어에 내장된(hardwired) 회로, 프로그램 작동이 가능한(programmable) 회로, 상태 머신(state machine) 회로, 및/또는 예를 들어 집적 회로의 부분에 포함될 수 있는 개별 요소와 같은 더 큰 시스템에서 사용 가능한 회로일 수 있다.
따라서, 본 발명의 실시예는 전자 회로와 병렬로 연결되어 전력 공급 장치로부터 공급 전압을 공급받는 부족전압 보호 회로부를 포함하는 과도 전압 보호 시스템을 제공한다. 부족전압 보호 회로부는 공급 전압에서의 과도 부족전압으로부터 기인한 부족전압 전류를 전자 회로로부터 분로하도록 구성된다.
일 실시예에서, 본 발명은 정전 방전(ESD) 보호 회로부; ESD 보호 회로부와 직렬 연결되어 있고 전자 회로와 병렬로 연결되어 전력 공급 장치로부터 공급 전압을 수신하도록 구성되는 부족전압 보호 회로부를 포함하는 시스템을 제공한다. 부족전압 보호 회로부는 제어 회로, 및 제어 회로에 연결되어 있는 과도 전압 션트 회로를 포함한다. 제어 회로는 공급 전압에서의 과도 전압에 응답하여 과도 전압 션트 회로의 전도 상태를 변경하도록 구성되어 공급 전압에서의 과도 부족전압으로부터 기인한 부족전압 전류를 전자 회로로부터 분로하고, 공급 전압에서의 과도 과전압으로부터 기인한 과전압 전류를 전자 회로로부터 분로하도록 구성된다.
일 실시예에서, 본 발명은 전자 회로를 전자 회로에의 공급 전압에서의 과도 전압으로부터 보호하는 방법을 제공하며, 보호하는 방법은 과도 전압 션트 회로의 전도 상태를 과도 전압이 없는 제1 상태로 설정하는 단계; 과도 부족전압으로부터 기인한 부족전압 전류를 전자 회로로부터 분로하기 위하여 과도 전압 션트 회로의 전도 상태를 공급 전압에서의 과도 부족전압에 응답하여 제1 상태에서 제2 상태로 변경하는 단계를 포함한다.
여기에 쓰여진 용어 및 표현은 서술적 용어이며 제한적 용어는 아니고, 그러한 용어 및 표현을 사용함에 있어서 도시되거나 설명된 특징(또는 그 일부)의 등가물을 배제하려는 의도는 없으며, 다양한 변형이 청구항의 범위 내에서 가능한 것이 이해되어야 할 것이다. 따라서, 청구항은 그러한 모든 등가물을 포함한다. 다양한 특징, 측면, 그리고 실시예가 여기에 설명되어 있다. 특징, 측면, 그리고 실시예는 다른 것과 조합, 변화 및 변형될 수 있으며, 당업자에 의해 이해될 것이다. 그러므로 본 발명은 그러한 조합, 변화, 및 변형을 모두 포함하는 것으로 이해되어야 할 것이다.

Claims (19)

  1. 과도 전압(voltage transient) 보호 시스템으로서,
    전력 공급 장치로부터 공급 전압을 공급받도록 구성된 전자 회로에 병렬로 연결된 부족전압(undervoltage) 보호 회로부
    를 포함하고,
    상기 부족전압 보호 회로부는 상기 공급 전압에서의 과도 부족전압으로부터 기인한 부족전압 전류를 상기 전자 회로로부터 분로(shunt)하도록 구성되어 있으며, 상기 부족전압 보호 회로부는:
    제1 트랜지스터, 제2 트랜지스터 및 저항기를 포함하는 제어 회로; 및
    상기 제어 회로에 연결되어 있는 스위치 장치를 포함하는 과도 전압 션트(shunt) 회로
    를 포함하고,
    상기 제1 트랜지스터는 상기 저항기를 통해 그라운드 전위와 상기 스위치 장치의 게이트단 사이에 연결되어 있고, 상기 제1 트랜지스터의 게이트단은 상기 전력 공급 장치에 연결되어 있으며,
    상기 제2 트랜지스터는 상기 저항기를 통하여 상기 전력 공급 장치와 상기 스위치 장치의 게이트단 사이에 연결되어 있고, 상기 제2 트랜지스터의 게이트단은 상기 그라운드 전위에 연결되어 있으며,
    상기 스위치 장치는 상기 제1 및 제2 트랜지스터의 소스단에 연결되어 있는 벌크 단자를 포함하고,
    상기 제어 회로는 상기 과도 부족전압에 응답하여 상기 과도 전압 션트 회로의 도통 상태를 변경하여 상기 부족전압 전류를 상기 전자 회로로부터 분로하도록 구성되어 있는, 과도 전압 보호 시스템.
  2. 제1항에 있어서,
    상기 과도 전압 션트 회로는 스위치 회로를 포함하고,
    상기 제어 회로는 상기 과도 부족전압에 응답하여 상기 스위치 회로를 전도 상태로 설정하여 상기 부족전압 전류를 상기 부족전압 보호 회로부를 통하여 분로하도록 구성되어 있는,
    과도 전압 보호 시스템.
  3. 제2항에 있어서,
    상기 스위치 회로는 대칭적인 스위치 장치를 포함하는,
    과도 전압 보호 시스템.
  4. 제2항에 있어서,
    상기 스위치 회로는 상기 제어 회로에 연결된 벌크 단자를 갖는 전계 효과 트랜지스터(FET: Field Effect Transistor)를 포함하는,
    과도 전압 보호 시스템.
  5. 제1항에 있어서,
    상기 제어 회로는, 상기 과도 전압 션트 회로가 상기 과도 부족전압에 응답하여 상기 도통 상태를 변경하는 전압 레벨을 제어하도록 구성되는 바이어스 회로를 포함하는,
    과도 전압 보호 시스템.
  6. 제1항에 있어서,
    상기 부족전압 보호 회로부는 상기 공급 전압에서의 과도 과전압으로부터 기인한 과전압 전류를 상기 전자 회로로부터 분로하도록 구성되는,
    과도 전압 보호 시스템.
  7. 제1항에 있어서,
    상기 과도 전압 보호 시스템은 상기 부족전압 보호 회로부에 직렬로 연결되어 있는 정전 방전(ESD) 보호 회로부를 더 포함하고,
    상기 부족전압 보호 회로부는 과전압 전류를 상기 정전 방전(ESD) 보호 회로부를 통하여 분로하도록 구성되는,
    과도 전압 보호 시스템.
  8. 정전 방전(ESD) 보호 회로부; 및
    상기 정전 방전(ESD) 보호 회로부에 직렬로 연결되어 있고, 전력 공급 장치로부터 공급 전압을 공급받도록 구성된 전자 회로에 병렬로 연결되어 있는 부족전압(undervoltage) 보호 회로부
    를 포함하고,
    상기 부족전압 보호 회로부는,
    제1 트랜지스터, 제2 트랜지스터 및 저항기를 포함하는 제어 회로; 및
    상기 제어 회로에 연결되어 있는 스위치 장치를 포함하는 과도 전압 션트(shunt) 회로
    를 포함하고,
    상기 제1 트랜지스터는 상기 저항기를 통해 그라운드 전위와 상기 스위치 장치의 게이트단 사이에 연결되어 있고, 상기 제1 트랜지스터의 게이트단이 상기 전력 공급 장치에 연결되어 있으며,
    상기 제2 트랜지스터는 상기 저항기를 통해 상기 전력 공급 장치와 상기 스위치 장치의 게이트단 사이에 연결되어 있고, 상기 제2 트랜지스터의 게이트단은 상기 그라운드 전위에 연결되어 있으며,
    상기 스위치 장치는 상기 제1 및 제2 트랜지스터의 소스단에 연결되어 있는 벌크 단자를 포함하며,
    상기 제어 회로는, 상기 공급 전압에서의 과도 전압(transient voltage)에 응답하여 상기 과도 전압 션트 회로의 도통 상태를 변경하여, 상기 공급 전압에서의 과도 부족전압으로부터 기인하는 부족전압 전류를 상기 전자 회로로부터 분로(shunt)하고, 상기 공급 전압에서의 과도 과전압으로부터 기인하는 과전압 전류를 상기 전자 회로로부터 분로하도록 구성되어 있는, 시스템.
  9. 제8항에 있어서,
    상기 과도 전압 션트 회로는 대칭적인 스위치 장치를 포함하는, 시스템.
  10. 제8항에 있어서,
    상기 과도 전압 션트 회로는 상기 제어 회로에 연결된 벌크 단자를 갖는 전계 효과 트랜지스터(FET: Field Effect Transistor)를 포함하는, 시스템.
  11. 제8항에 있어서,
    상기 제어 회로는, 상기 과도 전압 션트 회로가 상기 과도 부족전압 및 상기 과도 과전압에 응답하여 상기 도통 상태를 변경하는 전압 레벨을 제어하도록 구성된 바이어스 회로를 포함하는, 시스템.
  12. 전자 회로로의 공급 전압에서의 과도 전압(transient voltage)으로부터 전자 회로를 보호하는 방법에 있어서,
    과도 전압 션트(shunt) 회로의 도통 상태를 상기 과도 전압이 없는 제1 상태로 설정하는 단계로서, 상기 과도 전압 션트 회로는 제1 트랜지스터, 제2 트랜지스터 및 저항기를 포함하는 제어 회로에 연결되어 있는 스위치 장치를 포함하고, 상기 제1 트랜지스터는 상기 저항기를 통해 그라운드 전위와 상기 스위치 장치의 게이트단 사이에 연결되어 있고, 상기 제1 트랜지스터의 게이트단은 상기 공급 전압에 연결되어 있으며, 상기 제2 트랜지스터는 상기 저항기를 통하여 상기 공급 전압과 상기 스위치 장치의 게이트단 사이에 연결되어 있고, 상기 제2 트랜지스터의 게이트단은 상기 그라운드 전위에 연결되어 있으며, 상기 스위치 장치는 상기 제1 및 제2 트랜지스터의 소스단에 연결되어 있는 벌크 단자를 포함하는, 제1 상태 설정 단계; 및
    과도 부족전압으로부터 기인한 부족전압 전류를 상기 전자 회로로부터 분로(shunt)하기 위하여 상기 과도 전압 션트 회로의 상기 도통 상태를 상기 공급 전압에서의 과도 부족전압(undervoltage)에 응답하여 상기 제1 상태에서 제2 상태로 변경하는 단계
    를 포함하는,
    전자 회로를 보호하는 방법.
  13. 제12항에 있어서,
    과도 과전압으로부터 기인한 과전압 전류를 상기 전자 회로로부터 분로하기 위하여 상기 과도 전압 션트 회로의 상기 도통 상태를 상기 공급 전압에서의 과도 과전압에 응답하여 상기 제1 상태에서 상기 제2 상태로 변경하는 단계
    를 더 포함하는,
    전자 회로를 보호하는 방법.
  14. 제12항에 있어서,
    상기 제2 상태는 전도 상태인,
    전자 회로를 보호하는 방법.
  15. 제12항에 있어서,
    상기 과도 전압 션트 회로는 스위치 회로를 포함하고,
    상기 도통 상태를 변경하는 단계는 상기 스위치 회로의 도통 상태를 변경하는 단계를 포함하는,
    전자 회로를 보호하는 방법.
  16. 제15항에 있어서,
    상기 스위치 회로는 대칭적 스위치 장치를 포함하는,
    전자 회로를 보호하는 방법.
  17. 삭제
  18. 삭제
  19. 삭제
KR1020120029802A 2011-03-24 2012-03-23 부족전압 보호 시스템 KR101783273B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161467210P 2011-03-24 2011-03-24
US61/467,210 2011-03-24
US13/424,960 US8885309B2 (en) 2011-03-24 2012-03-20 Undervoltage protection system
US13/424,960 2012-03-20

Publications (2)

Publication Number Publication Date
KR20120109385A KR20120109385A (ko) 2012-10-08
KR101783273B1 true KR101783273B1 (ko) 2017-09-29

Family

ID=46877159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029802A KR101783273B1 (ko) 2011-03-24 2012-03-23 부족전압 보호 시스템

Country Status (3)

Country Link
US (1) US8885309B2 (ko)
KR (1) KR101783273B1 (ko)
CN (1) CN102810849B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252592B2 (en) * 2014-02-19 2016-02-02 Macronix International Co., Ltd. Semiconductor device
KR20220041367A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 정전기 보호 회로, 및 이를 포함하는 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69739267D1 (de) 1997-12-31 2009-04-02 St Microelectronics Srl Methode und Schaltung zur Verbesserung der Eigenschaften eines ESD-Schutzes für integrierte Halbleiterschaltungen
TW502428B (en) 2001-09-03 2002-09-11 Faraday Tech Corp Electrostatic discharge protection circuit for power source terminal with dual trigger voltages
US6660602B1 (en) 2002-03-12 2003-12-09 National Semiconductor Corp. Stand-alone triggering structure for ESD protection of high voltage CMOS
US7190563B2 (en) * 2002-10-18 2007-03-13 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
US7529070B2 (en) 2005-03-11 2009-05-05 Agere Systems Inc. Power pin to power pin electro-static discharge (ESD) clamp
US7385793B1 (en) 2006-01-24 2008-06-10 Cypress Semiconductor Corporation Cascode active shunt gate oxide project during electrostatic discharge event
JP5157164B2 (ja) 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
US7701682B2 (en) 2008-01-31 2010-04-20 Freescale Semiconductors, Inc. Electrostatic discharge protection
CN101938119B (zh) * 2009-06-30 2014-01-15 万国半导体股份有限公司 带有改良型箝位电压的瞬态电压抑制器(tvs)
GB2478586B (en) 2010-03-11 2012-02-22 Nano Second Technology Co Ltd Light-emitting control circuit and wrist training ball using the same

Also Published As

Publication number Publication date
CN102810849A (zh) 2012-12-05
KR20120109385A (ko) 2012-10-08
US20120243132A1 (en) 2012-09-27
US8885309B2 (en) 2014-11-11
CN102810849B (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
TWI460847B (zh) 多電壓靜電放電防護
US8351172B2 (en) Power supply control apparatus
US20070097570A1 (en) High voltage esd power clamp
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
US8040647B2 (en) System and method for protection against loss of battery in reverse battery protected devices
EP4071812B1 (en) Protection circuit with a fet device coupled from a protected bus to ground
WO2008013724A2 (en) Improved controller for oring field effect transistor
US11522363B2 (en) Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity
US20140368958A1 (en) Electrostatic protection circuit
EP2763318A1 (en) Load driving circuit
US7139157B2 (en) System and method for protecting a load from a voltage source
CN105575960B (zh) 用于芯片上静电放电保护方案的方法及电路
US6067219A (en) Power cut-off device
US10910822B2 (en) Control of a power transistor with a drive circuit
US8824111B2 (en) Electrostatic discharge protection
KR101783273B1 (ko) 부족전압 보호 시스템
US7492561B2 (en) Protective circuit
US6069493A (en) Input circuit and method for protecting the input circuit
US6788506B1 (en) Integrated circuit and method of operation
US11228309B2 (en) Circuit apparatus and method for operating a circuit apparatus
JP2011199961A (ja) 電源用逆流阻止回路
CN118174260A (zh) 接地系统及其控制方法、芯片与芯片封装件
JP2014120681A (ja) 保護回路

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant