CN118174260A - 接地系统及其控制方法、芯片与芯片封装件 - Google Patents

接地系统及其控制方法、芯片与芯片封装件 Download PDF

Info

Publication number
CN118174260A
CN118174260A CN202410471764.2A CN202410471764A CN118174260A CN 118174260 A CN118174260 A CN 118174260A CN 202410471764 A CN202410471764 A CN 202410471764A CN 118174260 A CN118174260 A CN 118174260A
Authority
CN
China
Prior art keywords
ground
diode
switching tube
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410471764.2A
Other languages
English (en)
Other versions
CN118174260B (zh
Inventor
屈文超
穆罕默德·斯维拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xidi Microelectronics Co ltd
Xidi Microelectronics Group Co ltd
Original Assignee
Xidi Microelectronics Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidi Microelectronics Group Co ltd filed Critical Xidi Microelectronics Group Co ltd
Priority to CN202410471764.2A priority Critical patent/CN118174260B/zh
Publication of CN118174260A publication Critical patent/CN118174260A/zh
Priority to US18/784,708 priority patent/US12132305B1/en
Application granted granted Critical
Publication of CN118174260B publication Critical patent/CN118174260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本申请公开了一种接地系统及其控制方法、芯片与芯片封装件，涉及电子电路技术领域。接地系统包括第一部分电路与第二部分电路。第一部分电路与输入电压总线连接，第一部分电路的一端为第一地。第二部分电路连接于第一地与第二地之间。第二部分电路包括开关支路与电阻支路。开关支路包括第一二极管。开关支路在电源的正极与输入电压总线连接且电源的负极与第二地连接时建立第一地与第二地之间的第一电流通路并短路第一二极管，并在电源的正极与第二地连接且电源的负极与输入电压总线连接时断开第一电流通路并停止短路第一二极管。通过上述方式，能够电源极性正接时保持系统正常运行，并在电源极性反接时防止系统中的电子器件被损坏。

Description

接地系统及其控制方法、芯片与芯片封装件
技术领域
本申请涉及电子电路技术领域，特别是涉及一种接地系统及其控制方法、芯片与芯片封装件。
背景技术
对于设置有芯片（比如车载芯片）的设备而言，在实际应用中的一个普遍问题是当用户因为使用不当而将电源极性反接时可能会导致设备中的电子器件的损坏。因此就需要设置防护措施来防止在电源极性反接时对设备中的电子器件造成损坏。可见，如何设置相应的防护措施以确保任何反向电流和反向偏置电压都足够低，从而防止对设备中的电子器件造成损坏就显得尤为重要。
发明内容
本申请旨在提供一种接地系统及其控制方法、芯片与芯片封装件，能够电源极性正接时保持系统正常运行，并在电源极性反接时防止系统中的电子器件被损坏。
为实现上述目的，第一方面，本申请提供一种接地系统，包括：
第一部分电路，所述第一部分电路的第一端与输入电压总线连接，所述第一部分电路的第二端为第一地；
所述第一部分电路包括高边开关，且所述第一部分电路被配置为接收使能信号；
所述高边开关连接于所述输入电压总线及所述接地系统的电压输出端之间，所述高边开关被配置为响应于所述使能信号中的第一逻辑电平而导通；
第二部分电路，所述第二部分电路连接于所述第一地与第二地之间，其中，所述第二部分电路包括开关支路与电阻支路；
所述电阻支路连接于所述第一地与所述第二地之间，所述电阻支路包括至少一个电阻；
所述开关支路连接于所述第一地与所述第二地之间，所述开关支路包括连接于所述第一地与所述第二地之间的第一二极管，所述开关支路被配置为在电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时建立所述第一地与所述第二地之间的第一电流通路并短路所述第一二极管，并被配置为在所述电源的正极与所述第二地连接且所述电源的负极与所述输入电压总线连接时断开所述第一电流通路并停止短路所述第一二极管。
在一种可选的方式中，所述开关支路还被配置为在响应于输入至所述输入电压总线的负电压脉冲，断开所述第一电流通路并停止短路所述第一二极管。
在一种可选的方式中，所述开关支路还与所述输入电压总线连接，所述开关支路还被配置为：
在所述电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时，响应于所述电源的正极的电压而建立所述第一电流通路并短路所述第一二极管；
在所述电源的正极与所述第二地连接且所述电源的负极与所述输入电压总线连接时，响应于所述电源的负极的电压而断开所述第一电流通路并停止短路所述第一二极管。
在一种可选的方式中，所述开关支路包括第一开关管，所述第一二极管为所述第一开关管的体二极管；
所述第一开关管的栅极与所述输入电压总线连接，所述第一开关管的源极与所述第一地连接，所述第一开关管的漏极与所述第二地连接。
在一种可选的方式中，所述开关支路还包括第一电阻与第一齐纳二极管；
所述第一电阻连接于所述输入电压总线及所述第一开关管的栅极之间，所述第一齐纳二极管的阳极与所述第一开关管的源极连接，所述第一齐纳二极管的阴极与所述第一开关管的栅极连接。
在一种可选的方式中，所述第一部分电路包括低压差线性稳压器，所述低压差线性稳压器连接于所述输入电压总线及所述开关支路之间；
所述低压差线性稳压器被配置为在所述电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时将所述电源的正极的电压转换为第一电压；
所述开关支路还被配置为响应于所述第一电压而建立所述第一电流通路并短路所述第一二极管。
在一种可选的方式中，所述开关支路包括第二开关管，所述第一二极管为所述第二开关管的体二极管；
所述第二开关管的栅极与所述低压差线性稳压器的输出端连接，所述低压差线性稳压器的输入端与输入电压总线连接，所述第二开关管的源极与所述第一地连接，所述第二开关管的漏极与所述第二地连接。
在一种可选的方式中，所述开关支路还被配置为响应于所述使能信号的第一逻辑电平而建立所述第一电流通路并短路所述第一二极管，并被配置为响应于所述使能信号的第二逻辑电平而断开所述第一电流通路并停止短路所述第一二极管，其中，所述第一逻辑电平与所述第二逻辑电平不同。
在一种可选的方式中，所述第一部分电路还包括第一晶体管与第二晶体管；
所述第一晶体管的漏极输入误差电流，所述误差电流为流经所述高边开关的电流与预设参考电流之间的差值；
所述第一晶体管的漏极分别与所述第一晶体管的栅极及所述第二晶体管的栅极连接，所述第一晶体管的源极及所述第二晶体管的源极均连接至第一地，所述第二晶体管的漏极与所述高边开关的栅极连接。
在一种可选的方式中，所述第一部分电路还包括第四开关管和第二二极管；
所述第四开关管的源极和第二二极管的阴极与所述第二晶体管的漏极连接，所述第四开关管的漏极和第二二极管的阳极与所述高边开关的栅极连接；
所述第四开关管被配置为在所述使能信号为第一逻辑电平时导通，以将第二二极管短路，并被配置为在所述使能信号为第二逻辑电平时关断。
在一种可选的方式中，所述第一部分电路还包括第二齐纳二极管、第二电阻、第一电流源与第二电流源；
所述第二齐纳二极管的阳极、所述第二电流源的负极及所述第一电流源的正极均与所述高边开关的栅极连接，所述第二齐纳二极管的阴极连接至所述输入电压总线，所述第二电阻连接于所述高边开关的栅极及所述电压输出端之间，所述第一电流源的负极与偏置电压连接，所述第二电流源的正极与所述电压输出端连接。
在一种可选的方式中，所述开关支路包括第三开关管，所述第一二极管为所述第三开关管的体二极管；
所述第三开关管被配置为响应于所述使能信号中的第一逻辑电平而导通，以建立所述第一电流通路并短路所述第一二极管；
所述第三开关管还被配置为响应于所述使能信号中的第二逻辑电平而关断，以断开所述第一电流通路并停止短路所述第一二极管。
在一种可选的方式中，所述开关支路还包括第四电阻、第五电阻与第三齐纳二极管；
所述第四电阻连接于所述开关支路中的开关管的栅极与源极之间，所述第三齐纳二极管的阳极与所述开关支路中的开关管的栅极连接，所述第三齐纳二极管的阴极与所述开关支路中的开关管的漏极连接，其中，所述开关支路中的开关管为第二开关管或第三开关管；
所述第五电阻的第一端输入低压差线性稳压器输出的电压或者使能信号，所述第五电阻的第二端与所述开关支路中的开关管的栅极连接。
在一种可选的方式中，所述接地系统还包括第三部分电路，所述第三部分电路连接于所述第二部分电路与所述第二地之间，所述第三部分电路用于产生电压降，以降低所述第一二极管两端的电压；所述开关支路还被配置为在负电压脉冲输入至所述输入电压总线时，建立所述第二地与所述第一地之间的第二电流通路并短路所述第一二极管。
在一种可选的方式中，所述第三部分电路包括第六电阻；
所述第六电阻连接于所述第一二极管的阴极与第二地之间。
第二方面，本申请提供一种基于接地系统的控制方法，所述接地系统包括连接于输入电压总线与第一地之间的第一部分电路以及连接于所述第一地与第二地之间的第二部分电路，所述第一部分电路包括高边开关，所述高边开关连接于所述输入电压总线及所述接地系统的电压输出端之间，所述方法包括：
在电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时，配置所述第二部分电路中的开关管导通，以建立所述第一地与所述第二地之间的第一电流通路；
在所述电源的正极与所述第二地连接且所述电源的负极与所述输入电压总线连接时，配置所述第二部分电路中的开关管关断，以断开所述第一电流通路。
在一种可选的方式中，所述方法还包括：
在负电压脉冲输入至所述输入电压总线时，配置所述第二部分电路中的开关管关断。
在一种可选的方式中，所述接地系统还包括连接于所述第二部分电路与所述第二地之间的第三部分电路，所述方法还包括：
在负电压脉冲输入至所述输入电压总线时，配置所述第二部分电路中的开关管响应于所述负电压脉冲而导通，以建立所述第二地与所述第一地之间的第二电流通路，并通过所述第三部分电路产生电压降，以降低所述第二部分电路中的开关管的体二极管两端的电压。
在一种可选的方式中，所述第一部分电路包括高边开关、第一晶体管、第二晶体管、第四开关管与第二二极管，其中，所述高边开关连接于所述输入电压总线及所述接地系统的电压输出端之间，所述第一晶体管漏极的输入电流包括误差电流，所述误差电流由流经所述高边开关的电流与预设参考电流之间的差值得到，所述第一晶体管的漏极分别与所述第一晶体管的栅极及所述第二晶体管的栅极连接，所述第一晶体管的源极及所述第二晶体管的源极均连接至第一地，所述第二晶体管的漏极与所述第四开关管的源极和所述第二二极管的阴极连接，所述第四开关管的漏极与所述第二二极管的阳极和所述高边开关的栅极连接，所述方法还包括：
响应于使能信号中的第一逻辑电平，配置所述高边开关导通，并配置所述第四开关管导通，以短路所述第二二极管。
响应于所述使能信号中的第二逻辑电平，配置所述高边开关关断，并配置所述第四开关管关断。
第三方面，本申请提供一种芯片，包括如上所述的接地系统中的第一部分电路与第二部分电路。
第四方面，本申请提供一种芯片封装件，包括引线架、芯片粘贴胶以及如上所述的芯片；
所述芯片粘贴胶设于所述引线架及所述芯片的衬底之间，所述芯片粘贴胶用于将所述引线架与所述芯片进行粘接，其中，所述芯片粘贴胶被配置为导热且不导电。
第五方面，本申请提供一种电子设备，包括如上所述的芯片。
本申请的有益效果是：本申请提供的接地系统包括第一部分电路和第二部分电路。其中，第一部分电路的第一端与输入电压总线连接，第一部分电路的第二端为第一地。第二部分电路连接于第一地与第二地之间，其中，第二部分电路包括开关支路与电阻支路。电阻支路连接于第一地与第二地之间，电阻支路包括至少一个电阻。开关支路连接于第一地与第二地之间，开关支路包括连接于第一地与第二地之间的第一二极管。开关支路被配置为在电源的正极与输入电压总线连接且电源的负极与第二地连接时建立第一地与第二地之间的第一电流通路并短路第一二极管，并被配置为在电源的正极与第二地连接且电源的负极与输入电压总线连接时断开第一电流通路并停止短路第一二极管。通过上述过程，能够在电源极性正接时建立第一地与第二地之间的第一电流通路以确保接地系统的正常运行，且同时短路第一二极管，以防止第一二极管上的压降对第一部分电路的功能带来不良影响。其次，能够在电源极性反接时断开第一电流通路并停止短路第一二极管，以使第一二极管反向截止从而防止接地系统中的电子器件被损坏。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本申请实施例提供的接地系统的结构示意图一；
图2为本申请实施例提供的接地系统的结构示意图二；
图3为与图2所示的结构对应的电路结构示意图；
图4为本申请实施例提供的接地系统的结构示意图三；
图5为与图4所示的结构对应的电路结构示意图；
图6为本申请实施例提供的接地系统的结构示意图四；
图7为与图6所示的结构对应的电路结构示意图一；
图8为本申请实施例提供的接地系统的结构示意图五；
图9为与图8所示的结构对应的电路结构示意图一；
图10为与图8所示的结构对应的电路结构示意图二；
图11为本申请实施例提供的接地系统的结构示意图六；
图12为与图11所示的结构对应的电路结构示意图一；
图13为与图11所示的结构对应的电路结构示意图二；
图14为与图11所示的结构对应的电路结构示意图三；
图15为与图6所示的结构对应的电路结构示意图二；
图16为本申请实施例提供的基于接地系统的控制方法的流程图；
图17为本申请实施例提供的芯片封装件的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，图1为本申请实施例提供的接地系统的结构示意图。如图1所示，接地系统100包括第一部分电路10与第二部分电路20。
其中，第一部分电路10的第一端与输入电压总线VBB连接，第一部分电路10的第二端为第一地CGND。第二部分电路20连接于第一地CGND与第二地SGND之间，其中，第二部分电路20包括开关支路21与电阻支路22。
电阻支路22连接于第一地CGND与第二地SGND之间，电阻支路22包括至少一个电阻。电阻支路22能够限制电流。
开关支路21连接于第一地CGND与第二地SGND之间。开关支路21包括连接于第一地CGND与第二地SGND之间的第一二极管D1，其中，第一二极管D1的阳极连接于第一地CGND，第一二极管D1的阴极连接于第二地SGND。开关支路21被配置为在电源的正极与输入电压总线VBB连接且电源的负极与第二地SGND连接时建立第一地CGND与第二地SGND之间的第一电流通路并短路第一二极管D1。开关支路21还被配置为在电源的正极与第二地SGND连接且电源的负极与输入电压总线VBB连接时断开第一电流通路并停止短路第一二极管D1。
其中，电源为提供电能的装置，在一实施例中，电源为电池。第一电流通路为电流从第一地CGND流向第二地SGND的通路。
在该实施例中，当电源的正极与输入电压总线VBB连接且电源的负极与第二地SGND连接（即电源极性正接）时，建立第一电流通路，接地系统100能够正常运行。并且，第一二极管D1被短路，可防止第一二极管上的压降对第一部分电路10的功能带来不良影响。
当电源的正极与第二地SGND连接且电源的负极与输入电压总线VBB连接（即电源极性反接）时，断开第一电流通路。并且，第一二极管D1不再被短路。由于电源极性反接，第一二极管D1的阴极电压大于阳极电压，第一二极管D1反向截止，继而可阻挡电流从第二地SGND流向输入电压总线VBB。同时，电阻支路22能够对从第二地SGND流向输入电压总线VBB的反向电流进行有效的限流。从而，能够使流经接地系统的电流较小，有利于防止接地系统100中的电子器件被损坏。
在一实施例中，开关支路21还被配置为在响应于输入至输入电压总线VBB的负电压脉冲，断开第一电流通路并停止短路第一二极管D1。
具体地，当有感性负载与接地系统100的电压输入端连接相同的输入电压总线VBB且电源断开与输入电压总线VBB的连接的应用场景中，与接地系统100并联的感性负载可能会导致输入电压总线VBB上出现瞬态传导干扰。而通过将负电压脉冲输入至输入电压总线VBB，则能够模拟上述瞬态传导干扰。在该种情况下，通过断开第一电流通路并停止短路第一二极管D1，能够阻挡电流从第二地SGND流向输入电压总线VBB，从而降低接地系统100中的电子器件被损坏的风险。其中，在一些实施方式中，负电压脉冲被配置为一个-150V，且持续2毫秒，同时内阻为10欧姆的脉冲信号。
请参照图2，图2为本申请实施例提供的开关支路21采用第一种控制方式时的结构。在一实施例中，如图2所示，开关支路21还与输入电压总线VBB连接。
在该实施例中，开关支路21受控于输入电压总线VBB。具体地，开关支路21还被配置为在电源的正极与输入电压总线VBB连接且电源的负极与第二地SGND连接时，响应于电源的正极的电压而建立第一电流通路并短路第一二极管D1。开关支路21还被配置为在电源的正极与第二地SGND连接且电源的负极与输入电压总线VBB连接时，响应于电源的负极的电压而断开第一电流通路并停止短路第一二极管D1。
请参照图3，图3示例性示出了与图2所示的结构对应的一种电路结构。如图3所示，开关支路21包括第一开关管Q1。并且，第一二极管D1为第一开关管Q1的体二极管。第一二极管D1被用来在第一开关管Q1关断时隔离电源极性反接所带来的负电压。
其中，第一开关管Q1的栅极与输入电压总线VBB连接，第一开关管Q1的源极与第一地CGND连接，第一开关管Q1的漏极与第二地SGND连接。
在该实施例中，开关支路21还包括第一电阻R1与第一齐纳二极管Zs1。
其中，第一电阻R1连接于输入电压总线VBB及第一开关管Q1的栅极之间，第一齐纳二极管Zs1的阳极与第一开关管Q1的源极连接，第一齐纳二极管Zs1的阴极与第一开关管Q1的栅极连接。
同时，在该实施例中，以电阻支路22包括一个电阻RA1为例。电阻RA1主要用于限制反向电流。二极管DISO为输入电压总线VBB与第一地CGND之间的寄生二极管。在一些实施例中，第一部分电路设于集成芯片中，则寄生二极管DISO代表集成芯片中连接输入电压总线VBB的N型掺杂区域与连接第一地CGND（即集成芯片的地）的P型衬底之间的寄生PN结。
在该实施例中，在接地系统100正常工作（即电源极性正接）时，将电源的电压输入至输入电压总线VBB，并通过第一齐纳二极管Zs1钳位后施加到第一开关管Q1的栅极和源极之间，以使第一开关管Q1导通。这时，一方面，由于第一开关管Q1的导通，第一二极管D1被短路；另一方面，由于第一开关管Q1的导通电阻很小且流过第一开关管Q1的电流也不大，在第一开关管Q1上产生的压降会远小于第一二极管D1的正向导通压降，从而第一地CGND和第二地SGND之间不会因电压差太大而对第一部分电路10的功能造成不良影响。
需要说明的是，由于第一开关管Q1的栅极由电源直接供电，在一些应用中（比如车载应用中）电源的范围和瞬态干扰可能较大，所以需要第一齐纳二极管Zs1对第一开关管Q1的栅极进行钳位保护。同时，设置第一电阻R1用来控制钳位后流过第一齐纳二极管Zs1的电流。
在接地系统100处于电源极性反接的工作状态时，第二地SGND连接电源的正极，输入电压总线VBB连接电源的负极。此时，由于输入电压总线VBB和第一地CGND之间有寄生的二极管DISO的存在，第一地CGND的电压被拉高到0.7V（假设二极管DISO的正向导通压降为0.7V），这时第一开关管Q1的栅源电压为负，第一开关管Q1保持关断。第一开关管Q1的体二极管（即第一二极管D1）则起到了隔离反向电压的作用。
当负电压脉冲（假设为-150V的电压脉冲）被施加到输入电压总线VBB时，由于二极管DISO的钳位作用，第一地CGND的电压约为－149.3V，第一开关管Q1的栅源电压为负，第一开关管Q1保持关断。第一二极管D1分担了几乎所有的反向电压。可见，在该实施例中，第一开关管Q1需要选取耐压超过150V的器件。
请参照图4，图4为本申请实施例提供的开关支路21采用第二种控制方式时的结构。在另一实施例中，如图4所示，第一部分电路10包括低压差线性稳压器（Low DropoutRegulator，LDO）11。低压差线性稳压器11能够将输入电压（在该实施例中为输入至输入电压总线VBB的电压）稳定为输出电压（在该实施例中为第一电压），且其输入电压与输出电压之间的压差可以非常小。低压差线性稳压器11连接于输入电压总线VBB及开关支路21之间。
具体地，低压差线性稳压器11被配置为在电源的正极与输入电压总线VBB连接且电源的负极与第二地SGND连接时将电源的正极的电压转换为第一电压V1。开关支路21还被配置为响应于第一电压V1而建立第一电流通路并短路第一二极管D1。同时，在电源的正极与第二地SGND连接且电源的负极与输入电压总线VBB连接时，低压差线性稳压器11的输入电压及输出电压均为0，此时开关支路21断开第一电流通路并停止短路第一二极管D1。该实施例与图2所示的实施例区别在于图2所示的实施例中开关支路21受控于输入电压总线VBB上的电压，而图4所示的实施例中开关支路21则受控于低压差线性稳压器11输出的电压。
请参照图5，图5示例性示出了与图4所示的结构对应的一种电路结构。如图5所示，开关支路21包括第二开关管Q2。第一二极管D1为第二开关管Q2的体二极管。第一二极管D1被用来在第二开关管Q2关断时隔离电源极性反接所带来的负电压。
其中，第二开关管Q2的栅极与低压差线性稳压器11的输出端连接，低压差线性稳压器11的输入端与输入电压总线VBB连接，第二开关管Q2的源极与第一地CGND连接，第二开关管Q2的漏极与第二地SGND连接。在一些实施例中，低压差线性稳压器11还用于响应于输入电压总线VBB与电源正极连接而为第一部分电路10中的其他电路模块提供电源。
同时，在该实施例中，以电阻支路22包括一个电阻RA1为例。电阻RA1主要用于限制反向电流。二极管DISO为输入电压总线VBB与第一地CGND之间的寄生二极管。
具体地，区别于图3所示的实施例中，该实施例中的第二开关管Q2的栅极驱动由低压差线性稳压器11输出的第一电压V1提供。这样做的好处在于第一电压V1为电源经低压差线性稳压器11稳压后输出的固定供电电压（如5V），由于第一电压V1固定可控，这样第二开关管Q2的栅极过流过压保护就不需要了，从而可减少齐纳二极管，以节省成本。
在该实施例中，在接地系统100正常工作（即电源极性正接）时，电源正极的电压经过低压差线性稳压器11转换为稳定的第一电压V1，第一电压V1施加到第二开关管Q2的栅极，使第二开关管Q2导通。这时，一方面，由于第二开关管Q2的导通，第一二极管D1被短路；另一方面，由于第二开关管Q2的导通电阻很小且流过第二开关管Q2的电流也不大，在第二开关管Q2上产生的压降会远小于第一二极管D1的正向导通压降，从而第一地CGND和第二地SGND之间不会因电压差太大而对第一部分电路10的功能造成不良影响。
在接地系统100处于电源极性反接的工作状态时，第二地SGND连接电源的正极，输入电压总线VBB连接电源的负极。此时，由于输入电压总线VBB和第一地CGND之间有寄生的二极管DISO的存在，第一地CGND的电压被拉高到0.7V（假设二极管DISO的正向导通压降为0.7V）。由于电源极性反接，第一电压V1由于低压差线性稳压器11中的晶体管QA1的体二极管的存在也被拉高到0.7V。这时第二开关管Q2的栅源电压为零，保持关断。第一开关管Q1的体二极管（即第一二极管D1）则起到了隔离反向电压的作用。
请参照图6，图6示出了在图4所示的基础上增加第三部分电路30的结构，以实现在负电压脉冲施加到输入电压总线VBB时对整个接地系统100起到保护作用。
如图6所示，接地系统100还包括第三部分电路30。第三部分电路30连接于第二部分电路20与第二地SGND之间。第三部分电路30用于产生电压降，以降低第一二极管D1两端的电压。同时，在该实施例中，开关支路21还被配置为在负电压脉冲输入至输入电压总线VBB时，建立第二地SGND与第一地CGND之间的第二电流通路并短路第一二极管D1。其中，第二电流通路为电流从第二地SGND流向第一地CGND的通路。
在该实施例中，在负电压脉冲输入至输入电压总线VBB时，虽然建立了第二电流通路以使电流能够从第二地SGND流向输入电压总线VBB，但是由于第三部分电路30的存在，第三部分电路30能够承受大部分负电压脉冲的电压，从而能够使开关支路21上的所需承受的电压仍较小，进而可以选择耐压较小的器件，在实现对接地系统100进行保护的同时能够降低成本。
请参照图7，图7示例性示出了与图6对应的一种电路结构。如图7所示，开关支路21还包括第四电阻R4、第五电阻R5与第三齐纳二极管Zs3。
其中，第四电阻R4连接于开关支路21中的开关管(即第二开关管Q2)的栅极与源极之间。第三齐纳二极管Zs3的阳极与第二开关管Q2的栅极连接。第三齐纳二极管Zs3的阴极与第二开关管Q2的漏极连接。第五电阻R5的第一端与低压差线性稳压器11连接，以输入低压差线性稳压器11输出的电压。第五电阻R5的第二端与第二开关管Q2的栅极连接。
其中，第四电阻R4与第三齐纳二极管Zs3组成钳位电路，以使第二开关管Q2能够在负电压脉冲施加到输入电压总线VBB后导通。第三齐纳二极管Zs3的作用在于当第二开关管Q2的漏极电压显著高于其栅极电压时，第三齐纳二极管Zs3可以将第二开关管Q2的漏栅电压差钳位到一个固定的电压（如40V）。这时流过第三齐纳二极管Zs3的电流通过第四电阻R4产生足够大的栅源电压以使第二开关管Q2导通。
第五电阻R5的阻值一般配置为与第四电阻R4的阻值相同。第五电阻R5的作用在于对第二开关管Q2的栅极和低压差线性稳压器11输出电压的一端做一定的隔离，以使当第三齐纳二极管Zs3反向导通时，第二开关管Q2的栅源电压差可以通过第四电阻R4建立起来，从而导通第二开关管Q2。反之，如果未设置第五电阻R5，那么第二开关管Q2的栅极电压会被维持在比输入电压总线VBB上的电压高一个低压差线性稳压器11中的开关管QA1的体二极管导通压降的电压，使得第二开关管Q2不能导通。
在该实施例中，第三部分电路30包括第六电阻R6。第六电阻R6连接于第一二极管D1的阴极与第二地SGND之间。
其中，第六电阻R6的阻值选择需要足够大以降低第二开关管Q2在响应负电压脉冲而导通时所产生的瞬态电流。同时，第六电阻R6的阻值还需要足够小，以使在图7所示电路在正常工作（即电源极性正接）时，第六电阻R6上的压降远小于第一二极管D1的正向导通压降。由于正常工作时，流过电阻R6的总电流很小，使得在分压电阻R6上的压降仍然远低于第一二极管D1的正向导通压降，从而第一地CGND和第二地SGND之间不会因电压差太大而对第一部分电路10的功能造成不良影响。
具体的，在图7所示的电路结构中，当负电压脉冲被施加到输入电压总线VBB后，由于二极管DISO的钳位作用，负压传导到第一地CGND，即负压传导到第二开关管Q2的源极。这时，由于第三齐纳二极管Zs3的钳位作用，第二开关管Q2的漏栅电压差被钳位到一个固定的电压（这里以40V为例）。流过第三齐纳二极管Zs3的电流在第四电阻R4上产生压降将第二开关管Q2导通，且第二开关管Q2导通时的栅源电压会达到刚好有足够的电流流过第二开关管Q2以使第六电阻R6上的压降、第三齐纳二极管Zs3的钳位电压、第二开关管Q2的栅源电压以及二极管DISO上的导通压降之和为施加的负脉冲电压。这时，第六电阻R6上的压降接近110V，可见第六电阻R6承受了大部分负电压脉冲的电压。这样的配置使得第二开关管Q2和第三齐纳二极管Zs3的耐压只需要40V，进而可以选择耐压较小的器件，在实现对接地系统100进行保护的同时能够降低成本。
需要说明的是，针对于应对负电压脉冲输入至输入电压总线VBB的应用场景时而言，图3所示的实施例与图7所示的实施例的策略是不同的。图3所示的实施例采用的策略是通过阻隔瞬态电流的方式，该种方式会导致对器件的耐压要求较高，会导致成本的增加，并且不适合集成到芯片内部。而图7所示的实施例采用的策略是旁路瞬态电流的方式，以限制施加在内置开关支路21中的开关管上的电压来实现对接地系统100的保护，该种方式对器件的耐压要求较低，可减少成本，并且适合集成到芯片内部，实用性较高。
请参照图8，图8为本申请实施例提供的开关支路21采用第三种控制方式时的结构。具体地，如图8所示，第一部分电路10包括高边开关QB1，且第一部分电路10被配置为接收使能信号EN。
其中，高边开关QB1连接于输入电压总线VBB及接地系统100的电压输出端VOUT之间。高边开关QB1被配置为响应于使能信号EN中的第一逻辑电平而导通。第一逻辑电平为高电平或低电平。
开关支路21还被配置为响应于第一逻辑电平而建立第一电流通路并短路第一二极管D1。开关支路21还被配置为响应于使能信号EN中的第二逻辑电平而断开第一电流通路并停止短路第一二极管D1。其中，第一逻辑电平与第二逻辑电平不同，即当第一逻辑电平为高电平时第二逻辑电平为低电平。其中，在本申请的实施例中，均以第一逻辑电平为高电平，且第二逻辑电平为低电平为例进行说明。
请参照图9，图9示例性示出了与图8所示的结构对应的一种电路结构。如图9所示，第一部分电路10还包括第二齐纳二极管Zs2、第二电阻R2、第一电流源I1与第二电流源I2。
其中，第二齐纳二极管Zs2的阳极及第一电流源I1的正极、第二电流源I2的负极均与高边开关QB1的栅极连接。第二电流源I2的正极与电压输出端VOUT连接。其中第一电流源I1响应于使能信号EN的第一逻辑电平而以电流Ic为高边开关QB1的栅极充电，以将其导通；第二电流源I2则响应于使能信号的反相信号的第一逻辑电平（也可以为第二电流源I2则响应于使能信号的第二逻辑电平）而以电流Id将高边开关QB1的栅极放电，以将其关断。第二齐纳二极管Zs2的阴极连接至输入电压总线VBB。第二电阻R2连接于高边开关QB1的栅极及电压输出端VOUT之间。电流源I1的负极与偏置电压VCP连接。其中偏置电压VCP由输入电压总线VBB的电压通过自举电路产生，保持高于输入电压总线VBB的电压。
在该实施例中，开关支路21包括第三开关管Q3，第一二极管D1为第三开关管Q3的体二极管。
其中，第三开关管Q3被配置为响应于使能信号EN中的第一逻辑电平而导通，以建立第一电流通路并短路第一二极管D1。第三开关管Q3还被配置为响应于使能信号EN中的第二逻辑电平而关断，以断开第一电流通路并停止短路第一二极管D1。
此外，在该实施例中，电阻RB1为第一地CGND和电压输出端VOUT之间的寄生电阻。二极管DISO为输入电压总线VBB与第一地CGND之间的寄生二极管。
同时，在该实施例中，以电阻支路22包括一个电阻RA1为例。电阻RA1主要用于限制反向电流，其取值需要足够大以有效地限制反向电流。在电压输出端VOUT连接的负载为感性负载的应用场景中，当高边开关QB1关断的时刻，电压输出端VOUT的电压会快速下降到负电压，直到钳位电路Zs2将电压输出端VOUT的电压钳位（如钳位到-40V左右）。这时，电阻RB1的电阻值的选择需要足够小，以使电压输出端VOUT的电压经过电阻RA1和电阻RB1的分压后得到的第一地CGND上的电压不足以低到使数字电路中的逻辑电路产生逻辑状态产生改变。比如在3.3V的逻辑电路中，由于感性负载断开所造成的第一地CGND的电位下移要远小于1.6V，从而避免数字电路中控制信号逻辑状态的误触发。
具体地，在接地系统100正常工作（即电源极性正接）时，将使能信号EN配置为高电平并施加到第三开关管Q3的栅极，以使第三开关管Q3导通。这时，一方面，由于第三开关管Q3的导通，第一二极管D1被短路；另一方面，由于第三开关管Q3的导通电阻很小且流过第三开关管Q3的电流也不大，在第三开关管Q3上产生的压降会远小于第一二极管D1的正向导通压降，从而第一地CGND和第二地SGND之间不会因电压差太大而对第一部分电路10的功能造成不良影响。
在接地系统100处于电源极性反接的工作状态时，第二地SGND连接电源的正极，输入电压总线VBB连接电源的负极。此时，使能信号EN为低电平并施加到第三开关管Q3的栅极，以使第三开关管Q3关断。第三开关管Q3的体二极管（即第一二极管D1）则起到了隔离反向电压的作用。
可以理解的是，图9所示的第一部分电路10的结构可适用于图1-图8中的任一实施例中。
其次，还可以理解的是，若在接地系统100正常工作时第一二极管D1未被短路，则会由于第一二极管D1的正向导通压降而导致对第一部分电路10的功能造成不良影响。比如，在电压输出端VOUT与第二地SGND出现短路而需要使高边开关QB1处于限流状态的应用场景中，第一二极管D1的正向导通压降会导致对第一部分电路10的功能造成不良影响，具体以图10为例进行说明。
如图10所示，第一部分电路10还包括第一晶体管M1与第二晶体管M2。这里以第一晶体管M1与第二晶体管M2的宽长比相同为例，这样由第一晶体管M1与第二晶体管M2所组成的电流镜的比例为1:1。
其中，第一晶体管M1的漏极输入充电电流Ic和误差电流Ierr之和。其中，充电电流Ic与第一电流源I1的输出电流相等，而误差电流Ierr为流经高边开关QB1的电流Isns与预设参考电流Iref之间的差值。电流Isns为通过采用电流传感器等方式检测到的流经高边开关QB1的电流。预设参考电流Iref为预先设置的目标电流，代表高边开关QB1处于限流状态时流过它的电流。第一晶体管M1的漏极分别与第一晶体管M1的栅极及第二晶体管M2的栅极连接。第一晶体管M1的源极及第二晶体管M2的源极均连接至第一地CGND。第二晶体管M2的漏极与高边开关QB1的栅极连接。
在该实施例中，检测流过高边开关QB1的电流Isns并将其与预设参考电流Iref进行比较，得到误差电流Ierr。误差电流Ierr与充电电流Ic结合后接着通过由第一晶体管M1、第二晶体管M2组成的1：1电流镜，镜像到高边开关QB1的栅极。镜像后的电流与第一电流源I1输出的电流的差值正好为误差电流Ierr，并将高边开关QB1的栅极拉低以调整高边开关QB1的导通电阻，直到高边开关QB1的栅源电压差刚好使流过高边开关QB1的电流Isns与预设参考电流Iref相等，即实现限流目的。然而，越小的限流值（如小于1A，对应预设参考电流Iref越小）所对应的高边开关QB1的栅源电压差越小。在实际应用中经常会需要高边开关QB1的栅源电压差小于1V。如果第一二极管D1未被短路，由于第一地CGND和第二地SGND之间已经有了一个固有的0.7V（假设第一二极管D1的正向导通压降为0.7V）压降，而第一晶体管M1、第二晶体管M2连接的是第二地CGND，此时想要将高边开关QB1的栅源电压差精确的控制到1V以下的电压值变得非常困难，即对第一部分电路10的限流功能造成不良影响。换言之，在本申请的实施例中，通过在接地系统100正常工作时将第一二极管D1短路，能够防止对第一部分电路10的功能造成不良影响。在实际应用中，第一晶体管M1与第二晶体管M2可以根据具体需要采用不同的宽长比的比例，充电电流Ic和参考电流Iref相应的也需要进行调整。这些为本领域技术人员熟悉的操作，这里不再赘述。
请参照图11，图11示出了在图8所示的基础上增加第三部分电路30的结构，以实现在负电压脉冲施加到输入电压总线VBB时对整个接地系统100起到保护作用。
如图11所示，接地系统100还包括第三部分电路30。第三部分电路30连接于第二部分电路20与第二地SGND之间。第三部分电路30用于产生电压降，以降低第一二极管D1两端的电压。同时，在该实施例中，开关支路21还被配置为在负电压脉冲输入至输入电压总线VBB时，建立第二地SGND与第一地CGND之间的第二电流通路并短路第一二极管D1。其中，第二电流通路为电流从第二地SGND流向第一地CGND的通路。
在该实施例中，在负电压脉冲输入至输入电压总线VBB时，虽然建立了第二电流通路以使电流能够从第二地SGND流向输入电压总线VBB，但是由于第三部分电路30的存在，第三部分电路30能够承受大部分负电压脉冲的电压，从而能够使开关支路21上的所需承受的电压仍较小，进而可以选择耐压较小的器件，在实现对接地系统100进行保护的同时能够降低成本。
请参照图12，图12示例性示出了与图11对应的一种电路结构。如图12所示，开关支路21还包括第四电阻R4、第五电阻R5与第三齐纳二极管Zs3。
其中，第四电阻R4连接于开关支路21中的开关管(即第三开关管Q3)的栅极与源极之间。第三齐纳二极管Zs3的阳极与第三开关管Q3的栅极连接。第三齐纳二极管Zs3的阴极与第三开关管Q3的漏极连接。第五电阻R5的第一端输入使能信号EN。
其中，第四电阻R4与第三齐纳二极管Zs3组成钳位电路，以使第三开关管Q3能够在负电压脉冲施加到输入电压总线VBB后导通。第三齐纳二极管Zs3的作用在于当第三开关管Q3的漏极电压显著高于其栅极电压时，第三齐纳二极管Zs3可以将第三开关管Q3的漏栅电压差钳位到一个固定的电压（如40V）。这时流过第三齐纳二极管Zs3的电流通过第四电阻R4产生足够大的栅源电压以使第三开关管Q3导通。
第五电阻R5的阻值一般配置为与第四电阻R4的阻值相同。第五电阻R5能够起到隔离作用，以使当第三齐纳二极管Zs3反向导通时，第三开关管Q3的栅源电压差可以通过第四电阻R4建立起来，从而导通第三开关管Q3。
在该实施例中，第三部分电路30包括第六电阻R6。第六电阻R6连接于第一二极管D1的阴极与第二地SGND之间。
其中，第六电阻R6的阻值选择需要足够大以降低第三开关管Q3在响应负电压脉冲而导通时所产生的瞬态电流。同时，第六电阻R6的阻值还需要足够小，以使在图7所示电路在正常工作（即电源极性正接）时，第六电阻R6上的压降远小于第一二极管D1的正向导通压降。由于正常工作时，流过电阻R6的总电流很小，使得在分压电阻R6上的压降仍然远低于第一二极管D1的正向导通压降，从而第一地CGND和第二地SGND之间不会因电压差太大而对第一部分电路10的功能造成不良影响。
具体的，在图12所示的电路结构中，当负电压脉冲被施加到输入电压总线VBB后，由于二极管DISO的钳位作用，负压传导到第一地CGND，即负压传导到第三开关管Q3的源极。这时，由于第三齐纳二极管Zs3的钳位作用，第三开关管Q3的漏栅电压差被钳位到一个固定的电压（这里以40V为例）。流过第三齐纳二极管Zs3的电流在第四电阻R4上产生压降将第三开关管Q3导通，且第三开关管Q3导通时的栅源电压会达到刚好有足够的电流流过第三开关管Q3以使第六电阻R6上的压降、第三齐纳二极管Zs3的钳位电压、第三开关管Q3的栅源电压以及二极管DISO上的导通压降之和为施加的负脉冲电压。这时，第六电阻R6上的压降接近110V，可见第六电阻R6承受了大部分负电压脉冲的电压。这样的配置使得第三开关管Q3和第三齐纳二极管Zs3的耐压只需要40V，进而可以选择耐压较小的器件，在实现对接地系统100进行保护的同时能够降低成本。
需要说明的是，针对于应对负电压脉冲输入至输入电压总线VBB的应用场景时而言，图12所示的实施例与图7所示的实施例的策略相同，具体可参照针对图7的说明，这里不再赘述。
同时，也可以类似于图10所示的结构，将图12所示的结构应用于电压输出端VOUT与第二地SGND出现短路而需要使高边开关QB1处于限流状态的应用场景中，具体如图13所示。其中，图13为在图10所示的结构的基础上增加第四电阻R4、第五电阻R5、第六电阻R6与第三齐纳二极管Zs3。图13所示的结构的具体实现过程可参照针对图10与图12的描述，这里不再赘述。
此外，在图9、图10、图12与图13所示的实施例中，通过采用控制高边开关QB1的使能信号EN作为第三开关管Q3的栅极控制信号，还能够以进一步提升对在电压输出端VOUT连接感性负载且高边开关QB1关断时所带来的负压的保护能力。具体的，当EN信号被配置为低电平时，高边开关QB1关断，从而在关断高边开关QB1的同时关断第三开关管Q3。这样一来，在电压输出端VOUT连接感性负载的应用场景中，当高边开关QB1关断后，感性负载的电流将电压输出端VOUT的电压拉低到负电压时，第一地CGND的电压可以通过电阻RA1和电阻RB1的分压（即电阻RA１的阻值选择）来控制，以保证第二地SGND不被拉得太低而导致高边开关QB1被错误地再次使能。
然而，当电压输出端VOUT连接感性负载，且高边开关QB1被控制关断时，电压输出端VOUT会迅速降低到负压。由于第二晶体管M2的体二极管Dm2的存在，高边开关QB1的栅极的电压会被钳位到第一地CGND减去一个二极管导通压降的电压，如-0.7V。这就导致电压输出端VOUT的电压下降到一定的负压时高边开关QB1就不再可以保持关断，可见，高边开关QB1可能会再次导通。而高边开关QB1的再次导通，一方面会带来额外的损耗；另一方面则会造成感性负载上储存的电能需要很长的时间才会得到泄放，这是在实际应用中不希望看到的。
基于此，本申请实施例进一步设置了第二二极管D2，来阻断第一地CGND到高边开关QB1栅极的反向电流，以保障连接感性负载时高边开关QB1可以正常关断并在较短的时间内完成能量的泄放。同时，还应实现对新加入的二极管的旁路，以避免其导通压降对第一部分电路10的功能（如高边开关QB1限流工作时的精度）产生影响。
请参照图14，图14示例性示出了在图13所示的结构的基础上增加第四开关管Q4的一种结构，以实现阻断第一地CGND到高边开关QB1栅极的反向电流的同时避免新加入的第二二极管D2的导通压降对第一部分电路10的功能产生影响。同时，该实施例以电压输出端VOUT连接的是感性负载（感性负载等效为一个电阻ROUT和一个电感LOUT）为例。
如图14所示，第四开关管Q4串联在第二晶体管M2和高边开关QB1的栅极之间。其中，在一些实施方式中，第二二极管D2可以为第四开关管Q4的体二极管。第二二极管D2的阴极连接第二晶体管M2，阳极连接高边开关QB1的栅极。第四开关管Q4被配置为当使能信号EN为第一逻辑电平时导通，并被配置为当使能信号EN为第二逻辑电平时关断。可以理解的是，在该实施例中，以第一逻辑电平为高电平，且第二逻辑电平为低电平为例。
在该实施例中，第四开关管Q4以采用P型MOS管为例，第四开关管Q4的栅极控制信号与使能信号EN的相位相反。即当高边开关QB1被控制导通时（使能信号EN为逻辑高电平），第四开关管Q4的控制信号为逻辑低电平，第四开关管Q4导通，第二二极管D2被旁路。继而，在需要限流工作时，不会占用高边开关QB1的栅源电压的控制空间。
当需要控制高边开关QB1关断时，第四开关管Q4的控制信号为逻辑高电平，第四开关管Q4关断，由第四开关管Q4的体二极管即第二二极管D2来阻止由第一地CGND流向高边开关QB1的电流，使得高边开关QB1栅极的电压可以跟随电压输出端VOUT的电压降低，直到被第二齐纳二极管Zs2钳位。这时，高边开关QB1栅极的电压具体为输入电压总线VBB上的电压减去第二齐纳二极管Zs2的齐纳击穿电压，（比如当输入电压总线VBB上的电压为12V，第二齐纳二极管Zs2的齐纳击穿电压为40V时，高边开关QB1的栅极的电压可以降低到-28V），高边开关QB1不会被再次导通，有助于感性负载上的能量可以在较短的时间内完成泄放。
另外，在其他的实施例中，第四开关管Q4的控制信号也可以采用其他的电平的信号进行控制，只需在高边开关QB1响应使能信号EN而导通时，可以控制第四开关管Q4导通即可。并且，第四开关管Q4也可以采用NMOS来实现，其在本领域技术人员容易理解的范围内，这里不再赘述。并且，针对于本申请任一实施例均可对应增加第四开关管Q4，以防止在负载为感性负载时，控制高边开关QB1关断之后，高边开关QB1又自动导通的异常情况出现。
需要说明的是，在本申请的各个实施例中，不同实施例所提供的第一部分电路10的电路结构之间可以互相替换或者结合，不同实施例所提供的第二部分电路20的电路结构之间可以互相替换或者结合。
比如，在一实施例中，可将图13所示的第一部分电路10应用到图7所示的电路结构中，则如图15所示。此时，第五电阻R5的第一端可以连接至低压差线性稳压器11也可以输入使能信号EN，在该实施例中以第五电阻R5的第一端可以连接至低压差线性稳压器11为例。
请参照图16，图16为本申请实施例提供的基于接地系统的控制方法的流程图。其中，接地系统包括连接于输入电压总线与第一地之间的第一部分电路以及连接于第一地与第二地之间的第二部分电路。在一些实施方式中，接地系统的结构可通过图1-图15任一实施例中的结构实现。如图16所示，该控制方法包括如下方法步骤：
步骤1601：在电源的正极与输入电压总线连接且电源的负极与第二地连接时，配置第二部分电路中的开关管导通，以建立第一地与第二地之间的第一电流通路。
步骤1602：在电源的正极与第二地连接且电源的负极与输入电压总线连接时，配置第二部分电路中的开关管关断，以断开第一电流通路。
在一实施例中，该控制方法还包括如下步骤：在负电压脉冲输入至输入电压总线时，配置第二部分电路中的开关管关断。
在一实施例中，该控制方法还包括如下步骤：在负电压脉冲输入至输入电压总线时，配置第二部分电路中的开关管响应于负电压脉冲而导通，以建立第二地与第一地之间的第二电流通路，并通过第三部分电路产生电压降，以降低第二部分电路中的开关管的体二极管两端的电压。
在一实施例中，该控制方法还包括如下步骤：响应于使能信号中的第一逻辑电平，配置高边开关导通，并配置第四开关管导通。响应于使能信号中的第二逻辑电平，配置高边开关关断，并配置第四开关管关断。
应理解，方法实施例中对接地系统的具体控制以及产生的有益效果，可以参考上述接地系统的实施例中的相应描述，为了简洁，这里不再赘述。
本申请实施例还提供一种芯片，该芯片包括图1、图4-图15中的第一部分电路10与第二部分电路20。其中，在图4-图15所示的第一部分电路10与第二部分电路20中的器件所需承受的电压较小，即可选择耐压较小的器件，从而适合集成到芯片内部。
在实际应用中，该芯片可与图6、图7、图12、图13与图14中的第三部分电路30结合使用，以保证芯片的正常运行。
请参照图17，图17为本申请实施例提供的芯片封装件的结构示意图。如图17所示，芯片封装件10000包括引线架3000、芯片粘贴胶2000以及本申请任一实施例中的芯片1000。
其中，芯片粘贴胶2000设于引线架3000及芯片1000的衬底之间。芯片粘贴胶2000用于将引线架3000与芯片1000进行粘接，其中，芯片粘贴胶2000被配置为导热且不导电。
具体地，芯片1000的各个输入和输出通过金线键合（Wire Bonding）的方式连接到引线架（Lead Frame）3000上的引脚上。引线架3000上的处于芯片1000下方的引脚为电压输入总线VBB引脚，该引脚兼顾为芯片散热的作用。由于横向晶体管结构的衬底为该芯片1000的芯片地电势,即对应上述实施例中的第一地CGND，在进行晶片键合（die bonding）的过程中，不能直接将芯片1000的衬底与芯片1000正下方的电压输入总线VBB引脚连接，而是需要采用导热而不导电的芯片粘结胶2000将芯片1000与引线架3000进行粘接。这样可以保持第二地SGND和电压输入总线VBB引脚之间的绝缘，且保持芯片1000与引线架3000之间良好的导热性从而为芯片1000散热。
本申请实施例中的第二部分电路20的第一端与芯片1000的衬底连接，另一端与芯片1000上的SGND键合焊盘（bonding pad）连接，并通过引线连接到引线架上的第一地SGND引脚。在这种封装方式中，第二地CGND隐藏在芯片1000封装之内，并不暴露给芯片1000以外的系统。
在传统的封装结构中，进行晶片键合（die bonding）的过程中，往往采用导热又导电的芯片粘结胶将芯片与引线架进行粘接。这样一来就将第一地CGND通过芯片1000下方最大的引脚引出了。由于在系统PCB中，散热最佳的是电压输入总线VBB引脚和第二地SGND，这两个供电和接地平面，将第一地CGND通过芯片1000正下方的引脚引出的封装方式会导致芯片1000无法直接与两个散热最佳的引脚连接，导致芯片1000无法通过足够大的PCB面积来进行散热。另外，为封装专门增加一个第一地CGND的引脚会显著增加成本，以至于集成接地系统100到芯片1000内变得不经济。综上所述，本申请实施例提供的接地系统可以兼顾封装的散热和经济型，实现提高芯片性能和降低系统成本的目的。
本申请实施例还提供一种电子设备，该电子设备包括本申请任一实施例中的芯片。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请的不同方面的许多其它变化，为了简明，它们没有在细节中提供；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (22)

1.一种接地系统，其特征在于，包括：
第一部分电路，所述第一部分电路的第一端与输入电压总线连接，所述第一部分电路的第二端为第一地；
所述第一部分电路包括高边开关，且所述第一部分电路被配置为接收使能信号；
所述高边开关连接于所述输入电压总线及所述接地系统的电压输出端之间，所述高边开关被配置为响应于所述使能信号中的第一逻辑电平而导通；
第二部分电路，所述第二部分电路连接于所述第一地与第二地之间，其中，所述第二部分电路包括开关支路与电阻支路；
所述电阻支路连接于所述第一地与所述第二地之间，所述电阻支路包括至少一个电阻；
所述开关支路连接于所述第一地与所述第二地之间，所述开关支路包括连接于所述第一地与所述第二地之间的第一二极管，所述开关支路被配置为在电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时建立所述第一地与所述第二地之间的第一电流通路并短路所述第一二极管，并被配置为在所述电源的正极与所述第二地连接且所述电源的负极与所述输入电压总线连接时断开所述第一电流通路并停止短路所述第一二极管。
2.根据权利要求1所述的接地系统，其特征在于，所述开关支路还被配置为在响应于输入至所述输入电压总线的负电压脉冲，断开所述第一电流通路并停止短路所述第一二极管。
3.根据权利要求1或2所述的接地系统，其特征在于，所述开关支路还与所述输入电压总线连接，所述开关支路还被配置为：
在所述电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时，响应于所述电源的正极的电压而建立所述第一电流通路并短路所述第一二极管；
在所述电源的正极与所述第二地连接且所述电源的负极与所述输入电压总线连接时，响应于所述电源的负极的电压而断开所述第一电流通路并停止短路所述第一二极管。
4.根据权利要求3所述的接地系统，其特征在于，所述开关支路包括第一开关管，所述第一二极管为所述第一开关管的体二极管；
所述第一开关管的栅极与所述输入电压总线连接，所述第一开关管的源极与所述第一地连接，所述第一开关管的漏极与所述第二地连接。
5.根据权利要求4所述的接地系统，其特征在于，所述开关支路还包括第一电阻与第一齐纳二极管；
所述第一电阻连接于所述输入电压总线及所述第一开关管的栅极之间，所述第一齐纳二极管的阳极与所述第一开关管的源极连接，所述第一齐纳二极管的阴极与所述第一开关管的栅极连接。
6.根据权利要求1所述的接地系统，其特征在于，所述第一部分电路包括低压差线性稳压器，所述低压差线性稳压器连接于所述输入电压总线及所述开关支路之间；
所述低压差线性稳压器被配置为在所述电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时将所述电源的正极的电压转换为第一电压；
所述开关支路还被配置为响应于所述第一电压而建立所述第一电流通路并短路所述第一二极管。
7.根据权利要求6所述的接地系统，其特征在于，所述开关支路包括第二开关管，所述第一二极管为所述第二开关管的体二极管；
所述第二开关管的栅极与所述低压差线性稳压器的输出端连接，所述低压差线性稳压器的输入端与输入电压总线连接，所述第二开关管的源极与所述第一地连接，所述第二开关管的漏极与所述第二地连接。
8.根据权利要求1所述的接地系统，其特征在于，所述开关支路还被配置为响应于所述使能信号的第一逻辑电平而建立所述第一电流通路并短路所述第一二极管，并被配置为响应于所述使能信号的第二逻辑电平而断开所述第一电流通路并停止短路所述第一二极管，其中，所述第一逻辑电平与所述第二逻辑电平不同。
9.根据权利要求8所述的接地系统，其特征在于，所述第一部分电路还包括第一晶体管与第二晶体管；
所述第一晶体管的漏极输入误差电流，所述误差电流为流经所述高边开关的电流与预设参考电流之间的差值；
所述第一晶体管的漏极分别与所述第一晶体管的栅极及所述第二晶体管的栅极连接，所述第一晶体管的源极及所述第二晶体管的源极均连接至第一地，所述第二晶体管的漏极与所述高边开关的栅极连接。
10.根据权利要求9所述的接地系统，其特征在于，所述第一部分电路还包括第四开关管和第二二极管；
所述第四开关管的源极和第二二极管的阴极与所述第二晶体管的漏极连接，所述第四开关管的漏极和第二二极管的阳极与所述高边开关的栅极连接；
所述第四开关管被配置为在所述使能信号为第一逻辑电平时导通，以将第二二极管短路，并被配置为在所述使能信号为第二逻辑电平时关断。
11.根据权利要求8所述的接地系统，其特征在于，所述第一部分电路还包括第二齐纳二极管、第二电阻、第一电流源与第二电流源；
所述第二齐纳二极管的阳极、所述第二电流源的负极及所述第一电流源的正极均与所述高边开关的栅极连接，所述第二齐纳二极管的阴极连接至所述输入电压总线，所述第二电阻连接于所述高边开关的栅极及所述电压输出端之间，所述第一电流源的负极与偏置电压连接，所述第二电流源的正极与所述电压输出端连接。
12.根据权利要求8所述的接地系统，其特征在于，所述开关支路包括第三开关管，所述第一二极管为所述第三开关管的体二极管；
所述第三开关管被配置为响应于所述使能信号中的第一逻辑电平而导通，以建立所述第一电流通路并短路所述第一二极管；
所述第三开关管还被配置为响应于所述使能信号中的第二逻辑电平而关断，以断开所述第一电流通路并停止短路所述第一二极管。
13.根据权利要求7或12所述的接地系统，其特征在于，所述开关支路还包括第四电阻、第五电阻与第三齐纳二极管；
所述第四电阻连接于所述开关支路中的开关管的栅极与源极之间，所述第三齐纳二极管的阳极与所述开关支路中的开关管的栅极连接，所述第三齐纳二极管的阴极与所述开关支路中的开关管的漏极连接，其中，所述开关支路中的开关管为第二开关管或第三开关管；
所述第五电阻的第一端输入低压差线性稳压器输出的电压或者使能信号，所述第五电阻的第二端与所述开关支路中的开关管的栅极连接。
14.根据权利要求1、6或8所述的接地系统，其特征在于，所述接地系统还包括第三部分电路，所述第三部分电路连接于所述第二部分电路与所述第二地之间，所述第三部分电路用于产生电压降，以降低所述第一二极管两端的电压；
所述开关支路还被配置为在负电压脉冲输入至所述输入电压总线时，建立所述第二地与所述第一地之间的第二电流通路并短路所述第一二极管。
15.根据权利要求14所述的接地系统，其特征在于，所述第三部分电路包括第六电阻；
所述第六电阻连接于所述第一二极管的阴极与第二地之间。
16.一种基于接地系统的控制方法，其特征在于，所述接地系统包括连接于输入电压总线与第一地之间的第一部分电路以及连接于所述第一地与第二地之间的第二部分电路，所述第一部分电路包括高边开关，所述高边开关连接于所述输入电压总线及所述接地系统的电压输出端之间，所述方法包括：
在电源的正极与所述输入电压总线连接且所述电源的负极与所述第二地连接时，配置所述第二部分电路中的开关管导通，以建立所述第一地与所述第二地之间的第一电流通路；
在所述电源的正极与所述第二地连接且所述电源的负极与所述输入电压总线连接时，配置所述第二部分电路中的开关管关断，以断开所述第一电流通路。
17.根据权利要求16所述的方法，其特征在于，所述方法还包括：
在负电压脉冲输入至所述输入电压总线时，配置所述第二部分电路中的开关管关断。
18.根据权利要求16所述的方法，其特征在于，所述接地系统还包括连接于所述第二部分电路与所述第二地之间的第三部分电路，所述方法还包括：
在负电压脉冲输入至所述输入电压总线时，配置所述第二部分电路中的开关管响应于所述负电压脉冲而导通，以建立所述第二地与所述第一地之间的第二电流通路，并通过所述第三部分电路产生电压降，以降低所述第二部分电路中的开关管的体二极管两端的电压。
19.根据权利要求16所述的方法，其特征在于，所述第一部分电路还包括第一晶体管、第二晶体管、第四开关管与第二二极管，其中，所述第一晶体管漏极的输入电流包括误差电流，所述误差电流由流经所述高边开关的电流与预设参考电流之间的差值得到，所述第一晶体管的漏极分别与所述第一晶体管的栅极及所述第二晶体管的栅极连接，所述第一晶体管的源极及所述第二晶体管的源极均连接至第一地，所述第二晶体管的漏极与所述第四开关管的源极和所述第二二极管的阴极连接，所述第四开关管的漏极与所述第二二极管的阳极和所述高边开关的栅极连接，所述方法还包括：
响应于使能信号中的第一逻辑电平，配置所述高边开关导通，并配置所述第四开关管导通，以短路所述第二二极管；
响应于所述使能信号中的第二逻辑电平，配置所述高边开关关断，并配置所述第四开关管关断。
20.一种芯片，其特征在于，包括如权利要求1、6-13中任意一项所述的接地系统中的第一部分电路与第二部分电路。
21.一种芯片封装件，其特征在于，包括引线架、芯片粘贴胶以及如权利要求20所述的芯片；
所述芯片粘贴胶设于所述引线架及所述芯片的衬底之间，所述芯片粘贴胶用于将所述引线架与所述芯片进行粘接，其中，所述芯片粘贴胶被配置为导热且不导电。
22.一种电子设备，其特征在于，包括如权利要求20所述的芯片。
CN202410471764.2A 2024-04-19 2024-04-19 接地系统及其控制方法、芯片与芯片封装件 Active CN118174260B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410471764.2A CN118174260B (zh) 2024-04-19 2024-04-19 接地系统及其控制方法、芯片与芯片封装件
US18/784,708 US12132305B1 (en) 2024-04-19 2024-07-25 Grounding system and control method, integrated circuits and integrated circuit package thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410471764.2A CN118174260B (zh) 2024-04-19 2024-04-19 接地系统及其控制方法、芯片与芯片封装件

Publications (2)

Publication Number Publication Date
CN118174260A true CN118174260A (zh) 2024-06-11
CN118174260B CN118174260B (zh) 2024-08-09

Family

ID=91360488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410471764.2A Active CN118174260B (zh) 2024-04-19 2024-04-19 接地系统及其控制方法、芯片与芯片封装件

Country Status (2)

Country Link
US (1) US12132305B1 (zh)
CN (1) CN118174260B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135633A (ja) * 2009-12-22 2011-07-07 Anden 逆接続防止回路
JP2017073872A (ja) * 2015-10-06 2017-04-13 ローム株式会社 チャージポンプ回路
CN107845998A (zh) * 2017-11-10 2018-03-27 西安微电子技术研究所 一种电源并联冗余系统中输入供电健康检测及管理电路
CN109193079A (zh) * 2018-11-19 2019-01-11 重庆西南集成电路设计有限责任公司 阻抗变换单刀双掷微波开关
CN109450425A (zh) * 2018-10-18 2019-03-08 上海海事大学 一种按键防抖电路
US20200091704A1 (en) * 2018-09-18 2020-03-19 Delta Electronics, Inc. Power conversion system with abnormal energy protection and method of operating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472948B2 (en) * 2013-09-30 2016-10-18 Infineon Technologies Ag On chip reverse polarity protection compliant with ISO and ESD requirements
CN108702147B (zh) * 2016-02-18 2022-04-29 罗姆股份有限公司 保护电路、保护电路的动作方法以及半导体集成电路装置
US10923297B2 (en) * 2017-08-24 2021-02-16 Rohm Co., Ltd. Switch monitoring device, switch state detection circuit, and a vehicle-mounted switch system
US10804691B2 (en) * 2018-03-06 2020-10-13 Texas Instruments Incorporated Circuit providing reverse current protection for high-side driver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135633A (ja) * 2009-12-22 2011-07-07 Anden 逆接続防止回路
JP2017073872A (ja) * 2015-10-06 2017-04-13 ローム株式会社 チャージポンプ回路
CN107845998A (zh) * 2017-11-10 2018-03-27 西安微电子技术研究所 一种电源并联冗余系统中输入供电健康检测及管理电路
US20200091704A1 (en) * 2018-09-18 2020-03-19 Delta Electronics, Inc. Power conversion system with abnormal energy protection and method of operating the same
CN109450425A (zh) * 2018-10-18 2019-03-08 上海海事大学 一种按键防抖电路
CN109193079A (zh) * 2018-11-19 2019-01-11 重庆西南集成电路设计有限责任公司 阻抗变换单刀双掷微波开关

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高慧等: "一种具有反接保护的外部使能电源设计", 《电子世界》, no. 1, 31 January 2022 (2022-01-31), pages 141 - 143 *

Also Published As

Publication number Publication date
US12132305B1 (en) 2024-10-29
CN118174260B (zh) 2024-08-09

Similar Documents

Publication Publication Date Title
US8116051B2 (en) Power supply control circuit
US8351172B2 (en) Power supply control apparatus
EP2071725B1 (en) Power supply control circuit
US8116052B2 (en) Power supply control circuit including overvoltage protection circuit
US11522363B2 (en) Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity
GB2336259A (en) Drive circuit and protection circuit for a power device
US20140111893A1 (en) Protection circuit
US20040264084A1 (en) Polarity protection implemented with a mosfet
US20230253780A1 (en) Protection circuit for battery management system
US10193326B2 (en) Non-intrusive short-circuit protection for power supply devices
CN118174260B (zh) 接地系统及其控制方法、芯片与芯片封装件
US6680630B1 (en) Driver circuit for power device
US10879691B2 (en) Unlockable switch inhibitor
KR101783273B1 (ko) 부족전압 보호 시스템
US11228309B2 (en) Circuit apparatus and method for operating a circuit apparatus
US9941686B2 (en) Sensor device
US20240305112A1 (en) Overvoltage protection circuit
CN113346467B (zh) 一种浪涌保护电路和交流充电电路
US10948935B2 (en) Linear regulator and semiconductor integrated circuit
JP2024110779A (ja) 電力変換装置
CN115912907A (zh) 具有双稳态锁存器短路保护的三输出dc电压源
CN113689814A (zh) 驱动电路
JP2021170893A (ja) 遮断装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20241016

Address after: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000

Patentee after: Xidi Microelectronics Group Co.,Ltd.

Country or region after: China

Patentee after: Beijing Xidi Microelectronics Co.,Ltd.

Address before: Unit 305-308, block A8, qiandenghu venture capital town, no.6, Guilan North Road, Guicheng Street, Nanhai District, Foshan City, Guangdong Province, 528000

Patentee before: Xidi Microelectronics Group Co.,Ltd.

Country or region before: China