WO2016180771A1 - Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen - Google Patents

Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen Download PDF

Info

Publication number
WO2016180771A1
WO2016180771A1 PCT/EP2016/060317 EP2016060317W WO2016180771A1 WO 2016180771 A1 WO2016180771 A1 WO 2016180771A1 EP 2016060317 W EP2016060317 W EP 2016060317W WO 2016180771 A1 WO2016180771 A1 WO 2016180771A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrostatic
esd
logic unit
block
discharge
Prior art date
Application number
PCT/EP2016/060317
Other languages
English (en)
French (fr)
Inventor
Michael Graf
Timo SEITZINGER
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP16724324.5A priority Critical patent/EP3295189A1/de
Priority to CN201680040974.XA priority patent/CN107850638B/zh
Priority to US15/573,512 priority patent/US10514409B2/en
Publication of WO2016180771A1 publication Critical patent/WO2016180771A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/12—Measuring electrostatic fields or voltage-potential
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Definitions

  • the invention relates to an apparatus and a method for detecting a
  • Integrated circuits contain a variety of structures made of different materials. Due to the ever smaller structure sizes, the
  • ESD electrostatic discharges into or through the chip. These are created by charge separation and charge accumulation when two surfaces of materials with different electron affinities touch each other. Even if a small component slips out of a machine or packaging, it creates an electrostatic charge.
  • Such an electrostatic charge charges components up to several 1000V.
  • defects in components and structures in modern ASICs can occur as low as> 1V.
  • Electrostatic discharges occur comparatively frequently.
  • structures are built into ASICs, which clamp the voltage at the input of the IC.
  • So-called ESD brackets offer the accumulated charge a low-impedance path to dissipate the charge carriers.
  • the sensitive structures of the ASIC are thus protected against high voltages and currents.
  • ESD clamps are dimensioned as economically as possible, since they already require a comparatively large area economically dimensioned, for example, depending on the strength of the ESD, up to 30% of the total
  • Enable discharge protection circuit at a discharge with a lower inrush current is wired so that this particular circuit operates more efficiently.
  • the disadvantage is that the method is not reliable. It can detect a discharge but not count. This can damage the ASIC.
  • the object of the invention is to reliably detect the number of electrostatic discharges.
  • the device for detecting a number of electrostatic discharges comprises a discharge protection device.
  • a detection unit is connected electrically parallel to the discharge device.
  • the detection unit generates an output signal representing the number of electrostatic discharges.
  • the device for detecting a number of electrostatic discharges is connected in parallel to a discharge protection device.
  • Detection unit is operated solely by the energy of the electrostatic charge. It generates an output signal representing the number of electrostatic discharges.
  • the advantage here is that the device enables reliable monitoring of the ESD protection, ie the discharge protection device, without adversely affecting the ESD protection by, for example, increased leakage current absorption, increased capacitance or increased line resistance.
  • Another advantage is that the additional area compared to a currently used ESD protection, because of the small feature sizes, is less than 1%. The specified requirements for ESD protection are not affected by the appropriate choice of ESD detection.
  • the detection unit has a power block, a logic unit and a memory block.
  • the power block, the logic unit and the memory block are electrically connected in parallel to each other and the power block supplies the
  • the device functions both in passive and active operation of an ASIC.
  • the power block comprises a power electronic circuit which is set up to decouple and store energy of an electrostatic discharge pulse.
  • the advantage here is that the logic unit and the memory block are supplied with electrical current or electrical energy until the storage process is completed.
  • the power block has a switch which, when an electrostatic discharge occurs, the power electronic circuit, the
  • Logic unit and the memory block switches on.
  • the switch can turn the detector load on or off.
  • the detector circuit does not cause any additional PIN leakage current in the working area of the ASIC.
  • the detector circuit can thus be used independently of the PIN specification.
  • the logic block is set up to detect the number of electrostatic discharges.
  • the advantage here is that it can be determined how much stress the AS IC has already been exposed, whereby a more reliable statement about the functionality of the ASIC can be made.
  • the logic unit is set up to recognize a snapback.
  • the memory block consists of non-volatile
  • the advantage here is that the information about the number of electrostatic discharges can be called up at a later time.
  • the inventive method for detecting a number of electrostatic discharges comprises detecting an energy of an electrostatic discharge using a power block, evaluating the energy of the electrostatic charge using the logic unit, determining a number of the electrostatic discharge, storing the number of electrostatic discharges and Generating an output signal that the number of electrostatic discharges
  • the advantage here is that the occurrence of electrostatic charges during handling during testing or during installation in a control unit, as well as during operation of the ASICs are recorded.
  • influencing factors for ESD events can also be detected and eliminated in order to prevent damage to chips during production.
  • a big advantage is that already is detected during testing of the chips and after installation of the chips in the control unit ESD. This suggests an error in the manufacturing, handling or in the control unit. This error can be more easily located and corrected by the detector. Thus, not only faults in the operation, but also in the production and assembly are detected.
  • the output signal is detected by a controller of an ASIC, evaluated and sent a signal to a higher system level when exceeding a certain number of electrostatic discharges, wherein the signal indicates that the ASIC will be damaged by further ESD events.
  • 1 shows a device for detecting a number of electrostatic
  • FIG. 2 a shows a first exemplary embodiment of a power block
  • FIG. 2b shows a second embodiment of the power block
  • FIG. 3 shows a third embodiment of the power block
  • FIG. 4 shows a logic unit for ESD current detection and for
  • 5 shows a logic unit for ESD detection by the detection of a
  • FIG. 6 shows a memory block
  • Figure 7 is a flowchart of a method for detecting a number of electrostatic discharges.
  • FIG. 1 shows a device 100 for detecting a number of
  • the device 100 has a first terminal 101, a second terminal 102 and an output 112.
  • the first terminal 101 represents an input and the second terminal 102 the ground terminal of a discharge protection device 103.
  • the first terminal 101 and the second terminal 102 are electrically conductive with the
  • Discharge protection device 103 the so-called ESD protection connected. Electrically parallel to the discharge protection device 103 is a
  • Detection unit 107 which has a power block 104, a logic unit 105 and a memory block 106.
  • the device 100 comprises three blocks, a first block, the so-called power block 104, the second block, the so-called logic unit 105 and the third block, the so-called memory block 106.
  • the power block 104 has a first output
  • Power block 104 represents a first voltage potential and the second output 109 of the power block 104 a second voltage potential, usually ground.
  • Memory unit 106 electrically conductively connected, wherein the logic unit 105 and the memory unit 106 are arranged electrically parallel to the power block 104.
  • the power block is used to supply the logic unit 105 and the memory block 106 with electric current, so that the detection can be performed as desired.
  • the logic unit 105 has a first output 110 and a second output 111, which are electrically conductively connected to the memory block 106.
  • the first exit 110 of the Logic unit 105 generates a programming signal and second output 111 of logic unit 105 generates a signal representing the memory level of the corresponding memory cell. With a larger number of memory cells than 1, several type 111 lines are required.
  • the proposed circuit can be extended to also measure the strength of the ESD event. In case of error, the
  • FIG. 2a shows a first embodiment of the power block.
  • the power block consists of a power electronic circuit 200 having a first diode 220 and a first capacitor 221.
  • the power block has four terminals 201, 202, 222 and 223.
  • the first diode 220 is connected on the input side to the first terminal 201 of the discharge protection device.
  • the capacitor 221 is disposed between the terminals 222 and 223.
  • the first diode 220 conducts an ESD charge from the central ESD clamp into the first capacitor 221. There, the charge is stored to supply the logic unit and the memory block.
  • the Powerblock can be used for both positive and negative ESD protection.
  • the power block must be adapted to the corresponding discharge protection. With a bidirectional ESD protection circuit only one can
  • Discharge direction can be detected.
  • FIG. 2b shows a second embodiment of a power block.
  • the power block consists of a power electronic circuit 250 having a first diode 255, a second diode 256, a first capacitor 257 and a second capacitor 258.
  • the power block has four terminals 251, 252, 253 and 254.
  • the first diode 255 carries the current on a positive discharge and the second diode 256 carries the current for a negative discharge from the central clamp, ie, the terminals 251 and 252.
  • the current is used to charge the capacitors 257 and 258.
  • the logic unit and the memory block are supplied with electrical energy. This circuit works without any adjustment in a positive and negative discharge protection device Discharges. With a bidirectional discharge protection device, positive and negative discharges can be detected with this circuit in the power block.
  • FIG. 3 shows a third embodiment of the power block.
  • the power block includes an extension of the circuit of Figure 1, so that the power block is turned on only in the ESD case, whereby the protected ASIC is not burdened by an additional PIN leakage current.
  • Capacitor 321 as in Figure 1, the power electronic circuit to power the logic unit and the memory block with energy.
  • the extension of the circuit comprises a further diode 330 and a resistor 331 and a further resistor 333.
  • the further diode 330 and the resistor 331 are used to turn on a mosfet 332 in the case of an ESD event.
  • the additional resistor 333 is required to switch off the Mosfet 332 after the ESD discharge.
  • current in the case of an ESD discharge couples across the blocking layer of the further diode 330. This current causes a voltage across the resistor 331. This voltage switches on the mosfet 332.
  • the mosfet 332 switches off again.
  • the mosfet 332 may be replaced by another switch, e.g. B. a thyristor can be replaced. Its conductivity remains high even with a charged capacitor 321, until the decay of the ESD pulse. As a result, the size of the capacitor 321 can be substantially reduced.
  • FIG. 4 shows a logic unit 400 for ESD current detection and for the incremental writing of once-programmable read-only memory cells, so-called OPT cells.
  • OTP means that the programming state of OPT cells can not be changed electrically once they have been programmed.
  • the logic unit 400 includes a resistor 440 that functions as a shunt resistor. Above it, a voltage drops in the ESD case due to a flowing ESD current 442.
  • the logic unit 400 additionally includes one
  • Operational amplifier 441 which detects the current 442. If the current 442 is detected, the output of the operational amplifier 441 switches to logic high.
  • the depicted logic gates 442, 443 and 444 enable memory signals to be generated for memory cells of the memory block.
  • a port 445 is adapted to
  • the port 445 is configured to indicate whether the first memory cell
  • port 445 can only have or become logically high if the first memory cell is described with a logical 1.
  • a low signal on terminal 445 causes logic gate 442 to have the first memory cell written at logic 1 when comparator 441 detects an ESD event. For this purpose, the output of the gate 446 becomes logic "high.”
  • a second memory cell is described
  • Port 445 now indicates that the first memory cell is described.
  • the part of the logic which has the terminal 447, the further terminal 448 and the logic gate 444 and the logic gate 443 is used.
  • Logically high at the output 449 of the logic gate 443 indicates that a second ESD event has occurred or has happened and the first memory cell has been described.
  • the port 447 indicates the state of the second memory cell.
  • the output 448 describes the second memory cell.
  • Logic unit 400 is not limited to the number of logic gates shown.
  • the logic unit is needed to determine that or how many ESD discharges have occurred. Power supplied by the power block alone is not enough to detect an ESD discharge because currently used circuits often have slopes in the range of rise time of an ESD event. Switching on or conducting the ESD clamp must therefore be detected.
  • the memory cells are only necessary if the detection is also to take place passively, without function of the ASIC. This analog measured signal is digitized and transferred to the higher-level computer unit during operation of the ASIC.
  • the logic unit consists of one or more operational amplifiers or comparators, as well as of logic gates, the signals were sent to the memory unit or received input signals from the memory unit to sum up the actual number of ESD events can.
  • FIG. 5 shows a logic unit of an ESD detection circuit. This is capable of an ESD based on the non-continuous current-voltage characteristic
  • FIG. 5 is a diagrammatic representation of an ESD protection circuit with return. Measuring the ESD current is no longer necessary.
  • FIG. 5 is a diagrammatic representation of an ESD protection circuit with return. Measuring the ESD current is no longer necessary.
  • Figure 5 has instead of the current detection with the resistor 440 and the operational amplifier 441 another
  • Capacitor 560 another diode 561, another resistor 562 and an additional capacitor 563. With the help of the extension, it can be checked whether there has been a so-called return or snapback of the ESD protection circuit.
  • a snapback is a property of an ESD bracket. With an ESD discharge, the voltage increases
  • Capacitor 563 does not discharge as well.
  • the resistance 562 should be the
  • Capacitors 560 and 563 pass the detection via a logic signal to the logic unit.
  • the logic gates are identical to FIG. 4.
  • FIG. 6 describes a memory block 600 which consists of nonvolatile memory cells 670 and a memory logic 671.
  • the memory logic 671 is necessary to describe the memory cells.
  • the memory block provides the logic block and a higher-level computer unit with the stored information.
  • the signals to be stored are obtained by the memory block from the logic unit.
  • Memory cell of the memory block is replaced in the simplest case, a signal line, which - when this becomes logical one - the memory cell to store the logical 1 requests.
  • the memory logic block has one connection to the logic block per memory cell. The circuit can count as high as the
  • FIG. 7 shows the sequence of a method for detecting a number of electrostatic discharges.
  • the method 700 starts with the step 710, in which energy of an electrostatic discharge is detected by means of a power block.
  • the energy of the electrostatic charge is evaluated by means of the logic unit, wherein a number of the electrostatic discharges is determined.
  • the number of electrostatic discharges is stored.
  • Circuitry also works passively, the block 740 is executed only when the ASIC is active or in operation.
  • the information of an ESD event may be evaluated during operation and used as payload to generate the

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Vorrichtung (100) zur Detektion einer Anzahl von elektrostatischen Entladungen mit einer Entladungsschutzeinreichtung (103), dadurch gekennzeichnet, dass eine Detektionseinheit (107) elektrisch parallel zur Entladungseinrichtung (103) geschaltet ist und die Detektionseinheit (107) ein Ausgangssignal erzeugt, das die Anzahl von elektrostatischen Entladungen repräsentiert.

Description

Beschreibung
Vorrichtung und Verfahren zur Detektion einer Anzahl von elektrostatischen
Entladungen
Stand der Technik
Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur Detektion einer
Anzahl von elektrostatischen Entladungen.
Integrierte Schaltungen enthalten eine Vielzahl an Strukturen aus unterschiedlichen Materialien. Durch die immer kleiner werdenden Strukturgrößen steigt die
Empfindlichkeit dieser Strukturen auf Stress stark.
Eine Art von Stress sind elektrostatische Entladungen ESD in bzw. durch den Chip. Diese entstehen durch Ladungstrennung und Ladungsansammlung, wenn sich zwei Flächen von Materialien mit unterschiedlichen Elektronenaffinitäten berühren. Bereits wenn ein kleines Bauteil aus einer Maschine oder einer Verpackung rutscht, entsteht eine elektrostatische Aufladung.
Eine solche elektrostatische Aufladung lädt Bauteile bis zu mehreren 1000 V auf. Defekte an Bauteilen und Strukturen in modernen ASICs können technologieabhängig bereits ab >1 V auftreten.
Elektrostatische Entladungen treten vergleichsweise häufig auf. Um dennoch das Fertigen bzw. die Verarbeitung der Chips zu ermöglichen, werden Strukturen in ASICs eingebaut, welche die Spannung am Eingang des IC klammern. Sogenannte ESD- Klammern bieten der akkumulierten Ladung einen niederohmigen Pfad an, um die Ladungsträger abzuführen. Die empfindlichen Strukturen des ASICs sind dadurch vor hohen Spannungen und Strömen geschützt.
Trotz dieser ESD-Klammern bedeutet eine elektrostatische Entladung Stress für einen ASIC. ESD-Klammern sind so wirtschaftlich wie möglich dimensioniert, denn sie benötigen bereits wirtschaftlich dimensioniert eine vergleichsweise große Fläche, beispielsweise, abhängig von der Stärke der ESD, bis zu 30% der gesamten
Schaltkreisgröße. Aus diesem Grund halten manche ES D-Strukturen nur eine begrenzte Anzahl an Entladungen aus und können den ASIC anschließend nicht mehr ausreichend schützen. Zudem sind die ESD-Klammern so dimensioniert, dass der ASIC nur im Rahmen seiner Spezifikation vor einer Überspannung geschützt ist. Eine unerwartet hohe, kurzzeitig am ASIC anliegende Spannung kann also dennoch Bauteile zerstören.
Den Mitarbeitern der Ausfallanalyse bleibt oft nur die Möglichkeit einen Electrical Overstress EOS zu vermuten.
Das Dokument F. Altolaguirre and M. Ker (2013), Power-Rail ESD Clamp Circuit With Diode-String ESD Detection to Overcome the Gate Leakage Current in a 40-nm CMOS Process, I EEE Transactions on Electron Devices, vol. 60, issue 10, p. 3500 - 3507, beschreibt die Erkennung einer elektrostatischen Entladung, um eine
Entladeschutzschaltung bei einer Entladung mit einem geringeren Einschaltstrom aktivieren zu können. Eigentlich wird eine Entladungsschutzschaltung so beschaltet, dass diese spezielle Schaltung effizienter arbeitet.
Das Dokument M. Ker et al. (2010), On-Chip ESD Detection Circuit for System-Level ESD Protection Design, 10th I EEE Conference on Solid-State and Integrated Circuit Technology ICSICT, p. 1584 - 1587, beschreibt ein ESD-Event bzw. ein transientes Signal, das während des Betriebs detektiert wird, um die Schaltung eines TFT-LC Displays in einen sicheren Zustand bringen zu können.
Das Dokument H. Sung et al. (2010), Design of Toroidal Current Probe Embedded in Multi-layer Printed Circuit Boards for Electrostatic Discharge ESD Detection, I EEE Electrical Design of Advanced Package and Systems Symposium, p. 1 - 4, beschreibt, dass ein ESD-Event mittels einer integrierten elektrischen Spule detektiert werden kann. Dies wird durch eine Messung mit einer Strommesszange bestätigt.
Das Dokument W. Kuhn und R. Eatinger (2011), BUILT-IN SELF-TEST IN
INTEGRATED CIRCUITS - ESD EVENT MITIGATION AND DETECTION", Master Thesis an der Kansas State University Abschluss 2011, beschreibt die Detektion eines ESD-Events bzw. eines transienten Signals während des Betriebs durch Aufschmelzen einer Art Sicherung. Den ESD-Koppeldioden wird eine dünne Leitung paralell geschaltet die unter ESD-Stress zerstört wird. Diese Zerstörung ist eine gespeicherte Information. Eine Funktion kann jedoch nicht unter allen Bedingungen garantiert werden. Die Zerstörung kann den ASIC negativ beeinflussen.
Nachteilig ist, dass die Methode nicht zuverlässig ist. Sie kann eine Entladung detektieren, aber nicht zählen. Dadurch kann der ASIC Schaden nehmen. Die
Detektion ist nicht reversibel und es wird viel Fläche auf dem Chip benötigt.
Die Aufgabe der Erfindung ist es, die Anzahl der elektrostatischen Entladungen zuverlässig zu erfassen.
Offenbarung der Erfindung
Die Vorrichtung zur Detektion einer Anzahl von elektrostatischen Entladungen umfasst eine Entladungsschutzeinrichtung. Erfindungsgemäß ist eine Detektionseinheit elektrisch parallel zur Entladungseinrichtung geschaltet. Die Detektionseinheit erzeugt ein Ausgangssignal, das die Anzahl von elektrostatischen Entladungen repräsentiert. Mit anderen Worten die Vorrichtung zur Detektion einer Anzahl von elektrostatischen Entladungen wird einer Entladungsschutzeinrichtung parallel geschaltet. Die
Detektionseinheit wird ausschließlich von der Energie der elektrostatischen Ladung betrieben. Sie erzeugt ein Ausgangssignal, das die Anzahl von elektrostatischen Entladungen repräsentiert. Der Vorteil ist hierbei, dass die Vorrichtung eine zuverlässige Überwachung des ESD- Schutzes, d. h. der Entladungsschutzeinrichtung, ermöglicht ohne den ESD-Schutz negativ beipielsweise durch erhöhte Leckstromaufnahme, erhöhte Kapazität oder erhöhten Zuleitungswiderstand zu beeinflussen. Ein weiterer Vorteil ist, dass die zusätzliche Fläche im Vergleich eines derzeit eingesetzten ESD-Schutzes, aufgrund der kleinen Strukturgrößen, kleiner 1% ist. Die spezifizierten Anforderungen an den ESD-Schutz werden bei entsprechender Wahl der ESD-Erkennung nicht beeinflusst.
In einer Weiterbildung weist die Detektionseinheit einen Powerblock, eine Logikeinheit und einen Speicherblock auf. Der Powerblock, die Logikeinheit und der Speicherblock sind elektrisch parallel zueinander geschaltet und der Powerblock versorgt die
Elektronikeinheit und den Speicherblock mit Spannung.
Vorteilhaft ist hierbei, dass die Vorrichtung sowohl im passiven als auch im aktiven Betrieb eines ASICs funktioniert.
In einer weiteren Ausgestaltung umfasst der Powerblock eine leistungselektronische Schaltung, die eingerichtet ist, Energie eines elektrostatischen Entladungspulses auszukoppeln und zu speichern.
Der Vorteil ist hierbei, dass die Logikeinheit und der Speicherblock solange mit elektrischem Strom bzw. elektrischer Energie versorgt werden bis der Speichervorgang abgeschlossen ist.
In einer Weiterbildung weist der Powerblock einen Schalter auf, der beim Auftreten einer elektrostatischen Entladung die leistungselektronische Schaltung, die
Logikeinheit und den Speicherblock zuschaltet. Mit anderen Worten der Schalter kann die Detektorlast zu- oder abschalten.
Vorteilhaft ist hierbei, dass die Detektorschaltung im Arbeitsbereich des ASICs keinem zusätzlichen PIN-Leckstrom verursacht. Die Detektorschaltung kann somit unabhängig der PIN Spezifikation eingesetzt werden. In einer weiteren Ausgestaltung ist der Logikblock eingerichtet, die Anzahl der elektrostatischen Entladungen zu erfassen.
Der Vorteil ist hierbei, dass ermittelt werden kann, wieviel Stress der AS IC bereits ausgesetzt war, wodurch eine zuverlässigere Aussage über die Funktionsfähigkeit des ASICs getroffen werden kann.
In einer Weiterbildung ist die Logikeinheit eingerichtet, einen Snapback zu erkennen.
Vorteilhaft ist hierbei, dass auch Entladungsschutzstrukturen, die ein nichtlineares Verhalten bei der Ableitung eines ESD-Pulses besitzen, von der Detektionsschaltung überwacht werden können, d. h. schlagartige Stromabfälle können erfasst werden. Entladungsschutzstrukturen mit nichtlinearem Strom-Spannungsverlauf benötigen meist eine wesentlich geringere Fläche auf dem ASIC.
In einer weiteren Ausgestaltung besteht der Speicherblock aus nichtflüchtigen
Speicherzellen.
Der Vorteil ist hierbei, dass die Information über die Anzahl der elektrostatischen Entladungen zu einem späteren Zeitpunkt abrufbar ist.
Das erfindungsgemäße Verfahren zur Erfassung einer Anzahl elektrostatischer Entladungen umfasst das Erfassen einer Energie einer elektrostatischen Entladung mithilfe eines Powerblocks, das Auswerten der Energie der elektrostatischen Ladung mithilfe der Logikeinheit, wobei eine Anzahl der elektrostatischen Entladung bestimmt wird, das Speichern der Anzahl von elektrostatischen Entladungen und das Erzeugen eines Ausgangssignals, dass die Anzahl der elektrostatischen Entladungen
repräsentiert.
Der Vorteil ist hierbei, dass das Auftreten elektrostatischer Ladungen beim Handling während des Testens oder während des Einbaus in ein Steuergerät, sowie während des Betriebs des ASICs aufgezeichnet werden. Somit können auch Einflussfaktoren für ESD-Events erkannt und beseitigt werden, um eine Vorschädigung von Chips während der Herstellung zu unterbinden. Mit anderen Worten ein großer Vorteil ist, dass schon beim Testen der Chips und nach dem Einbau der Chips ins Steuergerät ESD erkannt wird. Dies lässt auf einen Fehler in der Herstellung, dem Handling oder im Steuergerät schließen. Dieser Fehler kann durch den Detektor leichter lokalisiert und behoben werden. Somit werden nicht nur Störungen im Betrieb, sondern auch bei der Fertigung und dem Zusammenbau detektiert.
In einer Weiterbildung wird das Ausgangssignal von einem Steuergerät eines ASICs erfasst, ausgewertet und bei Überschreitung einer bestimmten Anzahl an elektrostatischen Entladungen ein Signal an eine höhere Systemebene gesendet, wobei das Signal anzeigt, dass der ASIC durch weitere ESD-Events Schaden nehmen wird.
Vorteilhaft ist hierbei, dass die Lebensdauer des ASICs noch genauer bestimmbar ist und Bauteile ausgetauscht werden können, bevor die Schutzstruktur versagt.
Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von
Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
Kurze Beschreibung der Zeichnungen
Die vorliegende Erfindung wird nachfolgend anhand bevorzugter
Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
Figur 1 eine Vorrichtung zur Detektion einer Anzahl von elektrostatischen
Entladungen,
Figur 2a ein erstes Ausführungsbeispiel eines Powerblocks,
Figur 2b ein zweites Ausführungsbeispiel des Powerblocks,
Figur 3 ein drittes Ausführungsbeispiel des Powerblocks,
Figur 4 eine Logikeinheit zur ESD-Stromerkennung und zum
inkrementellen Beschreiben der OTP-Zellen, Figur 5 eine Logikeinheit zur ESD-Erkennung durch die Detektion eines
Rücksprungs der ESD-Schutzschaltung,
Figur 6 ein Speicherblock und
Figur 7 ein Flussdiagramm eines Verfahrens zur Erfassung einer Anzahl elektrostatischer Entladungen.
Figur 1 zeigt eine Vorrichtung 100 zur Detektion einer Anzahl von
elektrostatischen Entladungen. Die Vorrichtung 100 weist einen ersten Anschluss 101, einen zweiten Anschluss 102 und einen Ausgang 112 auf. Der erste Anschluss 101 repräsentiert einen Eingang und der zweite Anschluss 102 den Masseanschluss einer Entladungsschutzeinrichtung 103. Der erste Anschluss 101 und der zweite Anschluss 102 sind elektrisch leitend mit der
Entladungsschutzeinrichtung 103, dem sogenannten ESD-Schutz, verbunden. Elektrisch parallel zu der Entladungsschutzeinrichtung 103 ist eine
Detektionseinheit 107 angeordnet, die einen Powerblock 104, eine Logikeinheit 105 und ein Speicherblock 106 aufweist. Mit anderen Worten die Vorrichtung 100 umfasst drei Blöcke, einen ersten Block, der sogenannte Powerblock 104, der zweite Block, die sogenannte Logikeinheit 105 und der dritte Block, der sogenannte Speicherblock 106. Der Powerblock 104 weist einen ersten Ausgang
108 und einen zweiten Ausgang 109 auf. Der erste Ausgang 108 des
Powerblocks 104 repräsentiert ein erstes Spannungspotential und der zweite Ausgang 109 des Powerblocks 104 ein zweites Spannungspotential, meist Masse. Der erste Ausgang 108 des Powerblocks 104 und der zweite Ausgang
109 des Powerblocks 104 sind jeweils mit der Logikeinheit 105 und der
Speichereinheit 106 elektrisch leitend verbunden, wobei die Logikeinheit 105 und die Speichereinheit 106 elektrisch parallel zum Powerblock 104 angeordnet sind. Mit anderen Worten der Powerblock wird verwendet, um die Logikeinheit 105 und den Speicherblock 106 mit elektrischem Strom zu versorgen, so dass die Detektion wie gewünscht durchgeführt werden kann. Die Logikeinheit 105 weist einen ersten Ausgang 110 und einen zweiten Ausgang 111 auf, die mit dem Speicherblock 106 elektrisch leitend verbunden sind. Der erste Ausgang 110 der Logikeinheit 105 erzeugt ein Programmiersignal und der zweite Ausgang 111 der Logikeinheit 105 erzeugt ein Signal, das den Speicherstand der entsprechenden Speicherzelle wiedergibt. Bei einer größeren Anzahl an Speicherzellen als 1 werden mehrere Leitungen des Typs 111 benötigt.
In einer Abwandlung kann die vorgeschlagene Schaltung erweitert werden, um auch die Stärke des ESD-Ereignisses messbar zu machen. Im Fehlerfall wird die
Fehleranalyse stark erleichtert, denn es können Rückschlüsse auf Bauteilstress gezogen werden.
Figur 2a zeigt ein erstes Ausführungsbeispiel des Powerblocks. Der Powerblock besteht aus einer leistungselektronischen Schaltung 200, die eine erste Diode 220 und einen ersten Kondensator 221 aufweist. Der Powerblock weist vier Anschlüsse 201, 202, 222 und 223 auf. Die erste Diode 220 ist eingangsseitig mit dem ersten Anschluss 201 der Entladungsschutzeinrichtung verbunden. Der Kondensator 221 ist zwischen den Anschlüssen 222 und 223 angeordnet. Die erste Diode 220 leitet eine ESD- Ladung von der zentralen ESD-Klammer in den ersten Kondensator 221. Dort wird die Ladung gespeichert, um damit die Logikeinheit und den Speicherblock zu versorgen. Der Powerblock ist sowohl für positiven als auch für negativen ESD-Schutz einsetzbar. Dabei muss der Powerblock an den entsprechenden Entladungsschutz angepasst werden. Bei einer bidirektionalen ESD-Schutzschaltung kann nur eine
Entladungsrichtung detektiert werden.
Figur 2b zeigt ein zweites Ausführungsbeispiel eines Powerblocks. Der Powerblock besteht aus einer leistungselektronischen Schaltung 250, die eine erste Diode 255, eine zweite Diode 256, einen ersten Kondensator 257 und einen zweiten Kondensator 258 aufweist. Der Powerblock weist vier Anschlüsse 251, 252, 253 und 254 auf. Die erste Diode 255 führt den Strom bei einer positiven Entladung und die zweite Diode 256 den Strom für eine negative Entladung von der zentralen Klammer, d. h. den Anschlüssen 251 und 252, ab. Mit dem Strom werden die Kondensatoren 257 und 258 geladen. Über die Kondensatoren 257 und 258 werden die Logikeinheit und der Speicherblock mit elektrischer Energie versorgt. Diese Schaltung funktioniert ohne eine Anpassung bei einer Entladeschutzeinrichtung für positive und für negative Entladungen. Bei einer bidirektionalen Entladeschutzeinrichtung können mit dieser Schaltung im Powerblock positive und negative Entladungen detektiert werden.
Figur 3 zeigt ein drittes Ausführungsbeispiel des Powerblocks. Der Powerblock umfasst eine Erweiterung der Schaltung aus Figur 1, sodass der Powerblock nur im ESD-Fall eingeschaltet wird, wodurch der zu schützende ASIC nicht durch einen zusätzlichen PIN-Leckstrom belastet wird. Dabei stellen die erste Diode 320 und der erste
Kondensator 321 wie in Figur 1 die leistungselektronische Schaltung dar, um die Logikeinheit und den Speicherblock mit Energie zu versorgen. Die Erweiterung der Schaltung umfasst eine weitere Diode 330 und einen Widerstand 331 sowie einen weiteren Widerstand 333. Die weitere Diode 330 und der Widerstand 331 werden verwendet, um einen Mosfet 332 im Falle eines ESD-Events einzuschalten. Der weitere Widerstand 333 wird benötigt, um den Mosfet 332 nach der ESD-Entladung wieder ausschalten zu können. Dabei koppelt Strom bei einer ESD-Entladung über die Sperrschicht der weiteren Diode 330. Dieser Strom verursacht eine Spannung über dem Widerstand 331. Diese Spannung schaltet den Mosfet 332 ein. Nach einer über den Widerstand 331 und über den weiteren Widerstand 333 einstellbaren Zeit, bzw. nachdem der Kondensator 321 geladen ist, schaltet der Mosfet 332 wieder aus. Der Mosfet 332 kann durch einen anderen Schalter, z. B. einen Thyristor ersetzt werden. Dessen Leitfähigkeit bleibt auch bei einem geladenen Kondensator 321, bis zum Abklingen des ESD-Pulses groß. Hierdurch kann die Größe des Kondensators 321 wesentlich verringert werden.
Figur 4 zeigt eine Logikeinheit 400 zur ESD-Stromerkennung und zum inkrementellen Beschreiben von einmal programmierbaren Festwertspeicherzellen, sogenannten OPT-Zellen. OTP bedeutet, dass der Programmierzustand von OPT-Zellen elektrisch nicht mehr geändert werden kann, nachdem sie programmiert wurden. Es gibt verschiedene Arten von OTP- Zellen. Sie werden entweder über einen durch die Zelle fließenden Strom oder über eine Spannung, die an einer Zelle anliegt, programmiert. Letztere stellt auf Grund der begrenzt zur Verfügung stehenden Ladung die
geeignetere Zelle dar. Die Logikeinheit 400 umfasst einen Widerstand 440, der als Shuntwiderstand fungiert. Über ihm fällt im ESD-Fall durch einen fließenden ESD- Strom 442 eine Spannung ab. Die Logikeinheit 400 umfasst zusätzlich einen
Operationsverstärker 441, der den Strom 442 detektiert. Wird der Strom 442 detektiert, schaltet der Ausgang des Operationsverstärkers 441 auf logisch high. Die abgebildeten Logikgatter 442, 443 und 444 ermöglichen Speichersignale für Speicherzellen des Speicherblocks zu generieren. Ein Anschluss 445 ist dazu eingerichtet, das
Programmiersignal für eine erste Speicherzelle darzustellen. Mit anderen Worten der Anschluss 445 ist dazu eingerichtet aufzuzeigen, ob die erste Speicherzelle
programmiert oder nicht programmiert ist. Dabei kann Anschluss 445 nur dann logisch high aufweisen bzw. werden, wenn die erste Speicherzelle mit einer logischen 1 beschrieben ist. Ein Lowsignal am Anschluss 445 veranlasst das Logikgatter 442 dazu, die erste Speicherzelle mit logisch 1 beschreiben zu lassen, wenn der Komparator 441 ein ESD-Event erkennt. Dazu wird der Ausgang des Gatters 446 zu logisch„High". Bei einer zweiten ESD-Detektion wird eine zweite Speicherzelle beschrieben. Der
Anschluss 445 zeigt jetzt an, dass die erste Speicherzelle beschrieben ist. Für die Detektion der zweiten ESD-Entladung wird der Teil der Logik verwendet, der den Anschluss 447, den weiteren Anschluss 448 und das Logikgatter 444 sowie das Logikgatter 443 aufweist. Logisch high am Ausgang 449 des Logik Gatters 443 zeigt hierbei an, dass sich ein zweites ESD-Event ereignet hat bzw. passiert ist und die erste Speicherzelle beschrieben ist. Der Anschluss 447 zeigt den Zustand der zweiten Speicherzelle an. Über den Ausgang 448 wird die zweite Speicherzelle beschrieben. Die Logikeinheit 400 ist nicht auf die Anzahl der gezeigten Logikgatter begrenzt.
Mit anderen Worten die Logikeinheit wird benötigt, um festzustellen, dass bzw. wie viele ESD-Entladungen stattgefunden haben. Vom Powerblock gelieferte Energie alleine genügt nicht, um eine ESD-Entladung zu detektieren, da derzeit angewendete Schaltungen oft Flankensteilheiten im Bereich der Anstiegszeit eines ESD-Events besitzen. Ein Einschalten bzw. ein Stromführen der ESD-Klammer muss daher detektiert werden. Die Speicherzellen sind nur dann notwendig, wenn die Detektion auch passiv, ohne Funktion des ASICs, stattfinden soll. Dieses analog gemessene Signal wird digitalisiert und bei Betrieb des ASIC an die übergeordnete Rechnereinheit übergeben. Je nach Art der Detektion besteht die Logikeinheit aus einem oder mehreren Operationsverstärkern bzw. Komparatoren, sowie aus Logikgattern die Signale an die Speichereinheit liefen bzw. Eingangssignale von der Speichereinheit erhalten, um die tatsächliche Anzahl an ESD-Events aufsummieren zu können. Figur 5 zeigt eine Logikeinheit einer ESD-Erkennungsschaltung. Diese ist in der Lage eine ESD anhand der nicht stetigen Strom-Spannungs-Kennlinie
(Rücksprung), einer ESD-Schutzschaltung mit Rücksprung, zu erkennen. Das messen des ESD-Stroms ist nicht mehr notwendig. Figur 5 ist hierbei eine
Erweiterung der Schaltung aus Figur 4. Figur 5 weist anstatt der Stromerkennung mit dem Widerstand 440 und dem Operationsverstärker 441 einen weiteren
Kondensator 560, eine weitere Diode 561, einen weiteren Widerstand 562 und einen zusätzlichen Kondensator 563 auf. Mit Hilfe der Erweiterung kann geprüft werden, ob es einen sogenannten Rücksprung bzw. Snapback der ESD- Schutzschaltung gegeben hat. Mit einem Snapback wird eine Eigenschaft einer ESD-Klammer bezeichnet. Bei einer ESD-Entladung steigt die Spannung
zunächst an bis der ES D-Strom eine gewisse Größe erreicht hat. Der Widerstand über der ESD-Klammer fällt dann schlagartig ab. Bei gleichem ESD-Strom fällt auch die Spannung über der ESD-Klammer stark ab. Wenn die Spannung über der ESD-Klammer ansteigt, laden sich die Kondensatoren 560 und 563 auf eine hohe Spannung auf. Wenn die Spannung über der ESD-Klammer zurückspringt, entlädt sich der Kondensator 560. Die Diode 561 sorgt dafür, dass sich der
Kondensator 563 nicht ebenfalls entlädt. Der Widerstand 562 soll den
zusätzlichen Kondensator 563 nach einem ESD-Event sicher entladen. Die
beiden Komparatoren 564 und 565 bewerten die Spannung über den
Kondensatoren 560 und 563 und geben die Detektion über ein logisches Signal an die Logikeinheit weiter. Die Logikgatter sind identisch zu Figur 4.
Figur 6 beschreibt einen Speicherblock 600, der aus nichtflüchtigen Speicherzellen 670 und einer Speicherlogik 671 besteht. Die Speicherlogik 671 ist notwendig, um die Speicherzellen zu beschreiben. Der Speicherblock stellt dem Logikblock, sowie einer übergeordneten Rechnereinheit die gespeicherten Informationen zur Verfügung. Die zu speichernden Signale erhält der Speicherblock von der Logikeinheit. Jede
Speicherzelle des Speicherblocks erhält im einfachsten Fall eine Signalleitung, die - wenn diese zu logisch eins wird- die Speicherzelle zum Speichern der Logischen 1 auffordert. Zusätzlich weist der Speicherlogikblock pro Speicherzelle eine Verbindung zum Logikblock auf. Die Schaltung kann beliebig hoch zählen, wenn die
Speichereinheit beliebig erweitert wird. Figur 7 zeigt den Ablauf eines Verfahrens zur Erfassung einer Anzahl elektrostatischer Entladungen. Das Verfahren 700 startet mit dem Schritt 710, in dem Energie einer elektrostatischen Entladung mit Hilfe eines Powerblocks erfasst wird. In einem folgenden Schritt 720 wird die Energie der elektrostatischen Ladung mit Hilfe der Logikeinheit ausgewertet, wobei eine Anzahl der elektrostatischen Entladungen bestimmt wird. In einem folgenden Schritt 730 wird die Anzahl von elektrostatischen Entladungen gespeichert. In einem folgenden Schritt 740 wird überprüft, ob der ASIC aktiv ist. Ist dies der Fall wird in einem folgenden Schritt 750 ein Ausgangssignal erzeugt, das die Anzahl der elektrostatischen Entladungen repräsentiert. Ist der ASIC nicht aktiv, so wird das Verfahren direkt beendet. Mit anderen Worten, da die
Schaltung auch passiv arbeitet wird der Block 740 nur dann ausgeführt, wenn der ASIC aktiv bzw. in Betrieb ist.
In einem Ausführungsbeispiel kann die Information eines ESD-Events während des Betriebs ausgewertet werden und als Nutzinformation verwendet werden, um die
Sicherheit im Betrieb zu erhöhen. Dies ist besonders wichtig, da ESD-Events
Übertragungsfehler verursachen können oder sicherheitskritische Informationen, die in Echtzeit vorliegen müssen, verfälschen. Zudem kann ab einer bestimmten Anzahl an ESD-Events an höhere Systemebenen gemeldet werden, dass durch weitere ESD-Events das Bauteil Schaden nehmen wird. In der Folge können Bauteile ausgetauscht werden, bevor die Schutzstruktur versagt oder Prozessschritte beim Einbau der Komponenten verbessert werden. Mit anderen Worten im Kern geht es neben der Überwachung von ESD-Events um die
Abschätzung des elektrischen Stresses, dem ein Bauteil ausgesetzt war und um die Erhöhung der Sicherheit von Schaltkreisen.

Claims

Ansprüche
1. Vorrichtung (100) zur Detektion einer Anzahl von elektrostatischen Entladungen mit einer Entladungsschutzeinreichtung (103), dadurch gekennzeichnet, dass eine Detektionseinheit (107) elektrisch parallel zur Entladungseinrichtung (103) geschaltet ist und die Detektionseinheit (107) ein Ausgangssignal erzeugt, das die Anzahl von elektrostatischen Entladungen repräsentiert.
2. Vorrichtung (100) nach Anspruch 1, dadurch gekennzeichnet, dass die
Detektionseinheit (107) einen Powerblock (104), eine Logikeinheit (105) und einen Speicherblock (106) aufweist, wobei der Powerblock (104), die Logikeinheit (105) und der Speicherblock (106) elektrisch parallel zueinander geschaltet sind und der Powerblock (104) die Logikeinheit (105) und den Speicherblock (106) mit Spannung versorgt.
3. Vorrichtung (100) nach Anspruch 2, dadurch gekennzeichnet, dass der Powerblock
(104) eine leistungselektronische Schaltung umfasst, die eingerichtet ist, Energie eines elektrostatischen Entladungspulses auszukoppeln und zu speichern.
4. Vorrichtung (100) nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass der Powerblock (104) einen Schalter aufweist, der beim Auftreten einer elektrostatischen Entladung die leistungselektronische Schaltung, die Logikeinheit
(105) und den Speicherblock (106) zuschaltet.
5. Vorrichtung (100) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Logikeinheit (105) eingerichtet ist, die Anzahl der elektrostatischen
Entladungen zu erfassen.
6. Vorrichtung (100) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Logikeinheit (105) eingerichtet ist, einen Snapback zu erkennen.
7. Vorrichtung (100) nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass der Speicherblock (106) aus nichtflüchtigen Speicherzellen besteht.
8. Verfahren (700) zur Erfassung einer Anzahl elektrostatischer Entladungen mit den Schritten:
• Erfassen (710) einer Energie einer elektrostatischen Entladung mit Hilfe eines Powerblocks,
• Auswerten (720) der Energie der elektrostatischen Ladung mit Hilfe der
Logikeinheit, wobei eine Anzahl der elektrostatischen Entladungen bestimmt wird,
• Speichern (730) der Anzahl von elektrostatischen Entladungen und
• Erzeugen (750) eines Ausgangssignals, das die Anzahl der elektrostatischen Entladungen repräsentiert.
9. Verfahren (200) nach Anspruch 8, dadurch gekennzeichnet, dass das
Ausgangssignal von einem Steuergerät eines ASICs erfasst wird, das
Ausgangssignal ausgewertet wird und bei Überschreitung einer bestimmten Anzahl an elektrostatischen Entladungen ein Signal an eine höhere Systemebene gesendet wird, das anzeigt, dass der ASIC durch weitere ESD-Events Schaden nehmen wird.
PCT/EP2016/060317 2015-05-11 2016-05-09 Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen WO2016180771A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP16724324.5A EP3295189A1 (de) 2015-05-11 2016-05-09 Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen
CN201680040974.XA CN107850638B (zh) 2015-05-11 2016-05-09 用于探测静电放电的数量的设备和方法
US15/573,512 US10514409B2 (en) 2015-05-11 2016-05-09 Device and method for detecting a number of electrostatic discharges

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015005862.2 2015-05-11
DE102015005862 2015-05-11

Publications (1)

Publication Number Publication Date
WO2016180771A1 true WO2016180771A1 (de) 2016-11-17

Family

ID=56068845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/060317 WO2016180771A1 (de) 2015-05-11 2016-05-09 Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen

Country Status (4)

Country Link
US (1) US10514409B2 (de)
EP (1) EP3295189A1 (de)
CN (1) CN107850638B (de)
WO (1) WO2016180771A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724721B (zh) * 2019-12-31 2021-04-11 致茂電子股份有限公司 電子元件測試裝置與探針

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11054451B2 (en) 2019-03-26 2021-07-06 Nxp Usa, Inc. Electrostatic discharge measuring device
CN113125815B (zh) * 2019-12-31 2023-07-18 致茂电子(苏州)有限公司 电子组件测试装置与探针
US11846664B2 (en) * 2021-08-04 2023-12-19 Fei Company Solid state ESD SiC simulator
CN116298648B (zh) * 2023-05-12 2023-09-19 合肥联宝信息技术有限公司 一种静电路径的检测方法、装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903220A (en) * 1997-04-17 1999-05-11 Lucent Technologies Inc. Electrostatic discharge event detector
US6563319B1 (en) * 1999-04-19 2003-05-13 Credence Technologies, Inc. Electrostatic discharges and transient signals monitoring system and method
US20100271742A1 (en) * 2009-04-24 2010-10-28 Silicon Laboratories, Inc. Electrical Over-Stress Detection Circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080310059A1 (en) * 2007-06-12 2008-12-18 Te-Chang Wu Esd protection design method and related circuit thereof
US8278936B2 (en) * 2007-11-23 2012-10-02 Evan Grund Test circuits and current pulse generator for simulating an electrostatic discharge
US20090195946A1 (en) * 2008-02-05 2009-08-06 Zerog Wireless, Inc. Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt
CN102013673B (zh) * 2009-09-07 2014-02-05 上海宏力半导体制造有限公司 一种静电放电保护装置
US8634172B2 (en) * 2010-05-18 2014-01-21 International Business Machines Corporation Silicon controlled rectifier based electrostatic discharge protection circuit with integrated JFETs, method of operation and design structure
TWI423425B (zh) * 2010-10-01 2014-01-11 Novatek Microelectronics Corp 用於一多電壓系統的靜電放電保護裝置
US8896064B2 (en) * 2010-10-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit
JP5911763B2 (ja) * 2012-07-04 2016-04-27 株式会社東芝 Ｅｓｄ解析装置
JP2014187288A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 静電保護回路
TW201614800A (en) * 2014-10-09 2016-04-16 Advanced Analog Technology Inc Integrated circuit device and electrostatic protection device thereof
US9871373B2 (en) * 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903220A (en) * 1997-04-17 1999-05-11 Lucent Technologies Inc. Electrostatic discharge event detector
US6563319B1 (en) * 1999-04-19 2003-05-13 Credence Technologies, Inc. Electrostatic discharges and transient signals monitoring system and method
US20100271742A1 (en) * 2009-04-24 2010-10-28 Silicon Laboratories, Inc. Electrical Over-Stress Detection Circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEMI, 3081 ZANKER ROAD, SAN JOSE, CA 95134, USA, 31 December 2003 (2003-12-31), XP040455415 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724721B (zh) * 2019-12-31 2021-04-11 致茂電子股份有限公司 電子元件測試裝置與探針

Also Published As

Publication number Publication date
EP3295189A1 (de) 2018-03-21
US10514409B2 (en) 2019-12-24
CN107850638B (zh) 2020-08-11
CN107850638A (zh) 2018-03-27
US20180143233A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
WO2016180771A1 (de) Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen
DE19644858C2 (de) Energiespeicherschutzvorrichtung für ein Fahrzeuginsassenschutzsystem
EP2678912B1 (de) Überspannungsschutzschaltung und verfahren zur überprüfung einer überspannungsschutzschaltung
EP2675031A1 (de) Überspannungsschutzelement
DE112010004351T5 (de) Elektrischer Schaltkreis mit Überspannungsschutz-Überwachungseinrichtung
DE102016109137B3 (de) Überwachungsvorrichtung und Überwachungsverfahren
EP1487077A2 (de) Selbstlernende elektronische Sicherung
DE102007017858A1 (de) Spannungsschutzanordnung für ein elektronisches Gerät
DE102011107734B4 (de) Schaltungsanordnung zum Schalten eines Relais in einen sicheren Schaltzustand
DE102004004789B3 (de) ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen
WO2020221514A1 (de) Sichere fehlererkennung und fehlerlokalisierung in einer lastzone eines dc netzes
WO2018086785A1 (de) Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen
DE202010016782U1 (de) Spannungsanzeigevorrichtung
DE10126800B4 (de) Verfahren und Vorrichtung zum Testen der ESD-Festigkeit eines Halbleiter-Bauelements
EP4046256B1 (de) Steuergeräteschaltung für ein kraftfahrzeug sowie kraftfahrzeug und betriebsverfahren für die steuergeräteschaltung
WO2021245037A1 (de) Verfahren zum erfassen eines isolationsfehlers in einem fahrzeugbordnetz
DE102013004974A1 (de) Integrierte Schaltungsanordnung, Verfahren und System zum Einsatz in einer sicherheitskritischen Anwendung
DE102017126754B4 (de) Eingangsschaltung zum fehlersicheren Einlesen eines analogen Eingangssignals
DE102016207920A1 (de) Vorrichtung und Verfahren zur Detektion einer Anzahl von elektrostatischen Entladungen mittels eines Querreglers
AT518595B1 (de) Bestimmung der elektrischen Kontaktierung
EP0596584B1 (de) Einrichtung zur Störungserfassung
WO2004109885A2 (de) Selbstlernende elektronische sicherung
DE102005025160B4 (de) Verfahren zum Löschen von in einer Schaltung auftretenden Latch-Ups sowie Anordnungen zum Durchführen des Verfahrens
DE102020121588A1 (de) Überspannungsschutzgerät mit einem gasgefüllten Überspannungsableiter
EP4123903A1 (de) Verfahren zum überwachen eines schaltbaren halbleiterbauelements und überwachungsvorrichtung für ein halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16724324

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 15573512

Country of ref document: US