WO2018086785A1 - Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen - Google Patents

Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen Download PDF

Info

Publication number
WO2018086785A1
WO2018086785A1 PCT/EP2017/072854 EP2017072854W WO2018086785A1 WO 2018086785 A1 WO2018086785 A1 WO 2018086785A1 EP 2017072854 W EP2017072854 W EP 2017072854W WO 2018086785 A1 WO2018086785 A1 WO 2018086785A1
Authority
WO
WIPO (PCT)
Prior art keywords
detection unit
memory block
block
voltage
detecting
Prior art date
Application number
PCT/EP2017/072854
Other languages
English (en)
French (fr)
Inventor
Franz Dietz
Timo SEITZINGER
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to US16/348,232 priority Critical patent/US20190271728A1/en
Priority to JP2019544777A priority patent/JP2020513567A/ja
Priority to EP17777181.3A priority patent/EP3538904A1/de
Priority to CN201780082796.1A priority patent/CN110178041A/zh
Publication of WO2018086785A1 publication Critical patent/WO2018086785A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Definitions

  • the invention relates to a device and a method for detecting a
  • Integrated circuits contain a variety of structures made of different materials. Due to the ever smaller structure sizes, the
  • Such an electrostatic charge charges components up to several 1000V.
  • defects in components and structures in modern ASICs can already occur at a voltage of 1 V or more.
  • Electrostatic discharges occur comparatively frequently. Nevertheless, to enable the fabrication or processing of the chips, structures are built into ASICs that clamp, ie, limit, the voltage at the input of the IC. So-called ESD brackets offer the accumulated charge a low-impedance path to dissipate the charge carriers. The sensitive structures of the ASIC are thus protected against high voltages and currents.
  • ESD brackets are dimensioned as economically as possible, whereby they already have a comparatively large area.
  • the size of the ESD clamps is up to 30% of the total circuit size, depending on the amount of electrostatic discharge assumed for the circuit. For this reason, some ESD structures only withstand a limited number of discharges and subsequently can no longer adequately protect the ASIC.
  • the ESD brackets are dimensioned so that the ASIC is protected against overvoltage only within the scope of its specification. An unexpectedly high, briefly applied to the ASIC voltage can still destroy components.
  • Enable discharge protection circuit at a discharge with a lower inrush current. In this way, the area of the clip is reducible.
  • electrostatic discharge can damage the ASIC.
  • a large area on the chip is needed.
  • the object of the invention is to reliably detect the number of electrostatic discharges.
  • the device for detecting a number of electrostatic discharges comprises a discharge protection device.
  • a discharge protection device is a
  • Detection unit arranged or connected electrically parallel to the discharge protection device.
  • the detection unit comprises at least one memory block and the memory block has a reset input.
  • the advantage here is that the detection unit can be used several times and the number of memory cells required is low, so that the
  • Detection unit occupies little space.
  • the detection unit has an energy block, which comprises a longitudinal regulator.
  • the advantage here is that the amount of charge that is supplied to the memory block is kept constant. In other words, the tension on the
  • the detection unit has a switching means.
  • the switching means comprises in particular an N MOS transistor, which is connected as a diode or acts as a diode.
  • the advantage here is that detection of an electrostatic discharge takes place only after a certain voltage swing.
  • the switching means between the discharge protection device and the memory block is arranged.
  • the energy block has a first output and a second output, wherein a capacitor is arranged between the first output and the second output.
  • the advantage here is that a capacitor with a small area can be used.
  • the memory block has a first connection and a second connection, wherein a timer is arranged between the first connection and the second connection.
  • the memory cell can be described. In other words, there is a discharge of the programming pin.
  • the detection unit has an evaluation unit.
  • the advantage here is that the memory cell can be read out during the electrostatic discharge pulse.
  • the detection unit comprises a counter. It is advantageous here that the number of electrostatic discharge pulses which occur at the protected pin can be detected by the discharge protection device.
  • the detection unit comprises at least one bistable flip-flop.
  • the advantage here is that the evaluation of the memory cell is currentless.
  • Electrostatic discharges include detecting a voltage applied to a discharge protection device. Depending on the detected voltage, an input voltage of the detection unit is generated. A switching means of the detection unit is activated and at least one memory cell of the memory block is described. The number of electrostatic discharges is detected.
  • the advantage here is that the number of electrostatic discharges can be detected in a simple manner.
  • an evaluation unit reads the state of at least one memory cell of the memory block during the occurrence of a
  • the advantage here is that no intermediate storage capacitors are required to store the energy of the electrostatic discharge pulse, so that the space requirement of the detection unit is low.
  • FIG. 1 is a block diagram of an apparatus for detecting a number of electrostatic discharges
  • Figure 2 shows the device for detecting the number of electrostatic
  • FIG. 3 shows a block diagram of the device for detecting the number of electrostatic discharges with an evaluation unit
  • Figure 4 is a block diagram of the device for detecting two
  • Figure 7 shows a method for detecting a number of electrostatic
  • FIG. 1 shows a block diagram of a device 100 for detecting a number of electrostatic discharges.
  • the device 100 comprises a first terminal 101 and a second terminal 102, which with a
  • Discharge protection device 103 are electrically connected.
  • Discharge protection device 103 protects at least one
  • a detection unit 107 is arranged or connected electrically parallel to the discharge protection device 103. This means that the detection unit 107 detects or detects electrostatic discharge pulses.
  • the detection unit 107 comprises a Energy block 104 and a memory block 106, wherein the memory block has at least one memory cell.
  • the power block 104 includes a first input 108, a second input 109 and a first output 110. A second input 109 of the power block 104 is connected to ground, for example.
  • the memory block 106 comprises a first input 111, a second input 112, a reset input 113, a first output 114 and a second output 115.
  • the second input 112 of the memory block 106 is connected to ground, for example.
  • the first output 110 of the energy block 104 is electrically conductively connected to the first input 111 of the memory block 106.
  • the first output 114 of the memory block 106 is inverted with respect to the second output 115 of the memory block 106.
  • the first output 114 of the memory block 106 is not inverted with respect to the second output 115 of the memory block.
  • FIG. 2 shows the device for detecting the number of electrostatic discharges with an equivalent circuit diagram of the energy block 204
  • Power block 204 is disposed between the discharge protection device 203 and the memory block 206, wherein the memory block 206 includes, for example, a memory cell.
  • the power block 204 includes a series regulator having a resistor 216 and a Zener diode 217.
  • the power block 204 includes a switching means 218 and a capacitor 219.
  • the switching means 218 comprises, for example, an N MOS transistor which is connected or connected as a diode.
  • the resistor 216 limits in this case an output current of the series regulator.
  • the Zener diode 217 limits one
  • the capacitor 219 has a small internal area and is used to stabilize the voltage during a storage process.
  • the task of the series regulator is to provide a predetermined voltage at the first input 211 of the memory block 206 during the period of the occurrence of an electrostatic discharge pulse.
  • To program the memory cell or the memory block is typically required at least a voltage of 10V.
  • the predetermined voltage must be applied to the first input 211 of the memory block 206 for a certain period of time. This is realized by means of a timer 220 which is connected between the first input 211 of the memory block 206 and the second one Input 212 of the memory block 206 is arranged.
  • the specific time period set by the timer 220 is, for example, 10 ms.
  • the memory block 206 includes a reset input 213 that can erase the memory cell of the memory block 206.
  • Memory block 206 and the reset input indicate the memory state of the memory cell. If a logical "1" is present at the first input of the memory cell, then the memory cell is programmed
  • memory block 206 includes a first output 214 and a second output 215 that output or represent the state of memory block 206. If the memory block 206 comprises a plurality of memory cells, the memory block 206 either has a common reset input for all memory cells of the memory block or one reset input for each memory cell.
  • FIG. 3 shows a block diagram of the device 300 for detecting the number of electrostatic discharges with an evaluation unit 305
  • Device 300 includes a first port 301 and a second port
  • Terminal 302 which are electrically connected to a discharge protection device 303.
  • a detection unit 307 is electrically parallel to
  • the detection unit 307 comprises an energy block 304, an evaluation unit 305 and a memory block 306.
  • the memory block 306 comprises at least two memory cells in this exemplary embodiment.
  • the task of the evaluation unit 305 is to evaluate the memory cells during an electrostatic discharge pulse. In other words, the evaluation unit 305 can during an electrostatic
  • Discharge pulse read the state of the memory cells. Since several memory cells are present, it is possible to determine the number of electrostatic discharge pulses.
  • FIG. 4 shows a block diagram of the device 400 for detecting two discharges.
  • the device 400 has a first input 401, a second input 402, a discharge protection device 403, as well as an energy block 404 and a memory block 406.
  • the memory block 406 includes therein Embodiment two memory cells.
  • the device 400 includes a level shifter 421 connected in parallel with the first output of the power block 404 and the second output of the power block 404.
  • the level shifter 421 provides the programming voltage for the first input 411 of the memory block 406.
  • the term programming voltage is understood to mean the voltage which is necessary in order to be able to describe a memory cell.
  • the device 400 also has a voltage divider 422 for generating a voltage for the evaluation unit. The voltage of the evaluation unit is in the range ⁇ 5V.
  • the device 400 includes a read signal generating circuit 423 and a bistable one
  • the power block 404 includes a resistor, a zener diode, a diode connected mosfet transistor, and a capacitor.
  • the power block 404 converts the voltage applied to the discharge protection device 403 during an ESD pulse to a lower voltage so that the memory cells of the memory block 406 can be programmed.
  • the programming voltage is 20V.
  • the output of the energy block 404 is connected to a voltage divider 422 for generating the supply voltage of the evaluation unit, wherein the evaluation unit is realized by means of a flip-flop or a bistable flip-flop. This means that the evaluation unit controls the programming and evaluation of the memory cells.
  • the evaluation unit requires, for example, a supply voltage of, in particular, 3.5 V. If the evaluation unit is supplied with this supply voltage, then a voltage is applied to a read input of the evaluation unit, which generates a logic signal, which generates the
  • the logic signal which represents a read signal, must be offset in time from the
  • Offset is generated by means of the circuit 423, which is described in more detail in FIG. By the used flip-flops, the evaluation of the circuit 423.
  • FIG. 5 shows the equivalent circuit diagram of the block 423 from FIG. 4.
  • the circuit has a first input 531, a second input 532, a first capacitor 533, a second capacitor 534, a resistor 535, a P MOS transistor 536, an N MOS Transistor 537, a capacitor 538, a first output 539 and a second output 540 on.
  • the period of time is adjustable, which is required with increasing supply voltage at the N MOS transistor 537 to switch the PMOS transistor 536.
  • the PMOS transistor 536 connects the supply voltage to the read input of
  • FIG. 6 shows a level shifter circuit 600 for applying the
  • the level shifter circuit 600 comprises a first input 641, a second input 642, a PMOS transistor 644, a diode-connected N MOS transistor 645, an N MOS transistor 646 for driving the PMOS transistor 645, a filter capacitor 647, a first one Output 648 and a second output 649.
  • a fast voltage edge applied to the first input 641 of the level shifter 600 causes charge carriers to be coupled via the blocked PMOS transistor 644, such that at the first output 648 of the level shifter 600
  • Filter capacitor 647 is needed, which filters this high-frequency noise.
  • the diode-connected N MOS transistor 645 ensures that the
  • Programming voltage across the filter capacitor 647 is discharged at the earliest after a predetermined time.
  • FIG. 7 shows a method 700 for detecting a number of electrostatic discharges.
  • the method 700 starts with sensing 710 a voltage applied to a discharge protection device. If the voltage exceeds one
  • Threshold which is predetermined by the discharge protection device, is in a subsequent step 720 generates an input voltage applied to the detection unit. In other words, when an electrostatic occurs
  • Discharge pulse responds the discharge protection device, so that a
  • Input voltage is provided for the detection unit.
  • the input voltage is reduced by means of a voltage divider, for example, so that the voltage within the detection unit protects or does not destroy the individual components.
  • the discharge protection device will respond from a threshold of approximately 50V
  • Discharge protection device for example, reduced to a voltage value of 20 volts. If the threshold is not exceeded, the method is terminated or starts again with step 710.
  • the switching means of the detection unit is activated when sufficient voltage is applied to the switching means. In other words, the rest of the detection unit is activated, i. H. at least the memory block.
  • the rest of the detection unit is activated, i. H. at least the memory block.
  • at least one memory cell of the memory block is described.
  • the number of electrostatic discharges is counted or detected, for example, by means of a control unit.
  • an evaluation unit may determine the state of at least one of
  • Memory cell of the memory block read during the occurrence of an electrostatic discharge pulse.
  • all switching or evaluation processes take place during the occurrence of the electrostatic discharge pulse, which typically has a duration of 100 ns.
  • the evaluation unit depending on the memory state of the existing memory cells, select whether or which of the memory cells should be programmed next or which should be erased. The deletion of the memory cell is carried out by means of
  • the deletion takes place, for example, by the evaluation unit in the normal operating state of the ASIC, after the error-free operation of the ASIC has been checked after a detected ESD event. The check can be done for example by means of an additional test routine of a control unit. Since the memory cells can both be programmed and erased, the evaluation of the memory cells can be encoded, e.g. B. in binary code, done. All Memory cells are programmed, read or erased during the electrostatic discharge pulse.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Vorrichtung (100, 200, 300, 400) zur Detektion einer Anzahl von elektrostatischen Entladungen mit einer Entladungsschutzeinrichtung (103, 203, 303, 403), dadurch gekennzeichnet, dass eine Detektionseinheit (107, 207, 307, 407) elektrisch parallel zur Entladungsschutzeinrichtung (103, 203, 303, 403) angeordnet ist und die Detektionseinheit (107, 207, 307, 407) mindestens einen Speicherblock (106, 206, 306, 406) umfasst, wobei der Speicherblock (106, 206, 306, 406) einen Rücksetzeingang (113, 213, 313) aufweist.

Description

Beschreibung
Titel:
Vorrichtung und Verfahren zur Detektion einer Anzahl von elektrostatischen
Entladungen
Stand der Technik
Die Erfindung betrifft eine Vorrichtung un ein Verfahren zur Detektion einer
Anzahl von elektrostatischen Entladungen.
Integrierte Schaltungen enthalten eine Vielzahl an Strukturen aus unterschiedlichen Materialien. Durch die immer kleiner werdenden Strukturgrößen steigt die
Empfindlichkeit dieser Strukturen auf Stress stark. Eine Art von Stress sind elektrostatische Entladungen ESD in bzw. durch den Chip.
Diese entstehen durch Ladungstrennung und Ladungsansammlung, wenn sich zwei Flächen von Materialien mit unterschiedlichen Elektronenaffinitäten berühren. Bereits wenn ein kleines Bauteil aus einer Maschine oder einer Verpackung rutscht, entsteht eine elektrostatische Aufladung.
Eine solche elektrostatische Aufladung lädt Bauteile bis zu mehreren 1000 V auf. Defekte an Bauteilen und Strukturen in modernen ASICs können technologieabhängig bereits ab einer Spannung von 1 V auftreten.
Elektrostatische Entladungen treten vergleichsweise häufig auf. Um dennoch das Fertigen bzw. die Verarbeitung der Chips zu ermöglichen, werden Strukturen in ASICs eingebaut, die die Spannung am Eingang des ICs klammern, d. h. begrenzen. Sogenannte ESD-Klammern bieten der akkumulierten Ladung einen niederohmigen Pfad an, um die Ladungsträger abzuführen. Die empfindlichen Strukturen des ASICs sind dadurch vor hohen Spannungen und Strömen geschützt.
Trotz dieser ESD-Klammern bedeutet eine elektrostatische Entladung Stress für einen ASIC. ESD-Klammern sind möglichst wirtschaftlich dimensioniert, wobei sie dabei schon eine vergleichsweise große Fläche aufweisen. Die Baugröße der ESD- Klammern beträgt bis zu 30% der gesamten Schaltkreisgröße, wobei sie von der Stärke der für die Schaltung angenommenen elektrostatischen Entladung abhängig ist. Aus diesem Grund halten manche ES D-Strukturen nur eine begrenzte Anzahl von Entladungen aus und können den ASIC anschließend nicht mehr ausreichend schützen. Zudem sind die ESD-Klammern so dimensioniert, dass der ASIC nur im Rahmen seiner Spezifikation vor einer Überspannung geschützt ist. Eine unerwartet hohe, kurzzeitig am ASIC anliegende Spannung kann also dennoch Bauteile zerstören.
Das Dokument F. Altolaguirre and M. Ker (2013), Power-Rail ESD Clamp Circuit With Diode-String ESD Detection to Overcome the Gate Leakage Current in a 40-nm CMOS Process, I EEE Transactions on Electron Devices, vol. 60, issue 10, p. 3500 - 3507, beschreibt die Erkennung einer elektrostatischen Entladung, um eine
Entladeschutzschaltung bei einer Entladung mit einem geringeren Einschaltstrom aktivieren zu können. Auf diese Weise ist die Fläche der Klammer reduzierbar.
Das Dokument M. Ker et al. (2010), On-Chip ESD Detection Circuit for System-Level ESD Protection Design, 10th I EEE Conference on Solid-State and Integrated Circuit Technology ICSICT, p. 1584 - 1587, beschreibt ein ESD-Event bzw. ein transientes Signal, das während des Betriebs detektiert wird, um die Schaltung eines TFT-LC Displays in einen sicheren Zustand bringen zu können.
Das Dokument H. Sung et al. (2010), Design of Toroidal Current Probe Embedded in Multi-layer Printed Circuit Boards for Electrostatic Discharge ESD Detection, I EEE Electrical Design of Advanced Package and Systems Symposium, p. 1 - 4, beschreibt, dass ein ESD-Event mittels einer integrierten elektrischen Spule detektiert werden kann. Dies wird durch eine Messung mit einer Strommesszange bestätigt. Das Dokument W. Kuhn und R. Eatinger (2011), BUILT-IN SELF-TEST IN
INTEGRATED CIRCUITS - ESD EVENT MITIGATION AND DETECTION", Master Thesis an der Kansas State University Abschluss 2011, beschreibt die Detektion eines ESD-Events bzw. eines transienten Signals während des Betriebs durch Aufschmelzen einer Art Sicherung. Dazu wird den ESD-Koppeldioden eine dünne Leitung parallel geschaltet, die unter ESD-Stress zerstört wird. Diese Zerstörung repräsentiert eine gespeicherte Information, da sie nicht reversibel ist. Eine Funktion der Detektion kann somit nicht unter allen Bedingungen garantiert werden. Die Zerstörung der parallel geschalteten dünnen Leitung kann den ASIC negativ beeinflussen.
Nachteilig ist, dass die Detektion einer elektrostatischen Ladung nur einmal durchgeführt werden kann. Das bedeutet, dass diese Methode nicht zuverlässig ist, denn sie kann nur eine einzige Entladung detektieren. Bei einer weiteren
elektrostatischen Entladung kann der ASIC Schaden nehmen. Außerdem wird eine große Fläche auf dem Chip benötigt.
Die Aufgabe der Erfindung ist es, die Anzahl der elektrostatischen Entladungen zuverlässig zu erfassen.
Offenbarung der Erfindung
Die Vorrichtung zur Detektion einer Anzahl von elektrostatischen Entladungen umfasst eine Entladungsschutzeinrichtung. Erfindungsgemäß ist eine
Detektionseinheit elektrisch parallel zur Entladungsschutzeinrichtung angeordnet bzw. geschaltet. Die Detektionseinheit umfasst mindestens einen Speicherblock und der Speicherblock weist einen Rücksetzeingang auf.
Der Vorteil ist hierbei, dass die Detektionseinheit mehrmals verwendet werden kann und die Anzahl der benötigten Speicherzellen gering ist, sodass die
Detektionseinheit wenig Platz einnimmt.
In einer Weiterbildung weist die Detektionseinheit einen Energieblock auf, der einen Längsregler umfasst. Vorteilhaft ist hierbei, dass die Ladungsmenge, die dem Speicherblock zugeführt wird, konstant gehalten wird. Mit anderen Worten die Spannung am
Speicherblock wird begrenzt.
In einer weiteren Ausgestaltung weist die Detektionseinheit ein Schaltmittel auf. Das Schaltmittel umfasst insbesondere einen N MOS-Transistor, der als Diode verschaltet ist bzw. als Diode fungiert.
Der Vorteil ist hierbei, dass eine Erkennung einer elektrostatischen Entladung erst ab einem bestimmten Spannungshub erfolgt.
In einer Weiterbildung ist das Schaltmittel zwischen der Entladeschutzeinrichtung und dem Speicherblock angeordnet.
In einer weiteren Ausgestaltung weist der Energieblock einen ersten Ausgang und einen zweiten Ausgang auf, wobei zwischen dem ersten Ausgang und dem zweiten Ausgang ein Kondensator angeordnet ist.
Der Vorteil ist hierbei, dass ein Kondensator mit kleiner Fläche verwendet werden kann.
In einer Weiterbildung weist der Speicherblock einen ersten Anschluss und einen zweiten Anschluss auf, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Zeitgeber angeordnet ist.
Vorteilhaft ist hierbei, dass die Speicherzelle beschrieben werden kann. Mit anderen Worten es findet eine Entladung des Programmieren-Pins statt.
In einer weiteren Ausgestaltung weist die Detektionseinheit eine Auswerteeinheit auf.
Der Vorteil ist hierbei, dass die Speicherzelle während des elektrostatischen Entladungspulses ausgelesen werden kann.
In einer Weiterbildung umfasst die Detektionseinheit einen Zähler. Vorteilhaft ist hierbei, dass die Anzahl der elektrostatischen Entladungspulse, die am geschützten Pin auftreten, durch die Entladungsschutzeinrichtung erfasst werden können.
In einer weiteren Ausgestaltung umfasst die Detektionseinheit mindestens eine bistabile Kippstufe.
Der Vorteil ist hierbei, dass die Auswertung der Speicherzelle stromlos erfolgt.
Das erfindungsgemäße Verfahren zur Detektion einer Anzahl von
elektrostatischen Entladungen umfasst das Erfassen einer Spannung, die an einer Entladungsschutzeinrichtung anliegt. In Abhängigkeit der erfassten Spannung wird eine Eingangsspannung der Detektionseinheit erzeugt. Es wird ein Schaltmittel der Detektionseinheit aktiviert und mindestens eine Speicherzelle des Speicherblocks beschrieben. Die Anzahl der elektrostatischen Entladungen wird erfasst.
Vorteilhaft ist hierbei, dass die Anzahl der elektrostatischen Entladungen auf einfache Weise erfasst werden kann.
In einer Weiterbildung liest eine Auswerteeinheit den Zustand mindestens einer Speicherzelle des Speicherblocks während des Auftretens eines
elektrostatischen Entladungspulses aus.
Der Vorteil ist hierbei, dass keine Zwischenspeicherkondensatoren erforderlich sind, um die Energie des elektrostatischen Entladungspulses zu speichern, sodass der Platzbedarf der Detektionseinheit gering ist.
Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von
Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
Kurze Beschreibung der Zeichnungen Die vorliegende Erfindung wird nachfolgend anhand bevorzugter
Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
Figur 1 ein Blockschaltbild einer Vorrichtung zur Detektion einer Anzahl von elektrostatischen Entladungen,
Figur 2 die Vorrichtung zur Detektion der Anzahl von elektrostatischen
Entladungen mit einem Ersatzschaltbild des Energieblocks,
Figur 3 ein Blockschaltbild der Vorrichtung zur Detektion der Anzahl von elektrostatischen Entladungen mit einer Auswerteeinheit,
Figur 4 ein Blockschaltbild der Vorrichtung zur Detektion von zwei
elektrostatischen Entladungen,
Figur 5 eine Schaltung zur Generierung eines Lesesignals, das
zeitversetzt zur Versorgungsspannung erzeugt wird,
Figur 6 einen Levelshifter und
Figur 7 ein Verfahren zur Detektion einer Anzahl von elektrostatischen
Entladungen.
Figur 1 zeigt ein Blockschaltbild einer Vorrichtung 100 zur Detektion einer Anzahl von elektrostatischen Entladungen. Die Vorrichtung 100 umfasst einen ersten Anschluss 101 und einen zweiten Anschluss 102, die mit einer
Entladungsschutzeinrichtung 103 elektrisch verbunden sind. Die
Entladungsschutzeinrichtung 103 schützt dabei mindestens einen
Bauteilanschluss eines ASICs vor Überspannung, beispielsweise den
Bauteilanschluss des ASICs, der mit dem ersten Anschluss 101 elektrisch leitend verbunden ist. Ein Massepad des ASICs ist in diesem Fall typischerweise mit dem zweiten Anschluss 102 elektrisch leitend verbunden. Eine Detektionseinheit 107 ist elektrisch parallel zur Entladungsschutzeinrichtung 103 angeordnet bzw. geschaltet. Das bedeutet die Detektionseinheit 107 erkennt bzw. erfasst elektrostatische Entladungspulse. Die Detektionseinheit 107 umfasst einen Energieblock 104 und einen Speicherblock 106, wobei der Speicherblock mindestens eine Speicherzelle aufweist. Der Energieblock 104 umfasst einen ersten Eingang 108, einen zweiten Eingang 109 und einen ersten Ausgang 110. Ein zweiter Eingang 109 des Energieblocks 104 ist beispielsweise mit Masse verbunden. Der Speicherblock 106 umfasst einen ersten Eingang 111, einen zweiten Eingang 112, einen Rücksetzeingang 113, einen ersten Ausgang 114 und einen zweiten Ausgang 115. Der zweite Eingang 112 des Speicherblocks 106 ist beispielsweise mit Masse verbunden. Der erste Ausgang 110 des Energieblocks 104 ist mit dem ersten Eingang 111 des Speicherblocks 106 elektrisch leitend verbunden. Der erste Ausgang 114 des Speicherblocks 106 ist gegenüber dem zweiten Ausgang 115 des Speicherblocks 106 invertiert.
Alternativ ist der erste Ausgang 114 des Speicherblocks 106 gegenüber dem zweiten Ausgang 115 des Speicherblocks nicht invertiert.
Figur 2 zeigt die Vorrichtung zur Detektion der Anzahl von elektrostatischen Entladungen mit einem Ersatzschaltbild des Energieblocks 204. Der
Energieblock 204 ist zwischen der Entladungsschutzeinrichtung 203 und dem Speicherblock 206 angeordnet, wobei der Speicherblock 206 beispielhaft eine Speicherzelle umfasst. Der Energieblock 204 umfasst einen Längsregler, der einen Widerstand 216 und eine Zenerdiode 217 aufweist. Zusätzlich weist der Energieblock 204 ein Schaltmittel 218 und einen Kondensator 219 auf. Das Schaltmittel 218 umfasst beispielsweise einen N MOS-Transistor, der als Diode beschaltet bzw. verschaltet ist. Der Widerstand 216 limitiert hierbei einen Ausgangsstrom des Längsreglers. Die Zenerdiode 217 begrenzt eine
Kondensatorspannung des Kondensators 219. Der Kondensator 219 weist eine geringe Eigenfläche auf und wird zur Stabilisierung der Spannung während eines Speichervorgangs eingesetzt. Die Aufgabe des Längsreglers ist es hierbei während der Zeitdauer des Auftretens eines elektrostatischen Entladungspulses eine vorgegebene Spannung am ersten Eingang 211 des Speicherblocks 206 bereitzustellen. Zur Programmierung der Speicherzelle bzw. des Speicherblocks wird typischerweise mindestens eine Spannung von 10V benötigt. Damit die Speicherzelle programmiert bzw. beschrieben werden kann, muss die vorgegebene Spannung eine bestimmte Zeitdauer am ersten Eingang 211 des Speicherblocks 206 anliegen. Dies wird mit Hilfe eines Zeitgebers 220 realisiert, der zwischen dem ersten Eingang 211 des Speicherblocks 206 und dem zweiten Eingang 212 des Speicherblocks 206 angeordnet ist. Die bestimmte Zeitdauer, die mittels des Zeitgebers 220 eingestellt wird beträgt beispielsweise 10 ms. Der Speicherblock 206 umfasst einen Rücksetzeingang 213, der die Speicherzelle des Speicherblocks 206 löschen kann. Der erste Eingang 211 des
Speicherblocks 206 sowie der Rücksetzeingang zeigen den Speicherzustand der Speicherzelle an. Liegt eine logische„1" am ersten Eingang der Speicherzelle an, so wird die Speicherzelle programmiert. Liegt eine logische„1" am
Rücksetzeingang an, so wird die Speicherzelle nicht beschrieben. Diese beiden Eingänge weisen zueinander immer einen invertierten Zustand auf. Des Weiteren umfasst der Speicherblock 206 einen ersten Ausgang 214 und einen zweiten Ausgang 215, die den Zustand des Speicherblocks 206 ausgeben bzw. anzeigen oder repräsentieren. Umfasst der Speicherblock 206 mehrere Speicherzellen, so weist der Speicherblock 206 entweder einen gemeinsamen Rücksetzeingang für alle Speicherzellen des Speicherblocks auf oder jeweils einen Rücksetzeingang für jede Speicherzelle.
Figur 3 zeigt ein Blockschaltbild der Vorrichtung 300 zur Detektion der Anzahl von elektrostatischen Entladungen mit einer Auswerteeinheit 305. Die
Vorrichtung 300 umfasst einen ersten Anschluss 301 und einen zweiten
Anschluss 302, die mit einer Entladungsschutzeinrichtung 303 elektrisch verbunden sind. Eine Detektionseinheit 307 ist elektrisch parallel zur
Entladungsschutzeinrichtung 303 geschaltet. Die Detektionseinheit 307 umfasst einen Energieblock 304, eine Auswerteeinheit 305 und einen Speicherblock 306. Der Speicherblock 306 umfasst in diesem Ausführungsbeispiel mindestens zwei Speicherzellen. Die Aufgabe der Auswerteeinheit 305 ist es, die Speicherzellen während eines elektrostatischen Entladungspulses auszuwerten. Mit anderen Worten die Auswerteeinheit 305 kann während eines elektrostatischen
Entladungspulses den Zustand der Speicherzellen auslesen. Da mehrere Speicherzellen vorhanden sind, ist es möglich die Anzahl der elektrostatischen Entladungspulse zu ermitteln.
Figur 4 zeigt ein Blockschaltbild der Vorrichtung 400 zur Erfassung zweier Entladungen. Die Vorrichtung 400 weist einen ersten Eingang 401, einen zweiten Eingang 402, eine Entladungsschutzeinrichtung 403, sowie einen Energieblock 404 und einen Speicherblock 406 auf. Der Speicherblock 406 umfasst in diesem Ausführungsbeispiel zwei Speicherzellen. Zusätzlich weist die Vorrichtung 400 einen Levelshifter 421 auf, der parallel zum ersten Ausgang des Energieblocks 404 und zum zweiten Ausgang des Energieblocks 404 geschaltet ist. Der Levelshifter 421 stellt die Programmierspannung für den ersten Eingang 411 des Speicherblocks 406 bereit. Unter dem Begriff Programmierspannung wird dabei die Spannung verstanden die notwendig ist, um eine Speicherzelle beschreiben zu können. Die Vorrichtung 400 weist außerdem einen Spannungsteiler 422 zur Erzeugung einer Spannung für die Auswerteeinheit auf. Die Spannung der Auswerteeinheit liegt im Bereich < 5V. Zusätzlich umfasst die Vorrichtung 400 eine Schaltung 423 zur Erzeugung eines Lesesignals und eine bistabile
Kippstufe bzw. Flip-Flop 424 zur Auswertung des Zustands einer Speicherzelle. Wie bereits in Fig. 2 gezeigt umfasst der Energieblock 404 einen Widerstand, eine Zenerdiode, einen als Diode geschalteten Mosfet-Transistor und einen Kondensator. Der Energieblock 404 wandelt dabei die Spannung, die während eines ESD-Pulses an der Entladungsschutzeinrichtung 403 anliegt in eine geringere Spannung um, sodass die Speicherzellen des Speicherblocks 406 programmiert werden können. Typischerweise beträgt die Programmierspannung 20V. Der Ausgang des Energieblocks 404 ist mit einem Spannungsteiler 422 zur Erzeugung der Versorgungsspannung der Auswerteeinheit verbunden, wobei die Auswerteeinheit mit Hilfe eines Flip-Flops bzw. einer bistabilen Kippstufe realisiert ist. Das bedeutet die Auswerteeinheit steuert die Programmierung und Auswertung der Speicherzellen. Die Auswerteeinheit benötigt beispielsweise eine Versorgungsspannung von insbesondere 3,5 V. Wird die Auswerteeinheit mit dieser Versorgungsspannung versorgt, so wird an einen Leseeingang der Auswerteeinheit eine Spannung angelegt, die ein Logiksignal generiert, das den
Zustand der Speicherzelle anzeigt. Beim Auslesen der Speicherzelle muss das Logiksignal, das ein Lesesignal repräsentiert zeitlich versetzt nach der
Versorgungsspannung an das Flipflop angelegt werden. Diese zeitliche
Versetzung wird mit Hilfe der Schaltung 423 erzeugt, die in Figur 5 näher beschrieben wird. Durch die verwendeten Flip-Flops erfolgt die Auswertung der
Speicherzellen nahezu stromlos. Das bedeutet die Detektionseinheit 407 wird nicht belastet, d. h. es wird kein Strom aus der Detektionseinheit gezogen. Mittels der erzeugten Logiksignale der Flip-Flops wird durch die Schaltung gesteuert, ob die ausgewertete Speicherzelle programmiert werden soll oder ob eine weitere Speicherzelle ausgewertet werden muss. Die erste noch nicht beschriebene Speicherzelle wird über die vom Energieblock generierte Programmierspannung dauerhaft programmiert.. Zur Auswertung einer weiteren Speicherzelle wird eine Levelshifterschaltung 421 benötigt. Diese ist in Figur 6 gezeigt. Figur 5 zeigt das Ersatzschaltbild des Blocks 423 aus Figur 4. Die Schaltung weist dabei einen ersten Eingang 531, einen zweiten Eingang 532, einen ersten Kondensator 533, einen zweiten Kondensator 534, einen Widerstand 535, einen P MOS-Transistor 536, einen N MOS-Transistor 537, einen Kondensator 538, einen ersten Ausgang 539 und einen zweiten Ausgang 540 auf. Mit Hilfe des ersten Kondensators 533 und des zweiten Kondensators 534, die mit dem
Eingang der Schaltung verbunden sind, ist die Zeitdauer einstellbar, die bei steigender Versorgungsspannung am N MOS-Transistor 537 benötigt wird um den PMOS-Transistor 536 zu schalten. In geschaltetem Zustand verbindet der PMOS-Transistor 536 die Versorgungsspannung mit dem Leseeingang der
Auswerteschaltung.
Figur 6 zeigt eine Levelshifterschaltung 600 zum Anlegen der
Programmierspannung an eine weitere Speicherzelle, nachdem eine erste
Speicherzelle ausgewertet wurde. Die Levelshifterschaltung 600 umfasst einen ersten Eingang 641, einen zweiten Eingang 642, einen PMOS-Transistor 644, einen als Diode verschalteten N MOS-Transistor 645, einen N MOS-Transistor 646 zur Ansteuerung des PMOS-Transistors 645, einen Filterkondensator 647, einen ersten Ausgang 648 und einen zweiten Ausgang 649. Beim folgenden
Programmiervorgang wird die weitere Speicherzelle beschrieben. Eine schnelle Spannungsflanke, die am ersten Eingang 641 des Levelshifters 600 anliegt, verursacht ein Koppeln von Ladungsträgern über den gesperrten PMOS- Transistor 644, sodass am ersten Ausgang 648 des Levelshifters 600 ein
Filterkondensator 647 benötigt wird, der diese hochfrequente Störung filtert. Der als Diode verschaltete N MOS-Transistor 645 sorgt dafür, dass die
Programmierspannung über dem Filterkondensator 647 erst frühestens nach einer vorgegebenen Zeit entladen wird.
Figur 7 zeigt ein Verfahren 700 zur Detektion einer Anzahl von elektrostatischen Entladungen. Das Verfahren 700 startet mit dem Erfassen 710 einer Spannung, die an einer Entladungsschutzeinrichtung anliegt. Überschreitet die Spannung einen
Schwellenwert, der von der Entladungsschutzeinrichtung vorgegeben ist, so wird in einem folgenden Schritt 720 eine Eingangsspannung, die an der Detektionseinheit anliegt, erzeugt. Mit anderen Worten beim Auftreten eines elektrostatischen
Entladungspulses reagiert die Entladungsschutzeinrichtung, so dass eine
Eingangsspannung für die Detektionseinheit bereitgestellt wird. Im Energieblock wird die Eingangsspannung beispielsweise mittels eines Spannungsteilers verringert, sodass die Spannung innerhalb der Detektionseinheit, die einzelnen Bauelemente schützt bzw. nicht zerstört. Typischerweise reagiert die Entladungsschutzeinrichtung ab einem Schwellenwert von ungefähr 50 V. Diese Spannung wird mittels der
Entladungsschutzeinrichtung beispielsweise auf einen Spannungswert von 20 V reduziert. Wird der Schwellenwert nicht überschritten, so wird das Verfahren beendet oder startet erneut mit dem Schritt 710. In einem folgenden Schritt 730 wird das Schaltmittel der Detektionseinheit aktiviert, wenn an dem Schaltmittel ausreichend Spannung anliegt. Mit anderen Worten es wird der Rest der Detektionseinheit aktiviert, d. h. mindestens der Speicherblock. In einem folgenden Schritt 740 wird mindestens eine Speicherzelle des Speicherblocks beschrieben. In einem folgenden Schritt 760 wird die Anzahl der elektrostatischen Entladungen beispielsweise mittels einer Steuereinheit gezählt bzw. erfasst.
In einem optionalen Schritt 750, der zwischen dem Schritt 740 und dem Schritt 760 ausgeführt wird, kann eine Auswerteeinheit den Zustand mindestens einer
Speicherzelle des Speicherblocks während des Auftretens eines elektrostatischen Entladungspulses auslesen. Mit anderen Worten alle Schalt- bzw. Auswertevorgänge erfolgen während des Auftretens des elektrostatischen Entladungspulses, der typischerweise eine Zeitdauer von 100 ns aufweist. Optional kann die Auswerteeinheit in Abhängigkeit des Speicherzustands der vorhandenen Speicherzellen auswählen, ob bzw. welche der Speicherzellen als nächstes programmiert werden sollen oder welche gelöscht werden sollen. Die Löschung der Speicherzelle erfolgt mittels des
Rücksetzeingangs. Die Löschung erfolgt beispielsweise durch die Auswerteeinheit im normalen Betriebszustand des ASICs, nachdem die fehlerfreie Funktion des ASICs nach einem detektierten ESD-Event überprüft wurde. Die Überprüfung kann beispielsweise mittels einer zusätzlichen Prüfroutine eines Steuergeräts erfolgen. Da die Speicherzellen sowohl programmiert als auch gelöscht werden können, kann die Auswertung der Speicherzellen codiert, z. B. im Binärcode, erfolgen. Alle Speicherzellen werden während des elektrostatischen Entladungspulses programmiert, ausgelesen bzw. gelöscht.

Claims

Ansprüche
1. Vorrichtung (100, 200, 300, 400) zur Detektion einer Anzahl von elektrostatischen Entladungen mit einer Entladungsschutzeinrichtung (103, 203, 303, 403), dadurch gekennzeichnet, dass eine Detektionseinheit (107, 207, 307, 407) elektrisch parallel zur Entladungsschutzeinrichtung (103, 203, 303, 403) angeordnet ist und die
Detektionseinheit (107, 207, 307, 407) mindestens einen Speicherblock (106, 206, 306, 406) umfasst, wobei der Speicherblock (106, 206, 306, 406) einen Rücksetzeingang (113, 213, 313) aufweist.
2. Vorrichtung (100, 200, 300, 400) nach Anspruch 1, dadurch gekennzeichnet, dass die Detektionseinheit (107, 207, 307, 407) einen Energieblock (104, 204, 304, 404) aufweist, der einen Längsregler umfasst.
3. Vorrichtung (100, 200, 300, 400) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Detektionseinheit (107, 207, 307, 407) ein Schaltmittel (218) aufweist, insbesondere einen N MOS-Transistor.
4. Vorrichtung (100, 200, 300, 400) nach Anspruch 3, dadurch gekennzeichnet, dass das Schaltmittel (218) zwischen der Entladeschutzeinrichtung (103, 203, 303, 403) und dem Speicherblock (106, 206, 306, 406) angeordnet ist.
5. Vorrichtung (100, 200, 300, 400) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der Energieblock (104, 204, 304, 404) einen ersten Ausgang (108) und einen zweiten Ausgang (109) aufweist, wobei zwischen dem ersten Ausgang (108) und dem zweiten Ausgang (109) ein Kondensator (219) angeordnet ist.
6. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherblock (106, 206, 306, 406) einen ersten Anschluss (211) und einen zweiten Anschluss (212) aufweist, wobei zwischen dem ersten Anschluss (211) und dem zweiten Anschluss (212) ein Zeitgeber (220) angeordnet ist.
7. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Detektionseinheit (107, 207, 307, 407) eine
Auswerteeinheit (305) aufweist.
8. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, dass die Detektionseinheit (107, 207, 307, 407) einen umfasst.
9. Vorrichtung (100, 200, 300, 400) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Detektionseinheit (107, 207, 307, 407) mindestens eine bistabile Kippstufe umfasst.
10. Verfahren (700) zur Detektion einer Anzahl von elektrostatischen Entladungen mit den Schritten:
• Erfassen (710) einer Spannung, die an einer Entladungsschutzeinrichtung anliegt,
· Erzeugen (720) einer Eingangsspannung der Detektionseinheit in Abhängigkeit der erfassten Spannung,
• Aktivieren (730) eines Schaltmittels der Detektionseinheit und
• Beschreiben (740) mindestens einer Speicherzelle des Speicherblocks und
• Erfassen (760) der Anzahl der elektrostatischen Entladungen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass eine Auswerteeinheit den Zustand mindestens einer Speicherzelle des Speicherblocks während des Auftretens eines elektrostatischen Entladungspulses ausliest.
PCT/EP2017/072854 2016-11-09 2017-09-12 Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen WO2018086785A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/348,232 US20190271728A1 (en) 2016-11-09 2017-09-12 Device and method for detecting a number of electrostatic discharges
JP2019544777A JP2020513567A (ja) 2016-11-09 2017-09-12 静電気放電の回数を検出するための装置および方法
EP17777181.3A EP3538904A1 (de) 2016-11-09 2017-09-12 Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen
CN201780082796.1A CN110178041A (zh) 2016-11-09 2017-09-12 用于探测静电放电的数量的设备和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016221925.1 2016-11-09
DE102016221925.1A DE102016221925A1 (de) 2016-11-09 2016-11-09 Vorrichtung und Verfahren zur Detektion einer Anzahl von elektrostatischen Entladungen

Publications (1)

Publication Number Publication Date
WO2018086785A1 true WO2018086785A1 (de) 2018-05-17

Family

ID=59982335

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/072854 WO2018086785A1 (de) 2016-11-09 2017-09-12 Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen

Country Status (6)

Country Link
US (1) US20190271728A1 (de)
EP (1) EP3538904A1 (de)
JP (1) JP2020513567A (de)
CN (1) CN110178041A (de)
DE (1) DE102016221925A1 (de)
WO (1) WO2018086785A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230064052A (ko) 2021-11-02 2023-05-10 삼성전자주식회사 반도체 장치
CN115792416B (zh) * 2022-11-04 2023-06-13 深圳市华众自动化工程有限公司 一种静电检测及消除的装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201778A1 (en) * 1999-04-19 2003-10-30 Vladimir Kraz Electrostatic discharges and transient signals monitoring system and method
US20100271742A1 (en) * 2009-04-24 2010-10-28 Silicon Laboratories, Inc. Electrical Over-Stress Detection Circuit
US20160285255A1 (en) * 2015-03-27 2016-09-29 Analog Devices Global Electrical overstress recording and/or harvesting

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911748B1 (en) * 2006-09-07 2011-03-22 National Semiconductor Corporation Diffusion capacitor for actively triggered ESD clamp
US8922963B2 (en) * 2013-01-30 2014-12-30 Monolithic Power Systems, Inc. Electrostatic discharge protection circuit and method thereof
US20160172849A1 (en) * 2014-12-11 2016-06-16 Infineon Technologies Ag Esd/eos detection
CN105047664B (zh) * 2015-07-09 2018-06-29 武汉新芯集成电路制造有限公司 静电保护电路及3d芯片用静电保护电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201778A1 (en) * 1999-04-19 2003-10-30 Vladimir Kraz Electrostatic discharges and transient signals monitoring system and method
US20100271742A1 (en) * 2009-04-24 2010-10-28 Silicon Laboratories, Inc. Electrical Over-Stress Detection Circuit
US20160285255A1 (en) * 2015-03-27 2016-09-29 Analog Devices Global Electrical overstress recording and/or harvesting

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
F. ALTOLAGUIRRE; M. KER: "Power-Rail ESD Clamp Circuit With Diode-String ESD Detection to Overcome the Gate Leakage Current in a 40-nm CMOS Process", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 60, no. 10, 2013, pages 3500 - 3507, XP011527385, DOI: doi:10.1109/TED.2013.2274701
H. SUNG ET AL.: "Design of Toroidal Current Probe Embedded in Multi-layer Printed Circuit Boards for Electrostatic Discharge ESD Detection", IEEE ELECTRICAL DESIGN OF ADVANCED PACKAGE AND SYSTEMS SYMPOSIUM, 2010, pages 1 - 4, XP031845534
M. KER ET AL.: "On-Chip ESD Detection Circuit for System-Level ESD Protection Design", LOTH IEEE CONFERENCE ON SOLID-STATE AND INTEGRATED CIRCUIT TECHNOLOGY ICSICT, 2010, pages 1584 - 1587, XP031835082
W. KUHN; R. EATINGER: "BUILT-IN SELF-TEST IN INTEGRATED CIRCUITS - ESD EVENT MITIGATION AND DETECTION", MASTER THESIS AN DER KANSAS STATE UNIVERSITY ABSCHLUSS, 2011

Also Published As

Publication number Publication date
US20190271728A1 (en) 2019-09-05
EP3538904A1 (de) 2019-09-18
DE102016221925A1 (de) 2018-05-09
CN110178041A (zh) 2019-08-27
JP2020513567A (ja) 2020-05-14

Similar Documents

Publication Publication Date Title
DE4244555C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests (&#34;burn-in&#34;)
WO2009071646A2 (de) Ueberpruefung eines esd-verhaltens von integrierten schaltungen auf schaltungsebene
DE68918747T2 (de) IC-Karte mit Sicherungsmitteln gegen fehlerhaften Betrieb.
DE102010030064A1 (de) Schutzschaltung
DE102019121794A1 (de) Intelligenter elektronischer schalter
DE102010045325A1 (de) ESD-Schutzschaltung
DE102016109137B3 (de) Überwachungsvorrichtung und Überwachungsverfahren
DE102008054502A1 (de) ESD Schutzschaltung
WO2016180771A1 (de) Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen
DE10214898A1 (de) Speicherschaltung
WO2007118679A1 (de) Schaltungsanordnung mit einer nicht-flüchtigen speicherzelle und verfahren
DE102005056940B4 (de) Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes
DE112021003640T5 (de) Glitch-Schutzsystem und Reset-Konzept für sichere Speichervorrichtungen
DE10349405A1 (de) Aktive Schutzschaltungsanordnung
EP3538904A1 (de) Vorrichtung und verfahren zur detektion einer anzahl von elektrostatischen entladungen
DE112018000425T5 (de) Schaltungen zur ableitung von versorgungsspannung von einer anordnung in einem abgeschaltetem zustand
DE19612441C2 (de) Schaltungsanordnung mit einer Testschaltung
DE102007018237B4 (de) Schaltung mit verbessertem ESD-Schutz bei repetierender Pulsbelastung
DE102018102341A1 (de) Leistungsschaltersteuerung über einen Versorgungsspannungsanschluss
DE102008048830B4 (de) Schaltungsanordnung mit Schmelzsicherung und Verfahren zum Ermitteln eines Zustands einer Schmelzsicherung
DE10344849B3 (de) Integrierte Schaltung mit Schutz vor elektrostatischer Entladung
DE102004040507B4 (de) Referenzspannungsdetektor für eine Leistungseinschaltsequenz in einem Speicher
DE102020104129A1 (de) Logikpufferschaltung und verfahren
DE102006029142A1 (de) Verfahren und Schutzschaltung gegen Überspannung
DE10120142A1 (de) Detektorschaltung zur Detektion von Spannungs-Spikes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17777181

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019544777

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017777181

Country of ref document: EP

Effective date: 20190611