-
Stand der Technik
-
Die Erfindung betrifft eine Vorrichtung un ein Verfahren zur Detektion einer Anzahl von elektrostatischen Entladungen.
-
Integrierte Schaltungen enthalten eine Vielzahl an Strukturen aus unterschiedlichen Materialien. Durch die immer kleiner werdenden Strukturgrößen steigt die Empfindlichkeit dieser Strukturen auf Stress stark.
-
Eine Art von Stress sind elektrostatische Entladungen ESD in bzw. durch den Chip. Diese entstehen durch Ladungstrennung und Ladungsansammlung, wenn sich zwei Flächen von Materialien mit unterschiedlichen Elektronenaffinitäten berühren. Bereits wenn ein kleines Bauteil aus einer Maschine oder einer Verpackung rutscht, entsteht eine elektrostatische Aufladung.
-
Eine solche elektrostatische Aufladung lädt Bauteile bis zu mehreren 1000 V auf. Defekte an Bauteilen und Strukturen in modernen ASICs können technologieabhängig bereits ab einer Spannung von 1 V auftreten.
-
Elektrostatische Entladungen treten vergleichsweise häufig auf. Um dennoch das Fertigen bzw. die Verarbeitung der Chips zu ermöglichen, werden Strukturen in ASICs eingebaut, die die Spannung am Eingang des ICs klammern, d. h. begrenzen.
-
Sogenannte ESD-Klammern bieten der akkumulierten Ladung einen niederohmigen Pfad an, um die Ladungsträger abzuführen. Die empfindlichen Strukturen des ASICs sind dadurch vor hohen Spannungen und Strömen geschützt.
-
Trotz dieser ESD-Klammern bedeutet eine elektrostatische Entladung Stress für einen ASIC. ESD-Klammern sind möglichst wirtschaftlich dimensioniert, wobei sie dabei schon eine vergleichsweise große Fläche aufweisen. Die Baugröße der ESD-Klammern beträgt bis zu 30% der gesamten Schaltkreisgröße, wobei sie von der Stärke der für die Schaltung angenommenen elektrostatischen Entladung abhängig ist. Aus diesem Grund halten manche ESD-Strukturen nur eine begrenzte Anzahl von Entladungen aus und können den ASIC anschließend nicht mehr ausreichend schützen. Zudem sind die ESD-Klammern so dimensioniert, dass der ASIC nur im Rahmen seiner Spezifikation vor einer Überspannung geschützt ist. Eine unerwartet hohe, kurzzeitig am ASIC anliegende Spannung kann also dennoch Bauteile zerstören.
-
Das Dokument F. Altolaguirre and M. Ker (2013), Power-Rail ESD Clamp Circuit With Diode-String ESD Detection to Overcome the Gate Leakage Current in a 40-nm CMOS Process, IEEE Transactions on Electron Devices, vol. 60, issue 10, p. 3500 - 3507, beschreibt die Erkennung einer elektrostatischen Entladung, um eine Entladeschutzschaltung bei einer Entladung mit einem geringeren Einschaltstrom aktivieren zu können. Auf diese Weise ist die Fläche der Klammer reduzierbar.
-
Das Dokument M. Ker et al. (2010), On-Chip ESD Detection Circuit for System-Level ESD Protection Design, 10th IEEE conference on Solid-State and Integrated Circuit Technology ICSICT, p. 1584- 1587, beschreibt ein ESD-Event bzw. ein transientes Signal, das während des Betriebs detektiert wird, um die Schaltung eines TFT-LC Displays in einen sicheren Zustand bringen zu können.
-
Das Dokument H. Sung et al. (2010), Design of Toroidal Current Probe Embedded in Multi-layer Printed Circuit Boards for Electrostatic Discharge ESD Detection, IEEE Electrical Design of Advanced Package and Systems Symposium, p. 1 - 4, beschreibt, dass ein ESD-Event mittels einer integrierten elektrischen Spule detektiert werden kann. Dies wird durch eine Messung mit einer Strommesszange bestätigt.
-
Das Dokument W. Kuhn und R. Eatinger (2011), BUILT-IN SELF-TEST IN INTEGRATED CIRCUITS - ESD EVENT MITIGATION AND DETECTION", Master Thesis an der Kansas State University Abschluss 2011, beschreibt die Detektion eines ESD-Events bzw. eines transienten Signals während des Betriebs durch Aufschmelzen einer Art Sicherung. Dazu wird den ESD-Koppeldioden eine dünne Leitung parallel geschaltet, die unter ESD-Stress zerstört wird. Diese Zerstörung repräsentiert eine gespeicherte Information, da sie nicht reversibel ist. Eine Funktion der Detektion kann somit nicht unter allen Bedingungen garantiert werden. Die Zerstörung der parallel geschalteten dünnen Leitung kann den ASIC negativ beeinflussen.
-
Nachteilig ist, dass die Detektion einer elektrostatischen Ladung nur einmal durchgeführt werden kann. Das bedeutet, dass diese Methode nicht zuverlässig ist, denn sie kann nur eine einzige Entladung detektieren. Bei einer weiteren elektrostatischen Entladung kann der ASIC Schaden nehmen. Außerdem wird eine große Fläche auf dem Chip benötigt.
-
Die Aufgabe der Erfindung ist es, die Anzahl der elektrostatischen Entladungen zuverlässig zu erfassen.
-
Offenbarung der Erfindung
-
Die Vorrichtung zur Detektion einer Anzahl von elektrostatischen Entladungen umfasst eine Entladungsschutzeinrichtung. Erfindungsgemäß ist eine Detektionseinheit elektrisch parallel zur Entladungsschutzeinrichtung angeordnet bzw. geschaltet. Die Detektionseinheit umfasst mindestens einen Speicherblock und der Speicherblock weist einen Rücksetzeingang auf.
-
Der Vorteil ist hierbei, dass die Detektionseinheit mehrmals verwendet werden kann und die Anzahl der benötigten Speicherzellen gering ist, sodass die Detektionseinheit wenig Platz einnimmt.
-
In einer Weiterbildung weist die Detektionseinheit einen Energieblock auf, der einen Längsregler umfasst.
-
Vorteilhaft ist hierbei, dass die Ladungsmenge, die dem Speicherblock zugeführt wird, konstant gehalten wird. Mit anderen Worten die Spannung am Speicherblock wird begrenzt.
-
In einer weiteren Ausgestaltung weist die Detektionseinheit ein Schaltmittel auf. Das Schaltmittel umfasst insbesondere einen NMOS-Transistor, der als Diode verschaltet ist bzw. als Diode fungiert.
-
Der Vorteil ist hierbei, dass eine Erkennung einer elektrostatischen Entladung erst ab einem bestimmten Spannungshub erfolgt.
-
In einer Weiterbildung ist das Schaltmittel zwischen der Entladeschutzeinrichtung und dem Speicherblock angeordnet.
-
In einer weiteren Ausgestaltung weist der Energieblock einen ersten Ausgang und einen zweiten Ausgang auf, wobei zwischen dem ersten Ausgang und dem zweiten Ausgang ein Kondensator angeordnet ist.
-
Der Vorteil ist hierbei, dass ein Kondensator mit kleiner Fläche verwendet werden kann.
-
In einer Weiterbildung weist der Speicherblock einen ersten Anschluss und einen zweiten Anschluss auf, wobei zwischen dem ersten Anschluss und dem zweiten Anschluss ein Zeitgeber angeordnet ist.
-
Vorteilhaft ist hierbei, dass die Speicherzelle beschrieben werden kann. Mit anderen Worten es findet eine Entladung des Programmieren-Pins statt.
-
In einer weiteren Ausgestaltung weist die Detektionseinheit eine Auswerteeinheit auf.
-
Der Vorteil ist hierbei, dass die Speicherzelle während des elektrostatischen Entladungspulses ausgelesen werden kann.
-
In einer Weiterbildung umfasst die Detektionseinheit einen Zähler.
-
Vorteilhaft ist hierbei, dass die Anzahl der elektrostatischen Entladungspulse, die am geschützten Pin auftreten, durch die Entladungsschutzeinrichtung erfasst werden können.
-
In einer weiteren Ausgestaltung umfasst die Detektionseinheit mindestens eine bistabile Kippstufe.
-
Der Vorteil ist hierbei, dass die Auswertung der Speicherzelle stromlos erfolgt.
-
Das erfindungsgemäße Verfahren zur Detektion einer Anzahl von elektrostatischen Entladungen umfasst das Erfassen einer Spannung, die an einer Entladungsschutzeinrichtung anliegt. In Abhängigkeit der erfassten Spannung wird eine Eingangsspannung der Detektionseinheit erzeugt. Es wird ein Schaltmittel der Detektionseinheit aktiviert und mindestens eine Speicherzelle des Speicherblocks beschrieben. Die Anzahl der elektrostatischen Entladungen wird erfasst.
-
Vorteilhaft ist hierbei, dass die Anzahl der elektrostatischen Entladungen auf einfache Weise erfasst werden kann.
-
In einer Weiterbildung liest eine Auswerteeinheit den Zustand mindestens einer Speicherzelle des Speicherblocks während des Auftretens eines elektrostatischen Entladungspulses aus.
-
Der Vorteil ist hierbei, dass keine Zwischenspeicherkondensatoren erforderlich sind, um die Energie des elektrostatischen Entladungspulses zu speichern, sodass der Platzbedarf der Detektionseinheit gering ist.
-
Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.
-
Figurenliste
-
Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
- 1 ein Blockschaltbild einer Vorrichtung zur Detektion einer Anzahl von elektrostatischen Entladungen,
- 2 die Vorrichtung zur Detektion der Anzahl von elektrostatischen Entladungen mit einem Ersatzschaltbild des Energieblocks,
- 3 ein Blockschaltbild der Vorrichtung zur Detektion der Anzahl von elektrostatischen Entladungen mit einer Auswerteeinheit,
- 4 ein Blockschaltbild der Vorrichtung zur Detektion von zwei elektrostatischen Entladungen,
- 5 eine Schaltung zur Generierung eines Lesesignals, das zeitversetzt zur Versorgungsspannung erzeugt wird,
- 6 einen Levelshifter und
- 7 ein Verfahren zur Detektion einer Anzahl von elektrostatischen Entladungen.
-
1 zeigt ein Blockschaltbild einer Vorrichtung 100 zur Detektion einer Anzahl von elektrostatischen Entladungen. Die Vorrichtung 100 umfasst einen ersten Anschluss 101 und einen zweiten Anschluss 102, die mit einer Entladungsschutzeinrichtung 103 elektrisch verbunden sind. Die Entladungsschutzeinrichtung 103 schützt dabei mindestens einen Bauteilanschluss eines ASICs vor Überspannung, beispielsweise den Bauteilanschluss des ASICs, der mit dem ersten Anschluss 101 elektrisch leitend verbunden ist. Ein Massepad des ASICs ist in diesem Fall typischerweise mit dem zweiten Anschluss 102 elektrisch leitend verbunden. Eine Detektionseinheit 107 ist elektrisch parallel zur Entladungsschutzeinrichtung 103 angeordnet bzw. geschaltet. Das bedeutet die Detektionseinheit 107 erkennt bzw. erfasst elektrostatische Entladungspulse. Die Detektionseinheit 107 umfasst einen Energieblock 104 und einen Speicherblock 106, wobei der Speicherblock mindestens eine Speicherzelle aufweist. Der Energieblock 104 umfasst einen ersten Eingang 108, einen zweiten Eingang 109 und einen ersten Ausgang 110. Ein zweiter Eingang 109 des Energieblocks 104 ist beispielsweise mit Masse verbunden. Der Speicherblock 106 umfasst einen ersten Eingang 111, einen zweiten Eingang 112, einen Rücksetzeingang 113, einen ersten Ausgang 114 und einen zweiten Ausgang 115. Der zweite Eingang 112 des Speicherblocks 106 ist beispielsweise mit Masse verbunden. Der erste Ausgang 110 des Energieblocks 104 ist mit dem ersten Eingang 111 des Speicherblocks 106 elektrisch leitend verbunden. Der erste Ausgang 114 des Speicherblocks 106 ist gegenüber dem zweiten Ausgang 115 des Speicherblocks 106 invertiert. Alternativ ist der erste Ausgang 114 des Speicherblocks 106 gegenüber dem zweiten Ausgang 115 des Speicherblocks nicht invertiert.
-
2 zeigt die Vorrichtung zur Detektion der Anzahl von elektrostatischen Entladungen mit einem Ersatzschaltbild des Energieblocks 204. Der Energieblock 204 ist zwischen der Entladungsschutzeinrichtung 203 und dem Speicherblock 206 angeordnet, wobei der Speicherblock 206 beispielhaft eine Speicherzelle umfasst. Der Energieblock 204 umfasst einen Längsregler, der einen Widerstand 216 und eine Zenerdiode 217 aufweist. Zusätzlich weist der Energieblock 204 ein Schaltmittel 218 und einen Kondensator 219 auf. Das Schaltmittel 218 umfasst beispielsweise einen NMOS-Transistor, der als Diode beschaltet bzw. verschaltet ist. Der Widerstand 216 limitiert hierbei einen Ausgangsstrom des Längsreglers. Die Zenerdiode 217 begrenzt eine Kondensatorspannung des Kondensators 219. Der Kondensator 219 weist eine geringe Eigenfläche auf und wird zur Stabilisierung der Spannung während eines Speichervorgangs eingesetzt. Die Aufgabe des Längsreglers ist es hierbei während der Zeitdauer des Auftretens eines elektrostatischen Entladungspulses eine vorgegebene Spannung am ersten Eingang 211 des Speicherblocks 206 bereitzustellen. Zur Programmierung der Speicherzelle bzw. des Speicherblocks wird typischerweise mindestens eine Spannung von 10V benötigt. Damit die Speicherzelle programmiert bzw. beschrieben werden kann, muss die vorgegebene Spannung eine bestimmte Zeitdauer am ersten Eingang 211 des Speicherblocks 206 anliegen. Dies wird mit Hilfe eines Zeitgebers 220 realisiert, der zwischen dem ersten Eingang 211 des Speicherblocks 206 und dem zweiten Eingang 212 des Speicherblocks 206 angeordnet ist. Die bestimmte Zeitdauer, die mittels des Zeitgebers 220 eingestellt wird beträgt beispielsweise 10 ms. Der Speicherblock 206 umfasst einen Rücksetzeingang 213, der die Speicherzelle des Speicherblocks 206 löschen kann. Der erste Eingang 211 des Speicherblocks 206 sowie der Rücksetzeingang zeigen den Speicherzustand der Speicherzelle an. Liegt eine logische „1“ am ersten Eingang der Speicherzelle an, so wird die Speicherzelle programmiert. Liegt eine logische „1“ am Rücksetzeingang an, so wird die Speicherzelle nicht beschrieben. Diese beiden Eingänge weisen zueinander immer einen invertierten Zustand auf. Des Weiteren umfasst der Speicherblock 206 einen ersten Ausgang 214 und einen zweiten Ausgang 215, die den Zustand des Speicherblocks 206 ausgeben bzw. anzeigen oder repräsentieren. Umfasst der Speicherblock 206 mehrere Speicherzellen, so weist der Speicherblock 206 entweder einen gemeinsamen Rücksetzeingang für alle Speicherzellen des Speicherblocks auf oder jeweils einen Rücksetzeingang für jede Speicherzelle.
-
3 zeigt ein Blockschaltbild der Vorrichtung 300 zur Detektion der Anzahl von elektrostatischen Entladungen mit einer Auswerteeinheit 305. Die Vorrichtung 300 umfasst einen ersten Anschluss 301 und einen zweiten Anschluss 302, die mit einer Entladungsschutzeinrichtung 303 elektrisch verbunden sind. Eine Detektionseinheit 307 ist elektrisch parallel zur Entladungsschutzeinrichtung 303 geschaltet. Die Detektionseinheit 307 umfasst einen Energieblock 304, eine Auswerteeinheit 305 und einen Speicherblock 306. Der Speicherblock 306 umfasst in diesem Ausführungsbeispiel mindestens zwei Speicherzellen. Die Aufgabe der Auswerteeinheit 305 ist es, die Speicherzellen während eines elektrostatischen Entladungspulses auszuwerten. Mit anderen Worten die Auswerteeinheit 305 kann während eines elektrostatischen Entladungspulses den Zustand der Speicherzellen auslesen. Da mehrere Speicherzellen vorhanden sind, ist es möglich die Anzahl der elektrostatischen Entladungspulse zu ermitteln.
-
4 zeigt ein Blockschaltbild der Vorrichtung 400 zur Erfassung zweier Entladungen. Die Vorrichtung 400 weist einen ersten Eingang 401, einen zweiten Eingang 402, eine Entladungsschutzeinrichtung 403, sowie einen Energieblock 404 und einen Speicherblock 406 auf. Der Speicherblock 406 umfasst in diesem Ausführungsbeispiel zwei Speicherzellen. Zusätzlich weist die Vorrichtung 400 einen Levelshifter 421 auf, der parallel zum ersten Ausgang des Energieblocks 404 und zum zweiten Ausgang des Energieblocks 404 geschaltet ist. Der Levelshifter 421 stellt die Programmierspannung für den ersten Eingang 411 des Speicherblocks 406 bereit. Unter dem Begriff Programmierspannung wird dabei die Spannung verstanden die notwendig ist, um eine Speicherzelle beschreiben zu können. Die Vorrichtung 400 weist außerdem einen Spannungsteiler 422 zur Erzeugung einer Spannung für die Auswerteeinheit auf. Die Spannung der Auswerteeinheit liegt im Bereich < 5V. Zusätzlich umfasst die Vorrichtung 400 eine Schaltung 423 zur Erzeugung eines Lesesignals und eine bistabile Kippstufe bzw. Flip-Flop 424 zur Auswertung des Zustands einer Speicherzelle. Wie bereits in 2 gezeigt umfasst der Energieblock 404 einen Widerstand, eine Zenerdiode, einen als Diode geschalteten Mosfet-Transistor und einen Kondensator. Der Energieblock 404 wandelt dabei die Spannung, die während eines ESD-Pulses an der Entladungsschutzeinrichtung 403 anliegt in eine geringere Spannung um, sodass die Speicherzellen des Speicherblocks 406 programmiert werden können. Typischerweise beträgt die Programmierspannung 20V. Der Ausgang des Energieblocks 404 ist mit einem Spannungsteiler 422 zur Erzeugung der Versorgungsspannung der Auswerteeinheit verbunden, wobei die Auswerteeinheit mit Hilfe eines Flip-Flops bzw. einer bistabilen Kippstufe realisiert ist. Das bedeutet die Auswerteeinheit steuert die Programmierung und Auswertung der Speicherzellen. Die Auswerteeinheit benötigt beispielsweise eine Versorgungsspannung von insbesondere 3,5 V. Wird die Auswerteeinheit mit dieser Versorgungsspannung versorgt, so wird an einen Leseeingang der Auswerteeinheit eine Spannung angelegt, die ein Logiksignal generiert, das den Zustand der Speicherzelle anzeigt. Beim Auslesen der Speicherzelle muss das Logiksignal, das ein Lesesignal repräsentiert zeitlich versetzt nach der Versorgungsspannung an das Flipflop angelegt werden. Diese zeitliche Versetzung wird mit Hilfe der Schaltung 423 erzeugt, die in 5 näher beschrieben wird. Durch die verwendeten Flip-Flops erfolgt die Auswertung der Speicherzellen nahezu stromlos. Das bedeutet die Detektionseinheit 407 wird nicht belastet, d. h. es wird kein Strom aus der Detektionseinheit gezogen. Mittels der erzeugten Logiksignale der Flip-Flops wird durch die Schaltung gesteuert, ob die ausgewertete Speicherzelle programmiert werden soll oder ob eine weitere Speicherzelle ausgewertet werden muss. Die erste noch nicht beschriebene Speicherzelle wird über die vom Energieblock generierte Programmierspannung dauerhaft programmiert.. Zur Auswertung einer weiteren Speicherzelle wird eine Levelshifterschaltung 421 benötigt. Diese ist in 6 gezeigt.
-
5 zeigt das Ersatzschaltbild des Blocks 423 aus 4. Die Schaltung weist dabei einen ersten Eingang 531, einen zweiten Eingang 532, einen ersten Kondensator 533, einen zweiten Kondensator 534, einen Widerstand 535, einen PMOS-Transistor 536, einen NMOS-Transistor 537, einen Kondensator 538, einen ersten Ausgang 539 und einen zweiten Ausgang 540 auf. Mit Hilfe des ersten Kondensators 533 und des zweiten Kondensators 534, die mit dem Eingang der Schaltung verbunden sind, ist die Zeitdauer einstellbar, die bei steigender Versorgungsspannung am NMOS-Transistor 537 benötigt wird um den PMOS-Transistor 536 zu schalten. In geschaltetem Zustand verbindet der PMOS-Transistor 536 die Versorgungsspannung mit dem Leseeingang der Auswerteschaltung.
-
6 zeigt eine Levelshifterschaltung 600 zum Anlegen der Programmierspannung an eine weitere Speicherzelle, nachdem eine erste Speicherzelle ausgewertet wurde. Die Levelshifterschaltung 600 umfasst einen ersten Eingang 641, einen zweiten Eingang 642, einen PMOS-Transistor 644, einen als Diode verschalteten NMOS-Transistor 645, einen NMOS-Transistor 646 zur Ansteuerung des PMOS-Transistors 645, einen Filterkondensator 647, einen ersten Ausgang 648 und einen zweiten Ausgang 649. Beim folgenden Programmiervorgang wird die weitere Speicherzelle beschrieben. Eine schnelle Spannungsflanke, die am ersten Eingang 641 des Levelshifters 600 anliegt, verursacht ein Koppeln von Ladungsträgern über den gesperrten PMOS-Transistor 644, sodass am ersten Ausgang 648 des Levelshifters 600 ein Filterkondensator 647 benötigt wird, der diese hochfrequente Störung filtert. Der als Diode verschaltete NMOS-Transistor 645 sorgt dafür, dass die Programmierspannung über dem Filterkondensator 647 erst frühestens nach einer vorgegebenen Zeit entladen wird.
-
7 zeigt ein Verfahren 700 zur Detektion einer Anzahl von elektrostatischen Entladungen. Das Verfahren 700 startet mit dem Erfassen 710 einer Spannung, die an einer Entladungsschutzeinrichtung anliegt. Überschreitet die Spannung einen Schwellenwert, der von der Entladungsschutzeinrichtung vorgegeben ist, so wird in einem folgenden Schritt 720 eine Eingangsspannung, die an der Detektionseinheit anliegt, erzeugt. Mit anderen Worten beim Auftreten eines elektrostatischen Entladungspulses reagiert die Entladungsschutzeinrichtung, so dass eine Eingangsspannung für die Detektionseinheit bereitgestellt wird. Im Energieblock wird die Eingangsspannung beispielsweise mittels eines Spannungsteilers verringert, sodass die Spannung innerhalb der Detektionseinheit, die einzelnen Bauelemente schützt bzw. nicht zerstört. Typischerweise reagiert die Entladungsschutzeinrichtung ab einem Schwellenwert von ungefähr 50 V. Diese Spannung wird mittels der Entladungsschutzeinrichtung beispielsweise auf einen Spannungswert von 20 V reduziert. Wird der Schwellenwert nicht überschritten, so wird das Verfahren beendet oder startet erneut mit dem Schritt 710. In einem folgenden Schritt 730 wird das Schaltmittel der Detektionseinheit aktiviert, wenn an dem Schaltmittel ausreichend Spannung anliegt. Mit anderen Worten es wird der Rest der Detektionseinheit aktiviert, d. h. mindestens der Speicherblock. In einem folgenden Schritt 740 wird mindestens eine Speicherzelle des Speicherblocks beschrieben. In einem folgenden Schritt 760 wird die Anzahl der elektrostatischen Entladungen beispielsweise mittels einer Steuereinheit gezählt bzw. erfasst.
-
In einem optionalen Schritt 750, der zwischen dem Schritt 740 und dem Schritt 760 ausgeführt wird, kann eine Auswerteeinheit den Zustand mindestens einer Speicherzelle des Speicherblocks während des Auftretens eines elektrostatischen Entladungspulses auslesen. Mit anderen Worten alle Schalt- bzw. Auswertevorgänge erfolgen während des Auftretens des elektrostatischen Entladungspulses, der typischerweise eine Zeitdauer von 100 ns aufweist. Optional kann die Auswerteeinheit in Abhängigkeit des Speicherzustands der vorhandenen Speicherzellen auswählen, ob bzw. welche der Speicherzellen als nächstes programmiert werden sollen oder welche gelöscht werden sollen. Die Löschung der Speicherzelle erfolgt mittels des Rücksetzeingangs. Die Löschung erfolgt beispielsweise durch die Auswerteeinheit im normalen Betriebszustand des ASICs, nachdem die fehlerfreie Funktion des ASICs nach einem detektierten ESD-Event überprüft wurde. Die Überprüfung kann beispielsweise mittels einer zusätzlichen Prüfroutine eines Steuergeräts erfolgen. Da die Speicherzellen sowohl programmiert als auch gelöscht werden können, kann die Auswertung der Speicherzellen codiert, z. B. im Binärcode, erfolgen. Alle Speicherzellen werden während des elektrostatischen Entladungspulses programmiert, ausgelesen bzw. gelöscht.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Nicht-Patentliteratur
-
- F. Altolaguirre and M. Ker (2013), Power-Rail ESD Clamp Circuit With Diode-String ESD Detection to Overcome the Gate Leakage Current in a 40-nm CMOS Process, IEEE Transactions on Electron Devices, vol. 60, issue 10, p. 3500 - 3507 [0008]
- M. Ker et al. (2010), On-Chip ESD Detection Circuit for System-Level ESD Protection Design, 10th IEEE conference on Solid-State and Integrated Circuit Technology ICSICT, p. 1584- 1587 [0009]
- H. Sung et al. (2010), Design of Toroidal Current Probe Embedded in Multi-layer Printed Circuit Boards for Electrostatic Discharge ESD Detection, IEEE Electrical Design of Advanced Package and Systems Symposium, p. 1 - 4 [0010]
- W. Kuhn und R. Eatinger (2011), BUILT-IN SELF-TEST IN INTEGRATED CIRCUITS - ESD EVENT MITIGATION AND DETECTION“, Master Thesis an der Kansas State University Abschluss 2011 [0011]
