背景技术
随着集成电路制造工艺水平进入线宽的深亚微米时代,集成电路中的MOS元件都采用浅掺杂LDD(Lightly Doped Drain)结构,并且硅化物工艺已广泛应用于MOS元件的扩散层上。同时为了降低栅极多晶的扩散串联电阻,采用了多晶化合物的制造工艺。随着集成电路元件的缩小,MOS元件的栅极氧化层厚度越来越薄,这些制造工艺的改进可大幅度提高集成电路内部的运算速度,并可提高电路的集成度。但是这些改进带来了一个很大的弊端,即深亚微米集成电路更容易遭受到静电放电(ESD,Electro Static Discharge)冲击而失效,从而造成产品的可靠性下降。
ESD是指一定量的电荷从一个物体(例如人体)转移到另一个物体上(例如芯片)的过程。目前对集成电路的防ESD危害要求都是以防人体静电为主,并建立了人体模型(HBM,Human Body Model),HMB是ESD模型中建立最早和最主要的模型之一。它描述的是当一个带有静电的人用手接触集成电路芯片的引脚时发生的人体向芯片引脚的放电现象。因此,ESD常常在集成电路的输入、输出单元口以及从电源到地的电路内部形成。这个过程可导致芯片在很短的时间内通过一个非常大的电流,35%以上的芯片失效是由ESD引起的。
ESD保护电路的设计目的就是要避免工作电路成为ESD的放电通路而遭到损害,保证在任意芯片引脚发生的ESD,都有适合的低阻旁路将ESD电流引入电源线,通过另外一个引脚建立ESD电流通路放电。
图1为一种现有静电放电保护装置1,ESD保护装置1包括第一内部供电单元111、第二内部供电单元112、第一外部供电单元121、第二外部供电单元122、第一输入输出单元131、第二输入输出单元132,以及第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2。
第一内部供电单元111的一个端口直接连接至第一电源总线VDD1,其他三个端口分别通过三个静电放电钳位单元EC(ESD CLAMP,以下简称EC单元)单元与第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2相连接。
第二内部供电单元112的一个端口直接连接至第二电源总线VSS1,其他三个端口分别通过三个EC单元与第一电源总线VDD1、第三电源总线VDD2、第四电源总线VSS2相连接。
第一外部供电单元121的一个端口直接连接至第三电源总线VDD2,其他三个端口分别通过三个EC单元与第一电源总线VDD1、第二电源总线VSS1、第四电源总线VSS2相连接。
第二外部供电单元122的一个端口直接连接至第四电源总线VSS2,其他三个端口分别通过三个EC单元与第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2相连接。
第一输入输出单元131的四个端口分别通过四个EC单元与第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2相连接。
第二输入输出单元132的四个端口分别通过四个EC单元与第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2相连接。
当第一外部供电单元121上出现一个正向脉冲ESD时,第一外部供电单元121可与第一内部供电单元111、第二内部供电单元112、第二外部供电单元122、第一输入输出单元131和第二输入输出单元132中的任意一个装置建立ESD电流释放通路,通过该装置将该正向脉冲ESD电流释放出去。
例如,第一外部供电单元121和第一内部供电单元111建立ESD电流通路放电。第一外部供电单元121发生一个正向脉冲ESD,该正向脉冲ESD一路从第一外部供电单元121通过第一通路L1传输到第三电源总线VDD2;第一通路L1在第三电源总线VDD2上分为两个方向的第一支路L11和第二支路L12,正向脉冲ESD在第三电源总线VDD2上分别沿第一支路L11和第二支路L12传输到第一内部供电单元111并释放出去。同时,该正向脉冲ESD还通过第二通路L2传输到第一电源总线VDD1;第二通路L2在第一电源总线VDD1上分为两个方向的第三支路L21和第四支路L22,正向脉冲ESD在第一电源总线VDD1上分别沿第三支路L21和第四支路L22传输到第一内部供电单元111并释放出去。
所以,当任意输入输出单元口或电源供电单元口发生ESD时,都可以与其他任意端口建立ESD静电释放通路,通过其他端口释放出去。例如,上述提到的第一外部供电单元121上的正向脉冲ESD通过第一内部供电单元111释放,可以依靠第三电源总线VDD2和第一电源总线VDD1建立ESD电流释放通路。而当第一外部供电单元121上的正向脉冲ESD通过第二内部供电单元112释放,可以依靠第三电源总线VDD2和第二电源总线VSS1建立ESD电流释放通路。也就是说,在所有输入输出单元和电源供电单元的任意两个端口之间建立ESD电流释放通路时,应用到第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2的几率是均等的。因此,需要在所有端口之间加上EC,并且,为了达到所需要的ESD保护能力,每个EC单元都必须能够单独担负所要求的静电保护能力。同时,ESD电流要通过电源总线进行泄放,所有用到的所有电源总线都必须足够的宽,其目的一是承受所要求的ESD保护电流,二是降低电源线上的寄生电阻,使得ESD电流能够尽量均匀地通过多根电源线进行泄放。
当集成电路芯片用到N组电源时,N组电源就需要N根宽电源总线,每组电源需要N-1个EC来释放ESD电流。例如,图1所示的现有ESD保护装置1中有四组电源,分别需要四根宽电源总线,每组电源需要三个EC。当电源组数N增加到一定程度时,所需的宽电源线数目和EC数目就会变的非常庞大,导致集成电路芯片尺寸增大到无法接受的地步。
发明内容
本发明要解决现有技术中庞大ESD保护结构的技术问题。
本发明提供一种新架构的静电放电保护装置,包括:供电单元、输入输出单元、静电总线单元、第一静电放电钳位单元、第二静电放电钳位单元,以及电源总线、静电释放总线;所述供电单元直接连接所述电源总线,并通过所述第一静电放电钳位单元连接至所述静电释放总线;所述输入输出单元通过所述第二静电放电钳位单元连接至所述静电释放总线;所述静电总线单元连接至所述静电释放总线。
所述电源供电单元、所述输入输出单元、所述静电总线单元中的任意一个单元接收静电放电电流,都只通过所述静电释放总线建立静电放电电流释放通路,将所述静电放电电流从未接收所述静电放电电流的任意一个单元释放出去。
所述静电释放总线的宽度比所述电源总线要宽。
所述静电释放总线为至少两根。
所述静电总线单元与所述静电释放总线之间存在一一对应的关系,所述静电总线单元与其对应的静电释放总线直接相连,与其他静电释放总线通过静电放电钳位单元相连。
所述至少两根静电释放总线中,至少有一根还被用于提供外部供电电压,至少有另外一根还被用于提供外部地电压。
所述静电放电保护装置还包括:在所述边角区域、所述填充区域内使静电释放总线之间连接的至少一个静电放电钳位单元。
所述静电释放总线包括第一静电释放总线和第二静电释放总线,所述静电总线单元包括第一静电总线单元和第二静电总线单元,所述第一静电放电钳位单元包括第一子静电放电钳位单元和第二子静电放电钳位单元,所述第二静电放电钳位单元包括第三子静电放电钳位单元、第四子静电放电钳位单元,以及还包括第三静电放电钳位单元、第四静电放电钳位单元;所述第一静电总线单元直接连接至所述第一静电释放总线,并通过所述第三静电放电钳位单元连接至所述第二静电释放总线;所述第二静电总线单元直接连接至所述第二静电释放总线,并通过所述第四静电放电钳位单元连接至所述第一静电释放总线;所述供电单元直接连接所述电源总线,并通过所述第一子静电放电钳位单元连接至所述第一静电释放总线,通过所述第二子静电放电钳位单元连接至所述第二静电释放总线;所述输入输出单元通过所述第三子静电放电钳位单元连接至所述第一静电释放总线,通过所述第四子静电放电钳位单元连接至所述第二静电释放总线。
所述电源供电单元、所述输入输出单元、所述静电总线单元中的任意一个单元接收ESD电流,都只通过所述第一静电释放总线、第二静电释放总线建立ESD电流释放通路,将所述ESD电流从未接收所述ESD电流的任意一个单元释放出去。
所述第一静电总线单元还被用于提供外部供电电压,所述第二静电总线单元还被用于提供外部地电压。
与现有技术相比,本发明具有以下优点:
1、本发明通过增加至少一个静电总线单元和足够宽的静电释放总线,使所有与静电释放总线连接的单元上发生的ESD电流都流向静电释放总线,成为任意单元之间建立的ESD静电释放通路。这样不但减少了EC的数量,也明显减少了宽电源总线的数量,同时减小了电源总线的总宽度。当电源数量N增大时,所需的宽的电源总线,也只是根据所需设计几根,而不是随N的数量无限增大。同时,每个单元连接的EC数量,也再不是N-1个,而是与静电释放总线的数量相同。
2、本发明还提供一种静电释放保护装置,将现有技术中用于提供外部供电电压的电源总线设定为静电释放总线,其他供电总线不必设计的足够宽,只需能够负担其正常工作时所需提供的电荷电流。这样不但无需另外增加静电释放总线,又可以达到减小EC和宽电源总线数量的目的。
3、另外,如果利用现有技术中的芯片边角区域、填充区域作ESD保护,就需要在每两个电源总线之间加入EC电路,这样一来芯片需要很大尺寸,不切实际。由于本发明简化了静电释放保护装置的结构,因此可以充分利用芯片的边角区域、填充区域进行ESD保护,而不需很大的芯片尺寸。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的本质在于,提供一种新的静电放电保护结构,固定设置若干条宽度足够的静电释放总线,使所有供电单元和输入输出单元都分别通过EC与该静电释放总线连接,所有单元之间的静电释放都通过该静电释放总线建立释放通路。
在第一实施例中,如图2所示,一种静电放电保护装置2包括第一内部供电单元211、第二内部供电单元212、第一外部供电单元221、第二外部供电单元222、第一输入输出单元231、第二输入输出单元232,和第一静电总线单元241、第二静电总线单元242,以及第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2,和第一静电释放总线VDD DESD、第二静电释放总线VSS ESD。
第一内部供电单元211的第一端口直接连接至第一电源总线VDD1,第二端口通过EC1连接至第一静电释放总线VDD ESD,第三端口通过EC2连接至第二静电释放总线VSS ESD。
第二内部供电单元212的第一端口直接连接至第二电源总线VSS1,第二端口通过EC3连接至第一静电释放总线VDD ESD,第三端口通过EC4连接至第二静电释放总线VSS ESD。
第一外部供电单元221的第一端口直接连接至第三电源总线VDD2,第二端口通过EC5连接至第一静电释放总线VDD ESD,第三端口通过EC6连接至第二静电释放总线VSS ESD。
第二外部供电单元222的第一端口直接连接至第四电源总线VSS2,第二端口通过EC7连接至第一静电释放总线VDD ESD,第三端口通过EC8连接至第二静电释放总线VSS ESD。
第一输入输出单元231的第一端口通过EC11连接至第一静电释放总线VDD ESD,第二端口通过EC12连接至第二静电释放总线VSS ESD。
第二输入输出单元232的第一端口通过EC13连接至第一静电释放总线VDD ESD,第二端口通过EC14连接至第二静电释放总线VSS ESD。
第一静电总线单元241的第一端口直接连接至第一静电释放总线VDDESD,第二端口通过EC9连接至第二静电释放总线VSS ESD。
第二静电总线单元242的第一端口直接连接至第二静电释放总线VSSESD,第二端口通过EC10连接至第一静电释放总线VDD DESD。
上述单元中的任意一个发生ESD电流,该ESD电流都会分别流入比第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2较宽的第一静电释放总线VDD ESD和第二静电释放总线VSS ESD,并通过其他单元释放。
当第一外部供电单元221上出现一个正向脉冲ESD时,第一内部供电单元211可与第二内部供电单元212、第一外部供电单元221、第二外部供电单元222、第一输入输出单元231和第二输入输出单元232,以及第一静电总线单元241、第二静电总线单元242中的任意一个装置建立ESD电流释放通路。
下面以第一外部供电单元221和第一内部供电单元211建立ESD电流通路放电作举例说明。
正向脉冲ESD一路从第一外部供电单元221通过第一通路L1传输到第二静电释放总线VSS ESD;第一通路L1在第二静电释放总线VSS ESD上分为两个方向的第一支路L11和第二支路L12,该正向脉冲ESD分别沿第一支路L11和第二支路L12传输到第一内部供电单元211并释放出去。同时,该正向脉冲ESD还通过第二通路L2传输到第一静电释放总线VDD DESD;第二通路L2在第一静电释放总线VDD DESD上分为两个方向的第三支路L21和第四支路L22,正向脉冲ESD分别沿第三支路L21和第四支路L22传输到第一内部供电单元211并释放出去。
如果第一外部供电单元221和第一输入输出单元231之间建立ESD电流通路,也同样是通过第一静电释放总线VDD DESD和第二静电释放总线VSSESD将ESD电流传输到第一输入输出单元231释放出去。
本实施例通过增加两个静电总线单元和两条足够宽的静电释放总线,使所有与其连接的单元上发生的ESD电流都集中在静电释放总线上,成为任意两个单元建立的ESD静电释放通路。应该注意的是,本实施例仅以静电释放总线为两条作示意性说明,增加的静电总线单元和静电释放总线数量可以根据实际需要设置为至少为一个,同时保持静电总线单元和静电释放总线数量相同。当静电释放总线为一条时,静电总线单元也为一个,此时只需将该静电总线单元直接连接至静电释放总线,其他供电单元和输入输出单元分别通过EC与该静电释放总线相连接,通过其建立ESD静电释放通路。
本实施例不会如现有技术一样,每条电源总线都有成为ESD静电释放通路,所以不必将所有单元都通过EC连接其他单元提供的电源总线。并且所有电源总线带宽宽度也不需要设置的足够宽,只需其能够承担其所要预期提供的电源负荷即可正常工作电流。这样不但减少了EC的数量,也明显减少了宽带宽的电源总线数量,同时减小了电源总线的总带宽宽度。当电源数量N增大时,所需的宽带宽线的电源总线,也只是根据所需设计几根,而不是随N的数量无限增大。同时,每个单元连接的EC数量,也再不是N-1个,而是与静电释放总线的数量相同。
为了得到更好的实施效果,可以将第一静电总线单元241连接第二静电释放总线VSS ESD所需经过的EC9单元,以及第二静电总线单元242连接至第一静电释放总线VDD ESD所需经过的EC10单元,采用触发电压低、触发速度快的结构。这样可以使第一静电释放总线和第二静电释放总线钳位在一个较低的电压差,两根总线能够并行、比较均匀地同时泄放ESD电流,提高保护能力。
在第二实施例中,如图3所示,一种静电放电保护装置3包括第一内部供电单元311、第二内部供电单元312、第一输入输出单元331、第二输入输出单元332,和第一静电总线单元341、第二静电总线单元342,以及第一电源总线VDD1、第二电源总线VSS1、第三电源总线VDD2、第四电源总线VSS2,和第一静电释放总线VDD DESD、第二静电释放总线VSS ESD。
第一内部供电单元311的第一端口直接连接至第一电源总线VDD1,第二端口通过EC1连接至第一静电释放总线VDD ESD,第三端口通过EC2连接至第二静电释放总线VSS ESD。
第二内部供电单元312的第一端口直接连接至第二电源总线VSS1,第二端口通过EC3连接至第一静电释放总线VDD ESD,第三端口通过EC4连接至第二静电释放总线VSS ESD。
第一输入输出单元331的第一端口通过EC11连接至第一静电释放总线VDD ESD,第二端口通过EC12连接至第二静电释放总线VSS ESD。
第二输入输出单元332的第一端口通过EC13连接至第一静电释放总线VDD ESD,第二端口通过EC14连接至第二静电释放总线VSS ESD。
第一静电总线单元341的第一端口直接连接至第一静电释放总线VDDESD,第二端口通过EC9连接至第二静电释放总线VSS ESD。
第二静电总线单元342的第一端口直接连接至第二静电释放总线VSSESD,第二端口通过EC10连接至第一静电释放总线VDD DESD。
本实施例是将第一实施例中的第三电源总线VDD2与第一静电释放总线VDD ESD、第四电源总线VSS2与第二静电释放总线VSS ESD复用,也就是在现有技术基础上,设定两条外部供电总线为静电释放总线。使第一静电总线单元341还通过第一静电释放总线VDD ESD还提供第一外部电源电压,第二静电总线单元342通过第二静电释放总线VSS ESD提供第二外部电源电压。此时第一静电释放总线VDD ESD、第二静电释放总线VSS ESD又可以提供外部电源电压,又充当静电释放总线。
上述单元中的任意一个发生ESD电流,该ESD电流都会分别流入第一静电释放总线VDD DESD和第二静电释放总线VSS ESD这两根宽的总线上,并通过其他单元释放。具体过程与第一实施例相同,此处不再赘述。
应该注意的是,本实施例仅以静电释放总线为两条作示意性说明,增加的静电总线单元和静电释放总线数量可以根据实际需要设置为至少为两个,其中,至少有一个用于提供外部供电电压VDD,一个用于提供对地电压VSS。静电总线单元和静电释放总线数量也应保持相同。例如,静电释放总线为三条时,静电总线单元也为三个。此时,静电释放总线中有两条用于提供外部供电电压VDD,一条用于提供对地电压VSS;或者,一条用于提供外部供电电压VDD,两条用于提供对地电压VSS。
本实施例将现有技术中的两条外部供电总线设定为静电释放总线,使所有与其连接的单元上发生的ESD电流都集中在静电释放总线上,成为任意两个单元建立的ESD静电释放通路。
因此,本实施例不但具有上述第一实施例的所有优点,还减少了两个供电单元和两条供电总线,比第一实施例结构更加简单,节约了集成电路芯片空间。
本发明的第三实施例如图4所示,一种静电放电保护装置2A,具有与第一实施例中相同的结构,相同部分此处不再赘述。区别在于还具有以下区别结构:
第一静电释放总线VDD DES在第一边角区域251内通过EC15与第二静电释放总线VSS ESD相连接,在第二边角区域252内通过EC16与第二静电释放总线VSS ESD相连接,在第三边角区域253内通过EC17与第二静电释放总线VSSESD相连接,在第四边角区域254内通过EC18与第二静电释放总线VSS ESD相连接。
第一静电释放总线VDD DES在第一填充区域261内通过EC19与第二静电释放总线VSS ESD相连接,在第二填充区域262内通过EC20与第二静电释放总线VSS ESD相连接,在第三填充区域263内通过EC21与第二静电释放总线VSS ESD相连接,在第三填充区域263内通过EC22与第二静电释放总线VSS ESD相连接。
芯片的边角区域、填充区域只是用作单纯的连接单元,如果在图1所示的现有技术中利用他们进行ESD保护,就需要在每两个电源总线之间都加入EC电路,这样一来芯片需要很大尺寸。本实施例由于只限定了两条静电释放通路,因此可以在不增加芯片尺寸的前提下,充分利用边角区域、填充区域的空余面积,在第一静电释放总线VDD ESD和第二静电释放总线VSS ESD之间加入EC电路。在ESD状况下,更好地钳制了芯片各处第一静电释放总线VDD ESD和第二静电释放总线VSS ESD之间的电压差,使得ESD电流更均匀地在VDDESD和VSSESD上进行泄放。进一步提升了芯片整体的保护能力。
本发明的第四实施例如图5所示,一种静电放电保护装置3A,具有与第二实施例中相同的结构,相同部分此处不再赘述。区别在于还具有以下区别结构:
第一静电释放总线VDD DES在第一边角区域351内通过EC15与第二静电释放总线VSS ESD相连接,在第二边角区域352内通过EC16与第二静电释放总线VSS ESD相连接,在第三边角区域353内通过EC17与第二静电释放总线VSS ESD相连接,在第四边角区域354内通过EC18与第二静电释放总线VSS ESD相连接。
第一静电释放总线VDD DES在第一填充区域361内通过EC19与第二静电释放总线VSS ESD相连接,在第二填充区域362内通过EC20与第二静电释放总线VSS ESD相连接,在第三填充区域363内通过EC21与第二静电释放总线VSS ESD相连接,在第三填充区域363内通过EC22与第二静电释放总线VSS ESD相连接。
本实施例同样利用了边角区域、填充区域的空余面积,在第一静电释放总线VDD ESD和第二静电释放总线VSS ESD之间加入EC电路。在ESD状况下,均衡了更好地钳制了第一静电释放总线VDD ESD和第二静电释放总线VSS ESD之间的电压差,较第三实施例还具有更小的总线尺寸。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定范围。