CN109638013A - 一种触发电压连续可调的scr esd放电结构及其触发实现方法 - Google Patents
一种触发电压连续可调的scr esd放电结构及其触发实现方法 Download PDFInfo
- Publication number
- CN109638013A CN109638013A CN201811627827.XA CN201811627827A CN109638013A CN 109638013 A CN109638013 A CN 109638013A CN 201811627827 A CN201811627827 A CN 201811627827A CN 109638013 A CN109638013 A CN 109638013A
- Authority
- CN
- China
- Prior art keywords
- heavily doped
- doped region
- type heavily
- dead resistance
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000003071 parasitic effect Effects 0.000 claims abstract description 45
- 239000011159 matrix material Substances 0.000 claims abstract description 21
- 230000024241 parasitism Effects 0.000 claims description 20
- 230000005611 electricity Effects 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 238000013461 design Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Abstract
本发明公开了一种触发电压连续可调的SCR ESD放电结构，其包括有基体，基体内设有P阱和N阱，N阱位于P阱的里面，P阱内形成有第一P型重掺杂区、第二P型重掺杂区和第一N型重掺杂区，N阱内形成有第二N型重掺杂区和第三P型重掺杂区，第一P型重掺杂区、第二N型重掺杂区和第三P型重掺杂区相互连接后作为阳极，第二P型重掺杂区和第一N型重掺杂区相互连接后作为阴极，进而在基体内形成寄生PNP管Q1、寄生NPN管Q2、寄生电阻Rn、寄生电阻Rp1和寄生电阻Rp2。其中，当阳极上有正的ESD脉冲的时候，通过寄生电阻Rp1和寄生电阻Rp2分压使得PN结正向导通，进而触发SCR泄放ESD电流；当阳极上有负的ESD脉冲的时候，通过P阱‑N阱PN结的正向导通泄放ESD电流。
Description
技术领域
本发明涉及一种ESD(electrostatic discharge)放电结构，尤其涉及一种触发电压连续可调的SCR ESD放电结构及其触发实现方法。
背景技术
随着集成电路的高速发展，以及CMOS工艺技术的进步，器件的特征尺寸已经降到纳米量级，这在带来高性能低功耗的同时也使得芯片内部器件的可靠性大幅下降，其中静电放电是影响芯片可靠性的最主要的因素之一。静电放电是指在集成电路芯片的生产制造运输的过程中，芯片自身或者与之相互关的片外干燥环境积累了静电荷，当芯片的引脚直接或间接接地时这些静电荷就会想方设法通过芯片的引脚泄放到地的过程。这个过程会在极短的瞬间完成，所以电流的瞬态值可能高达几安培，从而导致芯片失效或者烧毁。有关统计数据表明，ESD/EOS问题是引起的芯片或者其他微电子系统的失效的最主要的因素，全世界超过37.5％的微电子产品失效是由ESD/EOS导致的。因此，集成电路中ESD现象的研究已经越来越受到工程师的重视。然而，由于ESD保护电路在不同工艺下具有不同的防护能力，加之其通常工作在特殊条件下，难以用EDA工具精确模拟和仿真，这又使得ESD防护设计变更加艰难。
目前，工程上常用的ESD保护器件有电阻、二极管、三极管、GGNMOS、SCR等。因为在同等面积下SCR具有更大的电流泄放能力，因此成为未来ESD保护电路的主要结构。但是SCRESD保护电路都是由PN结的雪崩击穿而被触发的，所以一直存在着触发电压过高的问题，为此工程师们设计出各种改良的SCR ESD保护电路，其中包括：MLSCR(Modified LateralSCR)、PMOS-LVTSCR(PMOS Low Voltage Triggering SCR)、NMOS-LVTSCR(NMOS LowVoltage Triggering SCR)，虽然这些结构都不同程度的降低了SCR的触发电压，但仍旧偏高且随工艺的变化而有所不同。
在CMOS集成电路中天然的存在一种PNPN结构，如图1所示。该PNPN结构作为一个SCR ESD保护电路其工作原理介绍如下:随着结点PAD上正电压的升高，N阱-P衬底PN结就会发生雪崩击穿,产生的雪崩击穿电流流经N阱或者P衬底时就会在其寄生电阻Rn或者Rp上产生压降，当这个压降超过0.7V时寄生双极型晶体管Q2或者Q1就会导通，进而产生更大的电流，使得寄生电阻Rp和Rn上的压降继续加大，这又反馈回来进一步促进寄生双极型晶体管Q1和Q2的导通，如此反复形成正反馈低阻通路，其等效电路图如图2所示。
关于MLSCR结构，为了减小SCR结构的触发电压，在N阱和P衬底交界处增加N型或者P型重掺杂区，这将会使得雪崩击穿的位置转移到N+/P衬底PN结或者P+/N阱PN结之间，这与之前的N阱-P衬底PN结相比击穿电压大幅下降，因为P+重掺杂区的载流子浓度通常比P衬底中的大几个数量级,这种结构被称为Modified Lateral SCR或者MLSCR，其结构如图3和图4所示，其中P衬底和N阱交接处嵌入P+的MLSCR又称为P-MLSCR,同样的道理交接处嵌入N+的MLSCR称为N-MLSCR。经过这样的改进之后触发电压有了明显的降低，大约为十几伏，但是对于现在CMOS集成电路来数还是不满足要求。
关于LVTSCR结构，为了进一步减小SCR ESD防护器件的触发电压，在MLSCR结构的基础上又加人了MOS管，如图5和图6所示，这种结构被被称之为Low Voltage TriggeringSCR,或者简称为LVTSCR，其工作原理简单介绍如下以基于NMOSFET的LVTSCR为例：如图5所示，当PAD上有ESD应力时GGNMOS的漏极和P衬底PN结发生雪崩击穿，产生的雪崩击穿电流流经P衬底时就会在其寄生电阻上产生压降，这个压降超过0.7V时寄生的双极型晶体管就会导通从而将大电流注入N阱，进一步触发寄生的SCR结构。如果MOSFET的沟道长度很短，热载流子效应也有助于降低SCR ESD放电结构的触发电压。经过这样的改进之后SCR的触发电压进一步降低到十伏左右。
通过上述分析可知，无论是MLSCR结构还是LVTSCR结构，基本上都是依靠雪崩击穿来触发的，而雪崩击穿电压是和PN结的掺杂浓度紧密联系的，无法通过改变掺杂浓度而来调整雪崩击穿电压，也就是说，目前的SCR存在触发电压偏高且不可调的缺点，因此难以满足应用需求。
发明内容
本发明要解决的技术问题在于，针对现有技术的不足，提供一种通过电阻分压使得PN结正向导通，进而实现触发，同时触发电压连续可调的SCR ESD放电结构及其触发实现方法。
为解决上述技术问题，本发明采用如下技术方案。
一种触发电压连续可调的SCR ESD放电结构，其包括有基体，所述基体内设有P阱和N阱，所述N阱位于所述P阱的里面，所述P阱内形成有第一P型重掺杂区、第二P型重掺杂区和第一N型重掺杂区，所述N阱内形成有第二N型重掺杂区和第三P型重掺杂区，所述第一P型重掺杂区和第二P型重掺杂区分设于所述N阱的两侧，所述第一N型重掺杂区位于所述N阱与所述第二P型重掺杂区之间，所述第一P型重掺杂区、第二N型重掺杂区和第三P型重掺杂区相互连接后作为阳极，所述第二P型重掺杂区和第一N型重掺杂区相互连接后作为阴极，进而在所述基体内形成寄生PNP管Q1、寄生NPN管Q2、寄生电阻Rn、寄生电阻Rp1和寄生电阻Rp2，所述第二N型重掺杂区作为所述寄生电阻Rn的第一端，所述寄生PNP管Q1的基极和寄生NPN管Q2的集电极均连接于所述寄生电阻Rn的第二端，所述第三P型重掺杂区作为所述寄生PNP管Q1的发射极，所述第一N型重掺杂区作为所述寄生NPN管Q2的发射极，所述第一P型重掺杂区和第二P型重掺杂区分别作为依次串联的寄生电阻Rp1和寄生电阻Rp2的两端，所述寄生PNP管Q1的集电极和寄生NPN管Q2的基极均连接于所述寄生电阻Rp1和寄生电阻Rp2的连接点。
一种SCR ESD放电结构的触发实现方法，所述SCR ESD放电结构包括有基体，所述基体内设有P阱和N阱，所述N阱位于所述P阱的里面，所述P阱内形成有第一P型重掺杂区、第二P型重掺杂区和第一N型重掺杂区，所述N阱内形成有第二N型重掺杂区和第三P型重掺杂区，所述第一P型重掺杂区和第二P型重掺杂区分设于所述N阱的两侧，所述第一N型重掺杂区位于所述N阱与所述第二P型重掺杂区之间，所述第一P型重掺杂区、第二N型重掺杂区和第三P型重掺杂区相互连接后作为阳极，所述第二P型重掺杂区和第一N型重掺杂区相互连接后作为阴极，进而在所述基体内形成寄生PNP管Q1、寄生NPN管Q2、寄生电阻Rn、寄生电阻Rp1和寄生电阻Rp2，所述第二N型重掺杂区作为所述寄生电阻Rn的第一端，所述寄生PNP管Q1的基极和寄生NPN管Q2的集电极均连接于所述寄生电阻Rn的第二端，所述第三P型重掺杂区作为所述寄生PNP管Q1的发射极，所述第一N型重掺杂区作为所述寄生NPN管Q2的发射极，所述第一P型重掺杂区和第二P型重掺杂区分别作为依次串联的寄生电阻Rp1和寄生电阻Rp2的两端，所述寄生PNP管Q1的集电极和寄生NPN管Q2的基极均连接于所述寄生电阻Rp1和寄生电阻Rp2的连接点，所述触发实现方法包括：当阳极接入正ESD脉冲时，通过寄生电阻Rp1和寄生电阻Rp2分压使得PN结正向导通，进而触发SCR泄放ESD电流；当阳极接入负ESD脉冲时，通过P阱-N阱PN结的正向导通泄放ESD电流。
优选地，在PN结的正向导通电压为0.7伏的条件下，所述SCR ESD放电结构的触发电压Vtr、寄生电阻Rp1和寄生电阻Rp2满足：
通过调整寄生电阻Rp1和寄生电阻Rp2的比例来调节触发电压Vtr的大小。
本发明公开的触发电压连续可调的SCR ESD放电结构中，当所述SCR ESD放电结构的阴极接地，对阳极施加正极性ESD脉冲电压的时候，就会产生ESD脉冲电流，该电流经P阱内的寄生电阻Rp1和寄生电阻Rp2流向阴极，致使寄生电阻Rp2上产生电势差，亦即寄生NPN管Q2的基极-发射极正偏，如果基极-发射极的正偏电压超过约0.7伏，所述寄生NPN管Q2将会导通并产生较基极电流更大的集电极电流，该集电极电流流经N阱的寄生电阻Rn并产生电势差，当该电势差超过约0.7伏时，所述寄生PNP管Q1将会导通，从而进一步触发所述寄生NPN管Q2，并形成正反馈低阻通路，以泄放ESD电流，而当阳极有负极性ESD脉冲的时候，P阱-N阱的PN结正向导通来泄放ESD电流。相比现有的其他技术而言，本发明通过正偏的PN结来触发SCR ESD放电结构，且触发电压连续可调，较好的满足了设计需求。
附图说明
图1为传统CMOS工艺中的寄生SCR结构；
图2为图1的等效电路图；
图3为现有技术中的MLSCR结构图一；
图4为现有技术中的MLSCR结构图二；
图5为现有技术中的LVTSCR结构一；
图6为现有技术中的LVTSCR结构二；
图7为本发明SCR ESD放电结构剖面图；
图8为本发明SCR ESD放电结构一种应用方式的结构图；
图9为本发明SCR ESD放电结构另一种应用方式的结构图；
图10为本发明SCR ESD放电结构第三种应用方式的电路原理图。
具体实施方式
下面结合附图和实施例对本发明作更加详细的描述。
本发明公开了一种触发电压连续可调的SCR ESD放电结构，请参见图7，其包括有基体1，所述基体1内设有P阱2和N阱3，所述N阱3位于所述P阱2的里面，所述P阱2内形成有第一P型重掺杂区4、第二P型重掺杂区5和第一N型重掺杂区6，所述N阱3内形成有第二N型重掺杂区7和第三P型重掺杂区8，所述第一P型重掺杂区4和第二P型重掺杂区5分设于所述N阱3的两侧，所述第一N型重掺杂区6位于所述N阱3与所述第二P型重掺杂区5之间，所述第一P型重掺杂区4、第二N型重掺杂区7和第三P型重掺杂区8相互连接后作为阳极，所述第二P型重掺杂区5和第一N型重掺杂区6相互连接后作为阴极，进而在所述基体1内形成寄生PNP管Q1、寄生NPN管Q2、寄生电阻Rn、寄生电阻Rp1和寄生电阻Rp2，所述第二N型重掺杂区7作为所述寄生电阻Rn的第一端，所述寄生PNP管Q1的基极和寄生NPN管Q2的集电极均连接于所述寄生电阻Rn的第二端，所述第三P型重掺杂区8作为所述寄生PNP管Q1的发射极，所述第一N型重掺杂区6作为所述寄生NPN管Q2的发射极，所述第一P型重掺杂区4和第二P型重掺杂区5分别作为依次串联的寄生电阻Rp1和寄生电阻Rp2的两端，所述寄生PNP管Q1的集电极和寄生NPN管Q2的基极均连接于所述寄生电阻Rp1和寄生电阻Rp2的连接点。
上述结构中，当所述SCR ESD放电结构的阴极接地，对阳极施加正极性ESD脉冲电压的时候，就会产生ESD脉冲电流，该电流经P阱2内的寄生电阻Rp1和寄生电阻Rp2流向阴极，致使寄生电阻Rp2上产生电势差，亦即寄生NPN管Q2的基极-发射极正偏，如果基极-发射极的正偏电压超过约0.7伏，所述寄生NPN管Q2将会导通并产生较基极电流更大的集电极电流，该集电极电流流经N阱的寄生电阻Rn并产生电势差，当该电势差超过约0.7伏时，所述寄生PNP管Q1将会导通，从而进一步触发所述寄生NPN管Q2，并形成正反馈低阻通路，以泄放ESD电流，而当阳极有负极性ESD脉冲的时候，P阱-N阱的PN结正向导通来泄放ESD电流。相比现有的其他技术而言，本发明通过正偏的PN结来触发SCR ESD放电结构，且触发电压连续可调，较好的满足了设计需求。
为了更好地描述本发明的技术方案，本发明还涉及一种SCR ESD放电结构的触发实现方法，请参见图7，所述SCR ESD放电结构包括有基体1，所述基体1内设有P阱2和N阱3，所述N阱3位于所述P阱2的里面，所述P阱2内形成有第一P型重掺杂区4、第二P型重掺杂区5和第一N型重掺杂区6，所述N阱3内形成有第二N型重掺杂区7和第三P型重掺杂区8，所述第一P型重掺杂区4和第二P型重掺杂区5分设于所述N阱3的两侧，所述第一N型重掺杂区6位于所述N阱3与所述第二P型重掺杂区5之间，所述第一P型重掺杂区4、第二N型重掺杂区7和第三P型重掺杂区8相互连接后作为阳极，所述第二P型重掺杂区5和第一N型重掺杂区6相互连接后作为阴极，进而在所述基体1内形成寄生PNP管Q1、寄生NPN管Q2、寄生电阻Rn、寄生电阻Rp1和寄生电阻Rp2，所述第二N型重掺杂区7作为所述寄生电阻Rn的第一端，所述寄生PNP管Q1的基极和寄生NPN管Q2的集电极均连接于所述寄生电阻Rn的第二端，所述第三P型重掺杂区8作为所述寄生PNP管Q1的发射极，所述第一N型重掺杂区6作为所述寄生NPN管Q2的发射极，所述第一P型重掺杂区4和第二P型重掺杂区5分别作为依次串联的寄生电阻Rp1和寄生电阻Rp2的两端，所述寄生PNP管Q1的集电极和寄生NPN管Q2的基极均连接于所述寄生电阻Rp1和寄生电阻Rp2的连接点，所述触发实现方法包括：
当阳极接入正ESD脉冲时，通过寄生电阻Rp1和寄生电阻Rp2分压使得PN结正向导通，进而触发SCR泄放ESD电流；
当阳极接入负ESD脉冲时，通过P阱-N阱PN结的正向导通泄放ESD电流。
进一步地，在PN结的正向导通电压为0.7伏的条件下，所述SCR ESD放电结构的触发电压Vtr、寄生电阻Rp1和寄生电阻Rp2满足：
通过调整寄生电阻Rp1和寄生电阻Rp2的比例来调节触发电压Vtr的大小。
在实际应用中，若需要将触发电压Vtr设计为4.0V则只需将寄生电阻Rp2设计成Rp1的4.7倍即可。此外，在电路正常工作的情况下，所述SCR器件的阳极和阴极之间存在直流漏电流，针对这个确定，本实施例提出如下办法：
首先，在保持Rp1和Rp2比例不变的情况下，增加它们的阻值；
其次，如图8所示，在阳极和Rp1之间串联其他类型的电阻R1，在阴极和Rp2之间串联其他类型的电阻R2，同时保持Rp1+R1和Rp2+R2的比例不变；
再次，如图9所示，在阳极和Rp1之间串联一个合适大小的电容C。
基于上述设置，使得电路在正常工作时，静态功耗会减小，而当ESD脉冲来临时，电容可以将ESD脉冲信号耦合过去进而触发SCR ESD放电结构。此外，请参见图10，本实施例也可以通过N阱内PN结的正向导通来触发SCR ESD放电结构，或者是N阱内PN结和P阱内PN结同时正向导通进而触发SCR ESD放电结构。
本发明公开的触发电压连续可调的SCR结构，其还具有如下诸多优点：相同ESD防护等级条件下版图面积最小、开启速度快、功率处理能力强等，同时本发明解决了由雪崩击穿电压所决定的SCR触发电压太高的缺点，较好地满足了设计需求。
以上所述只是本发明较佳的实施例，并不用于限制本发明，凡在本发明的技术范围内所做的修改、等同替换或者改进等，均应包含在本发明所保护的范围内。
Claims (3)
1.一种触发电压连续可调的SCR ESD放电结构，其特征在于，包括有基体(1)，所述基体(1)内设有P阱(2)和N阱(3)，所述N阱(3)位于所述P阱(2)的里面，所述P阱(2)内形成有第一P型重掺杂区(4)、第二P型重掺杂区(5)和第一N型重掺杂区(6)，所述N阱(3)内形成有第二N型重掺杂区(7)和第三P型重掺杂区(8)，所述第一P型重掺杂区(4)和第二P型重掺杂区(5)分设于所述N阱(3)的两侧，所述第一N型重掺杂区(6)位于所述N阱(3)与所述第二P型重掺杂区(5)之间，所述第一P型重掺杂区(4)、第二N型重掺杂区(7)和第三P型重掺杂区(8)相互连接后作为阳极，所述第二P型重掺杂区(5)和第一N型重掺杂区(6)相互连接后作为阴极，进而在所述基体(1)内形成寄生PNP管Q1、寄生NPN管Q2、寄生电阻Rn、寄生电阻Rp1和寄生电阻Rp2，所述第二N型重掺杂区(7)作为所述寄生电阻Rn的第一端，所述寄生PNP管Q1的基极和寄生NPN管Q2的集电极均连接于所述寄生电阻Rn的第二端，所述第三P型重掺杂区(8)作为所述寄生PNP管Q1的发射极，所述第一N型重掺杂区(6)作为所述寄生NPN管Q2的发射极，所述第一P型重掺杂区(4)和第二P型重掺杂区(5)分别作为依次串联的寄生电阻Rp1和寄生电阻Rp2的两端，所述寄生PNP管Q1的集电极和寄生NPN管Q2的基极均连接于所述寄生电阻Rp1和寄生电阻Rp2的连接点。
2.一种SCR ESD放电结构的触发实现方法，其特征在于，所述SCR ESD放电结构包括有基体(1)，所述基体(1)内设有P阱(2)和N阱(3)，所述N阱(3)位于所述P阱(2)的里面，所述P阱(2)内形成有第一P型重掺杂区(4)、第二P型重掺杂区(5)和第一N型重掺杂区(6)，所述N阱(3)内形成有第二N型重掺杂区(7)和第三P型重掺杂区(8)，所述第一P型重掺杂区(4)和第二P型重掺杂区(5)分设于所述N阱(3)的两侧，所述第一N型重掺杂区(6)位于所述N阱(3)与所述第二P型重掺杂区(5)之间，所述第一P型重掺杂区(4)、第二N型重掺杂区(7)和第三P型重掺杂区(8)相互连接后作为阳极，所述第二P型重掺杂区(5)和第一N型重掺杂区(6)相互连接后作为阴极，进而在所述基体(1)内形成寄生PNP管Q1、寄生NPN管Q2、寄生电阻Rn、寄生电阻Rp1和寄生电阻Rp2，所述第二N型重掺杂区(7)作为所述寄生电阻Rn的第一端，所述寄生PNP管Q1的基极和寄生NPN管Q2的集电极均连接于所述寄生电阻Rn的第二端，所述第三P型重掺杂区(8)作为所述寄生PNP管Q1的发射极，所述第一N型重掺杂区(6)作为所述寄生NPN管Q2的发射极，所述第一P型重掺杂区(4)和第二P型重掺杂区(5)分别作为依次串联的寄生电阻Rp1和寄生电阻Rp2的两端，所述寄生PNP管Q1的集电极和寄生NPN管Q2的基极均连接于所述寄生电阻Rp1和寄生电阻Rp2的连接点，所述触发实现方法包括：
当阳极接入正ESD脉冲时，通过寄生电阻Rp1和寄生电阻Rp2分压使得PN结正向导通，进而触发SCR泄放ESD电流；
当阳极接入负ESD脉冲时，通过P阱-N阱PN结的正向导通泄放ESD电流。
3.如权利要求2所述的SCR ESD放电结构的触发实现方法，其特征在于，在PN结的正向导通电压为0.7伏的条件下，所述SCR ESD放电结构的触发电压Vtr、寄生电阻Rp1和寄生电阻Rp2满足：
通过调整寄生电阻Rp1和寄生电阻Rp2的比例来调节触发电压Vtr的大小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811627827.XA CN109638013B (zh) | 2018-12-28 | 2018-12-28 | 一种触发电压连续可调的scr esd放电结构及其触发实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811627827.XA CN109638013B (zh) | 2018-12-28 | 2018-12-28 | 一种触发电压连续可调的scr esd放电结构及其触发实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109638013A true CN109638013A (zh) | 2019-04-16 |
| CN109638013B CN109638013B (zh) | 2023-12-19 |
Family
ID=66079196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811627827.XA Active CN109638013B (zh) | 2018-12-28 | 2018-12-28 | 一种触发电压连续可调的scr esd放电结构及其触发实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109638013B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437063A (zh) * | 2021-06-28 | 2021-09-24 | 吉安砺芯半导体有限责任公司 | Mos触发scr器件 |
| CN113540074A (zh) * | 2021-07-16 | 2021-10-22 | 长鑫存储技术有限公司 | 静电保护器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249414B1 (en) * | 1999-04-15 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company | Displacement current trigger SCR |
| CN1447488A (zh) * | 2002-03-26 | 2003-10-08 | 华邦电子股份有限公司 | 利用硅控整流器的静电放电保护电路 |
| CN102244105A (zh) * | 2011-06-20 | 2011-11-16 | 北京大学 | 具有高维持电压低触发电压esd特性的晶闸管 |
| CN102544115A (zh) * | 2012-03-15 | 2012-07-04 | 电子科技大学 | 一种低触发电压高镇流电阻的scr esd保护器件 |
| US20150091056A1 (en) * | 2013-09-27 | 2015-04-02 | Sofics Bvba | Semiconductor device for electrostatic discharge protection |
| CN104716132A (zh) * | 2013-12-17 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种低触发电压和高维持电压的硅控整流器及其电路 |
| CN209104152U (zh) * | 2018-12-28 | 2019-07-12 | 深圳贝特莱电子科技股份有限公司 | 一种触发电压连续可调的scr esd放电结构 |
-
2018
- 2018-12-28 CN CN201811627827.XA patent/CN109638013B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249414B1 (en) * | 1999-04-15 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company | Displacement current trigger SCR |
| CN1447488A (zh) * | 2002-03-26 | 2003-10-08 | 华邦电子股份有限公司 | 利用硅控整流器的静电放电保护电路 |
| CN102244105A (zh) * | 2011-06-20 | 2011-11-16 | 北京大学 | 具有高维持电压低触发电压esd特性的晶闸管 |
| CN102544115A (zh) * | 2012-03-15 | 2012-07-04 | 电子科技大学 | 一种低触发电压高镇流电阻的scr esd保护器件 |
| US20150091056A1 (en) * | 2013-09-27 | 2015-04-02 | Sofics Bvba | Semiconductor device for electrostatic discharge protection |
| CN104716132A (zh) * | 2013-12-17 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种低触发电压和高维持电压的硅控整流器及其电路 |
| CN209104152U (zh) * | 2018-12-28 | 2019-07-12 | 深圳贝特莱电子科技股份有限公司 | 一种触发电压连续可调的scr esd放电结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437063A (zh) * | 2021-06-28 | 2021-09-24 | 吉安砺芯半导体有限责任公司 | Mos触发scr器件 |
| CN113540074A (zh) * | 2021-07-16 | 2021-10-22 | 长鑫存储技术有限公司 | 静电保护器件 |
| CN113540074B (zh) * | 2021-07-16 | 2023-10-24 | 长鑫存储技术有限公司 | 静电保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109638013B (zh) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448123B1 (en) | Low capacitance ESD protection device | |
| US6271999B1 (en) | ESD protection circuit for different power supplies | |
| US7471493B1 (en) | Fast and compact SCR ESD protection device for high-speed pins | |
| US8373956B2 (en) | Low leakage electrostatic discharge protection circuit | |
| CN101142729B (zh) | 基于scr的半导体装置 | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| CN106206569A (zh) | 一种基于埋层触发的低触发电压双向scr器件 | |
| CN102569360A (zh) | 一种基于二极管辅助触发的双向可控硅器件 | |
| KR100971431B1 (ko) | 정전기 보호 장치 | |
| CN109638013A (zh) | 一种触发电压连续可调的scr esd放电结构及其触发实现方法 | |
| CN106920792A (zh) | 静电防护电路及其二极管触发保持可控硅整流器 | |
| CN101174622A (zh) | 接垫的静电放电保护装置与其方法及结构 | |
| CN209104152U (zh) | 一种触发电压连续可调的scr esd放电结构 | |
| CN101593973B (zh) | 静电放电保护电路 | |
| CN207367971U (zh) | 一种esd保护电路 | |
| CN108847836A (zh) | 静电放电自保护电路和自保护方法 | |
| CN205231059U (zh) | 静电防护电路及其二极管触发保持可控硅整流器 | |
| CN208539870U (zh) | 静电放电自保护电路 | |
| Li et al. | 28 nm CMOS process ESD protection based on diode-triggered silicon controlled rectifier | |
| CN105374817A (zh) | 一种基于锗硅异质结工艺的scr器件 | |
| Wang et al. | Optimization of deep well gate-controlled dual direction SCR device for ESD protection in 0.5 μm CMOS process | |
| US11418027B1 (en) | Electrostatic discharge protection circuit | |
| CN105552074B (zh) | 一种基于锗硅异质结工艺的scr器件 | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN103545306B (zh) | 静电放电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |