CN105529693A - 一种集成电路内部esd保护电路 - Google Patents

一种集成电路内部esd保护电路 Download PDF

Info

Publication number
CN105529693A
CN105529693A CN201510555309.1A CN201510555309A CN105529693A CN 105529693 A CN105529693 A CN 105529693A CN 201510555309 A CN201510555309 A CN 201510555309A CN 105529693 A CN105529693 A CN 105529693A
Authority
CN
China
Prior art keywords
circuit
power supply
grid
vss
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510555309.1A
Other languages
English (en)
Inventor
李志国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201510555309.1A priority Critical patent/CN105529693A/zh
Publication of CN105529693A publication Critical patent/CN105529693A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明一种集成电路内部ESD保护电路，包括：IO电源，用于为系统提供电源；IO？ESD电路，用于传递外部与电路的信号VR，调节IO电源电压，将电压传到内部电路电源；内部ESD保护电路，用于内部电路电压高压时，充电至高位。采用本发明所述的电路，提高了内部ESD电路的响应速度。

Description

一种集成电路内部ESD保护电路
技术领域
本发明涉及一种集成电路内部ESD保护电路，适用于集成电路静电放电保护设计，尤其适用于带VR结构的集成电路内部ESD保护设计。
背景技术
随着集成电路制造工艺水平相继进入深亚微米时代、纳米时代，集成电路中的MOS晶体管都采用浅掺杂结构LDD(LightlyDopedDrain)；硅化物覆盖于MOS晶体管扩散区上；多晶化合物工艺用于减小栅极多晶的串联电阻；而且MOS晶体管栅极氧化层厚度越来越薄，沟道长度越来越小。这些改进都提高了芯片的集成度和提高芯片的运算速度，降低芯片功耗，但是对于深亚微米集成电路的静电放电设计，却带来了很大的弊端，因为集成电路所面临的静电环境没有改变，但工艺进步导致器件更加脆弱，其本身的可靠性大大降低，容易造成集成电路产品的可靠性下降。
集成电路的电源系统通常采用IO电源和内部电源独立的做法。一般IO电源电压较高，具有较高的可靠性，IO接口协议兼容性较高，适用于不同集成电路产品之间的信号输入输出，而为了降低集成电路的功耗，一般将内部电路的工作电压降低。因此IO电源和内部电路就需要分别提供独立电源进行供电。对于智能卡类集成电路产品，由于卡封装的应用要求限制，只能提供一个外部IO电源，不能直接提供内部电源，所以其内部电源通常采用由IO电源经VR(VR：电压调节器)产生一个较低的电源电压的方案，给内部电路供电使用。
采用VR向内部电路供电的策略，解决了降低内部电路工作电压的问题，但也带来了ESD可靠性问题。例如采用PMOS结构的VR设计中，如图3，IO电源，(301)与内部电源(303)之间可以等效为一个PMOS(p-channelmetal-oxide-siliconfield-effecttransistor)(308)电阻连接，而且这个PMOS的沟道宽度非常大，通常为数百甚至数千微米，所以其等效电阻非常小，通常为数欧姆甚至小于1欧姆。因此如果IO电源(301)上出现对VSS(302)的ESD时，静电将通过VR的PMOS(308)传导至内部电路电源(303)，而内部电路均采用小尺寸器件设计，其击穿电压较低，所以VR结构的电源体系，非常容易发生内部电路ESD击穿的问题。
为了解决内部电路的ESD问题，通常的设计方案如图3和图4。在图3的方案中，GGNMOS(Gategroundedn-channelmetal-oxide-siliconfield-effecttransistor)(307)的开启电压通常比较高，开启速度一般比较慢，常常起不到保护内部电路的作用。而图4的方案中，虽然采用了GCNMOS的电路设计，但其栅极驱动电压由内部电路电源(403)产生，由于内部电路电源并非直接供电，而是由IO电源(401)经VR(411)产生，所以这种设计RC信号较慢，因此GCNMOS(407)开启放电的速度也比较慢，可能GCNMOS(407)还没有开启放电，ESD电荷已经进入了内部电路结构，造成了内部电路的击穿损伤。因而方案4的设计，还是容易造成内部电路的ESD失效。
发明内容
为了解决上述集成电路内部电路ESD失效的问题，本发明将内部ESD保护结构和IO电源进行协同设计，降低内部ESD电路开启电压的同时，也提高了ESD电路开启放电的速度，可以对内部电路进行可靠的ESD保护。
本发明主要对内部电路的ESD保护电路进行了发明设计。内部电路ESD保护电路采用GCNMOS的电路设计方案，主体为NMOS1(n-channelmetal-oxide-siliconfield-effecttransistor)器件(107)，跨接在内部电源(103)与VSS(102)之间，提供内部电源到地之间的放电通路。NMOS1(107)的栅极由R(109)C(108)进行控制驱动，以提高NMOS1器件的开启速度，降低其开启电压，提高导通放电效率。电容(108)的两个电极分别接至IO电源(101)和NMOS(107)的栅极，电阻(109)的两个电极分别接至NMOS1(107)的栅极和VSS(102)。
芯片中的IOESD单元承担内外信号的传递作用，需要ESD设计来提高其面对芯片外部静电环境时的可靠性，所述信号包括电压信号等。本发明中的IOESD电路104可以采用三种电路结构，分别是GGNMOS1(203)、GGNMOS2(204)、GCNMOS1(205)。GGNMOS1(203)的方案中，NMOS2(206)跨接在IO电源(201)和VSS(202)之间，其栅极(210)直接接到VSS(202)。GGNMOS2(204)的方案中，NMOS3(207)跨接在IO电源(201)和VSS(202)之间，其栅极(211)通过电阻(213)接到VSS(202)。GCNMOS1(205)的方案中，NMOS4(208)跨接在IO电源(201)和VSS(202)之间，其栅极(212)通过R(214)C(209)结构驱动，RC乘积优选值为1Ons-1uS，R连接在NMOS4(208)的栅极(212)与VSS(202)之间，C连接在NMOS4(208)的栅极(212)与IO电源(201)之间。
附图说明
下面结合附图，对本发明进行详细描述
图1本发明的集成电路内部ESD保护电路图；
图2本发明的IOESD保护电路图；
图3传统内部电路保护电路图；
图4传统内部电路保护电路图。
具体实施方式
本发明所述是一种集成电路内部ESD保护电路，可以提高内部ESD电路的放电开启速度，在内部电路击穿失效之前开启放电，及时保护内部电路结构。具体实施方案如下：
如图1，为本发明的集成电路内部ESD保护电路。当IO电源(101)上出现正向ESD电荷时，一方面VR(105)中的PMOS(111)会开启，将静电荷从IO电源(101)上传导至内部电路电源(103)上，对内部电路形成ESD可靠性威胁。这同时，IO电源(101)也通过电容(108)对内部ESD保护电路(106)中的NMOS1(107)的栅极进行充电，迅速将NMOS1(107)的栅极电位抬高。即内部电路电源(103)出现高压的同时，NMOS1(107)的栅极也已经被充电至高电位，甚至NMOS1(107)的栅极也已经被充电至高电位的速度要快于内部电路电源(103)出现高压的速度。如果按照传统的图4的方案进行设计，电容(408)连接于内部电源(403)上，需要内部电源对其充电，所以只有当内部电源(403)上已经出现了ESD高压后，才对内部ESD(406)中的GCNMOS2(407)的栅极进行充电，但这个过程中，内部电源(403)上的高压可能已经对内部电路形成了ESD损伤。
因此，本发明的集成电路内部ESD保护电路的作用在于可以提高内部电路ESD结构的开启放电的速度，在集成电路内部发生ESD击穿之前迅速开启放电，有效提高内部电路的可靠性，从而提高集成电路整体的可靠性。

Claims (6)

1.一种集成电路内部ESD保护电路，其特征在于，包括：
IO电源，用于为系统提供电源；
IOESD电路，用于传递外部与电路的信号：
VR，调节IO电源电压，将电压传到内部电路电源；
内部ESD保护电路，用于内部电路电压高压时，充电至高位。
2.根据权利要求1所述的电路，其特征在于，所述IOESD电路为GGNMOS1，NMOS2跨接在IO电源和VSS之间，栅极直接接到地；
或为GGNMOS2，NMOS3跨接在IO电源和VSS之间，栅极通过电阻接到VSS：
或为GCNOMS1，NMOS4跨接在IO电源和VSS之间，栅极通过电阻R电容C结构驱动，R连接在NMOS4的栅极和VSS之间，C连接在NMOS4的栅极与IO电源之间。
3.根据权利要求2所述的电路，其特征在于，所述VR由PMOS和等效电阻构成，
其中，PMOS，用于在IO电源出现正向ESD电荷时，开启。
4.根据权利要求3所述的电路，其特征在于，内部ESD保护电路为GCNMOS1，
其中，NMOS4，跨接在内部电压与VSS之间，由RC控制驱动，由IO电压通过电容C对栅极充电，将栅极电位抬高；
电容C，两个电极分别接至IO电源和NMOS的栅极；
电阻，分别与NMOS的栅极和VSS连接。
5.根据权利要求1至3任一所述的电路，其特征在于，GCNMOS(205)电路的RC乘积优选值为10ns-1uS。
6.根据权利要求5所述的电路，其特征在于，GCNMOS(106)电路的RC乘积优选值为10ns-1uS。
CN201510555309.1A 2015-09-01 2015-09-01 一种集成电路内部esd保护电路 Pending CN105529693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510555309.1A CN105529693A (zh) 2015-09-01 2015-09-01 一种集成电路内部esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510555309.1A CN105529693A (zh) 2015-09-01 2015-09-01 一种集成电路内部esd保护电路

Publications (1)

Publication Number Publication Date
CN105529693A true CN105529693A (zh) 2016-04-27

Family

ID=55771760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510555309.1A Pending CN105529693A (zh) 2015-09-01 2015-09-01 一种集成电路内部esd保护电路

Country Status (1)

Country Link
CN (1) CN105529693A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658856A (zh) * 2017-10-30 2018-02-02 睿力集成电路有限公司 一种静电保护电路以及集成电路芯片
CN110400799A (zh) * 2019-07-26 2019-11-01 珠海格力电器股份有限公司 一种静电保护电路、半导体集成电路装置及电子设备
CN110739302A (zh) * 2019-10-28 2020-01-31 长江存储科技有限责任公司 电源静电防护电路、电源模块和半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625280A (en) * 1995-10-30 1997-04-29 International Business Machines Corp. Voltage regulator bypass circuit
US20030227726A1 (en) * 2002-06-11 2003-12-11 Chung-Hui Chen VDDCORE to VSS ESD clamp made of core device
CN101364731A (zh) * 2007-08-06 2009-02-11 北京中电华大电子设计有限责任公司 用于usb接口芯片的静电放电保护电路
CN101997304A (zh) * 2009-08-26 2011-03-30 瑞鼎科技股份有限公司 静电防护电路
CN103036220A (zh) * 2012-04-28 2013-04-10 上海华虹Nec电子有限公司 一种esd电路保护结构
CN103684397A (zh) * 2012-09-20 2014-03-26 株式会社东芝 具备esd保护电路的半导体集成电路
JP2014204072A (ja) * 2013-04-09 2014-10-27 株式会社メガチップス 過電圧保護回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625280A (en) * 1995-10-30 1997-04-29 International Business Machines Corp. Voltage regulator bypass circuit
US20030227726A1 (en) * 2002-06-11 2003-12-11 Chung-Hui Chen VDDCORE to VSS ESD clamp made of core device
CN101364731A (zh) * 2007-08-06 2009-02-11 北京中电华大电子设计有限责任公司 用于usb接口芯片的静电放电保护电路
CN101997304A (zh) * 2009-08-26 2011-03-30 瑞鼎科技股份有限公司 静电防护电路
CN103036220A (zh) * 2012-04-28 2013-04-10 上海华虹Nec电子有限公司 一种esd电路保护结构
CN103684397A (zh) * 2012-09-20 2014-03-26 株式会社东芝 具备esd保护电路的半导体集成电路
JP2014204072A (ja) * 2013-04-09 2014-10-27 株式会社メガチップス 過電圧保護回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658856A (zh) * 2017-10-30 2018-02-02 睿力集成电路有限公司 一种静电保护电路以及集成电路芯片
CN107658856B (zh) * 2017-10-30 2024-03-26 长鑫存储技术有限公司 一种静电保护电路以及集成电路芯片
CN110400799A (zh) * 2019-07-26 2019-11-01 珠海格力电器股份有限公司 一种静电保护电路、半导体集成电路装置及电子设备
CN110739302A (zh) * 2019-10-28 2020-01-31 长江存储科技有限责任公司 电源静电防护电路、电源模块和半导体器件

Similar Documents

Publication Publication Date Title
US9184586B2 (en) SiGe based gate driven PMOS trigger circuit
JP4213323B2 (ja) 静電放電保護回路
US8018002B2 (en) Field effect resistor for ESD protection
US8189308B2 (en) Integrated circuit
CN104753055B (zh) 静电释放保护电路
CN101790789B (zh) 使用微机电系统开关的静电放电保护
JP2012253266A (ja) 半導体集積回路
CN101771035A (zh) 集成电路
CN103151350B (zh) 集成电路电源轨抗静电保护的触发电路结构
WO2016088482A1 (ja) 半導体集積回路
CN104347621A (zh) 一种多电源系、多封装形式的芯片静电放电保护方法
CN105529693A (zh) 一种集成电路内部esd保护电路
CN102122816B (zh) 半导体器件
CN106257787A (zh) 静电放电保护控制电路及系统
WO2016017386A1 (ja) 保護素子、保護回路及び半導体集積回路
CN104425481A (zh) 全芯片esd保护电路及保护方法
CN103647265A (zh) 一种集成电路全芯片静电放电保护方法和电路
US8085604B2 (en) Snap-back tolerant integrated circuits
CN102969703B (zh) 一种具有自我esd保护的输入输出电路
CN103178105B (zh) Native NMOS低压触发的用于ESD保护的SCR器件
CN205986132U (zh) 一种静电防护电路
KR20090003725A (ko) 정전기 방전 장치
CN104467799A (zh) 输入输出电路装置
CN101378191B (zh) 静电放电保护电路及使用其的电子产品
CN102013672B (zh) 利用低压元件实现的低漏电高压电源静电放电保护电路

Legal Events

Date Code Title Description
DD01 Delivery of document by public notice

Addressee: Gai Ana

Document name: Notification of Acceptance of Patent Application

DD01 Delivery of document by public notice

Addressee: Beijing CEC Huada Electronic Design Co., Ltd.

Document name: Notification of Passing Preliminary Examination of the Application for Invention

C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160427

WD01 Invention patent application deemed withdrawn after publication