CN205986132U - 一种静电防护电路 - Google Patents

Abstract

本实用新型涉及静电防护领域，尤其涉及一种静电防护电路。本实用新型通过在第一MOS管的漏极连接一等效电阻，大大减小了对输出驱动能力的影响，并且通过设置合适的等效电阻的阻值，从而实现对焊盘的静电保护。

Description

一种静电防护电路

技术领域

本实用新型涉及静电防护领域，尤其涉及一种静电防护电路。

背景技术

静电防护技术一直是集成电路设计中非常重视的一个问题，静电防护电路的性能直接决定了集成电路的可靠性。随着技术的发展，在实际的系统使用上，往往多个芯片(集成电路)相互交互，且这些芯片具有不同的电源电压值，这就发展出了混合电压接口电路。由于混合电压接口电路相对于一般的相同电压接口电路更为复杂，其静电防护性能就大大折扣。

实用新型内容

针对现有技术存在的问题，现提供了一种静电防护电路。

具体的技术方案如下：

一种静电防护电路，应用于对一待防护电路进行静电防护中，所述静电防护电路包括：

第一MOS管，所述第一MOS管的源极与一电源连接；

等效电阻，分别与所述第一MOS管的漏极、所述焊盘(pad)；

第二MOS管，所述第二MOS管的栅极与所述电源连接，所述第二MOS管的漏极分别与所述等效电阻、所述焊盘连接；

第三MOS管，所述第三MOS管的漏极与所述第二MOS管的源极连接。

优选的，所述第一MOS管为多手指结构；以及相邻两个手指间连接有一电阻。

优选的，所述电阻的个数为N/2，其中，N为手指数，N为正偶数。

优选的，所述第一MOS管为PMOS管，所述第二MOS管和所述第三MOS管为NMOS管。

优选的，还包括：

栅极跟随电路，分别与所述电源、所述第一MOS管的栅极和所述第一MOS管漏极连接。

优选的，还包括：

N阱自偏置电路，分别与所述电源、所述第一MOS管的衬底端和所述第一MOS管的漏极连接。

优选的，还包括：

保护电阻，与所述焊盘连接；

第四MOS管，所述第四MOS管的栅极与所述电源连接，所述第四MOS管的源极或漏极与所述保护电阻连接；

第五MOS管，所述第五MOS管的源极与所述电源连接，所述第五MOS管的漏极与所述第四MOS管的源极或漏极连接，所述第五MOS管的栅极与所述焊盘的内部电路连接；

反相器，所述反相器的输入端与所述第五MOS管的漏极连接，所述反相器的输出端与所述焊盘的内部电路连接。

优选的，还包括：

驱动电路，分别与所述第一MOS管的栅极、所述第三MOS管的栅极连接，所述驱动电路用以产生第一控制信号和第二控制信号，以及所述第一MOS管的栅极接入所述第一控制信号，所述第三MOS管的栅极接入所述第二控制信号。

优选的，所述第四MOS管为NMOS管，所述第五MOS管为PMOS管。

优选的，所述第三MOS管的源极接地；和/或

所述第二MOS管的衬底端接地；和/或

所述第三MOS管的衬底端接地。

上述技术方案的有益效果是：

上述技术方案中，通过在第一MOS管的漏极连接一等效电阻，大大减小了对输出驱动能力的影响，并且通过设置合适的等效电阻的阻值，从而实现对焊盘的静电保护。

附图说明

图1为本实用新型一种静电保护电路的实施例的电路连接图；

图2为本实用新型第二MOS管和第三MOS管的实施例的连接示意图；

图3为本实用新型等效电阻的实施例的实际电路连接图。

具体实施方式

需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。

下面结合附图对本实用新型的具体实施方式作进一步的说明：

一种静电防护电路，应用于对一待防护电路进行静电防护中，如图1所示，静电防护电路包括：

第一MOS管Q1，第一MOS管Q1的源极与一电源VDD连接；

等效电阻RA，分别与第一MOS管Q1的漏极、焊盘连接；

第二MOS管Q2，第二MOS管Q2的栅极与电源VDD连接，第二MOS管Q2的漏极分别与等效电阻RA、焊盘连接；

第三MOS管Q3，第三MOS管Q3的漏极与第二MOS管Q2的源极连接。

如图1所示，在对该焊盘进行正的静电释放(Electro-Static discharge，ESD)脉冲测试时，第一MOS管Q1往往被损伤而产生ESD失效。第一MOS管Q1的寄生二极管在打正的ESD脉冲是正向导通，从而顺利的把ESD能量传输到电源VDD上，再藉由电源VDD泄放掉。但在混合电压接口电路中，由于第一MOS管Q1的阱区往往没有直接连接到VDD上，因此该寄生二极管没有在焊盘和电源VDD之间形成有效的ESD泄放通路，从而造成了该电路的ESD性能很差。

本实施例是使用等效电阻RA阻止ESD能量达到输出第一MOS管Q1且充分利用堆叠MOS管(第二MOS管Q2和第三MOS管Q3)来泄放ESD能量，如图2所示，即通过增加等效电阻RA来实现理想的静电释放。

本实用新型一个较佳的实施例中，第一MOS管Q1为多手指结构；以及相邻两个手指间连接有一电阻。

本实用新型一个较佳的实施例中，电阻的个数为N/2，其中，N为手指数。

本实用新型一个较佳的实施例中，第一MOS管Q1为PMOS管，第二MOS管Q2和第三MOS管Q3为NMOS管。

本实用新型一个较佳的实施例中，第三MOS管Q3的源极接地。本实用新型一个较佳的实施例中，第二MOS管Q2的衬底端接地。

本实用新型一个较佳的实施例中，第三MOS管Q3的衬底端接地。

上述实施例中，如图2所示，第二MOS管Q2和第三MOS管Q3可以采用多手指(multi-finger)的结构例如，手指数(m)为20，单个手指的宽度(width)为34微米。为了保证该器件的ESD性能，当第二、第三MOS管Q3为NMOS的时候，第二MOS管Q2的源极(S)和第三MOS管Q3的漏极(D)由于共享且不连接到任何其它节点，因此在版图设计上，一对相邻的第二MOS管Q2的源极(S)和第三MOS管Q3的漏极(D)的两个手指之间的距离在满足ESD设计规则的情况下越近越好。通过流片和ESD测试证明，本实施例的静电防护电路的HBM(人体模型)ESD性能能够达到8KV。

本实施例中，如图3所示，在第一MOS管Q1为多手指结构的基础上，电阻R的个数为N/2较为合适，(N为第一MOS管Q1的手指数)，多手指的第一MOS管Q1的每两个相邻手指共享一个电阻R，如图3所示，N/2个电阻R为一个阻值为2R/N的等效电阻RA，大大减小了对输出驱动能力的影响，而每两个手指共享的电阻阻值为R，足够大，对这两个手指来说，完全不会受到ESD的侵扰。由此也可以推断，整个第一MOS管Q1也就不会受到ESD的侵扰了。

更重要的是由于第一MOS放到了等效电阻RA的后面，第一MOS不会受到ESD的侵扰，因此第一MOS完全不用符合ESD规则进行版图设计，这大大节省了第一MOS所占用的版图面积，这个面积除了用来放置增加的电阻R外，还可以加大第一MOS的尺寸来增强输出驱动能力。

本实用新型一个较佳的实施例中，还包括：

栅极跟随电路，分别与电源VDD、第一MOS管Q1的栅极和第一MOS管Q1漏极连接。

本实用新型一个较佳的实施例中，还包括：

N阱自偏置电路，分别与电源VDD、第一MOS管Q1的衬底端和第一MOS管Q1的漏极连接。

本实用新型一个较佳的实施例中，还包括：

保护电阻R1，与焊盘连接；

第四MOS管Q4，第四MOS管Q4的栅极与电源VDD连接，第四MOS管Q4的源极或漏极与保护电阻R1连接；

第五MOS管Q5，第五MOS管Q5的源极与电源VDD连接，第五MOS管Q5的漏极与第四MOS管Q4的源极或漏极连接，第五MOS管Q5的栅极与焊盘的内部电路连接；

反相器T，反相器T的输入端与第五MOS管Q5的源极或漏极连接，反相器T的输出端与焊盘的内部电路连接。

本实用新型一个较佳的实施例中，还包括：

驱动电路，分别与第一MOS管Q1的栅极、第三MOS管Q3的栅极连接，驱动电路用以产生第一控制信号和第二控制信号，以及第一MOS管Q1的栅极接入第一控制信号，第三MOS管Q3的栅极接入第二控制信号。

本实用新型一个较佳的实施例中，第四MOS管Q4为NMOS管，第五MOS管Q5为PMOS管。

例如，芯片内的器件的工作电压为3.3V，为了防止焊盘上的高电压(5V)倒灌到芯片的电源VDD上，第一MOS管Q1的N阱由N阱自偏置电路(N-well self-biased Circuit)提供电位，并且第一MOS管Q1的栅极增加了栅极跟随电路(Gate tracking circuit)。N阱自偏置电路和栅极跟随电路都是为了使得该N阱和栅极跟随焊盘上的更高电压而设计的。该电路还包括两个堆叠的NMOS(Stacked-NMOS)，即第二MOS管Q2和第三MOS管Q3，这个和输入端的常开NMOS(Pass transistor)，即第四MOS管Q4，都是为了防止焊盘上的高电压损伤芯片内的2.5V器件而特意设置的。例如，第二MOS管Q2和第三MOS管Q3的阈值为Vthn，那么由于第四MOS管Q4的存在，输入的高电平信号到达输入反相器T的电压只有电源VDD的电压-Vthn，电平恢复第五晶体管可以有效的把输入到反相器T的高电压恢复电源VDD的电压，从而避免芯片内部可能的漏电。

综上，上述技术方案中，通过在第一MOS管的漏极连接一等效电阻，大大减小了对输出驱动能力的影响，并且通过设置合适的等效电阻的阻值，从而实现对焊盘的静电保护。

任何一个和焊盘相连的MOS器件，均可以通过上述的原理拆分成N个手指后通过增加N/2(相邻的两个手指共享一个电阻)或N个(不共享)电阻来实现ESD的保护，该器件的驱动能力可以通过N的调整来得到保证。

如果芯片工艺采用的是更高电压工艺(如5V工艺)实现而电源仍然使用低电压(如3.3V)，第二MOS管Q2可以去掉，第三MOS管Q3的漏端直接连接到焊盘上。上述的针对第一MOS管Q1的处理方法仍然使用。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本实用新型精神，还可作其他的转换。尽管上述实用新型提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本实用新型的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本实用新型的意图和范围内。

Claims (10)

1.一种静电防护电路，其特征在于，应用于对一焊盘进行静电防护中，所述静电防护电路包括：

第一MOS管，所述第一MOS管的源极与一电源连接；

等效电阻，分别与所述第一MOS管的漏极、所述焊盘连接；

第二MOS管，所述第二MOS管的栅极与所述电源连接，所述第二MOS管的漏极分别与所述等效电阻、所述焊盘连接；

第三MOS管，所述第三MOS管的漏极与所述第二MOS管的源极连接。

2.根据权利要求1所述的静电防护电路，其特征在于，所述第一MOS管为多手指结构；以及相邻两个手指间连接有一电阻。

3.根据权利要求2所述的静电防护电路，其特征在于，所述电阻的个数为N/2，其中，N为手指数，N为正偶数。

4.根据权利要求1所述的静电防护电路，其特征在于，所述第一MOS管为PMOS管，所述第二MOS管和所述第三MOS管为NMOS管。

5.根据权利要求1所述的静电防护电路，其特征在于，还包括：

栅极跟随电路，分别与所述电源、所述第一MOS管的栅极和所述第一MOS管漏极连接。

6.根据权利要求1所述的静电防护电路，其特征在于，还包括：

N阱自偏置电路，分别与所述电源、所述第一MOS管的衬底端和所述第一MOS管的漏极连接。

7.根据权利要求1所述的静电防护电路，其特征在于，还包括：

保护电阻，与所述焊盘连接；

第四MOS管，所述第四MOS管的栅极与所述电源连接，所述第四MOS管的源极或漏极与所述保护电阻连接；

第五MOS管，所述第五MOS管的源极与所述电源连接，所述第五MOS管的漏极与所述第四MOS管的源极或漏极连接，所述第五MOS管的栅极与所述焊盘的内部电路连接；

反相器，所述反相器的输入端与所述第五MOS管的漏极连接，所述反相器的输出端与所述焊盘的内部电路连接。

8.根据权利要求1所述的静电防护电路，其特征在于，还包括：

驱动电路，分别与所述第一MOS管的栅极、所述第三MOS管的栅极连接，所述驱动电路用以产生第一控制信号和第二控制信号，以及所述第一MOS管的栅极接入所述第一控制信号，所述第三MOS管的栅极接入所述第二控制信号。

9.根据权利要求7所述的静电防护电路，其特征在于，所述第四MOS管为NMOS管，所述第五MOS管为PMOS管。

10.根据权利要求1所述的静电防护电路，其特征在于，所述第三MOS管的源极接地；和/或

所述第二MOS管的衬底端接地；和/或

所述第三MOS管的衬底端接地。