CN103311239B - 跨域静电放电保护方案 - Google Patents

跨域静电放电保护方案 Download PDF

Info

Publication number
CN103311239B
CN103311239B CN201310072535.5A CN201310072535A CN103311239B CN 103311239 B CN103311239 B CN 103311239B CN 201310072535 A CN201310072535 A CN 201310072535A CN 103311239 B CN103311239 B CN 103311239B
Authority
CN
China
Prior art keywords
coupled
grid
drain electrode
source electrode
rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310072535.5A
Other languages
English (en)
Other versions
CN103311239A (zh
Inventor
赖大伟
林盈彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN103311239A publication Critical patent/CN103311239A/zh
Application granted granted Critical
Publication of CN103311239B publication Critical patent/CN103311239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭露一种跨域静电放电保护方案。实施例包含将第一电力钳位耦接至第一电力轨与第一接地轨；提供第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极；将该第一源极耦接至第二接地轨；提供第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极；将该第二源极耦接至该第一电力轨；以及于发生在该第一电力轨处的静电放电事件期间，经由该第一电力钳位提供信号以导通该第一NMOS晶体管。

Description

跨域静电放电保护方案
技术领域
本揭露涉及跨域电路（cross-domaincircuit）。本揭露尤其可应用至28纳米（nm）与更进步的技术节点（technologynode）中的跨域界面电路。
背景技术
一般来说，集成电路将包含多个电力领域（powerdomain）。器件可例如包含输入/输出（I/O）电路与核心电路，各该输入/输出（I/O）电路与核心电路可结合有不同电力领域（例如，该I/O电路可结合有高电压电力领域，该核心电路可结合有低电压电力领域等等）。因此，信号可从高电压电力领域传导至低电压电力领域。通常来说，从静电放电（electrostaticdischarge，ESD）保护设计的观点来看，跨域界面电路的最关键问题之一是低电压金氧半场效晶体管（MOSFET）的栅极氧化物崩溃（gateoxidebreakdown）。此外，整体栅极氧化物崩溃电压（VBD）正在进步的技术中减少。如此，例如在ESD接地栅极n型MOS（ggNMOS）的Vt1（例如触发电压）与MOSFET栅极氧化物的VBD之间的任何边缘几乎不存在。
图1概略说明包含传统跨域ESD保护方案(scheme)的电路。如图所示，图1中的电路包含连接至晶体管103与105的I/O输入终端101，其漏极连接至晶体管107与109的栅极。此外，该电路包含设计路径111a（例如从电力轨113通过钳位（clamp）117、接地轨(groundrail)119与二极管121至接地轨115）及111b（例如从电力轨113通过钳位117、接地轨119、二极管121与接地轨115与钳位125的寄生二极管至接地轨123），以使ESD电流能够行进，例如从VDD1至VSS2及VDD1至VDD2。但是，一些ESD电流也可沿着路径127行进通过晶体管103以损毁晶体管109的栅极氧化物（例如因为VDD1至VSS2的ESD快速变换（zapping））、及沿着路径129行进通过晶体管103以损毁晶体管107的栅极氧化物（例如因为VDD1至VDD2的ESD快速变换）。
图2概略说明传统跨域ESD保护方案的问题的典型解决方案。如图所示，图2中的电路包含相似于图1中的电路的组件的组件，例如晶体管201、203、205与207、电力轨209与211（例如VDD1与VDD2）、接地轨213与215（例如VSS1与VSS2）、钳位217与219、与二极管221。为了克服与传统跨域ESD保护方案相关联的一些问题，图2中的电路进一步包含电阻器223、二极管225与晶体管227（例如已接地栅极晶体管）。电阻器223减低晶体管205与207的个别栅极与源极之间的压降（voltagedrop），减少ESD事件（例如ESD快速变换）所致的对晶体管205与207的栅极氧化物损毁的可能性。二极管225保护晶体管205（例如PMOS晶体管）免于在从电力轨209至电力轨211的ESD事件（例如VDD1至VDD2的ESD快速变换）期间的栅极氧化物崩溃。晶体管227保护晶体管207（例如NMOS晶体管）免于在从电力轨209至电力轨215的ESD事件（例如VDD1至VSS2的ESD快速变换）期间的栅极氧化物崩溃。
但是，虽然图2的ESD保护方案可增加成熟技术中的栅极氧化物保护，该方案仍有许多缺点。举例来说，虽然电阻器223减低在该晶体管205与207的个别栅极与源极之间的压降，但是在该电路中包含该电阻器223负面冲击高速I/O应用。此外，在正常操作期间可能通过二极管225而发生漏电（leakage）（例如当VDD1在VDD2电源激活前电源激活时可能发生漏电）。虽然可实行电源激活顺序以减轻漏电，但是此种解决方案妨碍与该电路相关联的灵活性。此外，虽然在成熟技术中加入晶体管227可保护晶体管207免于栅极氧化物崩溃，但是此种方法在先进技术中将失效，这是因为例如在晶体管227的Vt1与晶体管207的栅极氧化物的VBD之间的任何边缘将几乎不存在。
图3概略说明传统跨域ESD保护方案的问题的另一解决方案。如图所示，图3中的电路包含相似于图1中的电路的组件的组件，例如晶体管301、303、305与307、电力轨309与311（例如VDD1与VDD2）、接地轨313与315（例如VSS1与VSS2）、钳位317与319、与二极管321。为了克服与图1和图2的ESD保护方案相关联的一些问题，图3中的电路包含电阻器323、325与327、晶体管329与331、及源极泵电阻器333与335。举例来说，增加源极泵电阻器333与335进一步减低在该晶体管305与307的个别栅极与源极之间的电位差，而包含电阻器327与晶体管329的结构消除电源激活顺序的需求。
然而，图3的ESD保护方案也有许多缺点。举例来说，如指针337、晶体管331所示者可能由于具有噪声的I/O接地轨313而遭到错误触发（例如同时切换输出与同时切换噪声（SSO/SSN）），导致核心输出功能的失真。此外，包含该源极泵电阻器333与335进一步减低高速I/O应用的速度与增加电路的设计复杂度。此外，电阻器（例如电阻器323、325与327、及源极泵电阻器333与335）的数量增加造成需要更多芯片区域以实现设计，进而增加与此种设计相关联的器件尺寸。
所以存在具有更有效的ESD解决方案的电路的需求，该电路例如以对器件尺寸最小冲击的方式来补充高速I/O应用且实现方法论。
发明内容
本揭露的态样是一种实现用于先进技术的跨域ESD保护方案的电路。
本揭露的另一态样是一种实现用于先进技术的跨域ESD保护方案的方法。
本揭露的额外态样与其它特征将在后面的描述中提出，且某种程度上将在所属技术领域的技术人员审视下列叙述后是显而易知的或可从本揭露的实行中学得。可理解与得到如同所附权利要求所特别指出的本揭露的优点。
根据本揭露，通过一种电路可某种程度地达到一些技术效果，该电路包含：第一电力钳位，其耦接至第一电力轨与第一接地轨；第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极，其中，该第一源极耦接至第二接地轨；以及第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极，其中，该第二源极耦接至该第一电力轨，且于发生在该第一电力轨处的ESD事件期间，该第一电力钳位提供用以导通(turnon)该第一NMOS晶体管的信号。
态样包含一种电路，其第一栅极耦接至该第一电力钳位，该第二漏极耦接至该第一漏极，其中，在该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨。一些态样包含一种具有第二电力钳位的电路，该第二电力钳位耦接至第二电力轨与该第二接地轨，其中，在该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。
额外的态样包含一种具有第二NMOS晶体管的电路，该第二NMOS晶体管具有第三源极、第三漏极、第三栅极与本体，其中，该本体耦接至该第二接地轨，且该第二NMOS晶体管在该ESD事件期间导通。进一步的态样包含耦接至该第二漏极的该第三源极、耦接至第二电力轨的该第三漏极及第二PMOS晶体管，该第二PMOS晶体管具有第四源极、第四漏极与第四栅极，其中，该第四源极耦接至该第一接地轨，该第四漏极耦接至该第三栅极，且该第四栅极耦接至该第二接地轨。另一态样包含在该ESD事件期间提供的ESD路径，该ESD路径经由该第二NMOS晶体管而从该第一PMOS晶体管至该第二电力轨。
进一步的态样包含具有第三NMOS晶体管的电路，该第三NMOS晶体管具有第五源极、第五漏极与第五栅极，其中，该第五源极耦接至该第一源极；以及第三PMOS晶体管，其具有第六源极、第六漏极与第六栅极，其中，该第六源极耦接至该第二电力轨，该第六漏极耦接至该第五漏极，且该第六栅极耦接至该第二漏极与该第五栅极。其它态样包含具有该第一电力钳位的电路，该第一电力钳位包含：电阻器，其耦接至该第一电力轨；电容器，其耦接至该电阻器与该第一接地轨；以及反向器（inverter），其具有耦接至该电阻器和该电容器的输入终端与耦接至该第一栅极的输出终端。
本揭露的额外态样是一种方法，其包含：将第一电力钳位耦接至第一电力轨与第一接地轨；提供第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极；将该第一源极耦接至第二接地轨；提供第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极；将该第二源极耦接至该第一电力轨；以及于发生在该第一电力轨处的ESD事件期间，经由该第一电力钳位提供信号以导通该第一NMOS晶体管。
一些态样包含：将该第一栅极耦接至该第一电力钳位；以及将该第二漏极耦接至该第一漏极，其中，于该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨。其它态样包含：将第二电力钳位耦接至第二电力轨与该第二接地轨，其中，于该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。
某些态样包含：提供第二NMOS晶体管，其具有第三源极、第三漏极、第三栅极与本体；以及将该本体耦接至该第二接地轨，其中，该第二NMOS晶体管在该ESD事件期间导通。额外态样包含：将该第三源极耦接至该第二漏极；将该第三漏极耦接至第二电力轨；提供第二PMOS晶体管，其具有第四源极、第四漏极与第四栅极；将该第四源极耦接至该第一接地轨；将该第四漏极耦接至该第三栅极；以及将该第四栅极耦接至该第二接地轨。另一态样包含于该ESD事件期间提供的ESD路径，该ESD路径经由该第二NMOS晶体管而从该第一PMOS晶体管至该第二电力轨。
各种态样包含：提供第三NMOS晶体管，其具有第五源极、第五漏极与第五栅极；将该第五源极耦接至该第一源极；提供第三PMOS晶体管，其具有第六源极、第六漏极与第六栅极；将该第六源极耦接至该第二电力轨；将该第六漏极耦接至该第五漏极；以及将该第六栅极耦接至该第二漏极与该第五栅极。进一步的态样包含：提供耦接至该第一电力轨的电阻器；提供耦接至该电阻器与该第一接地轨的电容器；以及提供具有输入终端与输出终端的反向器，该输入终端耦接至该电阻器与该电容器，而该输出终端耦接至该第一栅极。
本揭露的另一态样是一种电路，其包含：第一电力钳位，其耦接至第一电力轨与第一接地轨；第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极；以及第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极，其中，该第一源极耦接至该第二接地轨，且该第一栅极耦接至该第一电力钳位，该第二源极耦接至该第一电力轨，且该第二漏极耦接至该第一漏极，以及其中，于发生在该第一电力轨处的跨域ESD事件期间，该第一电力钳位提供用以导通该第一NMOS晶体管的信号，且于该跨域ESD事件期间提供第一ESD路径，该第一ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨。
一些态样包含具有第二电力钳位的电路，该第二电力钳位耦接至第二电力轨与该第二接地轨，其中，在该跨域ESD事件期间提供第二ESD路径，该第二ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。某些态样包含一种电路，其具有：第二NMOS晶体管，其具有第三源极、第三漏极、第三栅极与本体，其中，该本体耦接至该第二接地轨，该第三源极耦接至该第二漏极，该第三漏极耦接至第二电力轨，且该第二NMOS晶体管在该跨域ESD事件期间导通；以及第二PMOS晶体管，其具有第四源极、第四漏极与第四栅极，其中，该第四源极耦接至该第一接地轨，该第四漏极耦接至该第三栅极，该第四栅极耦接至该第二接地轨，且在该跨域ESD事件期间提供第三ESD路径，该第三ESD路径经由该第二NMOS晶体管而从该第一PMOS晶体管至该第二电力轨。
其它态样包含一种电路，其具有：第三NMOS晶体管，其具有第五源极、第五漏极与第五栅极，其中，该第五源极耦接至该第一源极；以及第三PMOS晶体管，其具有第六源极、第六漏极与第六栅极，其中，该第六源极耦接至该第二电力轨，该第六漏极耦接至该第五漏极，且该第六栅极耦接至该第二漏极与该第五栅极，以及其中，该第一电力钳位包含：电阻器，其耦接至该第一电力轨；电容器，其耦接至该电阻器与该第一接地轨；以及反向器，其具有耦接至该电阻器和该电容器的输入终端与耦接至该第一栅极的输出终端。
本揭露的额外态样与技术效果对于了解下面实施方式的所属技术领域的技术人员将变得立即显而易知，其中，本揭露的实施例仅是以可设想实现本揭露的最佳模式的说明方式来描述。将理解的是，本揭露能有其它与不同的实施例，且其许多细节能在不背离本揭露的情况下在各种明显态样中修改。因此，附图与说明书本质上被视为说明用，而非做为限制。
附图说明
本揭露在附图的图中以例子的方式且并非限制的方式说明，且相似的组件符号表示相似的组件，其中：
图1概略说明包含传统跨域ESD保护方案的电路；
图2概略说明传统跨域ESD保护方案的问题的典型解决方案；
图3概略说明传统跨域ESD保护方案的问题的另一解决方案；以及
图4A与图4B概略说明根据本揭露的例示实施例的用于先进技术的实现跨域ESD保护方案的电路。
具体实施方式
在下列的描述中，为了解释的目的，提出许多具体细节以提供例示实施例的彻底了解。然而，应该显而易见的是，可在没有这些具体细节或其等效安排的情况下实行该例示实施例。在其它的例子中，以方块图形式显示众所皆知的结构与器件，以避免不必要地模糊例示实施例。此外，除非已指出用别的方法，否则应理解使用在说明书与权利要求中表示要素、反应条件等的量、比例与数值特性的所有数字在所有例子中是以用语「大约」来修改。
本揭露是对付与解决例如在跨域界面电路中的ESD快速变换的问题。本揭露是对付与解决下列此种问题，例如，尤其是当ESD事件发生在耦接至该I/O电力钳位的电力轨处时，经由I/O电力钳位提供信号以导通ESD晶体管，进而防止跨域电路中的脆弱晶体管（例如其耦接至该ESD晶体管）的栅极氧化物崩溃。
图4A与图4B概略说明根据本揭露的例示实施例的用于先进技术的实现跨域ESD保护方案的电路。举例来说，显示于图4A中的电路（例如，配置相似图1的对应组件的在其它组件中的包含晶体管401、403、405与407、及二极管409）实现路径411与413。如图所示，路径411（例如从电力轨415至接地轨417）包含晶体管401与419、及路径413（例如从电力轨415至电力轨421）包含晶体管401与419、接地轨417、及核心钳位423。为了说明的目的，提供下列例示情景：
在跨域VDD1至VSS2的ESD快速变换的情况下，其目的可例如包含防止晶体管407的栅极氧化物崩溃。在ESD事件期间，来自该ESD事件的ESD电流将流过一个或多个传统设计路径（例如从图1的设计路径111a）。此外，因为晶体管419由于在I/O钳位429的反向器425与晶体管427之间的节点是「高的（high）」（例如由于在电阻器431与电容器433之间的节点是「低的（low）」）而导通，所以在该ESD事件期间将存在路径411。因此，来自该ESD事件的一些ESD电流将经由路径411流到接地轨417，以防止毁损晶体管407的栅极氧化物。
在跨域VDD1至VDD2的ESD快速变换的情况下，其目的可例如包含防止晶体管405的栅极氧化物崩溃。与前述情景相似，来自该ESD事件的ESD电流将流过一个或多个传统设计路径（例如从图1的设计路径111b）。因为晶体管419在该ESD事件期间导通（例如由于在反向器425与晶体管427之间的节点是「高的（high）」），将也可得到路径413，其如同从电力轨415至电力轨421的ESD电流路径。所以，一些ESD电流将经由路径413流到电力轨421，以防止毁损晶体管405的栅极氧化物。
图4B所示的电路进一步包含具有晶体管435（例如PMOS晶体管，其源极耦接至接地轨437且其栅极耦接至接地轨417）与439（例如NMOS晶体管，其本体（主体）耦接至接地轨417）的结构。如此，在跨域VDD1至VDD2的ESD快速变换的情况下，也可得到路径441，其如同从电力轨415至电力轨421的ESD电流路径。所以，一些ESD电流也将经由路径441流到电力轨421，进一步缓和ESD电流在晶体管405上的冲击，并防止损毁晶体管405的栅极氧化物。
除了保护晶体管405与407的栅极氧化物之外，图4A与图4B的ESD保护方案不需要电源激活顺序（例如，因为该本体（或主体）被接地轨417束缚，所以在晶体管439的源极与电力轨421之间没有形成寄生前二极管）。实现图4A与图4B的ESD保护方案的电路也有显著尺寸缩减，这是因为这些方案是不必要有占用显著芯片区域总数的额外电阻器（例如电阻器323、325与327、源极泵电阻器333与335等）。此外，如所指出的，这些方案补充高速I/O应用（例如，没有减低此种应用的速度的源极泵电阻器333与335）。此外，因为晶体管419的栅极没有直接耦接至接地轨437，晶体管419将不遭受错误触发，而因此图4A与图4B的ESD保护方案将不会由于具有噪声的I/O接地轨437而经历核心输出功能的失真。
本揭露的实施例可达到许多技术效果，包含脆弱MOSFET晶体管的栅极氧化物保护、高速I/O应用、设计简单化、缩减器件（或电路）尺寸等。本揭露的实施例在各种工业应用中享有效用，该应用是例如微处理器、智能电话、行动电话、蜂巢式手机（cellularhandset）、机上盒、DVD记录器与播放器、车用导航、打印机与外围设备、网络与电信装备、游戏系统、数字相机、或利用逻辑或高压技术节点的任何器件。本揭露因此享有在高度综合半导体器件的任何各种型式中的工业可应用性，该器件包含使用ESD保护器件以通过ESD/闩锁效应（latch-up）的标准规格的器件（例如液晶显示（LCD）驱动器、同步随机存取内存（SRAM）、单次写入（OneTimeProgramming，OTP）、电力管理产品等）。
在前面的描述中，本揭露参照其特定例示实施例来描述。然而，将明显的是，在不背离本揭露的较广精神与范畴的情况下，可对其做各种修改与改变，如同所提出的权利要求。因此说明书与附图视为说明用而非做为限制。应了解本揭露能使用各种其它结合与实施例，且能在本处所表现的发明概念的范畴内做任何改变或修改。

Claims (15)

1.一种静电放电保护电路，其包括：
第一电力钳位，其耦接至第一电力轨与第一接地轨；
第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极，其中，该第一源极耦接至第二接地轨；
第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极，其中，该第二源极耦接至该第一电力轨，且于发生在该第一电力轨处的ESD事件期间，该第一电力钳位提供用以导通该第一NMOS晶体管的信号；
第二NMOS晶体管，其具有第三源极、第三漏极、第三栅极与本体，其中，该本体耦接至该第二接地轨，且该第二NMOS晶体管在该ESD事件期间导通，其中，该第三源极耦接至该第二漏极，且该第三漏极耦接至第二电力轨；以及
第二PMOS晶体管，其具有第四源极、第四漏极与第四栅极，其中，该第四源极耦接至该第一接地轨，该第四漏极耦接至该第三栅极，且该第四栅极耦接至该第二接地轨。
2.根据权利要求1所述的电路，其中，该第一栅极耦接至该第一电力钳位，该第二漏极耦接至该第一漏极，且在该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨。
3.根据权利要求1所述的电路，进一步包括：
第二电力钳位，其耦接至该第二电力轨与该第二接地轨，其中，在该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。
4.根据权利要求1所述的电路，其中，在该ESD事件期间提供ESD路径，该ESD路径经由该第二NMOS晶体管而从该第一PMOS晶体管至该第二电力轨。
5.根据权利要求1所述的电路，进一步包括：
第三NMOS晶体管，其具有第五源极、第五漏极与第五栅极，其中，该第五源极耦接至该第一源极；以及
第三PMOS晶体管，其具有第六源极、第六漏极与第六栅极，其中，该第六源极耦接至该第二电力轨，该第六漏极耦接至该第五漏极，且该第六栅极耦接至该第二漏极与该第五栅极。
6.根据权利要求1所述的电路，其中，该第一电力钳位包含：
电阻器，其耦接至该第一电力轨；
电容器，其耦接至该电阻器与该第一接地轨；以及
反向器，其具有耦接至该电阻器和该电容器的输入终端与耦接至该第一栅极的输出终端。
7.一种静电放电保护的方法，其包括：
将第一电力钳位耦接至第一电力轨与第一接地轨；
提供第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极；
将该第一源极耦接至第二接地轨；
提供第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极；
将该第二源极耦接至该第一电力轨；
于发生在该第一电力轨处的ESD事件期间，经由该第一电力钳位提供信号以导通该第一NMOS晶体管；
提供第二NMOS晶体管，其具有第三源极、第三漏极、第三栅极与本体；
将该本体耦接至该第二接地轨，其中，该第二NMOS晶体管在该ESD事件期间导通；
将该第三源极耦接至该第二漏极；
将该第三漏极耦接至第二电力轨；
提供第二PMOS晶体管，其具有第四源极、第四漏极与第四栅极；
将该第四源极耦接至该第一接地轨；
将该第四漏极耦接至该第三栅极；以及
将该第四栅极耦接至该第二接地轨。
8.根据权利要求7所述的方法，进一步包括：
将该第一栅极耦接至该第一电力钳位；以及
将该第二漏极耦接至该第一漏极，其中，于该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨。
9.根据权利要求7所述的方法，进一步包括：
将第二电力钳位耦接至该第二电力轨与该第二接地轨，其中，于该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。
10.根据权利要求7所述的方法，其中，于该ESD事件期间提供ESD路径，该ESD路径经由该第二NMOS晶体管而从该第一PMOS晶体管至该第二电力轨。
11.根据权利要求7所述的方法，进一步包括：
提供第三NMOS晶体管，其具有第五源极、第五漏极与第五栅极；
将该第五源极耦接至该第一源极；
提供第三PMOS晶体管，其具有第六源极、第六漏极与第六栅极；
将该第六源极耦接至该第二电力轨；
将该第六漏极耦接至该第五漏极；以及
将该第六栅极耦接至该第二漏极与该第五栅极。
12.根据权利要求7所述的方法，其中，该第一电力钳位通过如下地提供：
提供耦接至该第一电力轨的电阻器；
提供耦接至该电阻器与该第一接地轨的电容器；以及
提供具有输入终端与输出终端的反向器，该输入终端耦接至该电阻器与该电容器，而该输出终端耦接至该第一栅极。
13.一种静电放电保护电路，其包括：
第一电力钳位，其耦接至第一电力轨与第一接地轨；
第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极；
第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极；
第二NMOS晶体管，其具有第三源极、第三漏极、第三栅极与本体；以及
第二PMOS晶体管，其具有第四源极、第四漏极与第四栅极，
其中，该第一源极耦接至第二接地轨，且该第一栅极耦接至该第一电力钳位，该第二源极耦接至该第一电力轨，且该第二漏极耦接至该第一漏极，
其中，于发生在该第一电力轨处的跨域ESD事件期间，该第一电力钳位提供用以导通该第一NMOS晶体管的信号，且于该跨域ESD事件期间提供第一ESD路径，该第一ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨，
其中，该本体耦接至该第二接地轨，该第三源极耦接至该第二漏极，该第三漏极耦接至第二电力轨，且该第二NMOS晶体管在该跨域ESD事件期间导通，以及
其中，该第四源极耦接至该第一接地轨，该第四漏极耦接至该第三栅极，该第四栅极耦接至该第二接地轨，且在该跨域ESD事件期间提供第三ESD路径，该第三ESD路径经由该第二NMOS晶体管而从该第一PMOS晶体管至该第二电力轨。
14.根据权利要求13所述的电路，进一步包括：
第二电力钳位，其耦接至该第二电力轨与该第二接地轨，其中，在该跨域ESD事件期间提供第二ESD路径，该第二ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。
15.根据权利要求13所述的电路，进一步包括：
第三NMOS晶体管，其具有第五源极、第五漏极与第五栅极，其中，该第五源极耦接至该第一源极；以及
第三PMOS晶体管，其具有第六源极、第六漏极与第六栅极，其中，该第六源极耦接至该第二电力轨，该第六漏极耦接至该第五漏极，且该第六栅极耦接至该第二漏极与该第五栅极，以及
其中，该第一电力钳位包含：
电阻器，其耦接至该第一电力轨；
电容器，其耦接至该电阻器与该第一接地轨；以及
反向器，其具有耦接至该电阻器和该电容器的输入终端与耦接至该第一栅极的输出终端。
CN201310072535.5A 2012-03-09 2013-03-07 跨域静电放电保护方案 Expired - Fee Related CN103311239B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/415,970 2012-03-09
US13/415,970 US8848326B2 (en) 2012-03-09 2012-03-09 Cross-domain ESD protection scheme

Publications (2)

Publication Number Publication Date
CN103311239A CN103311239A (zh) 2013-09-18
CN103311239B true CN103311239B (zh) 2016-04-27

Family

ID=49029782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310072535.5A Expired - Fee Related CN103311239B (zh) 2012-03-09 2013-03-07 跨域静电放电保护方案

Country Status (6)

Country Link
US (1) US8848326B2 (zh)
KR (1) KR20130103413A (zh)
CN (1) CN103311239B (zh)
DE (1) DE102013204031B4 (zh)
SG (1) SG193702A1 (zh)
TW (1) TWI501499B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104660244A (zh) * 2013-11-22 2015-05-27 天津市北海通信技术有限公司 一种网络接口及esd保护器件电路
EP3054481A1 (en) * 2015-02-04 2016-08-10 Nxp B.V. Semiconductor device comprising an ESD protection circuit
TWI566367B (zh) * 2015-11-10 2017-01-11 世界先進積體電路股份有限公司 跨域靜電放電保護裝置
US10141301B2 (en) * 2016-08-15 2018-11-27 Nxp B.V. Cross-domain ESD protection
US10128234B2 (en) * 2016-11-18 2018-11-13 Taiwan Semiconductor Manufacturing Company Limited Electromigration resistant semiconductor device
CN107910858B (zh) * 2017-12-07 2020-09-18 长鑫存储技术有限公司 低压静电保护电路、芯片电路及其静电保护方法
US10854594B2 (en) 2018-05-31 2020-12-01 Microsoft Technology Licensing, Llc Electrostatic discharge circuit for cross domain ESD protection
US11114850B2 (en) * 2018-12-21 2021-09-07 Silicon Works Co., Ltd. Electrostatic discharge protection circuit
US11848554B2 (en) * 2021-04-21 2023-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge circuit and method of operating same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085113B2 (en) * 2004-08-20 2006-08-01 International Business Machines Corporation ESD protection power clamp for suppressing ESD events occurring on power supply terminals
CN101141063A (zh) * 2006-09-07 2008-03-12 财团法人工业技术研究院 运用自偏压电流触发技术以及源极端升压机制的静电放电保护电路/esd

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773506B2 (ja) * 2003-07-24 2006-05-10 松下電器産業株式会社 半導体集積回路装置
US7397280B2 (en) * 2006-03-02 2008-07-08 Industrial Technology Research Institute High-voltage tolerant power-rail ESD clamp circuit for mixed-voltage I/O interface
US7595968B2 (en) 2006-03-24 2009-09-29 Texas Instruments Incorporated Circuit to reduce internal ESD stress on device having multiple power supply domains
KR100831269B1 (ko) * 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 반도체 집적회로 소자를 정전기 방전으로부터 보호하는장치
US7817386B2 (en) * 2007-10-10 2010-10-19 Amazing Microelectronics Corp. ESD protection circuit for IC with separated power domains

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085113B2 (en) * 2004-08-20 2006-08-01 International Business Machines Corporation ESD protection power clamp for suppressing ESD events occurring on power supply terminals
CN101141063A (zh) * 2006-09-07 2008-03-12 财团法人工业技术研究院 运用自偏压电流触发技术以及源极端升压机制的静电放电保护电路/esd

Also Published As

Publication number Publication date
TWI501499B (zh) 2015-09-21
TW201401703A (zh) 2014-01-01
CN103311239A (zh) 2013-09-18
US20130235498A1 (en) 2013-09-12
KR20130103413A (ko) 2013-09-23
SG193702A1 (en) 2013-10-30
US8848326B2 (en) 2014-09-30
DE102013204031B4 (de) 2023-02-02
DE102013204031A1 (de) 2013-09-12

Similar Documents

Publication Publication Date Title
CN103311239B (zh) 跨域静电放电保护方案
TWI826746B (zh) 鰭式場效電晶體(finfet)技術之半導體佈局
CN103456720B (zh) 用于具有多重电力领域的电路的静电放电保护设备
CN102290419B (zh) 一种基于齐纳二极管的瞬态电压抑制器
CN102738782B (zh) 半导体集成电路的esd保护电路
US8767404B2 (en) Decoupling capacitor circuitry
CN103151350B (zh) 集成电路电源轨抗静电保护的触发电路结构
CN102306649A (zh) 一种双向双通道的瞬态电压抑制器
CN101436592A (zh) 半导体集成电路
CN107910858B (zh) 低压静电保护电路、芯片电路及其静电保护方法
CN103378071A (zh) 用于静电放电电路的方法及装置
CN101771035A (zh) 集成电路
CN104269399A (zh) 一种防静电保护电路
KR101128897B1 (ko) 반도체 장치
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
EP3447800B1 (en) Mos field effect transistor-based filter circuit and chip
US7250660B1 (en) ESD protection that supports LVDS and OCT
CN216056324U (zh) 一种保护电路和集成电路
CN205986132U (zh) 一种静电防护电路
KR100631961B1 (ko) 정전기 방전 보호 회로
KR100357191B1 (ko) 메탈 커플링 커패시터를 이용한 이에스디 보호 회로
CN219181190U (zh) 一种芯片esd保护电路及对应的cmos集成电路、芯片
KR101679347B1 (ko) 반도체 장치
CN101154657B (zh) 静电放电防护电路的布局结构及其制造方法
CN113097203A (zh) 集成电路电源esd防护布局结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160427