CN112787647A - 一种nmos开关管共享限流电阻芯片电路 - Google Patents

一种nmos开关管共享限流电阻芯片电路 Download PDF

Info

Publication number
CN112787647A
CN112787647A CN201911064894.XA CN201911064894A CN112787647A CN 112787647 A CN112787647 A CN 112787647A CN 201911064894 A CN201911064894 A CN 201911064894A CN 112787647 A CN112787647 A CN 112787647A
Authority
CN
China
Prior art keywords
nmos
current
limiting resistor
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911064894.XA
Other languages
English (en)
Inventor
孙德臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911064894.XA priority Critical patent/CN112787647A/zh
Publication of CN112787647A publication Critical patent/CN112787647A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。

Description

一种NMOS开关管共享限流电阻芯片电路
技术领域
本发明涉及芯片电路集成技术，特别是一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。
背景技术
CMOS开关中包含有NMOS，通常是NMOS的漏端和源端直接为开关的输入与输出，而栅极为控制端。但在实际设计电路中应对NMOS需进行ESD防护(ESD，Electro-Staticdischarge，静电释放)。通过NMOS开关管的ESD仿真宏模型可以知晓，NMOS开关管的漏极D连接NPN三极管的集电极c(流入集电极的电流为Ic，流入漏极的电流为Ids)，源极S连接NPN三极管的发射极e后接地，衬底B连接NPN三极管的基极b(衬底流出电流包括Isub，衬底通过衬底电阻Rsub接地，衬底电阻Rsub上流过Isub)，NMOS开关管的栅极G为控制端。当漏端电压Vd从0V增加，漏端到衬底结是反偏的，一旦Vd进入雪崩击穿区，耗尽层中的电场变得足够高，通过碰撞电离，产生许多电子-空穴对。电子流到漏端成为漏端电流的一部分。空穴注入到衬底，产生衬底电流Isub。当Isub增加，在衬底电阻上的电压降Vbe就会增加，最终源端到衬底结正偏，引起电子从源端发射到衬底。当Vbe达到0.5V，横向NPN管导通，电子电流到达漏端，进一步增加了产生的电子空穴对。由于不再需要高电场维持碰撞电离电流，漏端电压下降，snapback(负阻)发生了。对此，现有技术采取的措施是在NMOS管的两端串联电阻，限制衬底电流Isub，进而不让NMOS管snapback(负阻)发生。一般以一个NMOS管来作为开关举例，即其栅极G连接内部控制信号端s2n，漏极D通过漏端限流电阻连接开关共高端NO，源极S通过源端限流电阻连接开关共低端COM，衬底连接接地端GND，GND代表着芯片的最低电位。一个NMOS管是芯片的最小一个单元，实际电路是多个这样的小单元并联起来的，每一个NMOS管都接入足够大的限流电阻，而并联使得芯片的总导通电阻降低，因为最后的电阻是并联后的总电阻。本发明人发现，由于每一个NMOS管的源极和漏极都是独立的，在进行相应的版图设计时需要将每一个单元分开，即每一个NMOS管都有各自独立的漏端限流电阻和源端限流电阻，这会大大增加芯片面积进而增加成本。本发明人认为，如果通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，就既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种NMOS开关管共享限流电阻芯片电路，通过将相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，既能够大大地减少限流电阻数量，又能够保证NMOS管的安全，从而有利于控制NMOS开关管芯片的面积和成本。
本发明的技术方案如下：
一种NMOS开关管共享限流电阻芯片电路，其特征在于，包括栅极均分别连接到内部控制信号端上的若干个NMOS管，所述若干个NMOS管中的相邻NMOS管漏端通过同一个漏端限流电阻连接到开关共高端，所述若干个NMOS管中的相邻NMOS管源端通过同一个源端限流电阻连接到开关共低端，所述若干个NMOS管中的每一个NMOS管衬底均连接到接地端。
所述若干个NMOS管中的相邻NMOS管之间共享漏端限流电阻与共享源端限流电阻呈依次交错共享分布。
所述若干个NMOS管中的第一NMOS管的源极通过第一源端限流电阻连接到所述开关共低端，所述第一NMOS管的漏极和第二NMOS管的漏极互连后通过第一漏端限流电阻连接到所述开关共高端，所述第二NMOS管的源极和第三NMOS管的源极互连后通过第二源端限流电阻连接到所述开关共低端，所述第三NMOS管的漏极和第四NMOS管的漏极互连后通过第二漏端限流电阻连接到所述开关共高端，所述第四NMOS管的源极和第五NMOS管的源极互连后通过第三源端限流电阻连接到所述开关共低端，以此类推，在所述若干个NMOS管中实现共享漏端限流电阻与共享源端限流电阻的依次交错共享。
本发明的技术效果如下：本发明一种NMOS开关管共享限流电阻芯片电路，与现有技术相比，将每一个NMOS管均配置一个漏端限流电阻和一个源端限流电阻改变为相邻NMOS管之间的漏端限流电阻与源端限流电阻进行依次交错共享，基本上减少了一半的限流电阻数量，但是对每一个NMOS管子而言，同时还是看到两个电阻，即一个共享漏端限流电阻和一个共享源端限流电阻，这样的两个电阻保证了NMOS管的安全，同时有利于控制NMOS开关管芯片的面积和成本。
附图说明
图1是实施本发明一种NMOS开关管共享限流电阻芯片电路的结构示意图。
附图标记列示如下：R11、R12～R1n-第一漏端限流电阻至第n漏端限流电阻(n表示若干个，例如，n为正整数)；Mn1、Mn2～Mnn-第一NMOS管至第nNMOS管(Mn表示NMOS管，Mnn中的第二个n表示若干个，例如，n为大于2)；R21、R22～R2n-第一源端限流电阻至第n源端限流电阻(n表示若干个，例如，n为正整数)；NO-开关共高端；COM-开关共低端；GND-接地端(芯片的最低电位)；s2n-内部控制信号端。
具体实施方式
下面结合附图(图1)对本发明进行说明。
图1是实施本发明一种NMOS开关管共享限流电阻芯片电路的结构示意图。如图1所示，一种NMOS开关管共享限流电阻芯片电路，包括栅极均分别连接到内部控制信号端s2n上的若干个NMOS管(例如，第一NMOS管Mn1至第nNMOS管Mnn)，所述若干个NMOS管中的相邻NMOS管漏端通过同一个漏端限流电阻(例如，第一漏端限流电阻R11或第二漏端限流电阻R12或第n漏端限流电阻R1n等)连接到开关共高端NO，所述若干个NMOS管中的相邻NMOS管源端通过同一个源端限流电阻(例如，第二源端限流电阻R22或第三源端限流电阻R23或第n源端限流电阻R2n等)连接到开关共低端COM，所述若干个NMOS管中的每一个NMOS管衬底均连接到接地端GND。所述若干个NMOS管中的相邻NMOS管之间共享漏端限流电阻与共享源端限流电阻呈依次交错共享分布。所述若干个NMOS管中的第一NMOS管Mn1的源极连接到所述开关共低端COM，所述第一NMOS管Mn1的漏极和第二NMOS管Mn2的漏极互连后通过第一漏端限流电阻R11连接到所述开关共高端NO，所述第二NMOS管Mn2的源极和第三NMOS管Mn3的源极互连后通过第二源端限流电阻R22连接到所述开关共低端COM，所述第三NMOS管Mn3的漏极和第四NMOS管Mn4的漏极互连后通过第二漏端限流电阻R12连接到所述开关共高端NO，所述第四NMOS管Mn4的源极和第五NMOS管Mn5的源极互连后通过第三源端限流电阻R23连接到所述开关共低端COM，以此类推，在所述若干个NMOS管中实现共享漏端限流电阻与共享源端限流电阻的依次交错共享。
为了一个既能提供NMOS限流电阻，又能降低总的开关电阻，又能不增加芯片面积的需求，本发明对现有技术改进如下：本发明是将NMOS管的最小单元中的一端进行共享，这样在版图设计时就可以将这两端共享到一起，然后串联上电阻，这样一直进行下去，就可以保证NMOS管子所有的最小单元都能将共享一端连接到一起，进而减小面积。但是对每一个NMOS管子同时还是看到两个电阻，保证了NMOS管的安全。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (3)

1.一种NMOS开关管共享限流电阻芯片电路，其特征在于，包括栅极均分别连接到内部控制信号端上的若干个NMOS管，所述若干个NMOS管中的相邻NMOS管漏端通过同一个漏端限流电阻连接到开关共高端，所述若干个NMOS管中的相邻NMOS管源端通过同一个源端限流电阻连接到开关共低端，所述若干个NMOS管中的每一个NMOS管衬底均连接到接地端。
2.根据权利要求1所述的NMOS开关管共享限流电阻芯片电路，其特征在于，所述若干个NMOS管中的相邻NMOS管之间共享漏端限流电阻与共享源端限流电阻呈依次交错共享分布。
3.根据权利要求1所述的NMOS开关管共享限流电阻芯片电路，其特征在于，所述若干个NMOS管中的第一NMOS管的源极通过第一源端限流电阻连接到所述开关共低端，所述第一NMOS管的漏极和第二NMOS管的漏极互连后通过第一漏端限流电阻连接到所述开关共高端，所述第二NMOS管的源极和第三NMOS管的源极互连后通过第二源端限流电阻连接到所述开关共低端，所述第三NMOS管的漏极和第四NMOS管的漏极互连后通过第二漏端限流电阻连接到所述开关共高端，所述第四NMOS管的源极和第五NMOS管的源极互连后通过第三源端限流电阻连接到所述开关共低端，以此类推，在所述若干个NMOS管中实现共享漏端限流电阻与共享源端限流电阻的依次交错共享。
CN201911064894.XA 2019-11-04 2019-11-04 一种nmos开关管共享限流电阻芯片电路 Withdrawn CN112787647A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911064894.XA CN112787647A (zh) 2019-11-04 2019-11-04 一种nmos开关管共享限流电阻芯片电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911064894.XA CN112787647A (zh) 2019-11-04 2019-11-04 一种nmos开关管共享限流电阻芯片电路

Publications (1)

Publication Number Publication Date
CN112787647A true CN112787647A (zh) 2021-05-11

Family

ID=75747305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911064894.XA Withdrawn CN112787647A (zh) 2019-11-04 2019-11-04 一种nmos开关管共享限流电阻芯片电路

Country Status (1)

Country Link
CN (1) CN112787647A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261945A (ja) * 1997-03-18 1998-09-29 N T T Data Tsushin Kk 半導体スイッチ
CN1624920A (zh) * 2003-12-04 2005-06-08 恩益禧电子股份有限公司 半导体集成电路器件
US20060082408A1 (en) * 2004-10-19 2006-04-20 Kabushiki Kaisha Toshiba Semiconductor switching circuit
US20110260780A1 (en) * 2010-04-27 2011-10-27 Rf Micro Devices, Inc. High power fet switch
CN205986132U (zh) * 2016-06-14 2017-02-22 钜泉光电科技(上海)股份有限公司 一种静电防护电路
CN109412133A (zh) * 2018-10-26 2019-03-01 无锡天极芯科技有限公司 一种基于蜂鸣器的防止电源与地反接烧毁的电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261945A (ja) * 1997-03-18 1998-09-29 N T T Data Tsushin Kk 半導体スイッチ
CN1624920A (zh) * 2003-12-04 2005-06-08 恩益禧电子股份有限公司 半导体集成电路器件
US20060082408A1 (en) * 2004-10-19 2006-04-20 Kabushiki Kaisha Toshiba Semiconductor switching circuit
US20110260780A1 (en) * 2010-04-27 2011-10-27 Rf Micro Devices, Inc. High power fet switch
CN205986132U (zh) * 2016-06-14 2017-02-22 钜泉光电科技(上海)股份有限公司 一种静电防护电路
CN109412133A (zh) * 2018-10-26 2019-03-01 无锡天极芯科技有限公司 一种基于蜂鸣器的防止电源与地反接烧毁的电路

Similar Documents

Publication Publication Date Title
US8179647B2 (en) ESD power clamp for high-voltage applications
US20190165572A1 (en) Electrostatic discharge protection circuit with a high turn-on speed
US8305719B2 (en) Electrostatic discharge protection device for high voltage operation
CN102292813B (zh) 用于基于隔离型nmos的esd箝位单元的系统和方法
US8218277B2 (en) Shared electrostatic discharge protection for integrated circuit output drivers
Chen et al. Improving safe operating area of nLDMOS array with embedded silicon controlled rectifier for ESD protection in a 24-V BCD process
CN107452735B (zh) 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件
US6744107B1 (en) ESD protection circuit with self-triggered technique
CN108987385A (zh) 包括静电释放保护电路的半导体集成电路设备
KR100942701B1 (ko) 정전기 방전 보호 소자
CN109449156B (zh) 一种端口静电释放保护电路
CN104319271A (zh) Cdm静电保护电路
CN100411166C (zh) 静电放电保护电路及其控制方法
KR100878439B1 (ko) 출력 드라이버단의 ｅｓｄ 보호 장치
CN112787647A (zh) 一种nmos开关管共享限流电阻芯片电路
JP5613488B2 (ja) 過電圧保護回路
CN109216344B (zh) 具低压基极触发静电电流放电电路的高压静电保护电路
CN1329987C (zh) 具有均匀导通设计的静电放电防护电路
EP2568501A1 (en) ESD protection device with reduced clamping voltage
CN101236965A (zh) 半导体集成电路装置
US7907374B2 (en) Electrostatic discharge prevention circuits
CN105049027B (zh) 一种用于增强esd性能的io电路
US10607949B2 (en) Electrostatic discharge (ESD) protection for a high side driver circuit
KR101159114B1 (ko) Ｅｓｄ 보호 소자
JP2015159137A (ja) Ｅｓｄ保護回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210511