CN105281312A - 静电保护电路 - Google Patents
静电保护电路 Download PDFInfo
- Publication number
- CN105281312A CN105281312A CN201510093826.1A CN201510093826A CN105281312A CN 105281312 A CN105281312 A CN 105281312A CN 201510093826 A CN201510093826 A CN 201510093826A CN 105281312 A CN105281312 A CN 105281312A
- Authority
- CN
- China
- Prior art keywords
- circuit
- mentioned
- triggering
- time constant
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
提供一种静电保护电路,具有:第一触发电路,具有第一时间常数,响应施加于第一电源线与第二电源线之间的电压而输出第一触发信号;以及第二触发电路,具有大于上述第一时间常数的第二时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第二触发信号。具有响应上述第一触发信号而成为保持状态的保持电路。具有响应上述第二触发信号而对上述保持电路的保持状态进行复位的复位电路。提供一种静电保护电路,具备连接于上述第一电源线与上述第二电源线之间、通过来自上述保持电路的信号来控制导通/截止的分流电路。
Description
关联申请的引用:本申请以2014年7月15日提交的在先日本专利申请2014-145445号的优先权为基础,并要求其优先权利益,其全部内容通过引用而包含于本申请中。
技术领域
本实施方式涉及一种静电保护电路。
背景技术
以往,具有各种针对ESD(ElectrostaticDischarge:静电放电)的保护电路的提案。ESD是指从带电的人、机械朝半导体器件的放电、从带电的半导体器件朝接地电位的放电等。当对半导体器件产生ESD时,大量的电荷成为电流而从其端子流入半导体器件,该电荷在半导体器件内部生成高电压,从而引起内部元件的绝缘破坏、半导体器件的故障。
作为静电保护电路的代表例,存在RCT(RCTriggered:RC触发)MOS电路。其构成为,在电源端子之间连接由电阻和电容器的串联电路构成的触发电路,将该电阻与电容器的连接点的电压作为触发信号,驱动放电用的MOS晶体管。放电用的MOS晶体管的导通时间由触发电路的时间常数决定,因此需要成为能够对ESD浪涌进行充分放电的时间常数。但是,当时间常数变大时,存在如下可能性:触发电路响应电源上升时的电压变动、与内部电路的动作相伴随的电源电压的摆动,虽然不是ESD浪涌,放电用的MOS晶体管也误动作。当在电源上升时放电用的MOS晶体管误动作时,有时会产生电源电压无法充分上升这种不良情况,而引起内部电路的动作不良。此外,在由于触发电路响应电源电压的摆动而放电用的MOS晶体管长时间导通的情况下,有可能产生放电用的MOS晶体管自身达到破坏这种事态。
发明内容
一个实施方式的目的在于提供一种静电保护电路,能够抑制误动作,并能够对ESD浪涌进行充分放电。
实施方式提供一种静电保护电路,具备:
第一电源线;
第二电源线;
第一触发电路,具有第一时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第一触发信号;
第二触发电路,具有大于上述第一时间常数的第二时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第二触发信号;
保持电路,响应上述第一触发信号而成为保持状态;
复位电路,响应上述第二触发信号而将上述保持电路的保持状态复位;以及
分流电路,连接于上述第一电源线与上述第二电源线之间,通过来自上述保持电路的信号控制导通/截止。
此外,实施方式提供一种静电保护电路,具备:
第一电源线;
第二电源线;
第一触发电路,具有第一时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第一触发信号;
第二触发电路,具有大于上述第一时间常数的第二时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第二触发信号;
闩锁电路,响应上述第一触发信号;
复位电路,响应上述第二触发信号而将上述闩锁电路复位;
控制电路,响应上述第二触发信号和上述闩锁电路的输出而输出控制信号;以及
分流电路,连接于上述第一电源线与上述第二电源线之间,通过上述控制信号来控制导通/截止。
根据实施方式,能够抑制静电保护电路的误动作,并能够对ESD浪涌进行充分放电。
附图说明
图1是表示第一实施方式的静电保护电路的图。
图2是表示第二实施方式的静电保护电路的图。
图3是用于说明第二实施方式的静电保护电路的动作的图。
图4是表示第三实施方式的静电保护电路的图。
符号的说明
3第一电源线;4第二电源线;5第一触发电路;6保持电路;7第二触发电路;8复位电路;9分流电路
具体实施方式
以下,参照附图对实施方式的静电保护电路进行详细说明。另外,本发明不被这些实施方式限定。
(第一实施方式)
图1是表示第一实施方式的静电保护电路的图。本实施方式的静电保护电路具备第一电源端子1和第二电源端子2。在第一电源端子1连接有第一电源线3。在第二电源端子2连接有第二电源线4。在第一电源线3与第二电源线4之间连接有内部电路(未图示),但对此予以省略。
在第一电源线3与第二电源线4之间连接有具有第一时间常数τ1的第一触发电路5。第一触发电路5对施加于第一电源线3与第二电源线4之间的电源电压进行响应而输出第一触发信号。时间常数τ1例如被设定为如下的值:在ESD试验规格的人体模型(HBM)中被规定为浪涌的上升时间的2ns(纳秒)到10ns之间的值。这是为了使静电保护电路对ESD浪涌进行响应。
第一触发电路5连接于保持电路6。保持电路6对第一触发信号的信号电平进行保持。保持电路6的保持状态根据来自后述的复位电路8的复位信号而在规定时间后被复位。
在第一电源线3与第二电源线4之间连接有具有第二时间常数τ2的第二触发电路7。第二触发电路7对施加于第一电源线3与第二电源线4之间的电源电压进行响应而输出第二触发信号。第二时间常数τ2被设定为大于第一时间常数τ1的值。第二时间常数τ2例如被设定为考虑了ESD试验规格的值。在ESD人体带电模型(HBM:HumanBodyModel)中,进行使充电到100pF(皮法)的电荷经由1.5kΩ(千欧)的电阻进行放电的试验。因此,第二时间常数τ2为,对基于该ESD试验规格即100pF的电容器和1.5kΩ的电阻的时间常数150ns进行考虑,而例如被设定为150ns的6~7倍的值即1μs(微秒)。这是为了能够对ESD浪涌进行充分放电。第二触发信号朝复位电路8供给。
在第一电源线3与第二电源线4之间连接有分流电路9。分流电路9被供给保持电路6的输出信号。即,通过保持电路6的输出信号来控制分流电路9的导通/截止。
本实施方式的ESD保护动作如下所述。对第一电源端子1施加相对于第二电源端子2为正的ESD浪涌,在该ESD浪涌的上升时间比第一时间常数τ1短的情况下,第一触发电路5响应而输出第一触发信号。保持电路6响应第一触发信号,而对第一触发信号的信号电平例如H电平进行保持。根据来自保持电路6的H电平的输出信号而分流电路9导通,ESD浪涌被放电。
由于第二时间常数τ2是大于第一时间常数τ1的值,所以第二触发电路7响应所施加的ESD浪涌而输出第二触发信号。
当第二触发信号的信号电平随着第二时间常数τ2降低而达到规定的阈值时,复位电路8输出复位信号。响应复位信号,而保持电路6的保持状态被复位。由此,保持电路6的输出信号也被复位,因此分流电路9截止。即,能够通过具有第二时间常数τ2的第二触发电路7,对分流电路9通过具有第一时间常数τ1的第一触发电路而导通的时间进行调整。通过将第二时间常数τ2相对于ESD试验规格的时间常数150ns设定为6~7倍的值即1μs,由此能够构成为能够对ESD浪涌进行充分放电。
对于具有比第一时间常数τ1长的上升时间、即缓慢上升的电源电压的变动,第一触发电路5不响应。因此,不从保持电路6供给使分流电路9导通的信号。因而,能够根据第一时间常数τ1来设定静电保护电路不动作的电源电压的上升时间的范围。
根据本实施方式,能够按照第一触发电路5的时间常数、即第一时间常数τ1,来设定针对电源电压的变动而静电保护电路动作的范围。因而,能够按照第一时间常数τ1来设定针对具有何种程度的上升时间的电源电压而动作。例如,通过将第一时间常数τ1设定为在ESD试验规格的人体模型(HBM)中被规定为浪涌的上升时间的2ns到10ns的值,由此能够构成为对ESD浪涌进行响应。由于对于具有比该第一时间常数τ1长的上升时间、即缓慢上升的电源电压变动,第一触发电路5不响应,因此能够通过第一时间常数τ1的设定来限制静电保护电路的动作范围。另一方面,能够按照第二触发电路7的时间常数、即第二时间常数τ2,来设定使分流电路9截止的定时。因而,通过第二时间常数τ2的设定,由此能够构成为能够对ESD浪涌进行充分放电。通过将第一时间常数τ1设为对ESD浪涌进行响应的较短的时间常数,由此能够构成为限制静电保护电路进行动作的电源电压的变动范围,另一方面,通过增大第二时间常数τ2,由此对ESD浪涌进行充分放电。即便将第一时间常数τ1设定为较小的值,在到通过来自由第二触发电路7控制的复位电路8的复位信号而保持电路6被复位为止的期间,也能够使分流电路9维持为导通状态,此外,能够通过第二时间常数τ2来调整该保持电路6的保持时间。因而,能够提供一种静电保护电路,通过第一时间常数τ1和第二时间常数τ2的设定,能够抑制误动作并且能够对ESD浪涌进行充分放电。
(第二实施方式)
图2是表示第二实施方式的静电保护电路的构成的图。对于与上述实施方式对应的构成要素赋予相同的符号,并仅在需要的情况下进行重复的记载。在本实施方式中,第一触发电路5由具有电容器51和电阻52的串联电路的CR电路构成。电容器51和电阻52在共通连接节点53连接。通过电容器51和电阻52,第一触发电路5的第一时间常数τ1例如被设定为2ns到10ns之间的值。
保持电路6由具有第一变换器61和第二变换器62的闩锁电路构成。第一变换器61的输入端连接于第一触发电路5的共通连接节点53。第二变换器62的输入端连接于第一变换器61的输出端,第二变换器62的输出端连接于第一变换器61的输入端。即,第一变换器61的输入端被供给来自第一触发电路5的输出,第二变换器62的输入端被供给来自第一变换器61的输出。第二变换器62的输出朝第一变换器61的输入端供给。
第二触发电路7由具有电容器71和电阻72的串联电路的CR电路构成。电容器71和电阻72在共通连接节点73连接。通过电容器71和电阻72,第二触发电路7的第二时间常数τ2例如被设定为1μs。
复位电路8具有变换器81和NMOS晶体管82。在变换器81的输入端连接第二触发电路7的共通连接节点73。在NMOS晶体管82的栅极电极连接变换器81的输出端,其源极电极连接于第二电源线4,其漏极电极连接于保持电路6的输入端。从漏极电极输出复位信号。
保持电路6的输出经由变换器110朝构成分流电路9的NMOS晶体管(以下称作NMOS分流晶体管)91的栅极电极供给。NMOS分流晶体管91的源极电极连接于第二电源线4,其漏极电极连接于第一电源线3。
本实施方式具备连接于第一电源线3与第二电源线4之间的偏压电路10。偏压电路10具有第一电阻101和第二电阻102的串联电路。由第一电阻101和第二电阻102电阻分压后的偏压,从共通连接节点103输出并朝电源线31供给。共通连接节点103的电压被用作为复位电路8的变换器81、保持电路6的变换器(61、62)以及变换器110的偏压。通过将由偏压电路10分压后的电源电压设为偏压,由此能够通过低耐压的电路元件来构成复位电路8的变换器81、保持电路6的变换器(61、62)以及变换器110。
使用图3对图2的实施方式的静电保护电路的动作进行说明。图3(A)表示第一触发信号的输出。图3(B)表示保持电路6的输出。图3(C)表示第二触发信号的输出。图3(D)表示复位电路8的输出。图3(E)表示变换器110的输出。当施加ESD浪涌时,第一触发电路5进行响应而输出第一触发信号(图3(A))。在第一触发信号的信号电平超过保持电路6的变换器61的电路阈值Vt而上升的定时t0,保持电路6的变换器61的输出成为L电平(图3(B))。变换器61的输出由变换器62反转而朝变换器61的输入端供给。通过该动作,保持电路6的输入端侧成为H电平,并成为从输出端输出L电平的信号的保持状态。因而,在第一触发信号的信号电平随着第一时间常数τ1而超过变换器61的电路阈值Vt地降低的定时t1,保持电路6的输出的电平不变化。当保持电路6的输出成为L电平时,变换器110的输出信号(图3(E))的电平成为H电平,NMOS分流晶体管91导通而对ESD浪涌进行放电。
第二触发电路7对ESD浪涌进行响应而输出第二触发信号(图3(C))。第二触发信号的信号电平随着第二时间常数τ2而降低,在成为复位电路8的变换器81的电路阈值Vt以下的定时t2,变换器81的输出信号成为H电平(图3(D))。当变换器81的输出信号成为H电平时,NMOS晶体管82导通,朝保持电路6的输入端供给L电平的信号,对保持电路6进行复位。由此,在定时t2保持电路6的输出成为H电平(图3(B)),变换器110的输出成为L电平(图3(E))。即,变换器110的输出信号在定时t0成为H电平,在定时t2成为L电平(图3(E))。在变换器110的输出信号为H电平的期间,NMOS分流晶体管91导通而对ESD浪涌进行放电。
根据第二实施方式,能够通过第一触发电路5的第一时间常数τ1来控制NMOS分流晶体管91的导通。即,能够通过第一时间常数τ1来限制分流电路9进行响应的电源电压的范围、即到具有何种程度的上升速度的电源电压的变动为止进行响应。通过将第一时间常数τ1例如设定为在ESD试验规格的人体模型(HBM)中被规定为浪涌的上升时间的2ns到10ns之间的值,能够构成为对ESD浪涌进行响应。由于对于比第一时间常数τ1长的上升时间、即比ESD浪涌缓慢上升的电源电压的变动,第一触发电路5不响应,因此能够成为对于比ESD浪涌缓慢上升的电源电压的变动不进行动作的静电保护电路的构成。此外,能够通过第二触发电路7的时间常数、即第二时间常数τ2来设定NMOS分流晶体管91的截止的定时t2。因此,通过将第二时间常数τ2例如相对于ESD试验规格的时间常数150ns设定为6~7倍的值即1μs,由此能够构成为能够对ESD浪涌进行充分放电。另外,在对第一电源端子1施加相对于第二电源端子2为负的浪涌的情况下,NMOS分流晶体管91的寄生二极管(未图示)导通,对ESD浪涌进行放电。
(第三实施方式)
图4是表示第三实施方式的静电保护电路的构成的图。对与上述实施方式对应的构成要素赋予相同的符号,并仅在需要的情况下进行重复的记载。在本实施方式中,追加有对分流电路9进行控制的控制电路。在实施方式中,控制电路由NOR电路111构成。NOR电路111的第一输入端被供给保持电路6的输出信号,第二输入端被供给构成复位电路8的变换器81的输出信号。NOR电路111通过偏压电路10而偏压。NOR电路111的输出信号朝NMOS分流晶体管91的栅极电极供给。
NOR电路111为,在来自保持电路6的输出信号和来自复位电路8的变换器81的信号均为L电平时,输出H电平的信号。即,与第二实施方式的情况相同,在定时t0与定时t2之间的期间,NOR电路111输出H电平的信号,使NMOS分流晶体管91导通。
在本实施方式中,也能够通过第一触发电路5的时间常数τ1和第二触发电路7的时间常数τ2的设定,来控制NMOS分流晶体管91的导通/截止。能够通过第一时间常数τ1来限制针对具有何种程度的上升时间的电源电压而动作,能够通过第二时间常数τ2的设定来控制NMOS分流晶体管91导通的期间、即静电保护电路的放电时间。通过增大第二时间常数τ2,能够构成为能够对ESD浪涌进行充分放电。即便增大第二时间常数τ2,由于能够通过第一时间常数τ1来限制静电保护电路进行响应的电源电压的范围,所以也能够构成为抑制误动作。
通过在NMOS分流晶体管91的前级设置多输入的逻辑电路,由此能够提高静电保护电路的控制性。例如,也能够构成为,对于朝NOR电路111的输入,代替来自构成复位电路8的变换器81的信号,而供给另外设置的控制信号。例如,能够构成为将使NMOS分流晶体管91截止的控制信号朝NOR电路111供给。
NMOS分流晶体管91的导电型能够变更为PMOS晶体管。与分流晶体管的导电型的变更相配合,例如将NOR电路111变更为OR电路等。此外,也能够构成为,将构成第一触发电路5以及第二触发电路7的电容器(51、71)和电阻(52、72)的连接关系进行调换。此外,也能够将NMOS分流晶体管91变更为双极晶体管。在使用双极晶体管的情况下,根据偏压的关系,能够构成为代替NMOS晶体管而使用NPN晶体管。
对本发明的几个实施方式进行了说明,但这些实施方式是作为例子而提示的,并不意图对发明的范围进行限定。这些新的实施方式能够以其他的各种方式加以实施,在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨中,并且包含于专利请求范围所记载的发明和与其等同的范围中。
Claims (6)
1.一种静电保护电路,其特征在于,具备:
第一电源线;
第二电源线;
第一触发电路,具有第一时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第一触发信号;
第二触发电路,具有大于上述第一时间常数的第二时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第二触发信号;
保持电路,响应上述第一触发信号而成为保持状态;
复位电路,响应上述第二触发信号而对上述保持电路的保持状态进行复位;以及
分流电路,连接于上述第一电源线与上述第二电源线之间,通过来自上述保持电路的信号来控制导通/截止。
2.如权利要求1所述的静电保护电路,其特征在于,
上述第一触发电路和上述第二触发电路由CR电路构成。
3.如权利要求1或2所述的静电保护电路,其特征在于,
上述第二时间常数是上述第一时间常数的6~7倍的值。
4.如权利要求1或2所述的静电保护电路,其特征在于,
上述第一时间常数被设定为2ns到10ns之间的值。
5.如权利要求3所述的静电保护电路,其特征在于,
上述第一时间常数被设定为2ns到10ns之间的值。
6.一种静电保护电路,其特征在于,具备:
第一电源线;
第二电源线;
第一触发电路,具有第一时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第一触发信号;
第二触发电路,具有大于上述第一时间常数的第二时间常数,响应施加于上述第一电源线与上述第二电源线之间的电压而输出第二触发信号;
闩锁电路,响应上述第一触发信号;
复位电路,响应上述第二触发信号而对上述闩锁电路进行复位;
控制电路,响应上述第二触发信号和上述闩锁电路的输出而输出控制信号;以及
分流电路,连接于上述第一电源线与上述第二电源线之间,通过上述控制信号来控制导通/截止。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-145445 | 2014-07-15 | ||
JP2014145445A JP2016021536A (ja) | 2014-07-15 | 2014-07-15 | 静電気保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105281312A true CN105281312A (zh) | 2016-01-27 |
Family
ID=55075366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510093826.1A Pending CN105281312A (zh) | 2014-07-15 | 2015-03-03 | 静电保护电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20160020606A1 (zh) |
JP (1) | JP2016021536A (zh) |
CN (1) | CN105281312A (zh) |
TW (1) | TW201603431A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018010084A1 (zh) * | 2016-07-12 | 2018-01-18 | 深圳市汇顶科技股份有限公司 | 应用于数字集成电路的esd检测装置、集成电路及方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167516A (ja) * | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 静電気保護回路 |
JP2019012753A (ja) * | 2017-06-29 | 2019-01-24 | 株式会社東芝 | 電源保護回路 |
TWI670911B (zh) * | 2018-05-01 | 2019-09-01 | 瑞昱半導體股份有限公司 | 靜電放電防護裝置 |
CN114172137B (zh) * | 2020-11-03 | 2024-06-28 | 台湾积体电路制造股份有限公司 | 用于静电放电保护的电路和方法 |
JP2022135597A (ja) * | 2021-03-05 | 2022-09-15 | キオクシア株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1780146A (zh) * | 2004-10-25 | 2006-05-31 | 株式会社瑞萨科技 | 半导体集成电路 |
CN1918707A (zh) * | 2004-02-13 | 2007-02-21 | 奥地利微系统股份公司 | 用于保护半导体集成电路的电路装置和方法 |
US20090195951A1 (en) * | 2008-02-05 | 2009-08-06 | Bart Sorgeloos | Method and Apparatus for Improved Electrostatic Discharge Protection |
US20110038084A1 (en) * | 2009-08-12 | 2011-02-17 | Shin-Tai Lo | Electrostatic discharge protection circuit |
CN103633637A (zh) * | 2013-01-30 | 2014-03-12 | 成都芯源系统有限公司 | 静电放电保护电路和保护方法 |
-
2014
- 2014-07-15 JP JP2014145445A patent/JP2016021536A/ja active Pending
-
2015
- 2015-02-16 TW TW104105343A patent/TW201603431A/zh unknown
- 2015-02-26 US US14/632,578 patent/US20160020606A1/en not_active Abandoned
- 2015-03-03 CN CN201510093826.1A patent/CN105281312A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1918707A (zh) * | 2004-02-13 | 2007-02-21 | 奥地利微系统股份公司 | 用于保护半导体集成电路的电路装置和方法 |
CN1780146A (zh) * | 2004-10-25 | 2006-05-31 | 株式会社瑞萨科技 | 半导体集成电路 |
US20090195951A1 (en) * | 2008-02-05 | 2009-08-06 | Bart Sorgeloos | Method and Apparatus for Improved Electrostatic Discharge Protection |
US20110038084A1 (en) * | 2009-08-12 | 2011-02-17 | Shin-Tai Lo | Electrostatic discharge protection circuit |
CN103633637A (zh) * | 2013-01-30 | 2014-03-12 | 成都芯源系统有限公司 | 静电放电保护电路和保护方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018010084A1 (zh) * | 2016-07-12 | 2018-01-18 | 深圳市汇顶科技股份有限公司 | 应用于数字集成电路的esd检测装置、集成电路及方法 |
US10359460B2 (en) | 2016-07-12 | 2019-07-23 | Shenzhen GOODIX Technology Co., Ltd. | ESD detection apparatus and method applied to digital integrated circuit, and integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201603431A (zh) | 2016-01-16 |
JP2016021536A (ja) | 2016-02-04 |
US20160020606A1 (en) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105281312A (zh) | 静电保护电路 | |
US10468870B2 (en) | Electrostatic protection circuit | |
CN104242282A (zh) | 静电保护电路 | |
CN104836217A (zh) | 静电保护电路 | |
US9124088B2 (en) | Electrostatic discharge protection circuit and semiconductor circuit device | |
US9425616B2 (en) | RC triggered ESD protection device | |
CN105098743A (zh) | 动态静电放电钳位电路 | |
US20150214732A1 (en) | Semiconductor circuit | |
CN104241269A (zh) | 静电保护电路 | |
CN105957863B (zh) | 静电保护电路 | |
US20140285932A1 (en) | Electrostatic protection circuit | |
JP2013055102A (ja) | 半導体集積回路及び保護回路 | |
CN104348148A (zh) | 静电放电箝制电路 | |
CN110957713B (zh) | 一种静电放电箝位电路 | |
JP2015103689A (ja) | 静電保護回路 | |
CN104319271A (zh) | Cdm静电保护电路 | |
US8619398B1 (en) | ESD protection for differential output pairs | |
US20140036398A1 (en) | Esd protection circuit with high immunity to voltage slew | |
JP6088894B2 (ja) | 過電圧保護回路 | |
JP2014241393A (ja) | 半導体回路 | |
CN107809233B (zh) | 接口单元输入电路 | |
JP2017055299A (ja) | 静電気保護回路 | |
CN106449629A (zh) | 静电放电箝位电路 | |
JP6012361B2 (ja) | 過電圧保護回路 | |
KR20060122184A (ko) | Esd 보호 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160127 |