CN103124170A - 功率半导体器件驱动电路 - Google Patents

Abstract

一种功率半导体器件驱动电路包括栅极控制端子（5），所述栅极控制端子（5）被设置在与功率半导体器件（1）的漏极端子（1b）间隔开一预定距离的位置处，以使得生成浪涌时在所述漏极端子（1b）和所述栅极控制端子（5）之间生成放电。由于该放电的原因，浪涌电压被施加至所述栅极控制端子（5），所述功率半导体器件（1）的栅极被充电以导通并且吸收浪涌能量。因此，变得能够抑制施加至所述漏极端子（1b）的所述浪涌电压并且放置所述功率半导体器件（1）的击穿。

Description

功率半导体器件驱动电路

技术领域

本发明涉及一种用于驱动功率半导体器件（半导体开关器件）的功率半导体器件驱动电路，其切换到负载的电流供应。

背景技术

在功率半导体器件中，当其在切换操作中截止时，由于电感（L）负载和噪声的原因，在功率半导体器件的漏极和源极，即在功率半导体器件的漏极-源极路径中生成大于耐受电压的浪涌电压（过压）。该浪涌电压有时造成功率半导体器件的击穿。常规的功率半导体器件通常由硅（Si）制成并且这种功率半导体器件的耐受电压受到硅材料自身的性能或有限特性的限制。作为替代，考虑以氮化镓（GaN）为例的宽带隙半导体器件。GaN半导体器件有望作为具有低导通电阻和高耐受电压的功率半导体器件。

尽管常规的Si半导体器件（例如，MOSFET和IGBT）被配置为经受浪涌电压，但是GaN半导体器件自身并不被配置为经受浪涌电压并且因此不具有经受浪涌电压特性。因此，需要提供外部电路以确保经受浪涌电压特性，这在车辆应用中是必需的。

对应于US 6,385,028的JP 2000-077537A（专利文件）公开了一种功率半导体器件，其改善了经受浪涌电压特性。图11示出了示范性功率半导体器件驱动电路。如图所示，除了被设置用于功率半导体器件100的栅极和源极之间的栅极保护的齐纳二极管101之外，齐纳二极管102被设置用于功率半导体器件100的漏极和栅极之间的电压箝位。当浪涌电压被施加到漏极时，齐纳二极管102击穿并且吸收浪涌。

根据该专利文件中公开的驱动电路，当漏极-源极路径中的浪涌电压超过功率半导体器件100截止时的齐纳电压时，其漏极-栅极路径导通并且栅极电压升高。因此，浪涌电压被控制为功率半导体器件的阈值电压和齐纳电压之和。

然而，由于在高功率系统中齐纳二极管的额定电压增加，因此驱动电路变大并且成本变高。

上述GaN半导体器件具有小的电容，因此与常规的半导体器件相比对寄生电容更敏感。为此，如果寄生电容被添加至栅极，其将使高速切换性能降低。

发明内容

因此，本发明目的是提供一种功率半导体器件驱动电路，其能够增加功率半导体器件的浪涌耐受电压并且保护所述功率半导体器件免于过压。

根据一方面，一种功率半导体器件驱动电路设置有功率半导体器件、栅极驱动电路、放电端子以及栅极充电电路。所述功率半导体器件由半导体开关器件形成，所述半导体开关器件基于施加至栅极端子的栅极电压来控制供应至第一端子和第二端子的电流。所述第一端子和所述第二端子是高侧端子和低侧端子。所述栅极驱动电路控制施加至所述功率半导体器件的栅极端子的栅极电压。所述放电端子被设置在与第一端子间隔开一预定距离的位置处，以在所述第一端子处的电压通过生成浪涌而升高并且到达电介质击穿电压时引发所述第一端子和所述放电端子之间的放电。所述栅极充电电路基于所述第一端子和所述放电端子之间的所述放电对所述功率半导体器件的栅极进行充电来导通所述功率半导体器件，并且通过在所述第一端子和所述第二端子之间流动的电流来降低第一端子的电压。

附图说明

从下面参考附图给出的具体描述中，上述和其它目的、特征以及优点将变得更显而易见。在附图中：

图1是示出了功率半导体器件驱动电路的第一实施例的电路图；

图2是示出了当功率半导体器件截止时第一实施例的基本操作的时间图；

图3是示出了功率半导体器件驱动电路的第二实施例的电路图；

图4是示出了功率半导体器件截止时第二实施例的基本操作的时间图；

图5是示出了功率半导体器件驱动电路的第三实施例的电路图；

图6是示出了功率半导体器件截止时第三实施例的基本操作的时间图；

图7是示出了包括全桥电路的电气系统的电路图，其使用功率半导体器件驱动电路的第四实施例；

图8是示出了功率半导体器件截止时第四实施例的基本操作的时间图；

图9是示出了功率半导体器件驱动电路的第五实施例的电路图；

图10是示出了功率半导体器件截止时第五实施例的基本操作的时间图；以及

图11是示出了常规的功率半导体器件驱动电路的电路图。

具体实施方式

下面将参考附图中示出的各实施例来具体描述功率半导体器件驱动电路，在附图中通过相同的附图标记来指代相同或类似的部件。

（第一实施例）

功率半导体器件驱动电路的第一实施例被配置为如图1所示。控制由半导体开关器件形成的功率半导体器件1的控制端子1a处的电压，以控制在第一端子1b和第二端子1c之间流动的电流。第一端子1b和第二端子1c分别是功率半导体器件1的高侧端子和低侧端子。因此，控制供应给负载2的电流，所述负载2连接至功率半导体器件1的第一端子1b。尽管负载2被示例为连接至功率半导体器件1的第一端子1b，即高电势侧，但是其也可以连接至第二端子1c，即低电势侧。功率半导体器件1示例为MOSFET。在功率半导体器件1是MOSFET的情况下，控制端子1a、第一端子1b和第二端子1c分别是栅极端子、漏极端子和源极端子。控制端子1a、第一端子1b以及第二端子1c分别指的是栅极端子、漏极端子以及源极端子。

经由栅极驱动电路4通过栅极电阻器3来控制功率半导体器件1的栅极端子1a的电压（栅极端子电压）。通过控制栅极端子电压，功率半导体器件1导通或截止。栅极驱动电路4被配置为基于从例如外部控制单元施加的栅极信号来控制栅极端子电压。

在与漏极端子1b间隔开一预定距离的位置处独立于栅极端子1a设置栅极控制端子5作为放电端子。漏极端子1b和栅极控制端子5被配置为彼此面对并且通过设置例如真空条件或气体/填充气体条件来电绝缘。在漏极端子1b和栅极控制端子5之间的空间是真空或填充有预定气体的情况下，功率半导体器件驱动电路的全部或至少在漏极端子1b和栅极控制端子5之间的空间通过壳体进行气体紧密密封，在壳体的内部是真空或填充有预定气体。

栅极控制端子5仅电连接至电阻器6。电阻器6被设置成形成位于栅极控制端子5和连接线路（位于栅极电阻器3和栅极端子1a之间）的栅极充电电路，也就是说形成位于栅极控制端子5和栅极端子1a之间的栅极充电电路。此外，在栅极端子1a和参考电势点（即，与源极端子1c处于相同电势的地电势点）之间设置齐纳二极管7。齐纳二极管7限制栅极-源极电压不超过齐纳电压。

在功率半导体器件驱动电路中，电阻器6和齐纳二极管7可以外部连接，并且栅极电阻器3和栅极驱动电路4可以被设置在一个集成电路（IC）中。或者，所有部件可以被设置在一个集成电路中或设置在外部。

接下来将参考图2来描述第一实施例的操作，图2是示出了功率半导体器件1截止时驱动电路的基本操作的时间图。由于功率半导体器件1导通时的操作与常规的电路相同，所以仅描述截止时的基本操作。

在时间T0处，通过栅极驱动电路4，栅极端子电压Vg保持为等于或高于阈值电压Vth，并且功率半导体器件1保持处于导通状态。当栅极端子电压在时间T1处被充电至0时，功率半导体器件1截止。

在该截止时，由于电感负载和噪声的原因，浪涌电压被施加至功率半导体器件1的漏极-源极路径。如果不采取措施，则漏极端子电压Vd变为高于电源电压Vcc，并且浪涌电压进一步升高至图2中虚线所示作为比较示例的电介质击穿电压Vdb之上。当浪涌电压升高至功率半导体器件1的耐受电压Vw之上时，功率半导体器件1击穿。

根据第一实施例，如上所述，栅极控制端子5被设置在与漏极端子1b间隔开预定距离的位置处。此外，漏极端子1b和栅极控制端子5电绝缘。如果漏极端子1b和栅极控制端子5之间的电压达到电介质击穿电压时，发生放电并且浪涌电压被施加至栅极控制端子5。该浪涌电压通过电阻器6施加至功率半导体器件1的栅极以对栅极进行充电。因此，功率半导体器件1在时间T2处临时导通并且漏极端子电压减小。此时，通过功率半导体器件1的导通电阻来消耗浪涌电压的能量（浪涌能量）。

当功率半导体器件1的栅极电压由于浪涌能量的吸收而下降至阈值电压以下时，漏极端子电压再次升高。当漏极端子1b和栅极控制端子5之间的电压在时间T3处到达电介质击穿电压时，再次进行放电使得电压在栅极控制端子5处发展。该电压通过电阻器6对功率半导体器件1的栅极进行充电。重复进行上述操作，直至浪涌能量消失。因此，施加至漏极端子1b的浪涌电压被抑制。

根据帕邢定律通过以下等式来定义电介质击穿电压Vdb[kv]。在以下等式中，3是对应于大气的常数[kv]。当漏极端子1b和栅极控制端子5之间的空间是真空或填充有预定气体时，该常数改变。端子间的距离表示漏极端子1b和栅极控制端子5之间的放电路径的距离[mm]。

（等式1）Vdb=3×端子间的距离

在这个等式中，通过调整漏极端子1b和栅极控制端子5之间的距离，使得电介质击穿电压Vdb小于功率半导体器件1的耐受电压。因此，在功率半导体器件1的漏极-源极路径中发展的浪涌电压被限制为电介质击穿电压并且变为低于半导体器件1的耐受电压。结果，能够抑制功率半导体器件1免受浪涌电压的击穿。

如上所述，在功率半导体器件驱动电路中，栅极控制端子5被设置在与漏极端子1b间隔开预定距离的位置处，使得在生成浪涌时在漏极端子1b和栅极控制端子5之间发生放电。作为放电的结果，浪涌电压被施加至栅极控制端子5并且功率半导体器件1的栅极被充电，使得功率半导体器件1导通以吸收浪涌能量。因此，能够抑制施加至漏极端子1b的浪涌电压。因此，保护功率半导体器件1免于击穿。结果，能够增加功率半导体器件1的浪涌耐受电压，能够抑制施加至漏极端子1b的过压并且能够改善免受过压。

此外，由于这种配置仅向功率半导体器件1的栅极添加了小的寄生电容器，所以并不降低高速开关性能。因此，能够提供功率半导体器件驱动电路，其能够在不降低高速开关性能的情况下增加功率半导体器件的耐受电压并且保护所述功率半导体器件免受过压。

根据第一实施例，在漏极端子1b和栅极控制端子5之间发生放电。因此，仅漏极端子1b和栅极控制端子5暴露在与其它器件间隔一距离的位置处从而消除对其它器件的影响是优选的。

（第二实施例）

功率半导体器件驱动电路的第二实施例被配置为如图3所示。第二实施例与第一实施例的区别在于设置栅极控制端子5的位置并且改变栅极驱动电路4的配置。相对于其它部件，第二实施例与第一实施例相同，因此将描述不同的部件。

如图3所示，栅极控制端子5设置在栅极驱动电路4中，并且在栅极驱动电路4中设置电压保持电路10、逻辑电路11以及三个开关（SW）12至14。此外，辅助电源15连接至栅极驱动电路4。电压保持电路10、开关13和辅助电源15等形成栅极充电电路。省去了设置在第一实施例中的电阻器6和齐纳二极管7。

电压保持电路10被配置为接收栅极控制端子5的电压。当发生浪涌而在漏极端子1b和栅极控制端子5之间发生放电时，施加浪涌电压。当施加浪涌电压时，电压保持电路10输出表示持续比设置成消耗浪涌能量所需的时间段更长的预定时间段来施加浪涌电压的高电平信号。电路将功率半导体器件1的栅极端子电压控制为如下所述的消耗浪涌能量所需的电压。也就是说，电压保持电路10使用施加至栅极控制端子5的浪涌电压作为信号源，并且在施加浪涌电压时控制功率半导体器件1的栅极端子电压。

逻辑电路11被配置为基于栅极信号和电压保持电路10的输出在期望的定时导通开关12至14中的任一个。具体而言，逻辑电路11被配置成具有非门电路11a、或非门电路11b以及与非门电路11c。非门电路11a用于向第二开关13输入反相栅极信号。栅极信号被输入至第一开关12，并且通过非门电路11a反相的反相栅极信号被输入至或非门电路11b。或非门电路11b被配置成不仅通过栅极信号（具体而言通过栅极信号的反相生成的信号）而且通过电压保持电路10的输出来导通第二开关13。或非门电路11b输入非门电路11a的输出以及电压保持电路10的输出以控制第二开关13。与非门电路11c基于栅极信号以及电压保持电路10的输出来控制第三开关14。

第一开关12至第三开关14是控制功率半导体器件1的栅极端子电压的开关。第一开关12和第二开关13被用作基本导通/截止控制功率半导体器件1的开关。具体而言，当第一开关12导通并且第二开关13截止时，栅极端子电压被设置成电源电压Vcc。当第一开关12截止并且第二开关13导通时，栅极端子电压被设置成地电势。第三开关14用作用于控制功率半导体器件1的栅极端子电压至浪涌能量吸收电压的开关，所述浪涌能量吸收电压接近于功率半导体器件1的阈值电压。具体而言，该电压高于阈值电压并且低于使得功率半导体器件1完全导通的电压。

辅助电源15生成对应于浪涌能量吸收电压的辅助电源电压Va。辅助电源电压Va在第三开关导通时施加至功率半导体器件1的栅极端子1a。

下面将参考图4来描述第二实施例的操作，图4示出了功率半导体器件1截止时第二实施例的基本操作。由于导通时第二实施例的操作与传统电路的一样，所以仅描述截止时的基本操作。

在时间T0处，第一开关12和第二开关13基于栅极信号分别保持导通状态和截止状态。结果，功率半导体器件1的栅极端子电压与电源电压Vcc相同，并且功率半导体器件1处于导通状态。此时，由于没有电压施加至栅极控制端子5，所以电压保持电路10的输出电平为低，与非门电路11c的输出电平也为低，并且第三开关14处于截止状态。

当栅极信号在时间T1示出的截止处从低电平变为高电平时，第一开关12截止，第二开关13导通。由于栅极端子电压变为零，所以功率半导体器件1截止。在该截止时，在功率半导体器件1的漏极-源极路径之间生成浪涌电压。当在时间T2处漏极端子1b和栅极控制端子5之间的电压到达电介质击穿电压时，通过放电生成浪涌电压并且浪涌电压被施加至栅极控制端子5。该浪涌电压被施加至电压保持电路10并且电压保持电路的输出电平在预定时间段期间改变并且保持为高电平。

与非门电路11的输出电平也改变至高电平。在过去了逻辑电路11的延迟时间之后的时间T30处，第三开关14导通。或非门电路11b的输出电平变为高并且第二开关13截止。通过辅助电源15供应的辅助电源电压Va通过第三开关14而被施加至功率半导体器件1的栅极端子1a，并且功率晶体管1的栅极被充电。结果，功率半导体器件1导通。漏极端子电压降低并且在该时间段浪涌能量通过功率半导体器件1的导通电阻被消耗。

此时，将施加至功率半导体器件1的端子1a的电压控制为辅助电源电压Va，所述辅助电源电压Va接近于阈值电压并且低于利用其功率半导体器件1完全导通的电压。因此，与完全导通状态相比，功率半导体器件1具有更小的沟道。变窄的沟道具有更大的电阻部件并且处于有限导通状态（例如，半导通状态），在所述有限导通状态中，流经漏极-源极路径的电流是有限的。因此，与功率半导体器件1完全导通的情况相比，能够更容易地消耗浪涌能量。因此能够在短时间段内消耗浪涌能量。

在过去了消耗浪涌能量所需的预定时间段之后的时间T40处，电压保持电路10的输出电平返回至低电平，与非门电路11c的输出电平变为低并且第三开关14返回至截止状态。此外，或非门电路11b的输出电平变为低，第二开关14导通并且功率半导体器件1的栅极端子1a的电压变为零。因此，功率半导体器件1截止，因此能够在功率半导体器件1截止时抑制施加至漏极端子1b的浪涌电压。

如上所述，根据第二实施例，栅极驱动电路4设置有置于其中的栅极控制端子5和电压保持电路10。此外，功率半导体器件1保持处于导通状态直至完成浪涌能量的消耗。第二实施例提供与第一实施例类似的优点。

由于在第一实施例中通过重复生成放电来吸收浪涌能量，所以可能生成噪声。然而，根据第二实施例，减小重复生成放电并且因此能够抑制噪声。

此外，根据第二实施例，在浪涌能量的消耗时间段通过电压保持电路10将辅助电源电压Va施加至功率半导体器件1的栅极端子1a。也就是说，功率半导体器件1不完全导通，而是处于其中流经漏极-源极路径的电流是有限的有限导通状态。因此，与其中功率半导体器件1完全导通的情况相比能够在更短的时间段内消耗浪涌能量。

在通过逻辑电路11来控制第一开关12到第三开关14的情况下，从电压保持电路10的输出电平改变至高电平开始，第二开关13和第三开关14的切换被延迟逻辑电路11中生成的延迟时间。漏极端子1b的浪涌电压变为高于对应于延迟时间段的电介质击穿电压。然而，延迟时间段较短并且浪涌电压不超过功率半导体器件1的耐受电压。因此，功率半导体器件1不会被击穿。

（第三实施例）

功率半导体器件驱动电路的第三实施例配置为如图5中所示。第三实施例是第一实施例（图1）和第二实施例（图3）的组合。由于基本配置与第一实施例和第二实施例的相同，所以仅描述与第一实施例和第二实施例的不同之处。

如图5所示，以与第一实施例相同的方式设置栅极控制端子5和齐纳二极管7。此外，栅极控制端子5还设置用于栅极驱动电路4。另外，以与第二实施例相同的方式来设置电压保持电路10、逻辑电路11、第一开关12至第三开关14以及辅助电源15。尽管连接至电阻器6的栅极控制端子5以及连接至栅极驱动电路4的栅极控制端子5被示为单独设置并且通过电导体连接，然而这些端子5可以被设置为单个端子。

在第二实施例中，功率半导体器件1的栅极端子1a可以被控制成辅助电源电压Va，也就是说，接近阈值电压，并且能够在短时间段内消耗浪涌能量。然而，当生成浪涌电压时，发生逻辑电路11的延迟。

然而，通过组合第一实施例和第二实施例，能够根据第一实施例的配置高速地对功率半导体器件1的栅极进行充电并且根据第二实施例的配置在更早的时间消耗浪涌能量。

下面将描述截止时第三实施例的基本操作。

在时间T0处，第一开关12和第二开关13基于栅极信号分别保持处于导通状态和截止状态。结果，功率半导体器件1的栅极端子电压与电源电压Vcc相同并且功率半导体器件1处于导通状态。此时，由于不向栅极控制端子施加电压，所以电压保持电路10的输出电平为低，与非门电路11c的输出电平也为低，并且第三开关14处于截止状态。

当栅极信号在时间T1示出的截止处从低电平变为高电平时，第一开关12截止，第二开关13导通。由于栅极端子电压变为零，所以功率半导体器件1截止。在该截止时，在功率半导体器件1的漏极-源极路径中生成浪涌电压。当漏极端子1b和栅极控制端子5之间的电压在时间T2处到达电介质击穿电压时，发生放电并且浪涌电压被施加至栅极控制端子5。结果，功率半导体器件1临时导通并且漏极端子电压减小。在此期间，通过功率半导体器件1的导通电阻消耗浪涌能量。

当浪涌电压被施加至栅极控制端子5时，该电压也被输入至电压保持电路10并且电压保持电路10的输出电平在此期间改变至高电平。

为此，即使在栅极电压下降至低于阈值电压而漏极端子电压升高时，在此时间段过去了逻辑电路11的延迟时间。第三开关14和第二开关13分别导通和截止。通过辅助电源15生成的辅助电源电压Va被施加至功率半导体器件1的栅极端子1a，并且对功率晶体管1的栅极端子进行充电。结果，功率半导体器件1导通。漏极端子电压减小并且在短时间内通过功率半导体器件1的导通电阻消耗浪涌能量。然后，第三实施例以与第二实施例相同的方式操作。

通过如上所述来组合第一实施例和第二实施例，变得能够根据第一实施例的配置高速地对栅极进行充电并且根据第二实施例的配置在更早的时间消耗浪涌能量。尽管因为吸收反复放电生成的浪涌电压而在第一实施例中引起噪声问题，因为充电次数降低所以在第三实施例中消除了这种噪声问题。此外，能够在逻辑电路的延迟时间过去之前获得浪涌电压抑制。

（第四实施例）

功率半导体器件驱动电路的第四实施例以与第一实施例相同的方式进行配置并且用于图7中所示的四臂全桥电路。然而，第二实施例和第三实施例也可以类似用于全桥电路。这种全桥电路可以应用于例如DC-DC转换器、PWM转换器等等的电气系统。

在图7中，以全桥形状设置四个驱动电路，四个驱动电路中的每一个形成一臂。也就是说，设置两个电路，所述两个电路中的每一个具有在DC电源30的正侧和负侧之间串联连接的两个功率半导体器件1。在这种配置中，负载2由电感部件2a和电阻部件2b形成，并且连接在每个电路的两个功率半导体器件1的结点（中性点）之间。因此，功率半导体器件驱动电路能够示范性地应用于全桥电路。

图7中示出了截止时全桥电路的基本操作。由于导通时第四实施例的操作与常规的电路一样，所以仅描述截止时的基本操作。如图7所示，在均具有两个串联连接的功率半导体器件1的两个电路中的一个中，高侧功率半导体器件1及其漏极-源极路径电压、低侧功率半导体器件1及其漏极-源极路径电压分别被指定为SW1、VDS1、SW2以及VDS2。此外，在均具有两个串联连接的功率半导体器件1的两个电路中的另一个中，高侧功率半导体器件1及其漏极-源极路径电压、低侧功率半导体器件1及其漏极-源极路径电压分别被指定为SW3、VDS3、SW4以及VDS4。功率半导体器件SW1至SW4的栅极端子1a分别被指定为G1至G4。类似地，其栅极控制端子5被指定为G10至G40。

在电桥电路中，功率半导体器件SW1和SW4同步操作，使得电流通过负载2同时流经功率半导体器件SW1和SW4，并且功率半导体器件SW2和SW3同步操作，使得电流通过负载2同时流经功率半导体器件SW2和SW3。功率半导体器件SW1、SW4构成的对以及功率半导体器件SW2、SW3构成的对交替导通和截止以生成用于负载2的AC电压。设置死时间，使得两对同时截止以防止电源短路。

在功率半导体器件SW1和SW4截止之后，功率半导体器件SW1和SW4的漏极端子电压Vd（VDS1和VDS4）相对于栅极控制端子G10和G40到达电介质击穿电压。结果，通过放电在栅极控制端子G10和G40处生成电压。所生成的电压通过相应电阻器6施加至功率半导体器件SW1和SW4的栅极以对栅极进行充电。功率半导体器件SW1和SW4导通并且功率半导体器件SW1和SW4的漏极端子电压降低。在此期间，通过功率半导体器件SW1和SW4消耗浪涌能量。重复该操作直至浪涌能量消失。抑制功率半导体器件SW1和SW4的漏极端子电压Vd（VDS1,VDS4）处发展的浪涌电压。

由于是在死时间段功率器件SW1和SW4重复导通，所以由功率半导体器件SW1、SW4构成的对以及由功率半导体器件SW2、SW3构成的对并不同时导通并且因此不造成电源短路。当功率半导体器件SW2和SW3截止时，功率半导体器件SW2和SW3以与功率半导体器件SW1、SW4相同的方式进行操作。结果，能够消耗浪涌能量并且能够抑制在功率半导体器件SW2和SW3的漏极端子电压（VDS2，VDS4）处生成的浪涌电压。

（第五实施例）

功率半导体器件驱动电路的第五实施例被配置为如图9所示。第五实施例与第二实施例不同之处在于生成放电的部分，并且在其它方面与第二实施例相同。因此，将仅描述与第二实施例的区别。

如图9所示，栅极控制端子5被设置在栅极驱动电路4中。此外，电压保持电路10、逻辑电路11、三个开关12至14以及辅助电源15设置在栅极驱动电路4中。未设置在第一实施例中设置的电阻器6以及齐纳二极管7。

根据第五实施例，连接作为到源极端子1c的连接端子的源极连接端子40被用作放电端子，使得在漏极端子1b和源极连接端子40之间生成放电。在源极端子1c和源极连接端子40之间设置分压电阻器41和42。分压电阻器41和42之间的结点连接至设置在栅极驱动电路4中的栅极控制端子5。

图10示出了截止时第五实施例的基本操作。由于导通时的操作与常规电路相同，所以将仅描述截止时的基本操作。

在时间T0处，保持与图4中时间T0处示出的第二实施例的情况下的相同状态。当栅极信号从上述状态在时间T1处截止时而从低电平改变为高电平时，第一开关12和第二开关13分别截止和导通。由于栅极端子电压降低为零，功率半导体器件1截止。在此截止时，在功率半导体器件1的漏极-源极路径中生成浪涌电压。当电压在时间T2处到达漏极端子1b和源极连接端子40之间的电介质击穿电压时，发生放电并且浪涌电压被施加至源极连接端子40。该电压通过分压电阻器41和42进行分压并且通过栅极控制端子5施加至电压保持电路10。电压保持电路10的输出在预定时间段期间切换至高电平。

因此，执行图4中时间T1之后所示的相同操作，使得功率半导体器件1导通并且漏极端子电压被降低。在此期间，通过功率半导体器件1的导通电阻消耗浪涌能量。由于辅助电源电压Va用作施加至功率半导体器件1的栅极端子1a的电压，因此与功率半导体器件1完全导通的情况相比，能够更容易地消耗浪涌能量。

因此，通过基于漏极端子1b和源极连接端子40之间的放电来抑制漏极端子1b的浪涌电压以及吸收浪涌能量，提供与第二实施例相同的优点。

（其它实施例）

在第一至第五实施例的每一个当中，功率半导体器件1由MOSFET形成。然而，功率半导体器件1可以由诸如IGBT、硅可控整流器或GTO（栅极截止硅可控整流器）之类的其它半导体器件形成。然而，在IGBT的情况下，改变表示第一端子1b和第二端子1c的段，使得第一端子1b和第二端子1c被设置成集电极端子和发射极端子。

尽管在第四实施例中全桥电路被示范为驱动电路的应用示例，但是驱动电路可以被应用至半桥电路或三相电桥电路。

Claims (7)

1.一种功率半导体器件驱动电路，包括：

由半导体开关器件形成的功率半导体器件（1），其基于施加至栅极端子（1a）的栅极电压来控制供应至第一端子（1b）和第二端子（1c）的电流，所述第一端子（1b）和所述第二端子（1c）是高侧端子和低侧端子；以及

栅极驱动电路（4），用于控制施加至所述功率半导体器件（1）的所述栅极端子（1a）的所述栅极电压，

其特征在于还包括：

放电端子（5，40），其被设置在与所述第一端子（1b）间隔开一预定距离的位置处，以在所述第一端子处的电压通过生成浪涌而升高并且到达电介质击穿电压时引发所述第一端子（1b）和所述放电端子（5，40）之间的放电；以及

栅极充电电路（6,10,14），其基于所述第一端子（1b）和所述放电端子（5，40）之间的所述放电对所述功率半导体器件（1）的栅极进行充电来导通所述功率半导体器件（1），并且通过在所述第一端子（1b）和所述第二端子（1c）之间流动的电流来降低所述第一端子（1b）的所述电压。

2.根据权利要求1所述的功率半导体器件驱动电路，其中：

所述放电端子（5，40）包括栅极控制端子（5）；

所述栅极充电电路（6，10，14）包括设置在所述功率半导体器件（1）的所述栅极控制端子（5）和所述栅极端子（1a）之间的电阻器（6）；并且

所述功率半导体器件（1）的所述栅极通过施加至所述栅极控制端子（5）和经由所述电阻器（6）施加至所述栅极端子（1a）的所述浪涌电压进行充电，所述浪涌电压通过所述浪涌生成。

3.根据权利要求1所述的功率半导体器件驱动电路，其中：

所述放电端子（5，40）包括设置在所述栅极驱动电路（4）中的栅极控制端子（5）；并且

所述栅极充电电路（6，10，14）包括电压保持电路（10），所述电压保持电路（10）设置在所述栅极驱动电路（4）中，并且在所述浪涌电压被施加至所述栅极控制端子（5）时持续预定时间段向所述栅极端子（1a）施加预定电压的情况下，通过保持所述栅极端子（1a）来导通所述功率半导体器件（1）。

4.根据权利要求3所述的功率半导体器件驱动电路，其中：

所述放电端子（5，40）还包括设置在所述栅极驱动电路（4）外部的另一栅极控制端子（5）；

所述栅极充电电路（6，10，14）包括设置在所述功率半导体器件（1）的所述栅极端子（1a）和所述另一栅极控制端子（5）之间的电阻器（6）；并且

所述功率半导体器件（1）的所述栅极通过施加至所述另一栅极控制端子（5）和经由所述电阻器（6）施加至所述栅极端子（1a）的所述浪涌电压进行充电，所述浪涌电压通过所述浪涌生成。

5.根据权利要求1所述的功率半导体器件驱动电路，其中：

所述放电端子（5，40）是连接至所述第二端子（1c）的连接端子（40）；

分压电阻器（41，42）被设置在所述第二端子（1c）和所述连接端子（40）之间，以向设置在所述栅极驱动电路（4）中的所述栅极控制端子（5）输入通过所述分压电阻器（41，42）划分的电压；并且

所述栅极充电电路（6，10，14）包括电压保持电路（10），所述电压保持电路（10）在通过所述分压电阻器（41，42）划分的所述电压被施加至所述栅极控制端子（5）时持续预定时间段向所述栅极端子（1a）施加预定电压的情况下通过保持所述栅极端子（1a）来导通所述功率半导体器件（1）。

6.根据权利要求3至5中任一项所述的功率半导体器件驱动电路，还包括：

辅助电源（15），其用于供应小于完全导通所述功率器件（1）所需的电压的电压，

其中所述栅极充电电路（6，10，14）包括开关（14），所述开关（14）在所述预定时间段期间通过所述电压保持电路（10）导通，并且

所述栅极充电电路（6，10，14）在所述开关（14）导通时向所述栅极端子（1a）施加通过所述辅助电源（15）供应的辅助电源电压（Va）作为所述预定电压。

7.一种电气系统，包括：

包括两个电路的全桥电路，所述两个电路中的每一个包括一对功率半导体器件（1），所述一对功率半导体器件（1）中的每一个连接至根据权利要求1至4中任一项所述的功率半导体器件驱动电路，所述全桥电路生成AC电压；以及

负载（2），所述负载（2）连接在所述两个电路中的一个电路中串联连接的一对功率半导体器件（1）的结点与在所述两个电路中的另一电路中串联连接的另一对功率半导体器件（1）的结点之间，所述负载（2）通过所述全桥电路的所述AC电压进行驱动。

Images