CN108173536A - 保护电路、放大器以及开关电力供应装置 - Google Patents

保护电路、放大器以及开关电力供应装置 Download PDF

Info

Publication number
CN108173536A
CN108173536A CN201711262467.3A CN201711262467A CN108173536A CN 108173536 A CN108173536 A CN 108173536A CN 201711262467 A CN201711262467 A CN 201711262467A CN 108173536 A CN108173536 A CN 108173536A
Authority
CN
China
Prior art keywords
capacity cell
voltage
capacitance
circuit
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711262467.3A
Other languages
English (en)
Other versions
CN108173536B (zh
Inventor
广濑达哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN108173536A publication Critical patent/CN108173536A/zh
Application granted granted Critical
Publication of CN108173536B publication Critical patent/CN108173536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Abstract

本发明公开了一种保护电路、放大器以及开关电力供应装置。一种保护电路，其包括第一电容元件和第二电容元件。第一电容元件的第一电容值随着施加至电路元件的第一端子的电压的增加而增加。第二电容元件与第一电容元件在第一端子与作为参考电位端子的第二端子之间串联连接。第二电容元件具有比第一电容值大的第二固定电容值，直到该电压达到第一值为止。第二电容元件具有比电路元件的击穿电压特性高的击穿电压特性。

Description

保护电路、放大器以及开关电力供应装置
技术领域
本文所论述的实施方式涉及保护电路、放大器以及开关电力供应装置。
背景技术
近年来，已经在各种领域促进节能和小型化。例如由便携式电话和电力供应装置为代表的高频无线电通信设备的领域也受到节能和小型化的影响。
以高电压驱动的开关电力供应装置为例，提出了其开关频率可以增加的低损耗的高击穿电压开关元件。此外，在用于高频无线电通信的高功率放大器的情况下，还提出了使用以高频操作的晶体管(放大器元件)，以增加最大振荡频率。提出了使用化合物半导体例如氮化镓(GaN)的晶体管(其导通状态电阻小)或栅极长度被缩短的硅(Si)金属氧化物半导体(MOS)晶体管，作为这样的开关元件或放大器元件。在下文中，使用GaN的晶体管和栅极长度被缩短的Si-MOS晶体管将分别被称为GaN晶体管和短栅长Si-MOS晶体管。
然而，在GaN晶体管或短栅长Si-MOS晶体管的情况下，向控制电流的栅极部施加的电压存在上限(栅极部的击穿电压)。与普通的MOS晶体管相比该上限是低的。如果施加至栅极部的电压超过该上限，则栅极部可能被毁坏。
为了解决由过电压造成的电路元件毁坏的问题，以前将齐纳二极管连接至要保护的电路元件的端子。如果将高于或等于齐纳电压的电压施加至齐纳二极管，则电流流动通过齐纳二极管，并且高于或等于齐纳电压的电压不会被施加至要保护的电路元件的端子。
例如，参见公开号为09-69766和2008-113547的日本特许专利公开。
然而，如果使用齐纳二极管作为用于保护电路元件免受过电压的保护电路，则当电流流动通过齐纳二极管时，由于齐纳二极管的电阻分量而出现电力损耗。
发明内容
根据一方面，提供了一种保护电路，其包括：第一电容元件，其第一电容值随着施加至电路元件的第一端子的第一电压的增加而增加；以及第二电容元件，其在第一端子与作为基准电位端子的第二端子之间与第一电容元件串联连接，第二电容元件具有比第一电容值大的第二固定电容值，直到第一电压达到第一值为止，并且具有比电路元件的击穿电压特性高的击穿电压特性。
附图说明
图1示出了根据第一实施方式的保护电路的示例；
图2示出了用于验证开关操作的、包括保护开关元件免受过电压的保护电路的验证电路的示例；
图3示出了模拟结果的示例；
图4示出了使用齐纳二极管作为保护电路的示例；
图5示出了针对使用齐纳二极管的验证电路的模拟结果的示例；
图6示出了根据第三实施方式的开关电力供应装置的示例；
图7示出了初级侧开关部的示例；
图8示出了根据第四实施方式的开关电力供应装置的初级侧开关部的示例；
图9示出了根据第五实施方式的开关电力供应装置的初级侧开关部的示例；
图10示出了FET的栅极电压波形和由控制IC输出的控制信号的模拟结果的示例；
图11示出了根据第六实施方式的开关电力供应装置的初级侧开关部的示例；
图12示出了根据第七实施方式的开关电力供应装置的次级侧开关部的示例；
图13示出了根据第八实施方式的开关电力供应装置的次级侧开关部的示例；
图14示出了根据第九实施方式的开关电力供应装置的次级侧开关部的示例；
图15示出了根据第十实施方式的放大器的示例；以及
图16示出了每个放大器的小信号S参数特性的示例。
具体实施方式
现在将参照附图来描述实施方式，其中，自始至终相同的附图标记指代相同的要素。
(第一实施方式)
图1示出了根据第一实施方式的保护电路的示例。
保护电路10保护电路元件20免受过电压。在图1的示例中，作为上述的短栅长Si-MOS晶体管等的n沟道场效应晶体管(FET)21被示为电路元件20。
FET 21的栅极端子与漏极端子之间的内部存在电容。如果高于上限的漏极电压经由电容施加至栅极端子，则栅极部达到击穿电压限值并且被毁坏。此外，假定FET 21是包括在开关电力供应装置中的开关元件，则在使用用于电力控制的Si-MOS晶体管作为FET 21的前提下可以开发控制FET 21以使输出电压恒定的控制电路。因此，控制电路的输出电压的范围比GaN晶体管或短栅长Si-MOS晶体管的栅极部耐受的电压范围更宽，并且栅极部可能被毁坏。
随着晶体管的操作频率增加，预期在未来施加至栅极端子的用于电流或电压控制的电压范围将变得更窄。另一方面，开关电力供应装置或高频功率放大器中的漏极电压增加，以增加电力转换操作的效率。其原因如下。如果由低电压和大电流产生大功率，则由于电流流经通过的金属接线的电阻分量而产生热并且发生损耗。然而，如果相同的功率由高电压和小电流产生，则由金属接线的电阻分量引起的损耗降低。此外，如上所述，高电压导致小电流。结果，接线的截面面积减小。这具有小型化和重量轻的优点。
根据第一实施方式的保护电路10不仅保护上述FET 21的栅极部，而且保护可以向其施加过电压的电路元件20。
保护电路10包括在电路元件20的端子20a(FET 21的栅极端子)与作为参考电位端子的端子(GND端子)10a之间串联连接的电容元件11和电容元件12，其中，电压V施加至端子20a。在图1的示例中，将电容元件11的一个端子连接至端子20a，而将电容元件11的另一端子连接至电容元件12的一个端子。另外，将电容元件12的另一端子连接至端子10a。参考电位例如被固定在0V(地电位)。然而，参考电位可以轻微地波动。
电容元件11的电容值C(V)具有以下电压特性。随着电压V增加，电容元件11的电容值C(V)增加。如图1的曲线11a所指示，根据第一实施方式的保护电路10中的电容值C(V)随着电压V的增加更快地增加。使用pn结二极管、MOS二极管、肖特基二极管等作为电容元件11。pn结二极管的电容值C(V)被给出为：
其中，Cj是包括在pn结二极管中的pn结的结电容值。
另一方面，电容元件12具有固定的电容值Cc。电容值Cc比电容值C(V)大，直到电压V达到电压V1为止。此外，电容元件12具有比电路元件20的击穿电压特性高的击穿电压特性(耐电压)。使用陶瓷电容元件等作为电容元件12。
电容元件11和电容元件12的组合电容值Cz被给出为：
如图1的曲线13a所指示的，组合电容值Cz具有以下电压特性。随着电压V减小，组合电容值Cz收敛于电容值C(V)。随着电压V增加，组合电容值Cz收敛于由直线12a指示的电容值Cc。换句话说，组合电容值Cz的最小值与电容值C(V)的最小值匹配，并且组合电容值Cz的最大值与电容值Cc匹配。
图1中的阈值电压Vth指示电压值，拐点14a处的切线14b与水平轴在该电压值处相交，其中，在拐点14a处指示组合电容值Cz的曲线13a的电压特性改变为收敛于电容值Cc的特性。
在电压V超过阈值电压Vth之前，组合电容值Cz与电容值Cc相比足够小。在电压V超过阈值电压Vth之后，随着电容值C(V)的增加，组合电容值Cz与电容值Cc近似地匹配。
例如，确定电容值Cc和电容元件11的特性(例如结电容值Cj)，使得阈值电压Vth将对应于与电路元件20中允许的电压V的上限值。现在在假设阈值电压Vth与电路元件20中允许的电压V的上限值匹配的情况下给出描述。然而，阈值电压Vth并不总是与电路元件20中允许的电压V的上限值匹配。例如，拐点14a处的电压值可以是电路元件20中允许的电压V的上限值。
如果电压V低于上述保护电路10中的阈值电压Vth，则组合电容值Cz与电容值Cc相比足够小，并且组合电容值Cz近似于电容值C(V)。也就是说，电容元件11是主导的，并且电压V的大部分被施加至电容元件11。将与电压V对应的电压施加至电路元件20并且电路元件20操作。
另一方面，如果电压V比阈值电压Vth高，则组合电容值Cz增加并且接近电容值Cc。此时，不容易完成对电容元件12充电，并且电荷继续流向电容元件12。因此，施加至电路元件20的电压V不增加，并且保护电路元件20免受过电压。
此外，在施加过电压时电荷流入的电容元件12的电阻分量与齐纳二极管等相比足够小(几乎可以忽略)。这抑制了电力损耗。另外，由于电阻分量引起的电压的下降也可以忽略。这抑制了施加至电路元件20的电压V的升高。
如果仅使用作为pn结二极管等的电容元件11，则流动的电流存在上限。因此，施加电压的上限可以比过电压更低。根据第一实施方式的保护电路10包括上述电容元件12。因此，如果电压V变成过电压，则电容元件12变成主导。从而，电压V的大部分被施加至电容元件12，并且电容元件11不被毁坏。
此外，当电压V低于过电压(例如，阈值电压Vth)时，其电容值C(V)随着电压V的增加更快地增加的电容元件11的使用使得可以使组合电容值Cz与电容值Cc相比足够小。因此，相对更快地完成充电，并且将电压V供应至电路元件20。这抑制了电路元件20的操作的开始的延迟。
在上述的描述中，pn结二极管的电容值C(V)由式(1)给出。然而，pn结二极管的电容值C(V)可以被给出为：
其中，是零电压结电位(在不施加偏置电压时获得的结电位)，并且m是系数。
另外，还可以使用MOS二极管作为电容元件11。在该情况下，电容值C(V)被给出为：
其中，
在上面的式(4)中，ub是块状半导体(MOS二极管的衬底部分)的参考电位；vs是表面电位；S是MOS二极管的元件面积；εs是块状半导体的介电常数；ε0是真空介电常数；nb是块状半导体中的n型载流子的数量；pb是块状半导体中的p型载流子的数量；kB是玻尔兹曼常数；并且T是绝对温度。如果块状半导体是n型的，则由ND(n型杂质的掺杂浓度)来近似nb。由于ND＞＞pb，因此pb可以忽略。
另外，使用n型衬底的MOS二极管的电容值C(V)还被给出为：
其中，W是MOS二极管的元件宽度，q是元电荷，VTH是电荷产生起始电压，并且n是系数。
此外，如果在MOS二极管中形成了非常强的逆变层，则电容值C(V)被给出为：
其中，CB是零电压恒定电容。
在图1中，电容元件11和电容元件12可以用电容元件12和电容元件11分别代替。也就是说，将电容元件12的一端连接至端子20a，并且将电容元件12的另一端连接至电容元件11的一端。此外，将电容元件11的另一端连接至GND端子10a。这与下面描述的其他实施方式相同。
另外，上述保护电路10可以不连接至栅极侧而连接至漏极侧。例如，包括串联连接的电容元件11和电容元件12的电路可以连接在FET 21的漏极端子和GND端子10a之间。此外，保护电路10可以置于栅极侧和漏极侧两者上。这与下面描述的其他实施方式相同。
(第二实施方式)
图2示出了用于验证开关操作的、包括保护开关元件免受过电压的保护电路的验证电路的示例。
验证电路30包括输入信号源31、接线电感器32、栅极电阻器33、非线性电容元件34、固定电容元件35、n沟道FET 36、负载电阻器37、输出端子38以及DC源39。非线性电容元件34相当于包括在根据第一实施方式的保护电路10中的电容元件11。固定电容元件35相当于包括在根据第一实施方式的保护电路10中的电容元件12。
将输入信号源31经由接线电感器32和栅极电阻器33连接至FET 36的栅极端子。此外，非线性电容元件34和固定电容元件35串联连接在FET 36的栅极端子与作为参考电位端子的GND端子之间。将输出端子38和负载电阻器37的一端连接至FET 36的漏极端子。将DC源39连接至负载电阻器37的另一端。将FET 36的源极端子连接至GND端子。
针对上述验证电路30的模拟结果的示例将在下面指出。
例如，使用以下条件作为模拟条件。
输入信号源31输出具有矩形电压波形的输入电压。输入电压具有1微秒的周期和50％的占空比并且在0V至10V的范围内变化。接线电感器32的电感值是30nH。栅极电阻器33的电阻值是1Ω。负载电阻器37的电阻值是25Ω。DC源39输出400V的DC电压。
为了控制图1所示的阈值电压Vth，使用例如串联连接的多个pn结二极管作为非线性电容元件34。在下文中，假定执行控制以将阈值电压Vth设置为大约5V。另外，一个pn结二极管的电容值与电压的关系由式(1)给出。假定结电容值Cj是大约100pF。
例如，使用具有例如1kV的击穿电压和1μF的电容值的陶瓷电容元件作为固定电容元件35。只要实现了这些击穿电压和电容值，就可以使用除陶瓷电容元件之外的电容元件。
FET 36是例如GaN晶体管。
FET 36的漏极电流IDS通过使用下式来表示：
线性区 (7)
饱和区
其中，
在上面的式(7)中，Kp是互感参数并且是4000A/V2；W是沟道宽度比例因子并且是1.0；L是沟道长度比例因子并且是1.0；LD是漏极区或源极区的延伸区的长度并且是0.0；VGS是栅源电压；VDS是漏源电压；λ是沟道长度调制参数并且是0.0；VT0是阈值电压并且是2.1V；γ是提供体效应的系数并且是0V1/2；是表面反转电位并且是0.6V；并且VBS是衬底偏置电压。
栅源电容CGS和栅漏电容CGD根据使用面积(VGS的大小)由下式来表示：
使用面积VGS＜Von-2φp
CGS＝CGS0·W
CGD＝CGD0·W (8)
使用面积VGS＞Von+VDS
使用面积Von-2φp＜VGS＜Von
CGD＝CGD0·W
使用面积Von＜VGS＜Von+VDS
CGD＝CGDO·W
其中，Von是FET 36的导通状态电压；CGS0是零偏置栅源电容并且是0.0F；CGD0是零偏置栅漏电容并且是0.0F；并且COX是氧化物膜的每单位面积的电容值并且是3nF。
另外，存在指示FET 36的各种参数。然而，将省略对它们的描述。
图3示出了模拟结果的示例。图3示出了通过在上述条件下执行模拟而获得的模拟结果的示例。
图3从顶部开始指示由输入信号源31产生的输入电压波形、FET 36的栅极端子处的栅极电压波形、输出端子38处的输出电压波形以及输入功率波形。在图3中，水平轴指示时间。在图3中，在指示输入电压波形、栅极电压波形和输出电压波形的图上，纵轴指示电压；而在指示输入功率波形的图上，纵轴指示功率。
如图3所指示的，栅极电压波形在其升高之后稳定至恒定值。该恒定值为大约5V并且比输入电压波形的最大值10V低大约5V。此外，输出电压波形实现大约400V与0V之间的转变。这指示FET 36准确地执行了开关操作。输入功率波形指示由包括在输入信号源31与FET36的栅极端子之间的元件所消耗的电力。从0μsec至11μsec输入功率波形的平均值是0.19W。
(比较示例)
图4示出了使用齐纳二极管作为保护电路的示例。用相同的附图标记标出图4中的与图2所示的那些部件相同的部件。
图4所示的验证电路40包括齐纳二极管41，齐纳二极管41连接在FET 36的栅极端子与GND端子之间，代替图2所示的非线性电容元件34和固定电容元件35。齐纳二极管41的阳极连接至GND端子，并且齐纳二极管41的阴极连接至FET 36的栅极端子。
下面将描述针对上述验证电路40的模拟结果的示例。
假定齐纳二极管41的齐纳电压是4.7V。其他的模拟条件与验证电路30相同。
图5示出了针对使用齐纳二极管的验证电路的模拟结果的示例。
图5从顶部开始指示由输入信号源31产生的输入电压波形、FET 36的栅极端子处的栅极电压波形、输出端子38处的输出电压波形以及输入功率波形。在图5中，水平轴指示时间。在图5中，在指示输入电压波形、栅极电压波形和输出电压波形的图上纵轴指示电压，而在指示输入功率波形的图上纵轴指示功率。
如图5所指示的，栅极电压波形的最大值是大约5V，并且比输入电压波形的最大值10V低大约5V。然而，从0μsec至11μsec输入功率波形的平均值是8.39W。
从上述模拟结果可以看出，使用串联连接的非线性电容元件34和固定电容元件35作为保护电路使得其电力消耗(电力损耗)是以上述方式将齐纳二极管用作保护电路的验证电路40的电力消耗(电力损耗)的大约1/44倍。
现在将描述将包括串联连接的上述非线性电容元件和固定电容元件的保护电路应用于开关电力供应装置的示例。
(第三实施方式)
图6示出了根据第三实施方式的开关电力供应装置的示例。
开关电力供应装置50将从AC源60供应的AC电压转换成DC电压，并且将DC电压供应至设备61。开关电力供应装置50包括整流部51、初级侧开关部52、绝缘变换部53、次级侧开关部54以及非接触耦合部55。
整流部51对AC电压进行整流，并且输出经整流的信号。
初级侧开关部52通过开关操作将经整流的信号转换成脉冲波AC信号。此外，初级侧开关部52经由非接触耦合部55接收由次级侧开关部54产生的DC电压。基于DC电压，初级侧开关部52执行控制，以将接通时间与AC信号波形(开关波形)的周期的比率(占空比)设置为适当的值。
绝缘变换部53变换脉冲波AC信号。
次级侧开关部54对经变换的AC信号执行同步整流，以产生DC电流和DC电压，并且将DC电流和DC电压供应至设备61。
非接触耦合部55将DC电压反馈至初级侧开关部52。
图7示出了初级侧开关部的示例；
初级侧开关部52包括分压器70、整流器71、控制集成电路(IC)72、电流检测器73、栅极电阻器74、FET 75、非线性电容元件76以及固定电容元件77。
分压器70对由整流部51输出的整流信号进行分压，并且产生控制IC 72的源电压。
整流器71对经变换的脉冲波AC信号的一部分进行整流，并且产生控制IC 72的源电压。
当源电压达到可操作电压时，控制IC 72输出控制信号(栅极电压)，通过该控制信号来控制作为开关元件的FET 75的接通断开时序。例如，控制IC 72输出用于栅极驱动的矩形波控制信号，该矩形波控制信号用于Si-MOSFET并且在0V至10V的范围内变化。
此外，控制IC 72经由非接触耦合部55接收由次级侧开关部54产生的DC电压。基于DC电压，初级侧开关部52执行控制，以将FET 75的接通时间与开关波形的周期的比率设置为适当的值。另外，如果由电流检测器73检测的电流的值不正常，则控制IC 72停止例如开关操作。
电流检测器73检测流动通过FET 75的源极端子的电流的值，并且将所检测的电流的值通知控制IC 72。
栅极电阻器74连接至FET 75的栅极端子。
FET 75通过开关操作输出脉冲波AC信号。例如，FET 75是具有650V的击穿电压、6V的最大推荐栅极输入电压以及大约2V的阈值电压的常关型GaN晶体管。FET 75的漏极端子连接至绝缘变换部53，并且FET75的源极端子连接至电流检测器73。FET 75不限于GaN晶体管。例如，FET 75可以是Si-MOSFET或使用砷化镓(GaAs)的FET。
非线性电容元件76对应于图2所示的非线性电容元件34。例如，使用包括并联连接的五个pn结二极管并且每个pn结二极管具有10pF至10000pF的结电容值Cj的电路作为非线性电容元件76。可以使用MOS二极管等作为非线性电容元件76。非线性电容元件76的一端连接至控制IC 72的输出端子，并且经由栅极电阻器74连接至FET 75的栅极端子。非线性电容元件76的另一端连接至固定电容元件77的一端。
固定电容元件77对应于图2所示的固定电容元件35。例如，固定电容元件77是具有大约250V的击穿电压和大约1μF的电容值的陶瓷电容元件。固定电容元件77的另一端连接至GND端子。
假定非线性电容元件76的电容值和固定电容元件77的电容值分别是C(V)和Cc。此时，并联连接的pn结二极管的数量、结电容值Cj和电容值Cc被设置成使得：例如，图1所示的阈值电压Vth将相当于FET 75的最大推荐栅极输入电压(对应于栅极部的击穿电压)。
在上述初级侧开关部52的情况下，由控制IC 72输出的控制信号的电压可以高于FET 75的最大推荐栅极输入电压。然而，非线性电容元件76和固定电容元件77被包括。因此，如果控制信号的电压超过阈值电压Vth，则电荷继续流动至固定电容元件77。因此，控制FET 75的栅极电压被控制以不变成过电压。此外，由于固定电容元件77的电阻分量小，所以抑制了电力损耗。
另外，可以使用用于Si-MOSFET的控制IC作为控制IC 72，其中，该Si-MOSFET用于电力控制。因此，没有必要新开发用于FET的控制IC，FET的栅极部的击穿电压低于用于电力控制的Si-MOSFET的栅极部的击穿电压。
(第四实施方式)
图8示出了根据第四实施方式的开关电力供应装置的初级侧开关部的示例。用相同的附图标记标出图8中的与图7所示的初级侧开关部52的那些部件相同的部件。
初级侧开关部52a包括共源共栅连接的两个FET 75a和FET 75b，来代替图7所示的初级侧开关部52的FET 75。
例如，使用具有大约-10V的阈值电压、大约650V的击穿电压以及大约150mΩ至250mΩ的导通状态电阻的常开型GaN晶体管作为FET75a。将FET 75a的漏极连接至绝缘变换部53，并且将FET 75a的源极连接至FET 75b的漏极。将FET 75a的栅极连接至FET 75b的源极和电流检测器73。
为了实现常关，将FET 75b共源共栅连接至FET 75a。例如，为了将作为GaN晶体管的FET 75a的高速度投入实际使用，使用短栅长Si-MOS晶体管作为FET 75b，其中，短栅长Si-MOS晶体管的栅长被制成比具有650V击穿电压的普通晶体管的栅长更短，以减小输入电容。例如，使用具有大约100V的击穿电压和大约几毫欧的导通状态电阻的短栅长Si-MOS晶体管。
在初级侧开关部52a中，将由控制IC 72输出的控制信号供应至短栅长FET 75b的栅极端子。例如，如果将由控制IC 72输出的、并且在0V至10V的范围内变化的矩形波控制信号以其初始状态供应至短栅长FET75b的栅极端子，则栅极部可能被毁坏。然而，利用图8所示的初级侧开关部52a，如果控制信号的电压超过阈值电压Vth，则电荷继续流动至固定电容元件77。因此，控制FET 75b的栅极电压以不变成过电压。这防止了栅极部被毁坏。此外，由于固定电容元件77的电阻分量小，所以抑制了电力损耗。
(第五实施方式)
图9示出了根据第五实施方式的开关电力供应装置的初级侧开关部的示例。用相同的附图标记标出图9中的与图7所示的初级侧开关部52的那些部件相同部件。
初级侧开关部52b包括与电路并联连接的电阻元件78，其中，所述电路包括串联连接的非线性电容元件76和固定电容元件77。此外，包括串联连接的固定电容元件79和非线性电容元件80的电路被连接至控制IC 72的输出端子。电阻元件81与包括串联连接的固定电容元件79和非线性电容元件80的电路并联连接。
电阻元件78具有例如1kΩ至100kΩ的电阻值。
固定电容元件79具有例如大约10pF至10000pF的电容值。
非线性电容元件80是具有例如0.7V至1.0V的导通状态电压、10V或更大的反向击穿电压以及大约10pF至10000pF的结电容值Cj的pn结二极管、肖特基二极管等。
电阻元件81具有例如1kΩ至100kΩ的电阻值。
如上所述，初级侧开关部52b包括并联电路，所述并联电路包括由串联连接的非线性电容元件76和固定电容元件77组成的串联电路以及与串联电路并联连接的电阻元件78。此外，初级侧开关部52b包括并联电路，所述并联电路包括由串联连接的非线性电容元件80和固定电容元件79组成的串联电路以及与串联电路并联连接的电阻元件81。另外，这两个并联电路被串联连接。
上述结构的采用使得可以通过以下方式来改变FET 75的栅极电压的瞬态响应的时间常数：改变电阻元件78的电阻值、电阻元件81的电阻值、固定电容元件79的电容值以及非线性电容元件80的结电容值Cj。
例如，假定使用具有低阈值电压的晶体管(例如，具有大约2V的阈值电压的常关型GaN晶体管)作为FET 75。虽然执行控制以将FET 75置于关断状态，但是FET 75可能由于噪声等的影响而处于导通状态。因此，通过改变上述时间常数，执行控制使得FET 75的栅极电压在关断FET75时将下冲(undershot)至0V或更低。因此，FET 75被可靠地关断。
图10示出了由控制IC输出的控制信号和FET的栅极电压波形的模拟结果的示例。在图10中，水平轴指示时间，垂直轴指示电压。
图10示出了以下示例：由控制IC 72输出的并且在0V至10V的范围内变化的矩形波控制信号85，以及在将非线性电容元件80的结电容值Cj分别设置为1pF、210pF和600pF时获得的栅极电压波形86、87和88。
如图10所示，非线性电容元件80的结电容值Cj的变化引起下冲或过冲的大小的变化。在图10的示例中，在将非线性电容元件80的结电容值Cj设置为600pF时获得的栅极电压波形88指示最大的下冲。
利用上述初级侧开关部52b，获得了由第三实施方式中的初级侧开关部52所获得的相同效果。另外，FET 75的栅极电压的瞬态响应的时间常数被控制。因此，实现了图10中所指示的下冲。即使使用具有低阈值电压的FET 75，也抑制由外部噪声引起的故障的发生。
(第六实施方式)
图11示出了根据第六实施方式的开关电力供应装置的初级侧开关部的示例。用相同的附图标记标出图11中的与图8和图9中分别示出的初级侧开关部52a和52b的那些部件相同的部件。
通过将图8和图9中分别示出的初级侧开关部52a和52b组合以实现初级侧开关部52c。
例如，如果如上所述使用短栅长FET作为FET 75b，则由于短沟道效应而导致FET75b具有低的阈值电压。因此，FET 75b容易由于外部噪声而被接通。这与具有低阈值电压的常关型GaN晶体管相同。
因此，通过使用非线性电容元件80、固定电容元件79和电阻元件81来控制FET 75b的栅极电压的瞬态响应，以产生类似于图10中所指示的那些下冲的下冲。这抑制了由外部噪声引起的FET 75b的故障的发生。
(第七实施方式)
顺便提及，用于保护免受过电压的、包括串联连接的非线性电容元件和固定电容元件的上述电路还可以被置于次级侧开关部54中。此外，包括串联连接的非线性电容元件和固定电容元件的上述电路可以仅被置于次级侧开关部54中。
图12示出了根据第七实施方式的开关电力供应装置的次级侧开关部的示例。
次级侧开关部54a执行同步换流。次级侧开关部54a包括整流器90和整流器91、控制IC 92、电压检测器93、栅极电阻器94、FET 95、非线性电容元件96以及固定电容元件97。
整流器90对经变换的AC信号进行整流，产生DC电流和DC电压，并且将它们供应至设备61。
整流器91对开关电流波形和电压波形进行整流，以将它们转换成DC电流波形和电压波形，并且将DC电流波形和电压波形供应至控制IC 92。
控制IC 92接收由电压检测器93检测的FET 95的漏极电压，并且基于漏极电压输出控制信号，以用于以适当的时序接通或关断FET 95。例如，控制IC 92输出用于栅极驱动的矩形波控制信号，该矩形波控制信号用于Si-MOSFET(其用于电力控制)并且在0V至10V的范围内变化。
电压检测器93检测FET 95的漏极电压的值，并且将所检测的漏极电压的值通知控制IC 92。
将栅极电阻器94连接至FET 95的栅极端子。
FET 95是例如具有650V的击穿电压、6V的最大推荐栅极输入电压以及大约2V的阈值电压的常关型GaN晶体管。将FET 95的漏极端子连接至绝缘变换部53，并且将FET 95的源极端子连接至GND端子。FET 95不限于GaN晶体管。例如，FET 95可以是Si-MOSFET或使用GaAs的FET。
非线性电容元件96对应于图2所示的非线性电容元件34。例如，使用包括并联连接的五个pn结二极管并且每个pn结二极管具有10pF至10000pF的结电容值Cj的电路作为非线性电容元件96。可以使用MOS二极管等作为非线性电容元件96。将非线性电容元件96的一端连接至控制IC 92的输出端子，并且经由栅极电阻器94连接至FET 95的栅极端子。将非线性电容元件96的另一端连接至固定电容元件97的一端。
固定电容元件97对应于图2所示的固定电容元件35。例如，固定电容元件97是具有大约250V的击穿电压和大约1μF的电容值的陶瓷电容元件。将固定电容元件97的另一端连接至GND端子。
假定非线性电容元件96的电容值和固定电容元件97的电容值分别是C(V)和Cc。此时，并联连接的pn结二极管的数量、结电容值Cj和电容值Cc被设置成使得：例如，图1所示的阈值电压Vth将变成FET 95的最大推荐栅极输入电压(对应于栅极部的击穿电压)。
在上述次级侧开关部54a的情况下，由控制IC 92输出的控制信号的电压可能高于FET 95的最大推荐栅极输入电压。然而，非线性电容元件96和固定电容元件97被包括。因此，如果控制信号的电压超过阈值电压Vth，则电荷继续流动至固定电容元件97。因此，FET95的栅极电压被控制以不变成过电压。此外，由于固定电容元件97的电阻分量小，所以抑制了电力损耗。
另外，用于电力控制的Si-MOSFET的控制IC可用作控制IC 92。因此，没有必要新开发用于FET的控制IC，FET的栅极部的击穿电压低于用于电力控制的Si-MOSFET的栅极部的击穿电压。
(第八实施方式)
图13示出了根据第八实施方式的开关电力供应装置的次级侧开关部的示例。用相同的附图标记标出图13中的与图12所示的次级侧开关部54a的部件相同的部件。
次级侧开关部54b包括共源共栅连接的两个FET 95a和FET 95b，代替图12所示的次级侧开关部54a的FET 95。
例如，使用具有大约-10V的阈值电压、大约650V的击穿电压以及大约150mΩ至250mΩ的导通状态电阻的常开型GaN晶体管作为FET95a。将FET 95a的漏极连接至绝缘变换部53，并且将FET 95a的源极连接至FET 95b的漏极。将FET 95a的栅极连接至FET 95b的源极和GND端子。
为了实现常关，将FET 95b共源共栅连接至FET 95a。例如，为了将作为GaN晶体管的FET 95a的高速度投入实际使用，使用短栅长Si-MOS晶体管作为FET 95b，其中，短栅长Si-MOS晶体管的栅长被制成比具有650V击穿电压的普通晶体管的栅长更短，以减小输入电容。例如，使用具有大约100V的击穿电压和大约几毫欧的导通状态电阻的短栅长Si-MOS晶体管。
在次级侧开关部54b中，将由控制IC 92输出的控制信号供应至短栅长FET 95b的栅极端子。例如，如果将由控制IC 92输出的并且在0V至10V的范围内变化的矩形波控制信号以其初始状态供应至短栅长FET95b的栅极端子，则栅极部可能被毁坏。然而，利用图13所示的次级侧开关部54b，如果控制信号的电压超过阈值电压Vth，则电荷继续流动至固定电容元件97。因此，控制FET 95b的栅极电压以不变成过电压。这防止了栅极部被毁坏。此外，由于固定电容元件97的电阻分量小，所以抑制了电力损耗。
(第九实施方式)
图14示出了根据第九实施方式的开关电力供应装置的初级侧开关部的示例。用相同的附图标记标出图14中的与图12所示的次级侧开关部54a的部件相同的部件。
次级侧开关部54c包括电阻元件98，其与包括串联连接的非线性电容元件96和固定电容元件97的电路并联连接。此外，将包括串联连接的固定电容元件99和非线性电容元件100的电路连接至控制IC 92的输出端子。将电阻元件101与包括串联连接的固定电容元件99和非线性电容元件100的电路并联连接。
电阻元件98具有例如1kΩ至100kΩ的电阻值。
固定电容元件99具有例如大约10pF至10000pF的电容值。
非线性电容元件100是具有例如0.7V至1.0V的导通状态电压、10V或更大的反向击穿电压以及大约10pF至10000pF的结电容值Cj的pn结二极管、肖特基二极管等。
电阻元件101具有例如1kΩ至100kΩ的电阻值。
如上所述，次级侧开关部54c包括并联电路，所述并联电路包括由串联连接的非线性电容元件96和固定电容元件97组成的串联电路以及与串联电路并联连接的电阻元件98。此外，次级侧开关部54c包括并联电路，所述并联电路包括由串联连接的非线性电容元件100和固定电容元件99组成的串联电路以及与串联电路并联连接的电阻元件101。另外，这两个并联电路被串联连接。
上述结构的采用使得可以通过以下方式来改变FET 95的栅极电压的瞬态响应的时间常数：改变电阻元件98的电阻值、电阻元件101的电阻值、固定电容元件99的电容值以及非线性电容元件100的结电容值Cj。
例如，假定使用具有低阈值电压的晶体管(例如，具有大约2V的阈值电压的常关型GaN晶体管)作为FET 95。虽然执行控制以将FET 95置于关断状态，但是FET 95可能由于噪声等的影响而处于导通状态。因此，通过改变上述时间常数，执行控制以使得FET 95的栅极电压在关断FET 95时将下冲至0V或更低。因此，FET 95被可靠地关断。
在图14所示的次级侧开关部54c中，可以使用图13中的共源共栅连接的FET 95a和FET 95b来代替FET 95。
(第十实施方式)
顺便提及，用于保护免受过电压的、包括串联连接的非线性电容元件和固定电容元件的上述电路还适用于放大器。
图15示出了根据第十实施方式的放大器的示例。图15示出了四级放大器110的示例。
四级放大器110从输入端子111输入信号(例如，具有70GHz至90GHz频率的高频信号)，在每一级处放大信号，也就是说，由放大器112、放大器113、放大器114和放大器115中的每个放大器放大信号，并且从输出端子116输出该信号。例如，放大器112、113、114和115中的每个放大器的小信号S参数特性如下。
图16示出了每个放大器的小信号S参数特性的示例。在图16中，水平轴指示频率(GHz)，垂直轴指示S参数(dB)。波形130指示S参数S11的频率特性。波形131指示S参数S12的频率特性。波形132指示S参数S21的频率特性。波形133指示S参数S22的频率特性。
例如，包括在图15所示的四级放大器110中的放大器113包括输入匹配电路120、偏置电路121、输入匹配电路122、FET 123、输出匹配电路124以及偏置电路125。
输入匹配电路120执行放大器112的输出阻抗与放大器113的输入阻抗之间的匹配，并且输入匹配电路120包括电容元件120a、电感元件120b、电感元件120c以及电感元件120d。将在前级处的放大器112的输出信号供应至电容元件120a的一端，而将电容元件120a的另一端连接至电感元件120b的一端。将电感元件120b的另一端连接至电感元件120c的一端和电感元件120d的一端。将电感元件120c的另一端连接至偏置电路121和输入匹配电路122。
偏置电路121产生要供应至FET 123的栅极端子的偏置电压，并且偏置电路121包括电容元件121a、电容元件121b、电阻元件121c以及电感元件121d。将电压Vgg供应至电容元件121a的一端和电阻元件121c的一端。将电容元件121a的另一端连接至GND端子。将电阻元件121c的另一端连接至电容元件121b的一端和电感元件120d的一端。将电容元件121b的另一端连接至GND端子。将电感元件121d的另一端连接至输入匹配电路120的电感元件120c的另一端。
输入匹配电路122执行放大器112的输出阻抗与放大器113的输入阻抗之间的匹配，并且输入匹配电路122包括电感元件122a、非线性电容元件122b以及固定电容元件122c。将电感元件122a的一端连接至电感元件120c的另一端和电感元件121d的另一端。将电感元件122a的另一端连接至FET 123的栅极端子和非线性电容元件122b的一端。将非线性电容元件122b的另一端连接至固定电容元件的122c的一端。将固定电容元件122c的另一端连接至GND端子。
基于偏置电压，FET 123放大供应至栅极端子的高频信号，并且输出该信号。例如，使用由砷化镓制成的并且具有0.13μm的栅长和大约100μm的栅宽的高电子迁移率晶体管(HEMT)作为FET 123。将FET 123的漏极端子连接至输出匹配电路124，而将FET 123的源极端子连接至GND端子。
输出匹配电路124执行放大器114的输入阻抗与放大器113的输出阻抗之间的匹配，并且输出匹配电路124包括电感元件124a、电感元件124b、电感元件124c以及电容元件124d。将电感元件124a的一端连接至FET123的漏极端子，并且将电感元件124a的另一端连接至电感元件124b的一端、电感元件124c的一端和偏置电路125。将电感元件124b的另一端连接至电容元件124d的一端，而将电容元件124d的另一端连接至在下一级处的放大器114。
偏置电路125产生要供应至FET 123的漏极端子的偏置电压，并且偏置电路125包括电容元件125a和电感元件125b。将电压Vdd供应至电容元件125a的一端和电感元件125b的一端。将电容元件125a的另一端连接至GND端子。将电感元件125b的另一端连接至输出匹配电路124的电感元件124a的另一端、输出匹配电路124的电感元件124b的一端以及输出匹配电路124的电感元件124c的一端。
放大器112、114和115的电路结构与放大器113的电路结构相同。
在上述四级放大器110中，非线性电容元件122b对应于图2所示的非线性电容元件34。非线性电容元件122b是具有例如大约0.7V至1V的导通状态电压和大约1fF至100fF的结电容值Cj的肖特基二极管等。此外，固定电容元件122c对应于图2所示的固定电容元件35。例如，固定电容元件122c是具有大约2V的击穿电压的电容元件。
假定非线性电容元件122b的电容值和固定电容元件122c的电容值分别是C(V)和Cc。此时，结电容值Cj和电容值Cc被设置成使得：例如，图1所示的阈值电压Vth将变成FET123的最大推荐栅极输入电压(对应于栅极部的击穿电压)。
在上述四级放大器110的情况下，非线性电容元件122b和固定电容元件122c被包括。因此，如果输入匹配电路122的输入电压超过阈值电压Vth，则电荷继续流动至固定电容元件122c。因此，控制FET 123的栅极电压以不变成过电压。此外，由于固定电容元件122c的电阻分量小，所以抑制了电力损耗。
已经基于各实施方式描述了保护电路、放大器和开关电力供应装置的一个方面。然而，这些实施方式是简单的示例，并且本发明不限于上述描述。
根据一方面，抑制了保护电路中的电力损耗。

Claims (6)

1.一种保护电路，包括：
第一电容元件，其第一电容值随着施加至电路元件的第一端子的第一电压的增加而增加；以及
第二电容元件，其在所述第一端子与作为参考电位端子的第二端子之间与所述第一电容元件串联连接，所述第二电容元件具有比所述第一电容值大的第二固定电容值，直到所述第一电压达到第一值为止，并且所述第二电容元件具有比所述电路元件的击穿电压特性高的击穿电压特性。
2.根据权利要求1所述的保护电路，其中：
所述第一电容值随着所述第一电压的增加更快地增加；并且
所述第一电容元件和所述第二电容元件的组合电容值指示电压特性，其中，所述第一电容元件和所述第二电容元件的组合电容值随着所述第一电压的减小而收敛至所述第一电容值，并且其中，所述第一电容元件和所述第二电容元件的组合电容值随着所述第一电压的增加而收敛至所述第二电容值。
3.根据权利要求2所述的保护电路，其中，确定所述第一电容元件的特性和所述第二电容值，以使得基于拐点确定的所述第一电压的第二值对应于所述电路元件中允许的所述第一电压的上限值，在所述拐点处，所述组合电容值的电压特性改变为收敛至所述第二电容值的特性。
4.根据权利要求1至3中任一项所述的保护电路，包括：
第一并联电路，其包括第一串联电路和与所述第一串联电路并联连接的第一电阻元件，其中，在所述第一串联电路中，所述第一电容元件与所述第二电容元件串联连接；以及
第二并联电路，其包括第二串联电路和与所述第二串联电路并联连接的第二电阻元件，其中，在所述第二串联电路中，第三电容值根据所述第一电压改变的第三电容元件与具有第四固定电容值的第四电容元件串联连接，并且所述第二并联电路与所述第一并联电路串联连接。
5.一种放大器，包括：
场效应晶体管，其基于偏置电压将供应至栅极端子的高频信号放大并且输出；以及
保护电路，在所述保护电路中，第一电容元件和第二电容元件在所述栅极端子与作为参考电位端子的端子之间串联连接，其中，所述第一电容元件的第一电容值随着施加至所述栅极端子的栅极电压的增加而增加，所述第二电容元件具有比所述第一电容值大的第二固定电容值，直到所述栅极电压达到第一值为止，并且所述第二电容元件具有比所述场效应晶体管的击穿电压特性高的击穿电压特性。
6.一种开关电力供应装置，包括：
场效应晶体管，其通过开关操作来输出脉冲波AC信号；
控制电路，其输出栅极电压，通过所述栅极电压来控制所述场效应晶体管的开关操作；以及
保护电路，在所述保护电路中，第一电容元件和第二电容元件在所述场效应晶体管的栅极端子与作为参考电位端子的端子之间串联连接，其中，所述第一电容元件的第一电容值随着所述栅极电压的增加而增加，所述第二电容元件具有比所述第一电容值大的第二固定电容值，直到所述栅极电压达到第一值为止，并且所述第二电容元件具有比所述场效应晶体管的击穿电压特性高的击穿电压特性。
CN201711262467.3A 2016-12-07 2017-12-04 保护电路、放大器以及开关电力供应装置 Active CN108173536B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016237224A JP6160762B1 (ja) 2016-12-07 2016-12-07 保護回路、増幅器及びスイッチング電源装置
JP2016-237224 2016-12-07

Publications (2)

Publication Number Publication Date
CN108173536A true CN108173536A (zh) 2018-06-15
CN108173536B CN108173536B (zh) 2021-07-16

Family

ID=59308893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711262467.3A Active CN108173536B (zh) 2016-12-07 2017-12-04 保护电路、放大器以及开关电力供应装置

Country Status (6)

Country Link
US (1) US10615788B2 (zh)
EP (1) EP3334044B1 (zh)
JP (1) JP6160762B1 (zh)
KR (1) KR101995137B1 (zh)
CN (1) CN108173536B (zh)
TW (1) TWI655817B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6993572B2 (ja) 2018-01-25 2022-01-13 富士通株式会社 電子回路、半導体装置及びスイッチング電源装置
JP6985600B2 (ja) * 2018-01-25 2021-12-22 富士通株式会社 波形成形回路、半導体装置及びスイッチング電源装置
WO2020122596A1 (en) 2018-12-11 2020-06-18 Samsung Electronics Co., Ltd. Method for adjusting output of amplifier by using sensing circuit configured to sense power supplied to amplifier and electronic device therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2197111A1 (en) * 2008-12-15 2010-06-16 Danaher Motion Stockholm AB A gate driver circuit, switch assembly and switch system
CN203243032U (zh) * 2013-03-29 2013-10-16 青岛海信移动通信技术股份有限公司 一种供电防过冲保护电路及移动终端
CN103457445A (zh) * 2012-05-29 2013-12-18 英飞凌科技奥地利有限公司 晶体管的驱动电路
JP2014230362A (ja) * 2013-05-21 2014-12-08 コーセル株式会社 スイッチング電源装置
CN105027434A (zh) * 2013-02-22 2015-11-04 迪睿合电子材料有限公司 可变电容电路、可变电容器件、谐振电路、放大电路及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605999A (en) 1985-03-11 1986-08-12 At&T Bell Laboratories Self-oscillating high frequency power converter
US4950961A (en) 1986-11-28 1990-08-21 Gte Products Corporation Starting circuit for gaseous discharge lamps
JP3551338B2 (ja) 1995-08-31 2004-08-04 株式会社安川電機 逆導通電圧クランプ回路
TW307058B (en) 1995-12-30 1997-06-01 zhao-zheng Lu Electric protection switch
US6535545B1 (en) * 1999-10-15 2003-03-18 Rf Waves Ltd. RF modem utilizing saw resonator and correlator and communications transceiver constructed therefrom
JP5138327B2 (ja) * 2006-10-06 2013-02-06 株式会社半導体エネルギー研究所 整流回路及び該整流回路を用いた半導体装置
WO2008133859A2 (en) 2007-04-25 2008-11-06 Advanced Analogic Technologies, Inc. Step-down switching regulator with freewheeling diode
JP4737253B2 (ja) * 2008-08-29 2011-07-27 ソニー株式会社 非接触受信装置
JP5852745B2 (ja) 2012-10-17 2016-02-03 株式会社日立製作所 電力変換装置
US9083320B2 (en) 2013-09-20 2015-07-14 Maofeng YANG Apparatus and method for electrical stability compensation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2197111A1 (en) * 2008-12-15 2010-06-16 Danaher Motion Stockholm AB A gate driver circuit, switch assembly and switch system
CN103457445A (zh) * 2012-05-29 2013-12-18 英飞凌科技奥地利有限公司 晶体管的驱动电路
CN105027434A (zh) * 2013-02-22 2015-11-04 迪睿合电子材料有限公司 可变电容电路、可变电容器件、谐振电路、放大电路及电子设备
CN203243032U (zh) * 2013-03-29 2013-10-16 青岛海信移动通信技术股份有限公司 一种供电防过冲保护电路及移动终端
JP2014230362A (ja) * 2013-05-21 2014-12-08 コーセル株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
US20180159313A1 (en) 2018-06-07
JP6160762B1 (ja) 2017-07-12
JP2018093678A (ja) 2018-06-14
KR101995137B1 (ko) 2019-07-02
TW201834343A (zh) 2018-09-16
TWI655817B (zh) 2019-04-01
US10615788B2 (en) 2020-04-07
KR20180065921A (ko) 2018-06-18
EP3334044B1 (en) 2021-09-15
EP3334044A1 (en) 2018-06-13
CN108173536B (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US10243467B2 (en) Voltage regulators with kickback protection
US7782099B2 (en) Switching circuit having low threshold voltage
US7782118B2 (en) Gate drive for wide bandgap semiconductor device
Xi et al. Optimization of the drive circuit for enhancement mode power GaN FETs in DC-DC converters
US20160172353A1 (en) III-Nitride Switching Device with an Emulated Diode
US20110248702A1 (en) Current detection circuit including electrostatic capacitor and rectifying element for increasing gate voltage of protecting mosfet
US9673319B2 (en) Power semiconductor transistor with improved gate charge
EP2784816A1 (en) Cascode semiconductor device
US7838901B2 (en) Single-chip common-drain JFET device and its applications
CN110798059A (zh) 用于GaN基启动电路的系统和方法
JP2011029386A (ja) 半導体装置および電子機器
CN108173536A (zh) 保护电路、放大器以及开关电力供应装置
JPWO2014034346A1 (ja) 複合型半導体装置
Moench et al. Asymmetrical substrate-biasing effects at up to 350V operation of symmetrical monolithic normally-off GaN-on-Si half-bridges
TW202044737A (zh) 切換式電源供應電路及其中之疊接電晶體電路
Niu et al. Design considerations of the gate drive circuit for GaN HEMT devices
CN117155364A (zh) 共源共栅级联功率器件
Zhang et al. Gate driving circuit design and gate driver power supply structure for sic mosfets
US11489521B2 (en) Power transistor module and controlling method thereof
US20160104699A1 (en) Semiconductor apparatus
KR101645886B1 (ko) 출력 피드백 제어 음의 문턱전압 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
KR101645881B1 (ko) 음의 문턱전압 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치
CN110011549A (zh) 调压整流电路系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant