JP3551338B2 - 逆導通電圧クランプ回路 - Google Patents

逆導通電圧クランプ回路 Download PDF

Info

Publication number
JP3551338B2
JP3551338B2 JP24855495A JP24855495A JP3551338B2 JP 3551338 B2 JP3551338 B2 JP 3551338B2 JP 24855495 A JP24855495 A JP 24855495A JP 24855495 A JP24855495 A JP 24855495A JP 3551338 B2 JP3551338 B2 JP 3551338B2
Authority
JP
Japan
Prior art keywords
voltage
resistor
semiconductor switching
switching element
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24855495A
Other languages
English (en)
Other versions
JPH0969766A (ja
Inventor
沢  俊裕
常生 久米
澄利 園田
健二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP24855495A priority Critical patent/JP3551338B2/ja
Publication of JPH0969766A publication Critical patent/JPH0969766A/ja
Application granted granted Critical
Publication of JP3551338B2 publication Critical patent/JP3551338B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、ツェナーダイオードの機能を持ち、かつ電流容量の大きな逆導通特性を持つ電圧クランプ回路に関する。
【0002】
【従来の技術】
従来、電圧をクランプする小信号回路にはツェナーダイオードが用いられ、雷サージなど瞬時高電圧のクランプにはバリスタなど酸化亜鉛を用いた半導体素子が使用されてきた。
一方、電力用半導体素子を使用した電力変換回路などでスナバ回路などツェナーダイオード特性を持つ回路には、図7[従来のダイオードクリッパ回路]に示すダイオード11とコンデンサ12を用いたダイオードクリッパと呼ばれる電圧クランプ回路が使用されてきた。
そして、電圧をクランプした結果、コンデンサ12に蓄えられた電荷は、放電回路として接続された抵抗器13で放電(ジュール熱として消費)していた[以下、これらを総称して『従来例1』という]。
さらに従来例2として、特開平3−250311・正負電圧出力切換回路がある。これは正負出力端を有する直流電源、前記直流電源の負出力端と接地との間にそのカソードが接地されるように接続される第1のツェナーダイオード、前記直流電源の正出力端と前記第1のツェナーダイオードのアノードとの間に接続される抵抗,レギュレータ回路および前記第1のツェナーダイオードより大きいツェナー電圧を有する第2のツェナーダイオードの直列回路、前記第2のツェナーダイオードのアノードと前記レギュレータ回路との接続点から引き出される出力端子、および前記第1および第2のツェナーダイオードのそれぞれのカソード間に接続されるバイアス抵抗を備える、正負電圧出力切換回路である。
【0003】
【発明が解決しようとする課題】
ところが、従来例1の電圧クランプ回路はいずれも次に挙げるような欠点があり、電力変換装置の要求を満たすのではなかった。すなわち、ツェナーダイオードは図5[従来のツェナーダイオードのアノード・カソード間電圧に対応するアノード電流の特性図]のように、電圧クランプ特性は良いが容量が精々数Wで、複数個のツェナーダイオードを並列接続して使用しなければならない。しかもその場合、ツェナー電圧が揃ったものを組合せなければならない。
バリスタは図6[従来のバリスタのバリスタ電圧に対応するバリスタ電流の特性図]のように数100Vの高電圧での電圧クランプ特性は良いが、吸収エネルギー量が小さく、連続使用ができない。また、両方向対称な動作特性であり、ツェナーダイオードのような逆導通性を持たせるには、逆並列接続のダイオードが必要である。
図7のダイオードクリッパ回路は電圧クランプ時の電力をダイオード11を通してコンデンサ12に蓄積するため、クランプ電圧が変動し特性上望ましくない。更に蓄積電力を瞬時に消費せず、電荷として蓄えていて抵抗13で放電するので、逆導通特性を持たせるには図8[図7の回路構成にさらに逆導通機能を持たせたダイオードクリッパ回路]のように2個のダイオードが必要である。
さらに、従来例2は電子写真式複写機やレーザビームプリンタ等における現像器に所定の直流電圧(中圧電圧)を供給する正負電圧出力切換回路であって、瞬時高電圧が要求される回路には適切ではなく、しかも正負電圧出力切換を必要としない用途にはコスト的にも不利である。
本発明は上記問題点に鑑み、電力変換装置などに使用されるツェナーダイオードの特性を持った高電圧で、容量の大きい電圧クランプ回路を提供することを目的とする。
【0004】
【課題を解決するための手段】
上記課題を解決するために、本発明の電圧クランプ回路は、半導体スイッチング素子と、その半導体スイッチング素子のコレクタとエミッタにそれぞれカソードとアノードを接続した逆並列接続のダイオードと、前記半導体スイッチング素子IGBTのコレクタとゲートの間に第1の抵抗R1を接続し、ゲートとエミッタの間に第2の抵抗R2を接続し、第1の抵抗R1と第2の抵抗R2の抵抗値が、クランプ電圧である所要のコレクタ・エミッタ電圧VCEと前記半導体スイッチング素子IGBTのコレクタ・エミッタ間を遮断状態から導通状態にするゲート・エミッタ間電圧の閾値VGESとの関係から、略VCE=VGES×{(R1+R2)/R2}の関係を満たすように選んで所要のクランプ電圧を得るものである。また、半導体スイッチング素子IGBTのコレクタとゲート間に第1の抵抗R1の代わりに、コレクタ・エミッタ電圧VCEとゲート・エミッタ間電圧の閾値VGESにより、ツェナー電圧VD≒VCE−VGESとなるツェナーダイオードに置き換えたり、第1の抵抗R1,第2の抵抗R2のうち少なくとも一方を可変抵抗器に置き換えたり、第1の抵抗R1と第2の抵抗R2の間に可変抵抗器を挿入しその摺動部の端子を半導体スイッチング素子IGBTのゲートに接続し、所要のコレクタ・エミッタ電圧VCEを調整可能にする手段である。すなわち、電力用半導体素子を使用した電力変換回路の高電圧、大容量電圧クランプ回路において、半導体スイッチング素子IGBTと、その半導体スイッチング素子IGBTのコレクタとエミッタにカソードとアノードを逆並列に接続したダイオードを備え、前記半導体スイッチング素子IGBTのコレクタとゲート間に第1の抵抗R1を接続し、前記半導体スイッチング素子IGBTのゲートとエミッタ間に第2の抵抗R2を接続し、前記半導体スイッチング素子IGBTのクランプ電圧VCEと、前記半導体スイッチング素子IGBTのコレクタ・エミッタ間を遮断状態から導通状態にするゲート・エミッタ間電圧の閾値VGESの関係が、略VCE=VGES×{(R1+R2)/R2}になるように第1の抵抗R1と第2の抵抗R2を選んで回路を構成した逆導通電圧クランプ回路であり、またクランプ電圧VCEと閾値VGESにより、略ツェナー電圧VD=VCE−VGESとなるツェナーダイオードを第1の抵抗R1に置換した前項に記載の逆導通電圧クランプ回路であり、さらに第1の抵抗R1,第2の抵抗R2のうち少なくとも一方を、可変抵抗器に置換して回路を構成した前々項に記載の逆導通電圧クランプ回路であり、さらにまた第1の抵抗R1と第2の抵抗R2の間に可変抵抗器を挿入接続し、可変抵抗器の摺動部の端子を、半導体スイッチング素子のゲートに接続した第1項に記載の逆導通電圧クランプ回路である
【0005】
【作用】
本発明は、コレクタ・エミッタ電圧VCE≒
ゲート・エミッタ電圧閾値VGES×{(R1+R2)/R2} そして
ツェナー電圧VD≒VCE−VGES の関係のクランプ電圧が得られ、従来例1のツェナーダイオードやバリスタに変わる高電圧大容量のツェナーダイオード特性が得られる。また、抵抗器を可変抵抗器に置き換え、所要のコレクタ・エミッタ電圧VCEを調整可能にして、従来例1にない高電圧大容量でかつ可変電圧のツェナーダイオード特性が得られる。
【0006】
【実施例】
以下、本発明の各実施例を図面に基づいて説明する。なお、各図面において、同一符号は同一もしくは相当部材を表す。
図1は本発明の第1の実施例における電圧クランプ回路の回路構成を示すブロック図である。
この電圧クランプ回路は、半導体スイッチング素子[本実施例においては絶縁ゲート形バイポーラトランジスタ Insulated Gate Bipolar Transistor(単に『IGBT』と称呼する)を適用する]・1と、その半導体スイッチング素子・1のコレクタとエミッタにそれぞれカソードとアノードを接続した逆並列接続のダイオード2と、半導体スイッチング素子・1のコレクタとゲートの間に第1の抵抗器3を接続し、ゲートとエミッタの間に第2の抵抗器4を接続する。
【0007】
ここで、半導体スイッチング素子・1の電圧・電流特性を説明する。
ゲート・エミッタ間電圧を上昇させて、そのゲート・エミッタ間電圧が閾値電圧VGESを越えると、コレクタ・エミッタ間に電流が流れ始め、半導体スイッチング素子・1は遮断状態から導通状態に変化する。
回路のインピーダンスとの関係もあるが、導通状態になれば、半導体スイッチング素子・1のコレクタ・エミッタ電圧は低下する。
図1の回路で半導体スイッチング素子・1のコレクタ・エミッタ電圧を上昇させると、ゲート・エミッタ間電圧も略VGES×R2/{(R1+R2)}の関係で上昇する。ただし、R1とR2はそれぞれ第1の抵抗器3と第2の抵抗器4の抵抗値である。
【0008】
半導体スイッチング素子・1のコレクタ・エミッタ間電圧の上昇により、ゲート・エミッタ間は遮断状態から導通状態になり、半導体スイッチング素子・1のコレクタ・エミッタ間電圧は低下する。それに伴いゲート・エミッタ間電圧も低下するので、半導体スイッチング素子・1は導通状態から遮断状態に戻ろうとする。
しかし、この領域ではゲート・エミッタ間電圧に対するコレクタ電流のゲインが有限であり、最終的にはゲート・エミッタ間電圧が閾値VGESになるコレクタ・エミッタ間電圧に収束する。
すなわち、コレクタ・エミッタ間電圧VCEは、略
VCE=VGES×{(R1+R2)/R2}
を満たす値になる。
【0009】
半導体スイッチング素子・1は電圧駆動素子であり、コレクタ・エミッタ間に逆電圧印加時は、ダイオード2によりダイオード特性となる。
半導体スイッチング素子・1は1000V以上,数100A以上,数100W以上の素子があり、上記回路により高電圧大容量のツェナーダイオード特性を持つ電圧クランプ回路が実現できる。
図1の半導体スイッチング素子・1のコレクタ・ゲート間の抵抗器3の代わりに、図2のようにコレクタ・エミッタ間電圧VCEとゲート・エミッタ間電圧が閾値VGESにより、ツェナー電圧VD≒VCE−VGESとなるツェナーダイオード5に置き換えることも可能である。
また、図1の抵抗器3または抵抗器4もしくは両方を、図3のように可変抵抗器6と可変抵抗器7に置き換えもできる。
さらに、図1の抵抗器3と抵抗器4の間に可変抵抗器8を挿入し、図4のようにその摺動部の端子を半導体スイッチング素子・1のゲートに接続し、所要のコレクタ・エミッタ間電圧VCEを調整可能にすることも可能である。
【0010】
【発明の効果】
以上説明したように、本発明の電圧クランプ回路を使用すれば、従来例1のツェナーダイオードやバリスタに代わる高電圧大容量のツェナーダイオード特性を得、かつ抵抗器を可変抵抗器に置き換えれば、所要のコレクタ・エミッタ間電圧VCEを調整可能にして、従来例1にない高電圧大容量でかつ可変電圧のツェナーダイオード特性を得ることが可能という特段の効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における回路構成を示すブロック図
【図2】本発明の第2の実施例[一方の抵抗器をツェナーダイオードに置換]の回路構成を示すブロック図
【図3】本発明の第3の実施例[一方の抵抗器または他方の抵抗器もしくは両方を可変抵抗器に置換]における回路構成を示すブロック図
【図4】本発明の第4の実施例[一方の抵抗器と他方の抵抗器の間に可変抵抗器を挿入し、その摺動部の端子を半導体スイッチング素子のゲートに接続]の回路構成を示すブロック図
【図5】従来例1のツェナーダイオードのアノード・カソード間電圧に対応するアノード電流の特性図
【図6】従来例1のバリスタのバリスタ電圧に対応するバリスタ電流の特性図
【図7】従来例1のダイオードクリッパ回路
【図8】図7の回路構成にさらに逆導通機能を持たせたダイオードクリッパ回路
【符号の説明】
1 半導体スイッチング素子[例えばIGBT・絶縁ゲート形バイポーラトランジスタ・ Insulated Gate Bipolar Transistorをいう]
2,11,14ダイオード
3,4,13 抵抗器
5 ツェナーダイオード
6,7,8 可変抵抗器
12 コンデンサ

Claims (4)

  1. 電力用半導体素子を使用した電力変換回路の高電圧、大容量電圧クランプ回路において、
    半導体スイッチング素子IGBTと、前記半導体スイッチング素子IGBTのコレクタとエミッタにカソードとアノードを逆並列に接続したダイオードを備え、
    前記半導体スイッチング素子IGBTのコレクタとゲート間に第1の抵抗R1を接続し、前記半導体スイッチング素子IGBTのゲートとエミッタ間に第2の抵抗R2を接続し、前記半導体スイッチング素子IGBTのクランプ電圧VCEと、前記半導体スイッチング素子IGBTのコレクタ・エミッタ間を遮断状態から導通状態にするゲート・エミッタ間電圧の閾値VGESの関係が、略
    VCE=VGES×{(R1+R2)/R2}
    になるように前記第1の抵抗R1と前記第2の抵抗R2を選んで回路を構成したことを特徴とする逆導通電圧クランプ回路。
  2. 前記クランプ電圧VCEと前記閾値VGESにより、略
    ツェナー電圧VD=VCE−VGES
    となるツェナーダイオードを前記第1の抵抗R1に置換したことを特徴とする請求項1記載の逆導通電圧クランプ回路。
  3. 前記第1の抵抗R1,前記第2の抵抗R2のうち少なくとも一方を、可変抵抗器に置換して回路を構成したことを特徴とする請求項1記載の逆導通電圧クランプ回路。
  4. 前記第1の抵抗R1と前記第2の抵抗R2の間に可変抵抗器を挿入接続し、前記可変抵抗器の摺動部の端子を、前記半導体スイッチング素子IGBTのゲートに接続したことを特徴とする請求項1記載の逆導通電圧クランプ回路。
JP24855495A 1995-08-31 1995-08-31 逆導通電圧クランプ回路 Expired - Fee Related JP3551338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24855495A JP3551338B2 (ja) 1995-08-31 1995-08-31 逆導通電圧クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24855495A JP3551338B2 (ja) 1995-08-31 1995-08-31 逆導通電圧クランプ回路

Publications (2)

Publication Number Publication Date
JPH0969766A JPH0969766A (ja) 1997-03-11
JP3551338B2 true JP3551338B2 (ja) 2004-08-04

Family

ID=17179902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24855495A Expired - Fee Related JP3551338B2 (ja) 1995-08-31 1995-08-31 逆導通電圧クランプ回路

Country Status (1)

Country Link
JP (1) JP3551338B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420828B1 (ko) 2007-11-08 2014-07-21 삼성전자주식회사 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치
JP2012229974A (ja) * 2011-04-26 2012-11-22 Mitsubishi Electric Corp 逆バイアス安全動作領域測定装置
JP6160762B1 (ja) 2016-12-07 2017-07-12 富士通株式会社 保護回路、増幅器及びスイッチング電源装置

Also Published As

Publication number Publication date
JPH0969766A (ja) 1997-03-11

Similar Documents

Publication Publication Date Title
JPH03107328A (ja) 電力変換装置のスナバ回路
KR20010048380A (ko) 전력용 반도체 스위칭 소자의 직렬구동을 위한 수동형보조회로
JPH05336732A (ja) Igbtゲート回路
US4215279A (en) Apparatus for controlling the operation of power transistors in a switching mode
JP6714834B2 (ja) 3レベル電力変換回路
JP2957407B2 (ja) 3レベルインバータ装置
JP7047898B2 (ja) スイッチング装置及びスイッチング装置の制御方法
JP3551338B2 (ja) 逆導通電圧クランプ回路
JP3602011B2 (ja) 制御回路
US20220158553A1 (en) Dc-dc converter
JPH027714A (ja) 異常電流時の素子の保護装置
JPS5833792B2 (ja) 変換弁の保護回路
JP4274406B2 (ja) 自己消弧型素子のスナバ回路
JP2000341848A (ja) 逆極性入力保護装置
JP3319797B2 (ja) 静電誘導サイリスタの駆動回路
JP3658597B2 (ja) サージ保護装置
CN217445249U (zh) 电源保护电路及电子设备
JPH10136637A (ja) 半導体スイッチ素子のスナバ回路
JPH0847158A (ja) 短絡回路
JPH03124260A (ja) Dc―dcコンバータ
JPS63227215A (ja) 半導体スイツチ回路
JP2783600B2 (ja) トランジスタインバータ
JP2636330B2 (ja) スナバ回路
JPH1141947A (ja) 電力変換装置
JP2664295B2 (ja) ゲートターンオフサイリスタのゲート回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees