JPS5833792B2 - 変換弁の保護回路 - Google Patents
変換弁の保護回路Info
- Publication number
- JPS5833792B2 JPS5833792B2 JP53064841A JP6484178A JPS5833792B2 JP S5833792 B2 JPS5833792 B2 JP S5833792B2 JP 53064841 A JP53064841 A JP 53064841A JP 6484178 A JP6484178 A JP 6484178A JP S5833792 B2 JPS5833792 B2 JP S5833792B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- conversion valve
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/348—Passive dissipative snubbers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
本発明は、ブリッジ結線された変換弁と、各変換弁に並
列接続されたフライホイールダイオードとからなる変換
装置において個々の変換弁を保護するための回路に関す
る。
列接続されたフライホイールダイオードとからなる変換
装置において個々の変換弁を保護するための回路に関す
る。
例えばパワートランジスタの如き変換弁はしばしばスイ
ッチング動作で用いられる。
ッチング動作で用いられる。
このスイッチング動作の場合に、・トランジスタにおい
て損失が生じるが、これは導通期間中に生じる静的な損
失と、投入中およびしゃ断中に生じる動的な損失とに分
けることができる。
て損失が生じるが、これは導通期間中に生じる静的な損
失と、投入中およびしゃ断中に生じる動的な損失とに分
けることができる。
動的な損失は高い尖頭損失パワーにより特徴づけられ、
したがって高周波動作時には全損失パワーの大きな部分
を占める。
したがって高周波動作時には全損失パワーの大きな部分
を占める。
スイッチング動作をするトランジスタの投入およびしゃ
断時にはトランジスタが安全な動作範囲にとどまるよう
に配慮すべきである。
断時にはトランジスタが安全な動作範囲にとどまるよう
に配慮すべきである。
投入時損失は、比較的簡単な制御技術で、例えば短時間
のトランジスタの過剰制御により低減することができる
。
のトランジスタの過剰制御により低減することができる
。
しゃ断時損失を抑制するためにダイオードとコンデンサ
との直列回路を保護すべき変換弁に並列接続し、ダイオ
ードに並列に放電抵抗を接続することは公知である。
との直列回路を保護すべき変換弁に並列接続し、ダイオ
ードに並列に放電抵抗を接続することは公知である。
このような抵抗とコンデンサとダイオードとで構成され
る保護回路はしばしばRCDスナバ回路と呼ばれる。
る保護回路はしばしばRCDスナバ回路と呼ばれる。
このRCDスナバ回路の場合にはトランジスタのしゃ断
時にコレクク電流はダイオードを介してコンデンサに転
流される。
時にコレクク電流はダイオードを介してコンデンサに転
流される。
したがって、コンデンサはしゃ断時におけるトランジス
タの急速な電圧上昇に反対作用をするので、しゃ断過程
開始前にまだ少なからぬトランジスタ電流にもか\わら
ず発生損失は限界内にとどまる。
タの急速な電圧上昇に反対作用をするので、しゃ断過程
開始前にまだ少なからぬトランジスタ電流にもか\わら
ず発生損失は限界内にとどまる。
電流回路中に含まれるインダクタンスのためにコンデン
サはしゃ断接トランジスタに生じる電圧の値以上に充電
される。
サはしゃ断接トランジスタに生じる電圧の値以上に充電
される。
これは第2図に超過電圧△Uとして示されている。
トランジスタの次の導通期間においてコンデンサは放電
抵抗およびそのトランジスタを介して放電する。
抵抗およびそのトランジスタを介して放電する。
その際にコンデンサに蓄積されていた電気エネルギーは
熱エネルギーに変換される。
熱エネルギーに変換される。
コンデンサの放電はトランジスタの導通期間中にしか行
われない。
われない。
したがって、放電抵抗の大きさおよびコンデンサ容量に
よって決まる時定数には上限がある。
よって決まる時定数には上限がある。
かかるRCDスナ八回へによりしゃ断損失は経験上著し
く減らすことができる。
く減らすことができる。
コンデンサに生じる超過電圧は電流回路中に存在するイ
ンダクタンスとコンデンサ容量とに依存する。
ンダクタンスとコンデンサ容量とに依存する。
コンデンサの全電圧がトランジスタの阻止期間中トラン
ジスタに印加されるために、十分高い阻止電圧耐力を有
するトランジスタを使用する必要がある。
ジスタに印加されるために、十分高い阻止電圧耐力を有
するトランジスタを使用する必要がある。
それ故、超過電圧の低減は安価なトランジスタの使用を
可能にする。
可能にする。
コンデンサの容量を大きくすれば、そのような超過電圧
は小さくなる。
は小さくなる。
しかしながら、このようなやり方をすれば、放電時定数
が大きくなってしまい、そのために制御周波数が高くな
るとコンデンサが十分に放電されなくなる。
が大きくなってしまい、そのために制御周波数が高くな
るとコンデンサが十分に放電されなくなる。
その上、このように大きなコンデンサは直列接続関係に
ある別のトランジスタの導通開始時に阻止状態のトラン
ジスタの短絡し、そのために別のトランジスタは導通開
始時に破壊に至るような許容できない大きな電流を流し
込まれる。
ある別のトランジスタの導通開始時に阻止状態のトラン
ジスタの短絡し、そのために別のトランジスタは導通開
始時に破壊に至るような許容できない大きな電流を流し
込まれる。
本発明の目的は、変換弁の阻止状態移行時にコンデンサ
に生じる超過電圧を、コンデンサ容量を増大しなくても
小さくできるようにすることにある。
に生じる超過電圧を、コンデンサ容量を増大しなくても
小さくできるようにすることにある。
この目的は、本発明によれば、特許請求範囲に記載の構
成を有する保護回路によって達成される。
成を有する保護回路によって達成される。
本発明による保護回路は、単独使用時にも、変換弁のし
ゃ断時のはね上がり電圧を抑制する効果があるが、従来
のRCDスナバ回路と併用することが好ましい。
ゃ断時のはね上がり電圧を抑制する効果があるが、従来
のRCDスナバ回路と併用することが好ましい。
そうすればこのRCDスナバ回路の利点を発揮させなが
ら、それの欠点を相殺することができる。
ら、それの欠点を相殺することができる。
この場合にRCDスナバ回路のコンデンサ(第1のコン
デンサ)に比べて本発明による保護回路内のコンデンサ
(第2のコンデンサ)は著しく大きく選ぶことができる
。
デンサ)に比べて本発明による保護回路内のコンデンサ
(第2のコンデンサ)は著しく大きく選ぶことができる
。
なぜならば、第2のコンデンサは電源電圧の大きさにま
で放電しさえすればよく、しかもこの放電のための時間
としては変換弁の導通期間に比べて著しく大きな周期を
使用できるからである。
で放電しさえすればよく、しかもこの放電のための時間
としては変換弁の導通期間に比べて著しく大きな周期を
使用できるからである。
以下、図面を参照しながら本発明の実施例について詳細
に説明する。
に説明する。
第1図は、変換装置として、個々のトランジスタT1〜
T4に付属して保護回路に備えたトランジスク式直流極
性切換器またはインバータの回路図を示す。
T4に付属して保護回路に備えたトランジスク式直流極
性切換器またはインバータの回路図を示す。
この場合に符号のサフイクスの最初の数字はそれぞれ付
属のトランジスタの数字と一致させである。
属のトランジスタの数字と一致させである。
鎖線枠で囲まれ、かつ1にて示された回路装置部分は従
来のトランジスタ式変換回路を示し、この変換回路では
変換弁としてトランジスタT1〜T4が用いられ、これ
らは単相ブリッジ結線されている。
来のトランジスタ式変換回路を示し、この変換回路では
変換弁としてトランジスタT1〜T4が用いられ、これ
らは単相ブリッジ結線されている。
直流電源の正極および負極はそれぞれP。Nで示されて
いる。
いる。
各トランジスタにはフライホイールダイオードD1〜D
4が逆並列接続されている。
4が逆並列接続されている。
つまり、例えばトランジスタT1はフライホイールダイ
オードD1によって、そしてトランジスタT2はフライ
ホイールダイオードD2によって橋絡されている。
オードD1によって、そしてトランジスタT2はフライ
ホイールダイオードD2によって橋絡されている。
2つの互いに斜めに対向しているトランジスタT1およ
びT2、もしくはT3およびT4はそれぞれ同時に導通
して、端子P、Nに印加されている電源電圧を交互に誘
導性負荷(例えば直流モータ)に接続する。
びT2、もしくはT3およびT4はそれぞれ同時に導通
して、端子P、Nに印加されている電源電圧を交互に誘
導性負荷(例えば直流モータ)に接続する。
図示のブjツジ回路が直流極性切換器として用いられる
かインパークとして用いられるかは、単にトランジスタ
T1〜T4の制御に依存するにすぎない。
かインパークとして用いられるかは、単にトランジスタ
T1〜T4の制御に依存するにすぎない。
トランジスタT1〜T4のオン、オフは制御装置を介し
てトランジスタのベース・エミツク回路に印加される電
圧U1〜U4によって定められる。
てトランジスタのベース・エミツク回路に印加される電
圧U1〜U4によって定められる。
トランジスタT1〜T4のそれぞれには従来のRCDス
ナバ回路が接続されている。
ナバ回路が接続されている。
個々のトランジスタT1〜T4のスナバ回路は同じであ
るためトランジスタT1に付属したものについてのみ詳
述する。
るためトランジスタT1に付属したものについてのみ詳
述する。
このトランジスタT1は第1のダイオードD10と第1
のコンデンサC10との直列回路によって橋絡されてい
る。
のコンデンサC10との直列回路によって橋絡されてい
る。
ダイオードD10に並列に放電抵抗R10が接続されて
いる。
いる。
このRCDスナバ回路の作用説明のために第2図が示さ
れているトランジスタT1が時点t1でオフ状態に移行
する際に電流■T1はゆっくりと低下する。
れているトランジスタT1が時点t1でオフ状態に移行
する際に電流■T1はゆっくりと低下する。
この際に電流はダイオードD10とコンデンサC10と
の直列回路に転流される。
の直列回路に転流される。
コンデンサC10はゆるやかにしか充電されない。
これはトランジスタT1に生じる電圧UT、のゆるやか
な電圧上昇をもたらす。
な電圧上昇をもたらす。
電流路にあるインダクタンスはしゃ断過程の終了後にト
ランジスタT1に生じる電源電圧Uoに対する超過電圧
△U、)強いる。
ランジスタT1に生じる電源電圧Uoに対する超過電圧
△U、)強いる。
この超過電圧△Uはトランジスタにより高い阻止電圧耐
力を持たせざるを得ない原因となる。
力を持たせざるを得ない原因となる。
超過電圧△Uの大きさはコンデンサC10の容量増加と
ともに減少する。
ともに減少する。
トランジスタT1の次のオン期間ではコンデンサC10
は放電抵抗R10並びに今や導通状態にあるトランジス
タを介して放電する。
は放電抵抗R10並びに今や導通状態にあるトランジス
タを介して放電する。
コンデンサC10の容量増加にともなってコンデンサC
10と放電抵抗RIOとで構成されるRC要素の時定数
が上昇するので、これによりトランジスタT1のオンの
接続時間の下限が決まる。
10と放電抵抗RIOとで構成されるRC要素の時定数
が上昇するので、これによりトランジスタT1のオンの
接続時間の下限が決まる。
しかしながら、RCDスナバ回路のコンデンサのあまり
にも大きな容量はオン移行時にトランジスタの破壊を招
くことがある。
にも大きな容量はオン移行時にトランジスタの破壊を招
くことがある。
例えばトランジスタT1が導通状態にあるときには、ト
ランジスタT3のRCDスナバ回路は、コンデンサC3
0はフライホイールダイオードD3の導通期間に放電さ
れたために電源負極に向けて短絡路を形成するので、そ
れによって生ぜしめられる大きな電流がトランジスタT
1の過負荷を招く。
ランジスタT3のRCDスナバ回路は、コンデンサC3
0はフライホイールダイオードD3の導通期間に放電さ
れたために電源負極に向けて短絡路を形成するので、そ
れによって生ぜしめられる大きな電流がトランジスタT
1の過負荷を招く。
この理由からもRCDスナバ回路のコンデンサの容量増
加は固有の限界がある。
加は固有の限界がある。
この困難性は本発明による保護回路によって除去される
。
。
全トランジスタT1〜T4のための本発明による保護回
路は同じであるが、トランジスタT1のもの関してのみ
説明する。
路は同じであるが、トランジスタT1のもの関してのみ
説明する。
トランジスタT1には第2のコンデンサC11と第2の
ダイオードD11との直列回路が並列接続されている。
ダイオードD11との直列回路が並列接続されている。
このコンデンサC11の一方の端子11は電源の正極P
に接続されている。
に接続されている。
コンデンサC11の他方の端子には抵抗R11を介して
電源の負極Nに接続されている。
電源の負極Nに接続されている。
これによってコンデンサC11はP。N間の電源電圧で
充電される。
充電される。
トランジスタT1がオフ状態に移行するとき、トランジ
スタ電流はまずダイオードD10を介してコンデンサC
10へ転流する。
スタ電流はまずダイオードD10を介してコンデンサC
10へ転流する。
コンデンサC10が電源電圧Uoまで充電され、そして
それにともない超過電圧△Uの形成が開始されたときは
じめて、コンデンサC11およびダイオードD11によ
って形成される並列路が電流を引き取り始める。
それにともない超過電圧△Uの形成が開始されたときは
じめて、コンデンサC11およびダイオードD11によ
って形成される並列路が電流を引き取り始める。
コンデンサC11の容量の大きさに関して既に述べた限
界はもはや当てはまらず、したがって、このコンデンサ
は非常に大きくすることができるので、超過電圧△Uは
著しく減少する。
界はもはや当てはまらず、したがって、このコンデンサ
は非常に大きくすることができるので、超過電圧△Uは
著しく減少する。
したがって、トランジスタT1には第2図に鎖線で示し
た電圧経過が生じる。
た電圧経過が生じる。
本発明による保護回路では、高い阻止電圧耐力を有する
トランジスタを使用する必要性がなくなる。
トランジスタを使用する必要性がなくなる。
したがって、安価なトランジスタを使用することによる
コストメリットが達せられる。
コストメリットが達せられる。
本発明は、保護回路においてトランジスタに並列な第2
のコンデンサを設けて、適当な回路技術手段によりトラ
ンジスタしゃ断時に超過電圧△Uの形成が開始されたと
きはじめてそのコンデンサが電流を引き取るようにする
ならば著しい作用効果が達せられるという認識に基づい
ている。
のコンデンサを設けて、適当な回路技術手段によりトラ
ンジスタしゃ断時に超過電圧△Uの形成が開始されたと
きはじめてそのコンデンサが電流を引き取るようにする
ならば著しい作用効果が達せられるという認識に基づい
ている。
第2のコンデンサにおける僅かばかりの超過電圧の引き
下げには全体の制御周期の時間幅を利用することができ
る。
下げには全体の制御周期の時間幅を利用することができ
る。
本回路装置においては、従来のRCDスナバ回路のコン
デンサC10を大きくする必要性がないので個々のトラ
ンジスタのオン期間の時間幅についての自由変が増し、
導通開始時のトランジスタの過負荷の危険もなくなる。
デンサC10を大きくする必要性がないので個々のトラ
ンジスタのオン期間の時間幅についての自由変が増し、
導通開始時のトランジスタの過負荷の危険もなくなる。
本発明による付加的な保護回路は、場合によっては従来
のRCDスナバ回路と組み合せることなしに単独に使用
したとしても、トランジスタしゃ断時のはねかえり電圧
、即ち超過電圧△Uの抑制効果を奏することができる。
のRCDスナバ回路と組み合せることなしに単独に使用
したとしても、トランジスタしゃ断時のはねかえり電圧
、即ち超過電圧△Uの抑制効果を奏することができる。
以上の説明では、問題点並びに解決策として変換弁とし
てトランジスタを使用したものを例にして述べたが、そ
の問題点並びに本発明解決策はサイリスクを変換弁とし
て使用する場合にも当てはまる。
てトランジスタを使用したものを例にして述べたが、そ
の問題点並びに本発明解決策はサイリスクを変換弁とし
て使用する場合にも当てはまる。
第1図は本発明の一実施例を示す回路図、第2図は本発
明の詳細な説明するための電圧、電流波形図である。 T1〜T4・・・・・・変換弁(トランジスタ)、D1
〜D4・・・・・・フライホイールダイオード、D10
〜D40・・・・・・第1のダイオード、C10〜C4
0・・・・・・第1のコンデンサ、R10〜R40・・
・・・・第1の抵抗、D11〜D41・・・・・・第2
のダイオード、C11〜C41・・・・・・第2のコン
デンサ、R11〜R41・・・・・・第2の抵抗。
明の詳細な説明するための電圧、電流波形図である。 T1〜T4・・・・・・変換弁(トランジスタ)、D1
〜D4・・・・・・フライホイールダイオード、D10
〜D40・・・・・・第1のダイオード、C10〜C4
0・・・・・・第1のコンデンサ、R10〜R40・・
・・・・第1の抵抗、D11〜D41・・・・・・第2
のダイオード、C11〜C41・・・・・・第2のコン
デンサ、R11〜R41・・・・・・第2の抵抗。
Claims (1)
- 1 ブリッジ結線された変換弁と各変換弁に逆並列接続
されたフラホイールダイオードとからなる変換装置にお
いて、各変換弁の保護のために、各変換弁にコンデンサ
とダイオードとの直列回路をそれぞれ並列接続し、その
際に各直列回路においてコンデンサは電源側に位置する
ように配置し、各直列回路におけるコンデンサとダイオ
ードとの接続点を、その直列回路が所属する変換弁が接
続されている電源端子とは反対側の電源端子に抵抗を介
して接続したことを特徴とする変換弁の保護回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2724741A DE2724741C3 (de) | 1977-06-01 | 1977-06-01 | Schutzbeschaltung für jeweils ein Stromrichterventil |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS541861A JPS541861A (en) | 1979-01-09 |
JPS5833792B2 true JPS5833792B2 (ja) | 1983-07-22 |
Family
ID=6010414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53064841A Expired JPS5833792B2 (ja) | 1977-06-01 | 1978-05-30 | 変換弁の保護回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5833792B2 (ja) |
DE (1) | DE2724741C3 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6040265B2 (ja) * | 1979-04-19 | 1985-09-10 | 富士電機株式会社 | 半導体素子の過電圧抑制回路 |
US4410935A (en) * | 1981-03-23 | 1983-10-18 | General Signal Corporation | Current overload protection for inverter of uninterruptible power supply system |
JPS58133184A (ja) * | 1982-01-30 | 1983-08-08 | Matsushita Electric Works Ltd | インバ−タ装置 |
US4654770A (en) * | 1983-12-22 | 1987-03-31 | General Electric Company | Current-limit circuit in X-ray generator |
US4742208A (en) * | 1986-10-14 | 1988-05-03 | Esab Welding Products, Inc. | Welding system with electronic control |
US5070426A (en) * | 1987-05-13 | 1991-12-03 | Otis Elevator Company | Clipper circuit for power transistor circuit and inverter circuit utilizing the same |
JPH051154Y2 (ja) * | 1987-05-13 | 1993-01-13 | ||
EP0584622B1 (de) * | 1992-08-28 | 1996-05-01 | Siemens Aktiengesellschaft | Durchflussumrichter mit RCD-Entlastungsnetzwerk |
US5841647A (en) * | 1996-10-07 | 1998-11-24 | Kabushiki Kaisha Toshiba | Power conversion system |
-
1977
- 1977-06-01 DE DE2724741A patent/DE2724741C3/de not_active Expired
-
1978
- 1978-05-30 JP JP53064841A patent/JPS5833792B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2724741A1 (de) | 1978-12-07 |
JPS541861A (en) | 1979-01-09 |
DE2724741B2 (de) | 1979-06-21 |
DE2724741C3 (de) | 1980-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
US5077651A (en) | Snubber circuit of power converter | |
KR100337035B1 (ko) | 전력용 반도체 스위칭 소자의 직렬구동을 위한 수동형보조회로 | |
JP3568823B2 (ja) | 絶縁ゲート型半導体素子のゲート制御回路 | |
JP3133166B2 (ja) | ゲート電力供給回路 | |
JPS5833792B2 (ja) | 変換弁の保護回路 | |
JPS5855749B2 (ja) | ゲ−トタ−ンオフサイリスタの保護装置 | |
JP2957407B2 (ja) | 3レベルインバータ装置 | |
US4415963A (en) | FET commutated current-FED inverter | |
JPH0919165A (ja) | コンバータ回路装置 | |
US3536984A (en) | Polyphase inverter with selfprotection means | |
US4740881A (en) | Simultaneous recovery commutation current source inverter for AC motors drives | |
JP3569192B2 (ja) | 半導体電力変換装置 | |
JPH10174424A (ja) | 電力変換装置 | |
JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
JP2919033B2 (ja) | 電力変換装置 | |
JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
JPS62217864A (ja) | インバ−タのスナバ回路 | |
JPH06113525A (ja) | スナバ回路 | |
JP2528811B2 (ja) | 電力変換装置 | |
JP3158093B2 (ja) | モータの駆動回路 | |
JPH08196083A (ja) | インバータ | |
JPH08308243A (ja) | 電力変換装置 | |
SU1014091A1 (ru) | Устройство дл защиты последовательного инвертора от перегрузки | |
KR200205089Y1 (ko) | 스너버 회로의 전압 오버슈팅 억제회로 |