JPH10174424A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPH10174424A JPH10174424A JP9223202A JP22320297A JPH10174424A JP H10174424 A JPH10174424 A JP H10174424A JP 9223202 A JP9223202 A JP 9223202A JP 22320297 A JP22320297 A JP 22320297A JP H10174424 A JPH10174424 A JP H10174424A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- snubber circuit
- circuit
- power
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】ｄｖ／ｄｔ耐量の大きいパワー素子の破壊を防
止し、ターンオフ動作時からスナバ回路における損失を
低減し、さらに複数のパワー素子の過電圧を個別に抑制
することができる電力変換装置を提供すること。 【解決手段】ＩＧＢＴ５ａに対して、コンデンサ２ａ、
ダイオード３ａ、抵抗４ａによりＲＣＤスナバ回路を構
成し、コンデンサ２ｂ、ダイオード３ｂ、抵抗４ｂによ
りクランプスナバ回路を構成している。ＲＣＤスナバ回
路には、固定容量で、ｄｖ／ｄｔの抑制を図るのに十分
な小容量のものを用いる。
止し、ターンオフ動作時からスナバ回路における損失を
低減し、さらに複数のパワー素子の過電圧を個別に抑制
することができる電力変換装置を提供すること。 【解決手段】ＩＧＢＴ５ａに対して、コンデンサ２ａ、
ダイオード３ａ、抵抗４ａによりＲＣＤスナバ回路を構
成し、コンデンサ２ｂ、ダイオード３ｂ、抵抗４ｂによ
りクランプスナバ回路を構成している。ＲＣＤスナバ回
路には、固定容量で、ｄｖ／ｄｔの抑制を図るのに十分
な小容量のものを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、ｄｖ／ｄｔ耐量の
大きいパワー素子を使用した電力変換装置に関する。
大きいパワー素子を使用した電力変換装置に関する。
【０００２】
【従来の技術】インバータ等の電力変換装置に用いられ
る半導体スイッチは、理想スイッチではないため、その
欠点を補う使用方法が求められる。そのひとつが、スナ
バ回路である。このスナバ回路には、以下の２つの大き
な作用が要求される。 (1) 半導体素子がターンオフ時に吸収しきれないエネル
ギ、即ちターンオフ損失の一部をスナバ回路のコンデン
サに吸収することにより、半導体素子に印加されるｄｖ
／ｄｔを低下させ、半導体素子のエネルギ負担を軽くし
破壊を防止する作用（充放電スナバ回路）。 (2) ターンオフ時に回路の配線インダクタンスによって
発生する過電圧ｖ＝Ｌｄｉ／ｄｔを抑制し、過電圧を半
導体素子の耐圧以下に抑える作用（クランプスナバ回
路）。
る半導体スイッチは、理想スイッチではないため、その
欠点を補う使用方法が求められる。そのひとつが、スナ
バ回路である。このスナバ回路には、以下の２つの大き
な作用が要求される。 (1) 半導体素子がターンオフ時に吸収しきれないエネル
ギ、即ちターンオフ損失の一部をスナバ回路のコンデン
サに吸収することにより、半導体素子に印加されるｄｖ
／ｄｔを低下させ、半導体素子のエネルギ負担を軽くし
破壊を防止する作用（充放電スナバ回路）。 (2) ターンオフ時に回路の配線インダクタンスによって
発生する過電圧ｖ＝Ｌｄｉ／ｄｔを抑制し、過電圧を半
導体素子の耐圧以下に抑える作用（クランプスナバ回
路）。
【０００３】このような、２つの大きな作用を持ち合わ
すスナバ回路は、従来のＧＴＯに限らず、ＩＧＢＴ、Ｉ
ＥＧＴ、特開平４−２７５０５６号公報や特表平６−５
０４１７３号公報に記載されるハードドライブＧＴＯに
対しても適用され、各素子の特性に合わせて、充放電ス
ナバ回路とクランプスナバ回路との組合せ等を行う。
すスナバ回路は、従来のＧＴＯに限らず、ＩＧＢＴ、Ｉ
ＥＧＴ、特開平４−２７５０５６号公報や特表平６−５
０４１７３号公報に記載されるハードドライブＧＴＯに
対しても適用され、各素子の特性に合わせて、充放電ス
ナバ回路とクランプスナバ回路との組合せ等を行う。
【０００４】なお、充放電スナバ回路であっても、その
コンデンサ容量が十分であれば、配線Ｌのエネルギを吸
収することは可能である。ここで、従来のＧＴＯとは、
ターンオフ時のｄｖ／ｄｔが、１ｋｖ／μｓ以下のパワ
ー素子をいい、ｄｖ／ｄｔがそれ以上、例えば、３〜１
０ｋｖ／μｓ程度のパワー素子を、ｄｖ／ｄｔ耐量の大
きいパワー素子（ハードドライブＧＴＯ、ＩＧＢＴ、Ｉ
ＥＧＴ等）と呼ぶこととする。
コンデンサ容量が十分であれば、配線Ｌのエネルギを吸
収することは可能である。ここで、従来のＧＴＯとは、
ターンオフ時のｄｖ／ｄｔが、１ｋｖ／μｓ以下のパワ
ー素子をいい、ｄｖ／ｄｔがそれ以上、例えば、３〜１
０ｋｖ／μｓ程度のパワー素子を、ｄｖ／ｄｔ耐量の大
きいパワー素子（ハードドライブＧＴＯ、ＩＧＢＴ、Ｉ
ＥＧＴ等）と呼ぶこととする。
【０００５】以上の点を踏まえ、従来例として、図６を
用いて説明する。図６は、特開平４―２８９７７８号公
報に記載された電力変換装置のスナバ回路である。図６
は、半導体素子であるＧＴＯ１に、抵抗ＲS1〜ＲS2と可
変容量型コンデンサＣSR1 〜ＣSR2 とダイオードＤS1〜
ＤS2とから成るＲＣＤスナバ回路と、クランプ抵抗Ｒr
とクランプコンデンサＣK とクランプダイオードＤK と
から成るクランプスナバ回路とが接続されている。
用いて説明する。図６は、特開平４―２８９７７８号公
報に記載された電力変換装置のスナバ回路である。図６
は、半導体素子であるＧＴＯ１に、抵抗ＲS1〜ＲS2と可
変容量型コンデンサＣSR1 〜ＣSR2 とダイオードＤS1〜
ＤS2とから成るＲＣＤスナバ回路と、クランプ抵抗Ｒr
とクランプコンデンサＣK とクランプダイオードＤK と
から成るクランプスナバ回路とが接続されている。
【０００６】図６の上側アームのＧＴＯ１をターンオフ
すると、負荷電流はＧＴＯ１のＲＣＤスナバ回路に流れ
て、このＧＴＯ１に印加される電圧を電源電圧以上に過
充電しようとする。ところが、ＧＴＯ１のスナバコンデ
ンサＣSR1 が電源電圧以上に過充電されようとすると、
その過充電エネルギは、スナバコンデンサの容量よりも
大きな容量を持つクランプコンデンサＣK に分流され、
スナバコンデンサＣSR1 の過充電電圧を抑制することが
できる。
すると、負荷電流はＧＴＯ１のＲＣＤスナバ回路に流れ
て、このＧＴＯ１に印加される電圧を電源電圧以上に過
充電しようとする。ところが、ＧＴＯ１のスナバコンデ
ンサＣSR1 が電源電圧以上に過充電されようとすると、
その過充電エネルギは、スナバコンデンサの容量よりも
大きな容量を持つクランプコンデンサＣK に分流され、
スナバコンデンサＣSR1 の過充電電圧を抑制することが
できる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の電力変換装置は、充放電スナバ回路に、電圧の低い
領域ではコンデンサ容量が高く、電圧の高い領域ではコ
ンデンサ容量が低くなる性質を持つ可変容量型のコンデ
ンサを用い、スナバ損失の低減と過電圧の抑制を図るも
のである。例えば、従来のＧＴＯのように、ｄｖ／ｄｔ
を抑制するため、ターンオフ動作の始めに大きなコンデ
ンサ容量を必要とする半導体素子を用いる場合には、こ
のような可変型コンデンサを適用する場合もあろう。な
ぜなら、従来のＧＴＯでは、ターンオフ時のｄｖ／ｄｔ
を抑制するために必要なコンデンサ容量が、ターンオフ
時の配線Ｌのエネルギ吸収に必要なコンデンサ容量に比
べて大きく、充放電スナバ回路に可変容量型のコンデン
サを用いても、スナバ回路の役割を果たしうる場合があ
るからである。
来の電力変換装置は、充放電スナバ回路に、電圧の低い
領域ではコンデンサ容量が高く、電圧の高い領域ではコ
ンデンサ容量が低くなる性質を持つ可変容量型のコンデ
ンサを用い、スナバ損失の低減と過電圧の抑制を図るも
のである。例えば、従来のＧＴＯのように、ｄｖ／ｄｔ
を抑制するため、ターンオフ動作の始めに大きなコンデ
ンサ容量を必要とする半導体素子を用いる場合には、こ
のような可変型コンデンサを適用する場合もあろう。な
ぜなら、従来のＧＴＯでは、ターンオフ時のｄｖ／ｄｔ
を抑制するために必要なコンデンサ容量が、ターンオフ
時の配線Ｌのエネルギ吸収に必要なコンデンサ容量に比
べて大きく、充放電スナバ回路に可変容量型のコンデン
サを用いても、スナバ回路の役割を果たしうる場合があ
るからである。
【０００８】ただし、ターンオフ動作の始めでも、固定
の小容量のコンデンサで、ターンオフ後に必要なコンデ
ンサ容量を十分満たし、さらに、スナバ回路の損失をよ
り一層低減することが可能であれば、取り扱いが不便な
可変型コンデンサをあえて用いる必要は何等ない。この
点、例えばＩＧＢＴのようなＭＯＳゲート型半導体素子
は、ｄｖ／ｄｔ耐量が大きいため、ターンオフ動作の始
めにコンデンサを全く必要としないか（低圧ＩＧＢＴ）
または、大きなコンデンサ容量を必要とせず（高圧ＩＧ
ＢＴ）、小容量で十分であることから、その場合にま
で、可変型コンデンサを用いては、スナバ回路における
損失を増大させるという問題点がある。
の小容量のコンデンサで、ターンオフ後に必要なコンデ
ンサ容量を十分満たし、さらに、スナバ回路の損失をよ
り一層低減することが可能であれば、取り扱いが不便な
可変型コンデンサをあえて用いる必要は何等ない。この
点、例えばＩＧＢＴのようなＭＯＳゲート型半導体素子
は、ｄｖ／ｄｔ耐量が大きいため、ターンオフ動作の始
めにコンデンサを全く必要としないか（低圧ＩＧＢＴ）
または、大きなコンデンサ容量を必要とせず（高圧ＩＧ
ＢＴ）、小容量で十分であることから、その場合にま
で、可変型コンデンサを用いては、スナバ回路における
損失を増大させるという問題点がある。
【０００９】さらに、ＩＥＧＴやハードドライブＧＴＯ
のように、ｄｖ／ｄｔ耐量が従来のＧＴＯに比べて大き
いパワ−素子の場合には、スナバ回路に要求される作用
は、ｄｖ／ｄｔを抑制する作用に比べ、配線Ｌのエネル
ギを吸収する作用が要求される。即ち、従来のＧＴＯに
比べ、充放電スナバ回路のコンデンサ容量は小さくてよ
く、むしろ、クランプスナバ回路のコンデンサ容量の方
が大きいほどである。よって、充放電スナバ回路のコン
デンサに可変型コンデンサを使用する必要はない。
のように、ｄｖ／ｄｔ耐量が従来のＧＴＯに比べて大き
いパワ−素子の場合には、スナバ回路に要求される作用
は、ｄｖ／ｄｔを抑制する作用に比べ、配線Ｌのエネル
ギを吸収する作用が要求される。即ち、従来のＧＴＯに
比べ、充放電スナバ回路のコンデンサ容量は小さくてよ
く、むしろ、クランプスナバ回路のコンデンサ容量の方
が大きいほどである。よって、充放電スナバ回路のコン
デンサに可変型コンデンサを使用する必要はない。
【００１０】また、クランプスナバ回路を上下アームの
半導体素子に対応させると、半導体素子間に過電圧につ
いて差が生じた場合には、個別に対応できないという問
題点がある。
半導体素子に対応させると、半導体素子間に過電圧につ
いて差が生じた場合には、個別に対応できないという問
題点がある。
【００１１】そこで、本発明は、以上の点を鑑み、ｄｖ
／ｄｔを抑制し、かつ過電圧を抑制することにより、ｄ
ｖ／ｄｔ耐量の大きいパワー素子の破壊を防止し、これ
らの素子のターンオフ動作時からスナバ回路における損
失を低減し、さらに複数の半導体素子の過電圧を個別に
抑制することができる電力変換装置を提供することを目
的とする。
／ｄｔを抑制し、かつ過電圧を抑制することにより、ｄ
ｖ／ｄｔ耐量の大きいパワー素子の破壊を防止し、これ
らの素子のターンオフ動作時からスナバ回路における損
失を低減し、さらに複数の半導体素子の過電圧を個別に
抑制することができる電力変換装置を提供することを目
的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、ｄｖ／ｄｔ耐量の大きいパ
ワー素子と、前記パワー素子に並列接続され、抵抗とダ
イオードを有する並列回路と前記並列回路に直列接続
し、固定容量を有するコンデンサとから成る第１のスナ
バ回路と、から構成され、直列接続される第１及び第２
のアームと、前記第１及び第２のアームに、それぞれ並
列接続されダイオードとコンデンサを有する直列回路
と、一方の直列回路のダイオードとコンデンサの接続点
と他方のアームとに接続される抵抗とから成る第２のス
ナバ回路と、を具備することを特徴とする。
め、請求項１記載の発明は、ｄｖ／ｄｔ耐量の大きいパ
ワー素子と、前記パワー素子に並列接続され、抵抗とダ
イオードを有する並列回路と前記並列回路に直列接続
し、固定容量を有するコンデンサとから成る第１のスナ
バ回路と、から構成され、直列接続される第１及び第２
のアームと、前記第１及び第２のアームに、それぞれ並
列接続されダイオードとコンデンサを有する直列回路
と、一方の直列回路のダイオードとコンデンサの接続点
と他方のアームとに接続される抵抗とから成る第２のス
ナバ回路と、を具備することを特徴とする。
【００１３】請求項２記載の発明は、前記第１のスナバ
回路が、前記パワー素子に並列接続され、抵抗と固定容
量を有するコンデンサとから成る直列回路であることを
特徴とする。
回路が、前記パワー素子に並列接続され、抵抗と固定容
量を有するコンデンサとから成る直列回路であることを
特徴とする。
【００１４】請求項３記載の発明は、前記第１のスナバ
回路が、前記パワー素子に並列接続され、固定容量を有
するコンデンサであることを特徴とする。請求項４記載
の発明は、前記第１のスナバ回路におけるコンデンサの
容量が、前記第２のスナバ回路におけるコンデンサの容
量より小さく、前記パワー素子のターンオフの際のｄｖ
／ｄｔを抑制する最低限容量であることを特徴とする。
回路が、前記パワー素子に並列接続され、固定容量を有
するコンデンサであることを特徴とする。請求項４記載
の発明は、前記第１のスナバ回路におけるコンデンサの
容量が、前記第２のスナバ回路におけるコンデンサの容
量より小さく、前記パワー素子のターンオフの際のｄｖ
／ｄｔを抑制する最低限容量であることを特徴とする。
【００１５】請求項５記載の発明は、前記第１のスナバ
回路におけるコンデンサに並列に電圧クランプ回路を設
けたことを特徴とする。請求項６記載の発明は、前記第
１及び第２のアーム内に、前記第１のスナバ回路を接続
したパワー素子が複数直列接続されていることを特徴と
する。
回路におけるコンデンサに並列に電圧クランプ回路を設
けたことを特徴とする。請求項６記載の発明は、前記第
１及び第２のアーム内に、前記第１のスナバ回路を接続
したパワー素子が複数直列接続されていることを特徴と
する。
【００１６】
【発明の実施の形態】本発明の第１の実施の形態につい
て図１を用いて説明する。図１では、コンデンサ２ａ、
ダイオード３ａ、抵抗４ａによりＲＣＤスナバ回路を構
成し、コンデンサ２ｂ、ダイオード３ｂ、抵抗４ｂによ
りクランプスナバ回路を構成している。
て図１を用いて説明する。図１では、コンデンサ２ａ、
ダイオード３ａ、抵抗４ａによりＲＣＤスナバ回路を構
成し、コンデンサ２ｂ、ダイオード３ｂ、抵抗４ｂによ
りクランプスナバ回路を構成している。
【００１７】ＩＧＢＴ５ａに流れていた電流は、遮断さ
れる際、高電圧と大電流が同時に印加されないように、
ＲＣＤスナバ回路のダイオード３ａを介して、コンデン
サ２ａに吸収される。一方、電圧は、コンデンサ２ａの
充電によって、電圧上昇ｄｖ／ｄｔが抑制される。従っ
て、高電圧と大電流が同時に印加され、ＩＧＢＴを破壊
するおそれがない。この時、コンデンサ２ａに蓄積され
た電荷は、次のターンオンの際、抵抗４ａとＩＧＢＴ５
ａを通して消費され、損失となるので、損失の観点から
はコンデンサ２ａの容量は小さいほうがよい。しかし、
コンデンサ２ａの容量が小さすぎると、ｄｖ／ｄｔが抑
制されず、ＩＧＢＴ５ａに高電圧と大電流が同時に印加
されてしまう結果になるため、ＩＧＢＴ５ａが破壊しな
い程度にする必要はある。
れる際、高電圧と大電流が同時に印加されないように、
ＲＣＤスナバ回路のダイオード３ａを介して、コンデン
サ２ａに吸収される。一方、電圧は、コンデンサ２ａの
充電によって、電圧上昇ｄｖ／ｄｔが抑制される。従っ
て、高電圧と大電流が同時に印加され、ＩＧＢＴを破壊
するおそれがない。この時、コンデンサ２ａに蓄積され
た電荷は、次のターンオンの際、抵抗４ａとＩＧＢＴ５
ａを通して消費され、損失となるので、損失の観点から
はコンデンサ２ａの容量は小さいほうがよい。しかし、
コンデンサ２ａの容量が小さすぎると、ｄｖ／ｄｔが抑
制されず、ＩＧＢＴ５ａに高電圧と大電流が同時に印加
されてしまう結果になるため、ＩＧＢＴ５ａが破壊しな
い程度にする必要はある。
【００１８】次に、電流の遮断により配線インダクタン
ス６によって発生する過電圧は、クランプスナバ回路が
抑制する。コンデンサ２ｂは、すでに回路電圧まで充電
されており、回路電圧以上の過電圧に対して、コンデン
サとしての作用をする。即ち、配線インダクタンス６の
エネルギは、ダイオード３ｂを通してコンデンサ２ｂに
充電され、この結果、配線インダクタンスによって発生
する過電圧を抑制することができる。
ス６によって発生する過電圧は、クランプスナバ回路が
抑制する。コンデンサ２ｂは、すでに回路電圧まで充電
されており、回路電圧以上の過電圧に対して、コンデン
サとしての作用をする。即ち、配線インダクタンス６の
エネルギは、ダイオード３ｂを通してコンデンサ２ｂに
充電され、この結果、配線インダクタンスによって発生
する過電圧を抑制することができる。
【００１９】なお、このコンデンサ２ｂの容量は、ＩＧ
ＢＴの耐圧と配線インダクタンスの大きさで決定され
る。過電圧は、配線インダクタンスが大きければ大きい
ほど、大きく発生する。しかし、過電圧の値は、ＩＧＢ
Ｔの耐圧以下である必要がある。
ＢＴの耐圧と配線インダクタンスの大きさで決定され
る。過電圧は、配線インダクタンスが大きければ大きい
ほど、大きく発生する。しかし、過電圧の値は、ＩＧＢ
Ｔの耐圧以下である必要がある。
【００２０】従って、コンデンサ２ｂの容量は、ＩＧＢ
Ｔ５ａが過電圧を原因として破壊しない程度にする必要
がある。また、図示はしないが、コンデンサ２ａ、２ｃ
に電圧クランプ回路としてツエナダイオ−ドを並列接続
することによりスパイク電圧を抑えることができ、この
構成及び作用効果は以下の各実施の形態についても適用
できるものである。
Ｔ５ａが過電圧を原因として破壊しない程度にする必要
がある。また、図示はしないが、コンデンサ２ａ、２ｃ
に電圧クランプ回路としてツエナダイオ−ドを並列接続
することによりスパイク電圧を抑えることができ、この
構成及び作用効果は以下の各実施の形態についても適用
できるものである。
【００２１】このように、本実施の形態では、ＲＣＤス
ナバ回路によってｄｖ／ｄｔを抑制し、クランプスナバ
回路によって配線Ｌの過電圧を抑制する。また、損失の
観点からみると、ＲＣＤスナバ回路のコンデンサは、Ｉ
ＧＢＴが破壊しない程度にｄｖ／ｄｔを抑制すればよい
ので、大変小さい容量で済む。従って、固定の小容量の
コンデンサを用いることができ、完全に充放電しても、
スナバ損失を小さくすることができる。さらに、クラン
プスナバ回路では、コンデンサの容量が大きくても、コ
ンデンサの電荷が回路電圧までしか放電しないので、損
失は少ない。また、各ＩＧＢＴに、クランプスナバ回路
が設けられてることから、各ＩＧＢＴに対応して、過電
圧の抑制を図ることができる。
ナバ回路によってｄｖ／ｄｔを抑制し、クランプスナバ
回路によって配線Ｌの過電圧を抑制する。また、損失の
観点からみると、ＲＣＤスナバ回路のコンデンサは、Ｉ
ＧＢＴが破壊しない程度にｄｖ／ｄｔを抑制すればよい
ので、大変小さい容量で済む。従って、固定の小容量の
コンデンサを用いることができ、完全に充放電しても、
スナバ損失を小さくすることができる。さらに、クラン
プスナバ回路では、コンデンサの容量が大きくても、コ
ンデンサの電荷が回路電圧までしか放電しないので、損
失は少ない。また、各ＩＧＢＴに、クランプスナバ回路
が設けられてることから、各ＩＧＢＴに対応して、過電
圧の抑制を図ることができる。
【００２２】次に、本発明の第２の実施の形態について
図２を用いて説明する。本実施の形態は、第１の実施の
形態と比較して、クランプスナバ回路が接続されている
点は同様であるが、ＲＣＤスナバ回路がＲＣスナバ回路
となっている点が異なっている。ＲＣスナバ回路とした
結果、コンデンサ２ａに充電される電流は、抵抗４ａを
介して充電される。そのため、ＲＣＤスナバ回路とした
場合よりも、ｄｖ／ｄｔを抑制する能力は劣ることにな
る。しかし、スナバ回路をクランプ型スナバ回路のみと
するよりは、ｄｖ／ｄｔを抑制することは可能である。
この時のコンデンサ容量２ａと抵抗値４ａは、ＩＧＢＴ
が破壊されない程度にｄｖ／ｄｔを抑制する値、つまり
コンデンサ容量はこの値より大きく、抵抗値は小さく設
定する。
図２を用いて説明する。本実施の形態は、第１の実施の
形態と比較して、クランプスナバ回路が接続されている
点は同様であるが、ＲＣＤスナバ回路がＲＣスナバ回路
となっている点が異なっている。ＲＣスナバ回路とした
結果、コンデンサ２ａに充電される電流は、抵抗４ａを
介して充電される。そのため、ＲＣＤスナバ回路とした
場合よりも、ｄｖ／ｄｔを抑制する能力は劣ることにな
る。しかし、スナバ回路をクランプ型スナバ回路のみと
するよりは、ｄｖ／ｄｔを抑制することは可能である。
この時のコンデンサ容量２ａと抵抗値４ａは、ＩＧＢＴ
が破壊されない程度にｄｖ／ｄｔを抑制する値、つまり
コンデンサ容量はこの値より大きく、抵抗値は小さく設
定する。
【００２３】このように、本実施の形態により、第１の
実施の形態同様、ｄｖ／ｄｔの抑制と過電圧の抑制を実
現することができる。さらに、第１の実施の形態と比較
して以下の点で有利である。第１の実施の形態において
は、半導体素子が両方ともにオフの状態から運転を開始
すると、電源電圧Ｅに対し、ＲＣＤスナバ回路のスナバ
コンデンサ２ａ、２ｃの電圧はそれぞれＥ／２になる。
片方の半導体素子がオンすると、他方の半導体素子に接
続されているスナバコンデンサはＥ／２からＥへと急速
に充電される。この充電電流は、抵抗成分としては配線
インダクタンスしかないため、ｄｉ／ｄｔを抑制するこ
とができない。ターンオフの際ののｄｉ／ｄｔによっ
て、半導体素子が破壊するおそれがある場合には、Ｌを
増加させるために、アノードリアクトルなどを追加する
必要があり、これはスナバ回路における損失の増加につ
ながる。しかし、本実施の形態においては、ＲＣスナバ
回路として、抵抗が直列にコンデンサに接続されている
ので、上記原因を理由としてアノードリアクトルを設け
る必要性がなく、損失の低下をより一層図ることができ
る。
実施の形態同様、ｄｖ／ｄｔの抑制と過電圧の抑制を実
現することができる。さらに、第１の実施の形態と比較
して以下の点で有利である。第１の実施の形態において
は、半導体素子が両方ともにオフの状態から運転を開始
すると、電源電圧Ｅに対し、ＲＣＤスナバ回路のスナバ
コンデンサ２ａ、２ｃの電圧はそれぞれＥ／２になる。
片方の半導体素子がオンすると、他方の半導体素子に接
続されているスナバコンデンサはＥ／２からＥへと急速
に充電される。この充電電流は、抵抗成分としては配線
インダクタンスしかないため、ｄｉ／ｄｔを抑制するこ
とができない。ターンオフの際ののｄｉ／ｄｔによっ
て、半導体素子が破壊するおそれがある場合には、Ｌを
増加させるために、アノードリアクトルなどを追加する
必要があり、これはスナバ回路における損失の増加につ
ながる。しかし、本実施の形態においては、ＲＣスナバ
回路として、抵抗が直列にコンデンサに接続されている
ので、上記原因を理由としてアノードリアクトルを設け
る必要性がなく、損失の低下をより一層図ることができ
る。
【００２４】次に、本発明の第３の実施の形態について
図３を用いて説明する。本実施の形態は、第１の実施の
形態と比較して、クランプスナバ回路接続されている点
は同様であるが、ＲＣＤスナバ回路がコンデンサのみの
スナバ回路となっている点が異なっている。
図３を用いて説明する。本実施の形態は、第１の実施の
形態と比較して、クランプスナバ回路接続されている点
は同様であるが、ＲＣＤスナバ回路がコンデンサのみの
スナバ回路となっている点が異なっている。
【００２５】ＲＣＤスナバ回路を、コンデンサのみのス
ナバ回路とした結果、第１、第２の実施の形態とは次の
点で相違する。本実施の形態では、半導体素子がターン
オンすると、スナバコンデンサ２ａ、２ｃの電荷は、抵
抗を介さずに、ＩＧＢＴに直接放電されるため、ｄｉ／
ｄｔを抑制するのが困難となる。しかし、コンデンサ容
量が大変小さくて済む場合や、ＩＧＢＴのｄｉ／ｄｔ耐
量が大きい場合には、抵抗なしで放電しても問題はな
い。また、本実施の形態であれば、回路構成も簡素化す
ることができ、電力変換装置全体としての信頼性が向上
する。さらに、本実施の形態は、第１、第２の実施の形
態よりも、ｄｖ／ｄｔの抑制効果が大きくなる。
ナバ回路とした結果、第１、第２の実施の形態とは次の
点で相違する。本実施の形態では、半導体素子がターン
オンすると、スナバコンデンサ２ａ、２ｃの電荷は、抵
抗を介さずに、ＩＧＢＴに直接放電されるため、ｄｉ／
ｄｔを抑制するのが困難となる。しかし、コンデンサ容
量が大変小さくて済む場合や、ＩＧＢＴのｄｉ／ｄｔ耐
量が大きい場合には、抵抗なしで放電しても問題はな
い。また、本実施の形態であれば、回路構成も簡素化す
ることができ、電力変換装置全体としての信頼性が向上
する。さらに、本実施の形態は、第１、第２の実施の形
態よりも、ｄｖ／ｄｔの抑制効果が大きくなる。
【００２６】なお、以上の説明では、半導体素子が、Ｉ
ＧＢＴの場合について説明したが、ｄｖ／ｄｔ耐量の大
きいパワー素子、例えばＩＥＧＴや、ハードドライブＧ
ＴＯ（図４）に本発明の各実施の形態を適用することは
可能である。
ＧＢＴの場合について説明したが、ｄｖ／ｄｔ耐量の大
きいパワー素子、例えばＩＥＧＴや、ハードドライブＧ
ＴＯ（図４）に本発明の各実施の形態を適用することは
可能である。
【００２７】さらに、図５に示すように、上下アームの
それぞれに、パワー素子を直列接続し、耐圧を大きくす
る構成であっても、上記各実施の形態で得られる同様の
効果を得ることは可能である。また、別の効果として、
充放電スナバ回路によりｄｖ／ｄｔを少し緩和すると、
ターンオフ時の直列電圧分担が均等化しやすい点が挙げ
られる。
それぞれに、パワー素子を直列接続し、耐圧を大きくす
る構成であっても、上記各実施の形態で得られる同様の
効果を得ることは可能である。また、別の効果として、
充放電スナバ回路によりｄｖ／ｄｔを少し緩和すると、
ターンオフ時の直列電圧分担が均等化しやすい点が挙げ
られる。
【００２８】
【発明の効果】以上に述べたように、本発明によれば、
ｄｖ／ｄｔを抑制し、かつ過電圧を抑制することによ
り、ｄｖ／ｄｔ耐量の大きいパワー素子の破壊を防止
し、パワー素子のターンオフ動作時からスナバ回路にお
ける損失を低減し、さらに複数の半導体素子の過電圧を
個別に抑制することができる電力変換装置を提供するこ
とが可能となる。
ｄｖ／ｄｔを抑制し、かつ過電圧を抑制することによ
り、ｄｖ／ｄｔ耐量の大きいパワー素子の破壊を防止
し、パワー素子のターンオフ動作時からスナバ回路にお
ける損失を低減し、さらに複数の半導体素子の過電圧を
個別に抑制することができる電力変換装置を提供するこ
とが可能となる。
【図１】本発明の第１の実施の形態に係る電力変換装置
の構成図。
の構成図。
【図２】本発明の第２の実施の形態に係る電力変換装置
の構成図。
の構成図。
【図３】本発明の第３の実施の形態に係る電力変換装置
の構成図。
の構成図。
【図４】本発明の第４の実施の形態に係る電力変換装置
の構成図。
の構成図。
【図５】本発明の第５の実施の形態に係る電力変換装置
の構成図。
の構成図。
【図６】従来の電力変換装置の構成図。
１ ＧＴＯ ２ コンデンサ ３ ダイオード ４ 抵抗 ５ ＩＧＢＴ ６ 配線インダクタンス ８ ハードドライブＧＴＯ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｋ 17/16 Ｈ０３Ｋ 17/16 Ｍ
Claims (6)
- 【請求項１】ｄｖ／ｄｔ耐量の大きいパワー素子と、前
記パワー素子に並列接続され、抵抗とダイオードを有す
る並列回路と前記並列回路に直列接続し、固定容量を有
するコンデンサとから成る第１のスナバ回路と、から構
成され、直列接続される第１及び第２のアームと、 前記第１及び第２のアームに、それぞれ並列接続されダ
イオードとコンデンサを有する直列回路と、一方の直列
回路のダイオードとコンデンサの接続点と他方のアーム
とに接続される抵抗とから成る第２のスナバ回路と、 を具備することを特徴とする電力変換装置。 - 【請求項２】前記第１のスナバ回路が、前記パワー素子
に並列接続され、抵抗と固定容量を有するコンデンサと
から成る直列回路であることを特徴とする請求項１記載
の電力変換装置。 - 【請求項３】前記第１のスナバ回路が、前記パワー素子
に並列接続され、固定容量を有するコンデンサであるこ
とを特徴とする請求項１記載の電力変換装置。 - 【請求項４】前記第１のスナバ回路におけるコンデンサ
の容量が、前記第２のスナバ回路におけるコンデンサの
容量より小さく、前記パワー素子のターンオフの際のｄ
ｖ／ｄｔを抑制する最低限容量であることを特徴とする
請求項１記載の電力変換装置。 - 【請求項５】前記第１のスナバ回路におけるコンデンサ
に並列に電圧クランプ回路を設けたことを特徴とする請
求項１乃至４いずれか記載の電力変換装置。 - 【請求項６】前記第１及び第２のアーム内に、前記第１
のスナバ回路を接続したパワー素子が複数直列接続され
ていることを特徴とする請求項１乃至５いずれか記載の
電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9223202A JPH10174424A (ja) | 1996-10-07 | 1997-08-20 | 電力変換装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-264973 | 1996-10-07 | ||
| JP26497396 | 1996-10-07 | ||
| JP9223202A JPH10174424A (ja) | 1996-10-07 | 1997-08-20 | 電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10174424A true JPH10174424A (ja) | 1998-06-26 |
Family
ID=26525330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9223202A Pending JPH10174424A (ja) | 1996-10-07 | 1997-08-20 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10174424A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304158A (ja) * | 2004-04-09 | 2005-10-27 | Central Japan Railway Co | 超電導磁気浮上式鉄道用自励式電力変換装置における自己消弧型素子の多直列接続回路 |
| JP2009122649A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Sdi Co Ltd | プラズマ表示装置およびその駆動装置と駆動方法 |
| JP2010235293A (ja) * | 2009-03-31 | 2010-10-21 | Sumitomo Heavy Ind Ltd | リフティングマグネット用電源回路 |
| JP2011239527A (ja) * | 2010-05-07 | 2011-11-24 | Mitsubishi Electric Corp | 電力変換回路 |
| JP2014039476A (ja) * | 2013-11-29 | 2014-02-27 | Mitsubishi Electric Corp | 電力変換回路 |
| US8754462B2 (en) | 2012-03-09 | 2014-06-17 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2014147755A1 (ja) * | 2013-03-19 | 2014-09-25 | 三菱電機株式会社 | 電力変換器 |
-
1997
- 1997-08-20 JP JP9223202A patent/JPH10174424A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304158A (ja) * | 2004-04-09 | 2005-10-27 | Central Japan Railway Co | 超電導磁気浮上式鉄道用自励式電力変換装置における自己消弧型素子の多直列接続回路 |
| JP2009122649A (ja) * | 2007-11-16 | 2009-06-04 | Samsung Sdi Co Ltd | プラズマ表示装置およびその駆動装置と駆動方法 |
| JP2010235293A (ja) * | 2009-03-31 | 2010-10-21 | Sumitomo Heavy Ind Ltd | リフティングマグネット用電源回路 |
| JP2011239527A (ja) * | 2010-05-07 | 2011-11-24 | Mitsubishi Electric Corp | 電力変換回路 |
| US8716986B2 (en) | 2010-05-07 | 2014-05-06 | Mitsubishi Electric Corporation | Power conversion circuit |
| US9065357B2 (en) | 2010-05-07 | 2015-06-23 | Mitsubishi Electric Corporation | Power conversion circuit |
| US8754462B2 (en) | 2012-03-09 | 2014-06-17 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2014147755A1 (ja) * | 2013-03-19 | 2014-09-25 | 三菱電機株式会社 | 電力変換器 |
| JP2014039476A (ja) * | 2013-11-29 | 2014-02-27 | Mitsubishi Electric Corp | 電力変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106253649B (zh) | 具有短路装置的电力变换器子模块和具有其的电力变换器 | |
| US5841647A (en) | Power conversion system | |
| JP2001016866A (ja) | 多レベル中性点電位固定型電力変換装置 | |
| US20210297073A1 (en) | Switching Device for Separating a Current Path | |
| JPH09275674A (ja) | 電力変換装置 | |
| JP2521698B2 (ja) | スナバエネルギ回生回路 | |
| JPH10174424A (ja) | 電力変換装置 | |
| EP3574576B1 (en) | A protection arrangement for an mmc-hvdc sub-module | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| EP0446048A2 (en) | Power converter protection device | |
| JPH07250484A (ja) | 系統連系用高電圧自励変換装置 | |
| JPS5833792B2 (ja) | 変換弁の保護回路 | |
| JP2020005411A (ja) | 電力変換装置 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JP2003033044A (ja) | スナバ回路 | |
| JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
| JPH1094249A (ja) | チョッパ回路 | |
| JP3296408B2 (ja) | 電力変換装置 | |
| JPH08196083A (ja) | インバータ | |
| JP2000333439A (ja) | スナバ回路及び電力変換装置 | |
| WO1998001939A1 (fr) | Convertisseur de puissance | |
| KR200193084Y1 (ko) | 지티오 소자의 병렬 접속구조 | |
| JP2000166248A (ja) | 電力変換装置 | |
| JPH04289778A (ja) | 電力変換器のスナバ回路 | |
| Al Nasseir et al. | Calculation of Overvoltage and Losses in Three Level Inverters with Double Snubber Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040325 |